JPH1050747A - 基板配線構造 - Google Patents
基板配線構造Info
- Publication number
- JPH1050747A JPH1050747A JP8198621A JP19862196A JPH1050747A JP H1050747 A JPH1050747 A JP H1050747A JP 8198621 A JP8198621 A JP 8198621A JP 19862196 A JP19862196 A JP 19862196A JP H1050747 A JPH1050747 A JP H1050747A
- Authority
- JP
- Japan
- Prior art keywords
- connection tape
- pad
- wiring layer
- substrate
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 実装効率を向上し、これにより基板サイズの
小型化を可能にした基板配線構造の提供が望まれてい
る。 【解決手段】 ベアチップ２１の周辺部に、信号用Ｗ／
Ｂパッド２２を覆って第１の接続用テープ２４を、その
両端部が基板面に接続し中間部が基板面の上方に浮いた
状態に設け、第１の接続用テープ２４に近接して導電性
の第２の接続用テープ２７を、その両端部が基板面に接
続し中間部が基板面の上方に浮いた状態に設け、第１の
接続用テープ２４の両端部に第１の配線層に接続したビ
アを接続し、第２の接続用テープの両端部に第２の配線
層に接続したビアを接続し、ベアチップ２１の第１のパ
ッドと第１の接続用テープ２４とを、また第２のパッド
と第２の接続用テープ２７とをそれぞれワイヤボンディ
ングしている。第１の配線層が、グランド配線層と電源
配線層とのうちの一方であり、第２の配線層が、他方で
ある。
小型化を可能にした基板配線構造の提供が望まれてい
る。 【解決手段】 ベアチップ２１の周辺部に、信号用Ｗ／
Ｂパッド２２を覆って第１の接続用テープ２４を、その
両端部が基板面に接続し中間部が基板面の上方に浮いた
状態に設け、第１の接続用テープ２４に近接して導電性
の第２の接続用テープ２７を、その両端部が基板面に接
続し中間部が基板面の上方に浮いた状態に設け、第１の
接続用テープ２４の両端部に第１の配線層に接続したビ
アを接続し、第２の接続用テープの両端部に第２の配線
層に接続したビアを接続し、ベアチップ２１の第１のパ
ッドと第１の接続用テープ２４とを、また第２のパッド
と第２の接続用テープ２７とをそれぞれワイヤボンディ
ングしている。第１の配線層が、グランド配線層と電源
配線層とのうちの一方であり、第２の配線層が、他方で
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、ベアチップを実装
してなる基板の配線構造に関する。
してなる基板の配線構造に関する。
【０００２】
【従来の技術】従来、この種の基板配線構造として、例
えば図２（ａ）、（ｂ）に示すものが知られている。図
２（ａ）において符号１は基板であり、この基板１上に
は、狭パッドピッチのベアチップ２が一つ、フェースア
ップ実装されている。なお、図２（ａ）では、一点鎖線
の左右で異なる位置の断面を示しており、したがって図
２（ａ）上では左右が非対称になっているものの、実際
には左右が略対称な構造となっている。
えば図２（ａ）、（ｂ）に示すものが知られている。図
２（ａ）において符号１は基板であり、この基板１上に
は、狭パッドピッチのベアチップ２が一つ、フェースア
ップ実装されている。なお、図２（ａ）では、一点鎖線
の左右で異なる位置の断面を示しており、したがって図
２（ａ）上では左右が非対称になっているものの、実際
には左右が略対称な構造となっている。
【０００３】ベアチップ２には、その上面にベアチップ
信号パッドＳ、ベアチップグランドパッド（以下、ベア
チップＧＮＤパッドと略称する）Ｇ、ベアチップ電源パ
ッドＶが、図２（ｂ）に示すようにＳ、Ｇ、Ｓ、Ｖ…の
順に配列されている。ベアチップ２の周辺部には、信号
用ワイヤボンディングパッド（以下、信号用Ｗ／Ｂパッ
ドと略称する）３ｓ、グランド用ワイヤボンディングパ
ッド（以下、ＧＮＤ用Ｗ／Ｂパッドと略称する）３ｇ、
電源用ワイヤボンディングパッド（以下、電源用Ｗ／Ｂ
パッドと略称する）３ｖがそれぞれ基板１上に形成され
ており、これらには、それぞれ対応する前記パッドＳ、
Ｇ、Ｖとの間でワイヤボンディングがなされている。
信号パッドＳ、ベアチップグランドパッド（以下、ベア
チップＧＮＤパッドと略称する）Ｇ、ベアチップ電源パ
ッドＶが、図２（ｂ）に示すようにＳ、Ｇ、Ｓ、Ｖ…の
順に配列されている。ベアチップ２の周辺部には、信号
用ワイヤボンディングパッド（以下、信号用Ｗ／Ｂパッ
ドと略称する）３ｓ、グランド用ワイヤボンディングパ
ッド（以下、ＧＮＤ用Ｗ／Ｂパッドと略称する）３ｇ、
電源用ワイヤボンディングパッド（以下、電源用Ｗ／Ｂ
パッドと略称する）３ｖがそれぞれ基板１上に形成され
ており、これらには、それぞれ対応する前記パッドＳ、
Ｇ、Ｖとの間でワイヤボンディングがなされている。
【０００４】これら信号用Ｗ／Ｂパッド３ｓ、ＧＮＤ用
Ｗ／Ｂパッド３ｇ、電源用Ｗ／Ｂパッド３ｖは、図２
（ｂ）に示したように、信号用Ｗ／Ｂパッド３ｓ…がベ
アチップ２近傍に配置され、ＧＮＤ用Ｗ／Ｂパッド３ｇ
…、電源用Ｗ／Ｂパッド３ｖ…が信号用Ｗ／Ｂパッド３
ｓに対してベアチップ２と反対の側に配置されたものと
なっている。また、これらは千鳥状に配置されており、
これによって各パッド間のピッチが小さく抑えられてい
る。
Ｗ／Ｂパッド３ｇ、電源用Ｗ／Ｂパッド３ｖは、図２
（ｂ）に示したように、信号用Ｗ／Ｂパッド３ｓ…がベ
アチップ２近傍に配置され、ＧＮＤ用Ｗ／Ｂパッド３ｇ
…、電源用Ｗ／Ｂパッド３ｖ…が信号用Ｗ／Ｂパッド３
ｓに対してベアチップ２と反対の側に配置されたものと
なっている。また、これらは千鳥状に配置されており、
これによって各パッド間のピッチが小さく抑えられてい
る。
【０００５】これら信号用Ｗ／Ｂパッド３ｓ、ＧＮＤ用
Ｗ／Ｂパッド３ｇ、電源用Ｗ／Ｂパッド３ｖは、図２
（ａ）に示したようにそれぞれ各配線４ｓ（４ｇ、４
ｖ）を介して各ビア（ＶＩＡ）５ｓ（５ｇ、５ｖ）に接
続されている。各ビア５ｓ（５ｇ、５ｖ）は、それぞれ
対応する配線層、すなわち信号配線層６ｓ、グランド配
線層（以下、ＧＮＤ配線層と略称する）６ｇ、電源配線
層６ｖのいずれかに接続されている。そして、このよう
な構成によりベアチップ信号用パッドＳはワイヤ（図示
略）、信号用Ｗ／Ｂパッド３ｓ、配線４ｓ、ビア５ｓを
介して信号配線層６ｓに接続され、ベアチップＧＮＤ用
パッドＧはワイヤ（図示略）、ＧＮＤ用Ｗ／Ｂパッド３
ｇ、配線４ｇ、ビア５ｇを介してＧＮＤ配線層６ｇに接
続され、ベアチップ電源用パッドＶはワイヤ（図示
略）、電源用Ｗ／Ｂパッド３ｖは配線４ｖ、ビア５ｖを
介して電源配線層６ｖに接続されている。
Ｗ／Ｂパッド３ｇ、電源用Ｗ／Ｂパッド３ｖは、図２
（ａ）に示したようにそれぞれ各配線４ｓ（４ｇ、４
ｖ）を介して各ビア（ＶＩＡ）５ｓ（５ｇ、５ｖ）に接
続されている。各ビア５ｓ（５ｇ、５ｖ）は、それぞれ
対応する配線層、すなわち信号配線層６ｓ、グランド配
線層（以下、ＧＮＤ配線層と略称する）６ｇ、電源配線
層６ｖのいずれかに接続されている。そして、このよう
な構成によりベアチップ信号用パッドＳはワイヤ（図示
略）、信号用Ｗ／Ｂパッド３ｓ、配線４ｓ、ビア５ｓを
介して信号配線層６ｓに接続され、ベアチップＧＮＤ用
パッドＧはワイヤ（図示略）、ＧＮＤ用Ｗ／Ｂパッド３
ｇ、配線４ｇ、ビア５ｇを介してＧＮＤ配線層６ｇに接
続され、ベアチップ電源用パッドＶはワイヤ（図示
略）、電源用Ｗ／Ｂパッド３ｖは配線４ｖ、ビア５ｖを
介して電源配線層６ｖに接続されている。
【０００６】また、これら信号配線層６ｓ、ＧＮＤ配線
層６ｇ、電源配線層６ｖには、別のビア７ｓ（７ｇ、７
ｖ）を介してＩ／Ｏパッド８が接続され、Ｉ／Ｏパッド
８にはＩ／Ｏリード９が接続されている。また、ＧＮＤ
用Ｗ／Ｂパッド３ｇ、電源用Ｗ／Ｂパッド３ｖの側方に
は、基板１表層部に形成されたコンデンサパッド１０を
介してコンデンサ１１が配設されている。
層６ｇ、電源配線層６ｖには、別のビア７ｓ（７ｇ、７
ｖ）を介してＩ／Ｏパッド８が接続され、Ｉ／Ｏパッド
８にはＩ／Ｏリード９が接続されている。また、ＧＮＤ
用Ｗ／Ｂパッド３ｇ、電源用Ｗ／Ｂパッド３ｖの側方に
は、基板１表層部に形成されたコンデンサパッド１０を
介してコンデンサ１１が配設されている。
【０００７】
【発明が解決しようとする課題】しかしながら、前記配
線構造では、図２（ｂ）に示したようにＧＮＤ用のビア
５ｇおよび電源用のビア５ｖを、ベアチップ２の周辺、
すなわち信号用の配線４ｓに接続するビア５ｓの近傍に
配置していることから、各ビア５ｓ、５ｇ、５ｖ間のピ
ッチ、およびこれに接続する各配線４ｓ、４ｇ、４ｖ間
のピッチを確保するため、各配線層６ｓ、６ｇ、６ｖに
接続するまでの各配線４ｓ、４ｇ、４ｖの長さがそれぞ
れ長くなってしまう。したがって、このように各配線４
ｓ、４ｇ、４ｖの長さが長くなってしまうことから、フ
ットプリントが増加し、これにより基板サイズが大きく
なってしまう。
線構造では、図２（ｂ）に示したようにＧＮＤ用のビア
５ｇおよび電源用のビア５ｖを、ベアチップ２の周辺、
すなわち信号用の配線４ｓに接続するビア５ｓの近傍に
配置していることから、各ビア５ｓ、５ｇ、５ｖ間のピ
ッチ、およびこれに接続する各配線４ｓ、４ｇ、４ｖ間
のピッチを確保するため、各配線層６ｓ、６ｇ、６ｖに
接続するまでの各配線４ｓ、４ｇ、４ｖの長さがそれぞ
れ長くなってしまう。したがって、このように各配線４
ｓ、４ｇ、４ｖの長さが長くなってしまうことから、フ
ットプリントが増加し、これにより基板サイズが大きく
なってしまう。
【０００８】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、実装効率を向上し、これ
により基板サイズの小型化を可能にした基板配線構造を
提供することにある。
で、その目的とするところは、実装効率を向上し、これ
により基板サイズの小型化を可能にした基板配線構造を
提供することにある。
【０００９】
【課題を解決するための手段】本発明の基板配線構造で
は、ベアチップの周辺部における基板表層部に信号用ワ
イヤボンディングパッドを配設し、該信号用ワイヤボン
ディングパッドの少なくとも一部を覆って導電性の第１
の接続用テープを配置し、かつ該第１の接続用テープ
を、その両端部が基板面に接続するとともにその中間部
が基板面の上方に浮いた状態となるようにして設け、該
第１の接続用テープの前記ベアチップと反対の側に、該
第１の接続用テープに近接して導電性の第２の接続用テ
ープを配設し、かつ該第２の接続用テープを、その両端
部が基板面に接続するとともにその中間部が基板面の上
方に浮いた状態となるようにして設け、前記第１の接続
用テープの基板面に接続した両端部に、第１の配線層に
接続したビアを接続するとともに、前記第２の接続用テ
ープの基板面に接続した両端部に、第２の配線層に接続
したビアを接続し、前記ベアチップに形成された第１の
パッドと前記第１の接続用テープとをワイヤボンディン
グするとともに、第２のパッドと前記第２の接続用テー
プとをワイヤボンディングしてなり、前記第１の配線層
を、グランド配線層と電源配線層とのうちの一方とし、
かつ前記第２の配線層を、グランド配線層と電源配線層
とのうちの他方とするとともに、前記第１のパッドを第
１の配線層に対応するパッドとし、かつ前記第２のパッ
ドを第２の配線層に対応するパッドとしたことを前記課
題の解決手段とした。
は、ベアチップの周辺部における基板表層部に信号用ワ
イヤボンディングパッドを配設し、該信号用ワイヤボン
ディングパッドの少なくとも一部を覆って導電性の第１
の接続用テープを配置し、かつ該第１の接続用テープ
を、その両端部が基板面に接続するとともにその中間部
が基板面の上方に浮いた状態となるようにして設け、該
第１の接続用テープの前記ベアチップと反対の側に、該
第１の接続用テープに近接して導電性の第２の接続用テ
ープを配設し、かつ該第２の接続用テープを、その両端
部が基板面に接続するとともにその中間部が基板面の上
方に浮いた状態となるようにして設け、前記第１の接続
用テープの基板面に接続した両端部に、第１の配線層に
接続したビアを接続するとともに、前記第２の接続用テ
ープの基板面に接続した両端部に、第２の配線層に接続
したビアを接続し、前記ベアチップに形成された第１の
パッドと前記第１の接続用テープとをワイヤボンディン
グするとともに、第２のパッドと前記第２の接続用テー
プとをワイヤボンディングしてなり、前記第１の配線層
を、グランド配線層と電源配線層とのうちの一方とし、
かつ前記第２の配線層を、グランド配線層と電源配線層
とのうちの他方とするとともに、前記第１のパッドを第
１の配線層に対応するパッドとし、かつ前記第２のパッ
ドを第２の配線層に対応するパッドとしたことを前記課
題の解決手段とした。
【００１０】この基板配線構造によれば、ビアを介して
第１の配線層に接続した第１の接続用テープと、ベアチ
ップに形成された第１のパッドとをワイヤボンディング
したので、第１の配線層と第１のパッドとが導通したも
のとなり、同様に、ビアを介して第２の配線層に接続し
た第２の接続用テープと、ベアチップに形成された第２
のパッドとをワイヤボンディングしたので、第２の配線
層と第２のパッドとが導通したものとなる。そして、第
１の配線層と第２の配線層とを、その一方をグランド配
線層とし、他方を電源配線層としたので、前記第１の接
続用テープ、第２の接続用テープが従来のＧＮＤ用Ｗ／
Ｂパッド、電源用Ｗ／Ｂパッドとして機能するととも
に、ＧＮＤ用配線、電源用配線としても機能するものと
なる。
第１の配線層に接続した第１の接続用テープと、ベアチ
ップに形成された第１のパッドとをワイヤボンディング
したので、第１の配線層と第１のパッドとが導通したも
のとなり、同様に、ビアを介して第２の配線層に接続し
た第２の接続用テープと、ベアチップに形成された第２
のパッドとをワイヤボンディングしたので、第２の配線
層と第２のパッドとが導通したものとなる。そして、第
１の配線層と第２の配線層とを、その一方をグランド配
線層とし、他方を電源配線層としたので、前記第１の接
続用テープ、第２の接続用テープが従来のＧＮＤ用Ｗ／
Ｂパッド、電源用Ｗ／Ｂパッドとして機能するととも
に、ＧＮＤ用配線、電源用配線としても機能するものと
なる。
【００１１】したがって、第１の接続用テープ、第２の
接続用テープが、その中間部が基板より浮かした状態で
設けられているので、基板上に形成されるフットプリン
トが実質的に縮小されるとともに、第１の接続用テー
プ、第２の接続用テープの両端部位置にビアを配したの
で、これらグランド用のビア、電源用のビアと信号用の
ビアとが互いに干渉することがなくなり、信号用の配線
やビアについても第１接続用テープや第２の接続用テー
プの下方に配置することが可能になる。
接続用テープが、その中間部が基板より浮かした状態で
設けられているので、基板上に形成されるフットプリン
トが実質的に縮小されるとともに、第１の接続用テー
プ、第２の接続用テープの両端部位置にビアを配したの
で、これらグランド用のビア、電源用のビアと信号用の
ビアとが互いに干渉することがなくなり、信号用の配線
やビアについても第１接続用テープや第２の接続用テー
プの下方に配置することが可能になる。
【００１２】
【発明の実施の形態】以下、本発明の基板配線構造をそ
の実施形態例に基づいて詳しく説明する。図１（ａ）、
（ｂ）、（ｃ）は、本発明の基板配線構造の一実施形態
例を示す図であり、これらの図において符号２０は基板
である。この基板２０上には、図２に示した従来例と同
様に、狭パッドピッチのベアチップ２１が一つ、フェー
スアップ実装されている。ベアチップ２１には、その上
面にベアチップ信号パッドＳ、ベアチップＧＮＤパッド
Ｇ、ベアチップ電源パッドＶが、図１（ｂ）に示すよう
にＳ、Ｇ、Ｓ、Ｖ…の順に配列されている。ベアチップ
２１の周辺部には、信号用Ｗ／Ｂパッド２２…がベアチ
ップ２１の側面に沿った状態で基板２０の表層部に配設
されており、これら信号用Ｗ／Ｂパッド２２…と前記ベ
アチップ信号パッドＳ…との間にはそれぞれにワイヤ２
３ｓがボンディングされている。
の実施形態例に基づいて詳しく説明する。図１（ａ）、
（ｂ）、（ｃ）は、本発明の基板配線構造の一実施形態
例を示す図であり、これらの図において符号２０は基板
である。この基板２０上には、図２に示した従来例と同
様に、狭パッドピッチのベアチップ２１が一つ、フェー
スアップ実装されている。ベアチップ２１には、その上
面にベアチップ信号パッドＳ、ベアチップＧＮＤパッド
Ｇ、ベアチップ電源パッドＶが、図１（ｂ）に示すよう
にＳ、Ｇ、Ｓ、Ｖ…の順に配列されている。ベアチップ
２１の周辺部には、信号用Ｗ／Ｂパッド２２…がベアチ
ップ２１の側面に沿った状態で基板２０の表層部に配設
されており、これら信号用Ｗ／Ｂパッド２２…と前記ベ
アチップ信号パッドＳ…との間にはそれぞれにワイヤ２
３ｓがボンディングされている。
【００１３】また、ベアチップ２１の周辺部には、信号
用Ｗ／Ｂパッド２２…のそれぞれの一部を覆うようにし
てこれらの上に、ＧＮＤ接続用テープ（第１の接続用テ
ープ）２４が配設されている。このＧＮＤ接続用テープ
２４は、アルミニウム等の金属からなる導電性のもの
で、図１（ｃ）に示すようにその両端部が基板２０の表
面に接続するとともに、その中間部が基板２０面はもち
ろん前記信号用Ｗ／Ｂパッド２２…よりも上方に浮いた
状態となるように、はんだ等によって基板２０面上に取
り付けられたものである。すなわち、このＧＮＤ接続用
テープ２４は、両端部から少し中央側にて折曲されてそ
れぞれが下方に下り、そこからさらにそれぞれが外側に
折曲されて中央部と平行な端部が形成されることによ
り、中央部にコ字状の立ち上がり部を有したものとなっ
ている。
用Ｗ／Ｂパッド２２…のそれぞれの一部を覆うようにし
てこれらの上に、ＧＮＤ接続用テープ（第１の接続用テ
ープ）２４が配設されている。このＧＮＤ接続用テープ
２４は、アルミニウム等の金属からなる導電性のもの
で、図１（ｃ）に示すようにその両端部が基板２０の表
面に接続するとともに、その中間部が基板２０面はもち
ろん前記信号用Ｗ／Ｂパッド２２…よりも上方に浮いた
状態となるように、はんだ等によって基板２０面上に取
り付けられたものである。すなわち、このＧＮＤ接続用
テープ２４は、両端部から少し中央側にて折曲されてそ
れぞれが下方に下り、そこからさらにそれぞれが外側に
折曲されて中央部と平行な端部が形成されることによ
り、中央部にコ字状の立ち上がり部を有したものとなっ
ている。
【００１４】また、このＧＮＤ接続用テープ２４の、基
板２０に接続する両端部２４ａ、２４ａには、基板２０
中に形成されたＧＮＤ配線層２５ｇ（図１（ａ）参照）
に接続するビア２６ｇが接続されている。さらに、ＧＮ
Ｄ接続用テープ２４と前記ベアチップＧＮＤパッドＧと
の間にはワイヤ２３ｇがボンディングされており、これ
によってベアチップＧＮＤパッドＧは、ワイヤ２３ｇ、
ＧＮＤ接続用テープ２４、ビア２６ｇを介してＧＮＤ配
線層２５ｇに電気的に接続されたものとなっている。
板２０に接続する両端部２４ａ、２４ａには、基板２０
中に形成されたＧＮＤ配線層２５ｇ（図１（ａ）参照）
に接続するビア２６ｇが接続されている。さらに、ＧＮ
Ｄ接続用テープ２４と前記ベアチップＧＮＤパッドＧと
の間にはワイヤ２３ｇがボンディングされており、これ
によってベアチップＧＮＤパッドＧは、ワイヤ２３ｇ、
ＧＮＤ接続用テープ２４、ビア２６ｇを介してＧＮＤ配
線層２５ｇに電気的に接続されたものとなっている。
【００１５】ＧＮＤ接続用テープ２４の、前記ベアチッ
プ２１と反対の側には、該ＧＮＤ接続用テープ２４に近
接して電源接続用テープ（第２の接続用テープ）２７が
配設されている。この電源接続用テープ２７は、前記Ｇ
ＮＤ接続用テープ２４と同様にアルミニウム等の金属か
らなる導電性のもので、その両端部が基板２０の表面に
接続するとともに、その中間部が基板２０面より上方に
浮いた状態となるように、はんだ等によって基板２０面
上に取り付けられたものである。
プ２１と反対の側には、該ＧＮＤ接続用テープ２４に近
接して電源接続用テープ（第２の接続用テープ）２７が
配設されている。この電源接続用テープ２７は、前記Ｇ
ＮＤ接続用テープ２４と同様にアルミニウム等の金属か
らなる導電性のもので、その両端部が基板２０の表面に
接続するとともに、その中間部が基板２０面より上方に
浮いた状態となるように、はんだ等によって基板２０面
上に取り付けられたものである。
【００１６】また、この電源接続用テープ２７の、基板
２０に接続する両端部２７ａ、２７ａには、基板２０中
に形成された電源配線層２５ｖ（図１（ａ）参照）に接
続するビア２６ｖが接続されている。さらに、電源接続
用テープ２７と前記ベアチップ電源パッドＶとの間には
ワイヤ２３ｖがボンディングされており、これによって
ベアチップ電源パッドＶは、ワイヤ２３ｖ、電源接続用
テープ２７、ビア２６ｖを介して電源配線層２５ｖに電
気的に接続されたものとなっている。
２０に接続する両端部２７ａ、２７ａには、基板２０中
に形成された電源配線層２５ｖ（図１（ａ）参照）に接
続するビア２６ｖが接続されている。さらに、電源接続
用テープ２７と前記ベアチップ電源パッドＶとの間には
ワイヤ２３ｖがボンディングされており、これによって
ベアチップ電源パッドＶは、ワイヤ２３ｖ、電源接続用
テープ２７、ビア２６ｖを介して電源配線層２５ｖに電
気的に接続されたものとなっている。
【００１７】電源接続用テープ２７の中間部の下方に
は、基板２０中に形成された信号配線層２５ｓ（図１
（ａ）参照）に接続するビア２６ｓ…が、基板２０上に
臨んで配設されている。これらビア２６ｓ…と前記信号
用Ｗ／Ｂパッド２１…とは、対応するもの同士が基板２
０表面に形成された配線２８によって接続されており、
これによってベアチップ信号パッドＳは、ワイヤ２３
ｓ、信号用Ｗ／Ｂパッド２２、ワイヤ２３ｓ、ビア２６
ｓを介して信号配線層２５ｓに電気的に接続されたもの
となっている。
は、基板２０中に形成された信号配線層２５ｓ（図１
（ａ）参照）に接続するビア２６ｓ…が、基板２０上に
臨んで配設されている。これらビア２６ｓ…と前記信号
用Ｗ／Ｂパッド２１…とは、対応するもの同士が基板２
０表面に形成された配線２８によって接続されており、
これによってベアチップ信号パッドＳは、ワイヤ２３
ｓ、信号用Ｗ／Ｂパッド２２、ワイヤ２３ｓ、ビア２６
ｓを介して信号配線層２５ｓに電気的に接続されたもの
となっている。
【００１８】また、ＧＮＤ接続用テープ２４と電源接続
用テープ２７との間には、バイパスコンデンサ２９が架
け渡された状態ではんだ等により固定されている。ま
た、信号配線層２５ｓ、ＧＮＤ配線層２５ｇ、電源配線
層２５ｖには、別のビア７ｓ（７ｇ、７ｖ）を介してＩ
／Ｏパッド８が接続され、Ｉ／Ｏパッド８にはＩ／Ｏリ
ード９が接続されている。なお、図１（ｂ）、（ｃ）で
は、ベアチップ２１の一方の側しか図示していないが、
本実施形態例においては、ＧＮＤ接続用テープ２４およ
び電源接続用テープ２７はベアチップ２１の両側に配設
されている。
用テープ２７との間には、バイパスコンデンサ２９が架
け渡された状態ではんだ等により固定されている。ま
た、信号配線層２５ｓ、ＧＮＤ配線層２５ｇ、電源配線
層２５ｖには、別のビア７ｓ（７ｇ、７ｖ）を介してＩ
／Ｏパッド８が接続され、Ｉ／Ｏパッド８にはＩ／Ｏリ
ード９が接続されている。なお、図１（ｂ）、（ｃ）で
は、ベアチップ２１の一方の側しか図示していないが、
本実施形態例においては、ＧＮＤ接続用テープ２４およ
び電源接続用テープ２７はベアチップ２１の両側に配設
されている。
【００１９】このような構成の基板配線構造にあって
は、ＧＮＤ接続用テープ２４を従来のＧＮＤ用Ｗ／Ｂパ
ッドおよびＧＮＤ用配線として機能させ、また、電源接
続用テープ２７を従来の電源用Ｗ／Ｂパッドおよび電源
用配線として機能させており、しかも、ＧＮＤ接続用テ
ープ２４、電源接続用テープ２７の中間部をそれぞれ基
板２０面より浮かしているので、基板２０上に形成する
フットプリントを実質的に縮小することができる。ま
た、ＧＮＤ接続用テープ２４、電源接続用テープ２７の
両端部位置にビア２６ｇ、２６ｖを配したので、これら
が、ＧＮＤ接続用テープ２４、電源接続用テープ２７の
下に配置した信号用の配線２８やビア２６ｓに干渉する
ことがなくなり、したがって基板２０面の有効利用が可
能になり、実装効率の向上を図ることができる。また、
バイパスコンデンサ２９を基板２０に直接実装せず、Ｇ
ＮＤ接続用テープ２４と電源接続用テープ２７との間に
架け渡したので、実装効率をより一層向上することがで
きる。
は、ＧＮＤ接続用テープ２４を従来のＧＮＤ用Ｗ／Ｂパ
ッドおよびＧＮＤ用配線として機能させ、また、電源接
続用テープ２７を従来の電源用Ｗ／Ｂパッドおよび電源
用配線として機能させており、しかも、ＧＮＤ接続用テ
ープ２４、電源接続用テープ２７の中間部をそれぞれ基
板２０面より浮かしているので、基板２０上に形成する
フットプリントを実質的に縮小することができる。ま
た、ＧＮＤ接続用テープ２４、電源接続用テープ２７の
両端部位置にビア２６ｇ、２６ｖを配したので、これら
が、ＧＮＤ接続用テープ２４、電源接続用テープ２７の
下に配置した信号用の配線２８やビア２６ｓに干渉する
ことがなくなり、したがって基板２０面の有効利用が可
能になり、実装効率の向上を図ることができる。また、
バイパスコンデンサ２９を基板２０に直接実装せず、Ｇ
ＮＤ接続用テープ２４と電源接続用テープ２７との間に
架け渡したので、実装効率をより一層向上することがで
きる。
【００２０】なお、前記実施形態例では、ベアチップ２
１を一つ実装した場合について説明したが、本発明はこ
れに限定されることなく、ベアチップを複数実装した場
合にも適用できるのはもちろんである。また、前記実施
形態例では、ベアチップ側に配置する第１の接続用テー
プをＧＮＤ接続用テープ２４とし、これに近接する第２
の接続用テープを電源接続用テープ２７としたが、本発
明では、これらを逆にして第１の接続用テープを電源接
続用テープ２７とし、第２の接続用テープをＧＮＤ接続
用テープ２４としてもよい。
１を一つ実装した場合について説明したが、本発明はこ
れに限定されることなく、ベアチップを複数実装した場
合にも適用できるのはもちろんである。また、前記実施
形態例では、ベアチップ側に配置する第１の接続用テー
プをＧＮＤ接続用テープ２４とし、これに近接する第２
の接続用テープを電源接続用テープ２７としたが、本発
明では、これらを逆にして第１の接続用テープを電源接
続用テープ２７とし、第２の接続用テープをＧＮＤ接続
用テープ２４としてもよい。
【００２１】
【発明の効果】以上説明したように本発明の基板配線構
造は、第１の接続用テープ、第２の接続用テープを従来
のＧＮＤ用Ｗ／Ｂパッド、電源用Ｗ／Ｂパッドとして機
能させるとともに、ＧＮＤ用配線、電源用配線としても
機能させ、しかも、これら第１の接続用テープ、第２の
接続用テープの中間部をそれぞれ基板面より浮かしたも
のであるから、基板上に形成するフットプリントを実質
的に縮小することができ、これにより実装効率の向上を
図ることができる。また、第１の接続用テープ、第２の
接続用テープの両端部位置にグランド用ビア、電源用ビ
アを配したので、これらが信号用のビアと干渉すること
がなくなり、したがって信号用の配線やビアについても
第１接続用テープや第２の接続用テープの下方に配置す
ることが可能になり、これにより実装効率をより一層高
めることができる。よって、このように実装効率の向上
を可能にすることができることから、基板サイズの小型
化を可能にすることができる。また、コンデンサを基板
に直接実装せず、第１の接続用テープと第２の接続用テ
ープとの間に架け渡すようにすれば、実装効率をより一
層向上することができる。
造は、第１の接続用テープ、第２の接続用テープを従来
のＧＮＤ用Ｗ／Ｂパッド、電源用Ｗ／Ｂパッドとして機
能させるとともに、ＧＮＤ用配線、電源用配線としても
機能させ、しかも、これら第１の接続用テープ、第２の
接続用テープの中間部をそれぞれ基板面より浮かしたも
のであるから、基板上に形成するフットプリントを実質
的に縮小することができ、これにより実装効率の向上を
図ることができる。また、第１の接続用テープ、第２の
接続用テープの両端部位置にグランド用ビア、電源用ビ
アを配したので、これらが信号用のビアと干渉すること
がなくなり、したがって信号用の配線やビアについても
第１接続用テープや第２の接続用テープの下方に配置す
ることが可能になり、これにより実装効率をより一層高
めることができる。よって、このように実装効率の向上
を可能にすることができることから、基板サイズの小型
化を可能にすることができる。また、コンデンサを基板
に直接実装せず、第１の接続用テープと第２の接続用テ
ープとの間に架け渡すようにすれば、実装効率をより一
層向上することができる。
【図１】本発明の基板配線構造の一実施形態例の概略構
成を示す図であり、（ａ）は要部側断面図、（ｂ）は要
部平面図、（ｃ）は要部斜視図である。
成を示す図であり、（ａ）は要部側断面図、（ｂ）は要
部平面図、（ｃ）は要部斜視図である。
【図２】従来の基板配線構造の一例の概略構成を示す図
であり、（ａ）は要部側断面図、（ｂ）は要部平面図で
ある。
であり、（ａ）は要部側断面図、（ｂ）は要部平面図で
ある。
２０ 基板 ２１ ベアチップ ２２ 信号用ワイヤボンディングパッド（信号用Ｗ／Ｂ
パッド） ２４ ＧＮＤ接続用テープ（第１の接続用テープ） ２５ｇ ＧＮＤ用配線層 ２５ｓ 信号用配線層 ２５ｖ 電源用配線層 ２６ｇ、２６ｓ、２６ｖ ビア ２７ 電源接続用テープ（第２の接続用テープ） ２８ 配線 ２９ バイパスコンデンサ
パッド） ２４ ＧＮＤ接続用テープ（第１の接続用テープ） ２５ｇ ＧＮＤ用配線層 ２５ｓ 信号用配線層 ２５ｖ 電源用配線層 ２６ｇ、２６ｓ、２６ｖ ビア ２７ 電源接続用テープ（第２の接続用テープ） ２８ 配線 ２９ バイパスコンデンサ
Claims (2)
- 【請求項１】 ベアチップを実装してなる基板の配線構
造であって、 前記ベアチップの周辺部における基板表層部に信号用ワ
イヤボンディングパッドを配設し、 該信号用ワイヤボンディングパッドの少なくとも一部を
覆って導電性の第１の接続用テープを配置し、かつ該第
１の接続用テープを、その両端部が基板面に接続すると
ともにその中間部が基板面の上方に浮いた状態となるよ
うにして設け、 該第１の接続用テープの前記ベアチップと反対の側に、
該第１の接続用テープに近接して導電性の第２の接続用
テープを配設し、かつ該第２の接続用テープを、その両
端部が基板面に接続するとともにその中間部が基板面の
上方に浮いた状態となるようにして設け、 前記第１の接続用テープの基板面に接続した両端部に、
第１の配線層に接続したビアを接続するとともに、前記
第２の接続用テープの基板面に接続した両端部に、第２
の配線層に接続したビアを接続し、 前記ベアチップに形成された第１のパッドと前記第１の
接続用テープとをワイヤボンディングするとともに、第
２のパッドと前記第２の接続用テープとをワイヤボンデ
ィングしてなり、 前記第１の配線層を、グランド配線層と電源配線層との
うちの一方とし、かつ前記第２の配線層を、グランド配
線層と電源配線層とのうちの他方とするとともに、前記
第１のパッドを第１の配線層に対応するパッドとし、か
つ前記第２のパッドを第２の配線層に対応するパッドと
したことを特徴とする基板配線構造。 - 【請求項２】 前記第１の接続用テープと第２の接続用
テープとの間にコンデンサを架け渡したことを特徴とす
る請求項１記載の基板配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198621A JPH1050747A (ja) | 1996-07-29 | 1996-07-29 | 基板配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198621A JPH1050747A (ja) | 1996-07-29 | 1996-07-29 | 基板配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050747A true JPH1050747A (ja) | 1998-02-20 |
Family
ID=16394250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8198621A Pending JPH1050747A (ja) | 1996-07-29 | 1996-07-29 | 基板配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1050747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298039A (ja) * | 2000-04-12 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US9823527B2 (en) | 2014-02-27 | 2017-11-21 | Mitsubishi Electric Corporation | Liquid crystal display |
-
1996
- 1996-07-29 JP JP8198621A patent/JPH1050747A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298039A (ja) * | 2000-04-12 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US9823527B2 (en) | 2014-02-27 | 2017-11-21 | Mitsubishi Electric Corporation | Liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869886A (en) | Flip chip semiconductor mounting structure with electrically conductive resin | |
| US4967261A (en) | Tape carrier for assembling an IC chip on a substrate | |
| US20030042585A1 (en) | Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods | |
| WO2012050110A1 (ja) | Ｌｅｄモジュール | |
| JPH04164361A (ja) | 樹脂封止型半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| US4580193A (en) | Chip to board bus connection | |
| US5075252A (en) | Interdigitated trans-die lead method of construction for maximizing population density of chip-on-board construction | |
| US20020066965A1 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
| US7365421B2 (en) | IC chip package with isolated vias | |
| GB2292004A (en) | Electronic circuit package | |
| GB2272104A (en) | Tape automated bonding | |
| JPH0521698A (ja) | 半導体装置 | |
| JP2890635B2 (ja) | 半導体装置 | |
| JP2004047715A (ja) | 半導体接続中継部材及び半導体装置 | |
| JPH0346504Y2 (ja) | ||
| US20030034559A1 (en) | Ball grid array package with electrically-conductive bridge | |
| JP3248117B2 (ja) | 半導体装置 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JP2002237567A (ja) | 半導体装置 | |
| JP3254406B2 (ja) | 電子部品搭載用基板 | |
| JP3001399B2 (ja) | 半導体装置 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH1012804A (ja) | 半導体装置 | |
| JP3161203B2 (ja) | テープキャリアパッケージ式の半導体実装構造 |