JPH1050977A - Ccd charge detection circuit - Google Patents
Ccd charge detection circuitInfo
- Publication number
- JPH1050977A JPH1050977A JP8208009A JP20800996A JPH1050977A JP H1050977 A JPH1050977 A JP H1050977A JP 8208009 A JP8208009 A JP 8208009A JP 20800996 A JP20800996 A JP 20800996A JP H1050977 A JPH1050977 A JP H1050977A
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- circuit
- signal
- amplifier
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 61
- 230000008859 change Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 abstract description 25
- 238000005070 sampling Methods 0.000 abstract description 19
- 101100502339 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SFA1 gene Proteins 0.000 description 30
- 230000003321 amplification Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 230000002596 correlated effect Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電荷結合デバイス
(CCD) の検出した信号電荷を低ノイズで検出する回路に
関するものである。The present invention relates to a charge-coupled device.
The present invention relates to a circuit for detecting signal charges detected by a CCD (CCD) with low noise.
【０００２】[0002]
【従来の技術】CCDを用いて撮像を行なう固体撮像装置
には、光ダイオードや MOSキャパシタを含む感光部（光
電変換部）を１次元に配列した CCDラインセンサや、こ
の感光部をマトリックス状に配置した２次元 CCDセンサ
がある。感光部により１ラインまたは１フィールド分の
画素の信号電荷が蓄積される。蓄積された信号電荷は転
送部に移される。転送部に移された信号電荷は、転送パ
ルスにより転送部を順次転送されて、１画素分の信号電
荷ごとに、転送部に接続している出力部のフローティン
グディフュージョン（拡散層、またはフローティング・
キャパシタとも呼ばれる）に最終的に転送される。この
フローティングディフュージョンには、増幅回路（ソー
スホロアなどのバッファアンプで構成される) が接続し
ており、フローティングディフュージョンに蓄積された
信号電荷に応じた電圧を増幅回路は画像信号(CCD信号）
として出力する。2. Description of the Related Art A solid-state imaging device that performs imaging using a CCD includes a CCD line sensor in which photosensitive parts (photoelectric conversion parts) including photodiodes and MOS capacitors are arranged in a one-dimensional manner, and the photosensitive parts are arranged in a matrix. There is a two-dimensional CCD sensor arranged. The photosensitive portion accumulates signal charges of pixels for one line or one field. The stored signal charges are transferred to the transfer unit. The signal charges transferred to the transfer unit are sequentially transferred to the transfer unit by a transfer pulse, and a floating diffusion (diffusion layer or floating layer) of the output unit connected to the transfer unit is transferred for each signal charge of one pixel.
(Also referred to as a capacitor). The floating diffusion is connected to an amplifier circuit (comprising a buffer amplifier such as a source follower), which applies a voltage corresponding to the signal charge stored in the floating diffusion to the image signal (CCD signal).
Output as
【０００３】フローティングディフュージョンには、リ
セットトランジスタも接続されている。１画素分の信号
電荷に応じた信号電圧が上記増幅回路により出力された
後に、リセットトランジスタにリセットパルスが加えら
れる（オンになる）。オンになったリセットトランジス
タを介して、リセット電圧が拡散層に印加され、拡散層
が所定の電圧に設定される。すなわち、拡散層にある信
号電荷がクリアされる。その後、転送部から、次の画素
に関する信号電荷が拡散層に注入される。[0005] A reset transistor is also connected to the floating diffusion. After a signal voltage corresponding to the signal charge for one pixel is output by the amplifier circuit, a reset pulse is applied to the reset transistor (turned on). A reset voltage is applied to the diffusion layer via the turned-on reset transistor, and the diffusion layer is set to a predetermined voltage. That is, the signal charges in the diffusion layer are cleared. Thereafter, a signal charge for the next pixel is injected into the diffusion layer from the transfer unit.
【０００４】このように、フローティングディフュージ
ョンと、それに接続されたリセットトランジスタおよび
増幅回路から構成されている CCD電荷検出回路は、フロ
ーティングディフュージョンアンプ(FDA) と呼ばれてい
る。[0004] As described above, the CCD charge detection circuit constituted by the floating diffusion and the reset transistor and the amplifier circuit connected thereto is called a floating diffusion amplifier (FDA).
【０００５】ところで、フローティング・ディフュージ
ョン・アンプが出力する画像信号には、リセットトラン
ジスタに起因するリセットノイズ（kTC ノイズ）、なら
びにフローティング・ディフュージョン・アンプを構成
する半導体デバイスが発生するゆらぎノイズ(1/fノイ
ズ) が含まれている。The image signal output from the floating diffusion amplifier includes a reset noise (kTC noise) caused by the reset transistor and a fluctuation noise (1 / f) generated by a semiconductor device constituting the floating diffusion amplifier. Noise).
【０００６】リセットノイズは、リセットトランジスタ
のチャネル抵抗の持つ熱雑音である。熱雑音は、リセッ
トトランジスタがリセットパルスによりオンになったと
きに、拡散層に加わる。このノイズは、拡散層が容量を
有するために、次に拡散層がリセットされるまでの間、
拡散層に保持される。[0006] Reset noise is thermal noise of the channel resistance of the reset transistor. Thermal noise is applied to the diffusion layer when the reset transistor is turned on by a reset pulse. This noise is generated until the next time the diffusion layer is reset because the diffusion layer has capacitance.
It is held in the diffusion layer.
【０００７】フローティング・ディフュージョン・アン
プ FDAが出力する画像信号の１画素期間TPは、リセット
期間TRと、０レベル期間T0（フィードスルー期間）と、
信号期間TSとに分けられるが、リセットノイズは、０レ
ベル期間T0に出力される CCD信号と、信号期間TSに出力
される CCD信号とに、ほぼ同程度に含まれている。The one pixel period TP of the image signal output from the floating diffusion amplifier FDA includes a reset period TR, a zero level period T0 (feedthrough period),
Although reset noise is divided into the signal period TS, the reset noise is substantially included in the CCD signal output during the 0-level period T0 and the CCD signal output during the signal period TS.
【０００８】リセットノイズは従来、相関二重サンプリ
ング回路（CDS 回路）により除去されていた。従来技術
に係る相関二重サンプリング回路としては、たとえば特
公昭62-55349号公報に記載された電荷検出回路がある。Conventionally, reset noise has been removed by a correlated double sampling circuit (CDS circuit). As a correlated double sampling circuit according to the related art, there is, for example, a charge detection circuit described in Japanese Patent Publication No. Sho 62-55349.
【０００９】この相関二重サンプリング回路は、１画素
期間のうち、フィードスルー期間の信号レベルは、（基
準電圧）＋（リセットノイズ）であり、この期間に続く
画素期間の信号レベルは、（信号電圧）＋（リセットノ
イズ）であり、リセットノイズが両期間において同程度
に含まれていることを利用している。In this correlated double sampling circuit, the signal level in the feedthrough period in one pixel period is (reference voltage) + (reset noise), and the signal level in the pixel period following this period is (signal level). Voltage) + (reset noise), which utilizes the fact that reset noise is included in both periods to the same extent.
【００１０】すなわち、サンプルホールド回路と差動増
幅器により、両者の期間における CCD信号を、それぞれ
サンプルホールドして、２つの CCD信号の差を取る。こ
うしてリセットノイズを相殺してノイズを低減する。サ
ンプルホールドのタイミングは、サンプリングホールド
回路に入力されるサンプリングパルスにより決まる。That is, the CCD signals in both periods are sampled and held by the sample and hold circuit and the differential amplifier, and the difference between the two CCD signals is obtained. Thus, the reset noise is canceled to reduce the noise. The sampling and holding timing is determined by a sampling pulse input to the sampling and holding circuit.
【００１１】CDS回路を用いないで、リセットノイズお
よび揺らぎノイズを低減しようとする回路も提案されて
いる。この例として「 CCD用高感度電荷検出器」（大沢
慎治他、1988年テレビジョン学会全国大会、2-12 ）に
記載されたものがある。これは、既述のフローティング
ディフュージョンアンプに相当する半導体回路のデバイ
ス構造を工夫することにより、フローティングディフュ
ージョンアンプ自体の高感度化を図るとともに、リセッ
トノイズの低減を図ったものである。[0011] A circuit that attempts to reduce reset noise and fluctuation noise without using a CDS circuit has also been proposed. An example of this is described in "Highly Sensitive Charge Detector for CCD" (Shinji Osawa et al., 1988 National Convention of the Institute of Television Engineers of Japan, 2-12). This is to improve the sensitivity of the floating diffusion amplifier itself and to reduce reset noise by devising a device structure of a semiconductor circuit corresponding to the above-mentioned floating diffusion amplifier.
【００１２】この回路では、フローティングディフュー
ジョンアンプの感度を上げるために、フローティングデ
ィフュージョンアンプのゲート部分の容量を小さくして
いる。すなわち、従来は100nm であったフローティング
ディフュージョンアンプのゲート酸化膜を1000nmとする
ことにより、容量は絶縁膜の厚さに反比例するという性
質を利用して容量を下げて、フローティングディフュー
ジョンアンプの高感度化を図っている。In this circuit, the capacitance of the gate portion of the floating diffusion amplifier is reduced in order to increase the sensitivity of the floating diffusion amplifier. In other words, by setting the gate oxide film of the floating diffusion amplifier to 1000 nm, which was 100 nm in the past, the capacitance is inversely proportional to the thickness of the insulating film, thereby reducing the capacitance and increasing the sensitivity of the floating diffusion amplifier. Is being planned.
【００１３】また、リセットノイズの低減に関しては以
下の方法を採用している。信号電荷をリセットするため
に、従来の CCDの出力部においては既述のようにリセッ
トトランジスタを用いているが、この電荷検出器におい
ては、リセットトランジスタを用いずに、完全転送モー
ドによって信号電荷を排出することとしている。こうし
て、リセットノイズをなくして、低ノイズ化を図ってい
る。The following method is used for reducing reset noise. In order to reset the signal charge, the output portion of the conventional CCD uses the reset transistor as described above, but this charge detector uses the complete transfer mode without using the reset transistor. It is to be discharged. In this way, reset noise is eliminated to reduce noise.
【００１４】[0014]
【発明が解決しようとする課題】特公昭62-55349号公報
に記載された電荷検出回路等の相関二重サンプリング回
路は、この回路を動作させるために複雑なサンプリング
パルスを必要とし、また回路規模および消費電力が大き
いという問題がある。また、上記「 CCD用高感度電荷検
出器」は、従来のフローティングディフュージョンアン
プとは異なる構造をしており、特別な半導体デバイス用
製造プロセスを必要とするという問題がある。また「 C
CD用高感度電荷検出器」は、特別な高電圧を必要とする
という問題もある。A correlated double sampling circuit such as a charge detection circuit described in Japanese Patent Publication No. 62-55349 requires a complicated sampling pulse to operate this circuit, and requires a large circuit scale. And power consumption is large. Further, the above-mentioned "high-sensitivity charge detector for CCD" has a structure different from that of a conventional floating diffusion amplifier, and has a problem that a special semiconductor device manufacturing process is required. Also, "C
The "highly sensitive charge detector for CD" also has a problem that a special high voltage is required.
【００１５】本発明はこのような従来技術の欠点を解消
し、回路規模が小さく、消費電力が少なく、複雑なサン
プリングパルスを必要としない、ノイズの少ない CCD電
荷検出回路を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a CCD charge detecting circuit which has a small circuit size, consumes little power, does not require complicated sampling pulses, and has a low noise level. I do.
【００１６】[0016]
【課題を解決するための手段】本発明は上述の課題を解
決するために、電荷結合デバイスが検出した信号電荷を
入力されて、該信号電荷に応じた信号を出力する CCD電
荷検出回路において、CCDが検出した信号電荷を注入さ
れて、この信号電荷に応じた信号電圧を出力するフロー
ティングディフュージョンと、このフローティングディ
フュージョンの電位を周期的に所定の電位にするリセッ
トトランジスタと、フローティングディフュージョンが
出力する信号電圧を受けて増幅する出力回路と、この出
力回路の出力する信号電圧を受けて、リセットトランジ
スタがオンとなるリセット期間において、この受けた信
号電圧をリセットトランジスタに負帰還する負帰還回路
とを有することとしたものである。According to the present invention, there is provided a CCD charge detecting circuit for receiving a signal charge detected by a charge-coupled device and outputting a signal corresponding to the signal charge. A floating diffusion for injecting a signal charge detected by the CCD and outputting a signal voltage corresponding to the signal charge, a reset transistor for periodically setting the potential of the floating diffusion to a predetermined potential, and a signal output by the floating diffusion An output circuit that receives and amplifies the voltage, and a negative feedback circuit that receives the signal voltage output from the output circuit and negatively feedbacks the received signal voltage to the reset transistor during a reset period in which the reset transistor is turned on. It was decided that.
【００１７】[0017]
【発明の実施の形態】次に添付図面を参照して本発明に
よる CCD電荷検出回路の実施例を詳細に説明する。本実
施例は、 CCDが出力する画像信号に含まれるリセットノ
イズおよびゆらぎノイズを低減するために、 CCDが出力
する画像信号を、負帰還回路を介してリセットトランジ
スタのドレインに負帰還することを特徴とする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a CCD charge detecting circuit according to the present invention will be described in detail with reference to the accompanying drawings. This embodiment is characterized in that the image signal output by the CCD is negatively fed back to the drain of the reset transistor via a negative feedback circuit in order to reduce reset noise and fluctuation noise included in the image signal output by the CCD. And
【００１８】最初に、第１の実施例の概要を説明する。
図１は、 CCDラインセンサや２次元CCDセンサに用いら
れている CCDの転送部10と、本発明の第１の実施例に係
る CCD電荷検出回路とを示すブロック図である。図２
は、図１の回路の動作を示すタイミングチャートであ
る。First, the outline of the first embodiment will be described.
FIG. 1 is a block diagram showing a CCD transfer unit 10 used in a CCD line sensor or a two-dimensional CCD sensor, and a CCD charge detection circuit according to a first embodiment of the present invention. FIG.
3 is a timing chart showing the operation of the circuit of FIG.
【００１９】図１においては、 CCDの全体は図示されて
いない。 CCDのうち一部、特に、 CCDラインセンサの転
送部または２次元 CCDセンサの水平転送部の終端部分の
み、すなわち、 CCDの感光部（図示せず）により蓄積さ
れた１ラインまたは１フィールド分の画素の信号電荷を
１画素ずつ転送する転送部10が CCD電荷検出回路と接続
される部分を示す。FIG. 1 does not show the entire CCD. A part of the CCD, in particular, only the transfer portion of the CCD line sensor or the terminal portion of the horizontal transfer portion of the two-dimensional CCD sensor, that is, one line or one field accumulated by the photosensitive portion (not shown) of the CCD. FIG. 2 shows a portion where a transfer unit 10 that transfers pixel signal charges one pixel at a time is connected to a CCD charge detection circuit.
【００２０】転送部10において信号電荷は、１画素分の
信号電荷ごとに転送パルスH1、H2 に同期して順次転送さ
れる。そして、転送部10に接続している、 CCD電荷検出
回路のフローティングディフュージョン(FD)（以下では
「拡散層FD」と呼ぶ）に信号電荷は最終的に転送され
る。この拡散層FDには、増幅回路（ソース・ホロア・ア
ンプ(SFA) 。以下では「アンプSFA 」と呼ぶ) が接続し
ている。アンプSFA は、拡散層FDに蓄積された信号電荷
に応じた画像信号14を受けて、画像信号(CCD信号)16 と
して出力する。以下の説明において信号は、それが現れ
る信号線の参照符号で指定する。In the transfer section 10, the signal charges are sequentially transferred in synchronization with the transfer pulses H1 and H2 for each signal charge for one pixel. Then, the signal charge is finally transferred to a floating diffusion (FD) (hereinafter referred to as “diffusion layer FD”) of the CCD charge detection circuit connected to the transfer unit 10. An amplifier circuit (source follower amplifier (SFA); hereinafter, referred to as “amplifier SFA”) is connected to the diffusion layer FD. The amplifier SFA receives the image signal 14 corresponding to the signal charge accumulated in the diffusion layer FD, and outputs it as an image signal (CCD signal) 16. In the following description, a signal is designated by a reference numeral of a signal line on which the signal appears.
【００２１】CCD電荷検出回路は、上記拡散層FDおよび
アンプSFA に加えて、拡散層FDの電位を周期的に所定の
電位にするリセットトランジスタ18と、画像信号16をリ
セットトランジスタ18に帰還する負帰還回路20とを有す
る。リセットトランジスタ18は、負帰還回路20（差動ア
ンプ）の出力からリセット電圧VRSTが印加されるドレイ
ン22と、リセットパルスRSが印加されるリセットゲート
24と、ソースFD（拡散層FDが兼ねている）とからなる。The CCD charge detection circuit includes, in addition to the diffusion layer FD and the amplifier SFA, a reset transistor 18 for periodically setting the potential of the diffusion layer FD to a predetermined potential, and a negative transistor for feeding the image signal 16 back to the reset transistor 18. And a feedback circuit 20. The reset transistor 18 includes a drain 22 to which a reset voltage V RST is applied from an output of a negative feedback circuit 20 (differential amplifier) and a reset gate to which a reset pulse RS is applied.
24, and a source FD (also serving as a diffusion layer FD).
【００２２】差動アンプ20は、−（マイナス）端子26
に、アンプSFA の出力する画像信号16を入力され、＋
（プラス）端子28に基準電圧VRを入力されている。差動
アンプ20の出力はリセットトランジスタ18のドレインに
接続されている。この接続関係より明らかなように、差
動アンプ20の−端子26と、リセットトランジスタ18と、
アンプSFA とにより負帰還ループが形成されている。こ
の負帰還ループは、リセットパルスRSによってリセット
トランジスタ18がオンになる図２に示すリセット期間TR
においてのみ形成される。The differential amplifier 20 has a negative (-) terminal 26.
The image signal 16 output from the amplifier SFA is input to
A reference voltage VR is input to a (plus) terminal 28. The output of the differential amplifier 20 is connected to the drain of the reset transistor 18. As is clear from this connection relationship, the negative terminal 26 of the differential amplifier 20, the reset transistor 18,
A negative feedback loop is formed by the amplifier SFA. This negative feedback loop corresponds to the reset period TR shown in FIG. 2 in which the reset transistor RS is turned on by the reset pulse RS.
Formed only in
【００２３】そのときに差動アンプ20の出力は、リセッ
トトランジスタ、アンプSFA を介して反転端子26に帰還
されており、差動アンプ20はボルテージホロワとして機
能するため、非反転端子28に入力されている基準電圧VR
がそのままアンプSFA の出力16となる。このとき画像信
号16に含まれているノイズ（交流分）は、リセット期間
TRにおいてのみ形成される負帰還ループにより低減され
る。At this time, the output of the differential amplifier 20 is fed back to the inverting terminal 26 via the reset transistor and the amplifier SFA. Since the differential amplifier 20 functions as a voltage follower, it is input to the non-inverting terminal 28. Reference voltage VR
Becomes the output 16 of the amplifier SFA as it is. At this time, the noise (alternating current) included in the image signal 16 is during the reset period.
It is reduced by the negative feedback loop formed only in TR.
【００２４】同期回路30は、 CCDを動作させるための様
々なタイミングパルスを発生するタイミングパルス発生
回路であり、例えば、２相転送パルスH1、H2 とリセット
パルスRSとを生成し、転送部10に出力する。同期回路30
は、図示しない垂直転送パルス等も生成し、 CCDに出力
する。なお、 CCDおよび CCDの制御回路の構成部分のう
ち、本発明に直接関係しない部分については図示および
その説明を省略する。The synchronization circuit 30 is a timing pulse generation circuit for generating various timing pulses for operating the CCD. For example, the synchronization circuit 30 generates two-phase transfer pulses H1, H2 and a reset pulse RS, and Output. Synchronous circuit 30
Also generates a vertical transfer pulse (not shown) and outputs it to the CCD. Note that, among the components of the CCD and the control circuit of the CCD, portions which are not directly related to the present invention are not shown or described.
【００２５】次に、第１の実施例の詳細を説明する。転
送部10の半導体基板上に、信号電荷を転送するための電
極32と出力ゲート34が形成されている。さらに転送部10
には、 CCD電荷検出回路の一部である拡散層FDとリセッ
トトランジスタ18も一体に形成されている。電極32には
２相転送パルスH1、H2 が印加されて順次、信号電荷が半
導体基板内を図１の左方から右方に転送される。信号電
荷は、転送パルスH2が低レベルにある時に出力ゲートの
下を通って拡散層FDに蓄積される。転送ゲート34には、
CCD電荷検出回路への読出しを制御する所定のバイアス
電圧OGが印加されている。Next, the details of the first embodiment will be described. On the semiconductor substrate of the transfer section 10, an electrode 32 for transferring signal charges and an output gate 34 are formed. Further transfer unit 10
In the figure, a diffusion layer FD, which is a part of the CCD charge detection circuit, and a reset transistor 18 are also integrally formed. Two-phase transfer pulses H1 and H2 are applied to the electrodes 32, and the signal charges are sequentially transferred within the semiconductor substrate from left to right in FIG. The signal charge is stored in the diffusion layer FD under the output gate when the transfer pulse H2 is at a low level. The transfer gate 34
A predetermined bias voltage OG for controlling reading to the CCD charge detection circuit is applied.
【００２６】拡散層FDの電位である画像信号14の１画素
期間TPは、図２に示すように、リセット期間TR、それに
続くフィードスルー期間T0（０レベル期間）、これに続
く信号期間TSからなる。As shown in FIG. 2, one pixel period TP of the image signal 14, which is the potential of the diffusion layer FD, includes a reset period TR, a feed-through period T0 (zero level period), and a signal period TS following the reset period TR. Become.
【００２７】画像信号14の生成方法について述べる。リ
セット期間TR中のみハイレベルとなるリセットパルスRS
をリセットゲート24は同期回路30から入力される。そし
てリセットトランジスタ18はオンになる。その結果、拡
散層FDにリセット電圧VRSTが印加され、拡散層FDは一定
のリセット電位にリセット期間中、保持される。リセッ
ト期間TR経過後、リセットパルスRSが低レベルになる
と、リセットトランジスタ18はオフになり、拡散層FDの
電位はフィードスルーレベルになる。A method for generating the image signal 14 will be described. Reset pulse RS that goes high only during the reset period TR
The reset gate 24 is input from the synchronization circuit 30. Then, the reset transistor 18 is turned on. As a result, the reset voltage V RST is applied to the diffusion layer FD, and the diffusion layer FD is kept at a constant reset potential during the reset period. When the reset pulse RS goes low after the reset period TR has elapsed, the reset transistor 18 is turned off, and the potential of the diffusion layer FD goes to the feedthrough level.
【００２８】次に、信号期間TSが開始して、転送パルス
H2が低レベルになると、信号電荷が拡散層FDに流れ込
む。これによる拡散層FDの電位変化DAは、流れ込んだ信
号電荷の積分量に対応している。拡散層FDはアンプSFA
に接続しており、画像信号14はアンプSFA に出力され
る。Next, the signal period TS starts and the transfer pulse
When H2 goes low, signal charges flow into the diffusion layer FD. The potential change DA of the diffusion layer FD due to this corresponds to the integral amount of the signal charge that has flowed in. Diffusion layer FD is amplifier SFA
, And the image signal 14 is output to the amplifier SFA.
【００２９】アンプSFA は、 MOSトランジスタ60、62、6
4、66 と、 MOSトランジスタ64、66 をバイアスするため
のゲート電圧VGとからなり、ソースホロア回路が２段に
接続された構成である。ソースホロワ回路は、入力イン
ピーダンスが大きく、出力インピーダンスが低く、イン
ピーダンス変換回路としての機能を有する。アンプSFA
にはドレイン電圧VDD が印加されている。The amplifier SFA includes MOS transistors 60, 62, 6
4 and 66 and a gate voltage VG for biasing the MOS transistors 64 and 66. The source follower circuit is connected in two stages. The source follower circuit has a large input impedance and a low output impedance, and has a function as an impedance conversion circuit. Amplifier SFA
Is supplied with a drain voltage VDD.
【００３０】なお、アンプSFA の出力16は、この後、例
えばカラーカメラの場合、プロセス処理（γ補正やホワ
イトクリップ等）およびマトリックス処理が行なわれ
る。出力16は、また差動アンプ20にも送られる。The output 16 of the amplifier SFA is thereafter subjected to process processing (γ correction, white clip, etc.) and matrix processing in the case of a color camera, for example. The output 16 is also sent to a differential amplifier 20.
【００３１】トランジスタ64、66 は、トランジスタ60、6
2 のバイアス電流を供給するための電流源として機能す
る。Transistors 64 and 66 are transistors 60 and 6
It functions as a current source for supplying a bias current of 2.
【００３２】差動アンプ20は、画像信号16に含まれるノ
イズ、すなわちリセットトランジスタ18で発生するリセ
ットノイズ、およびアンプSFA で発生するゆらぎノイズ
を負帰還ループにより低減するためのものである。差動
アンプ20の出力はリセットトランジスタ18のドレイン22
に入力される。この回路構成により、画像信号16に含ま
れるノイズが低減されることを図３により説明する。The differential amplifier 20 is for reducing the noise contained in the image signal 16, that is, the reset noise generated in the reset transistor 18 and the fluctuation noise generated in the amplifier SFA by a negative feedback loop. The output of the differential amplifier 20 is the drain 22 of the reset transistor 18
Is input to The fact that noise included in the image signal 16 is reduced by this circuit configuration will be described with reference to FIG.
【００３３】図３は、リセットトランジスタ18がオンの
時（リセット期間中）における、画像信号16中のノイズ
成分のみに関する CCD電荷検出回路の等価回路を示す。
本図においてリセットトランジスタ18は、雑音電圧NR
（リセットトランジスタのオン抵抗による熱雑音）と、
リセットトランジスタ18のオン抵抗と同じ値で雑音がな
いと仮定した抵抗36とにより表される。熱雑音は、平均
値（直流分）は零であるが、自乗平均値は零ではないと
いう性質を有する。すなわち、＜NR＞により雑音電圧NR
の平均を表し、<NR2> により雑音電圧NRの自乗平均を表
すこととすると、＜NR＞＝０、<NR2> ≠０である。FIG. 3 shows an equivalent circuit of the CCD charge detection circuit relating only to the noise component in the image signal 16 when the reset transistor 18 is turned on (during the reset period).
In the figure, the reset transistor 18 has a noise voltage NR
(Thermal noise due to the ON resistance of the reset transistor),
It is represented by a resistor 36 having the same value as the on-resistance of the reset transistor 18 and having no noise at the same value. The thermal noise has a property that the average value (DC component) is zero, but the root mean square value is not zero. That is, the noise voltage NR is determined by <NR>
If <NR 2 > represents the root mean square of the noise voltage NR, then <NR> = 0 and <NR 2 > ≠ 0.
【００３４】図３においてアンプSFA は、雑音電圧Nf
（ゆらぎノイズ電圧）と、アンプSFAの増幅率と同じ増
幅率を有し、かつ雑音がないとしたソースホロワ回路38
とにより表される。ゆらぎノイズも熱雑音と同様に、平
均値（直流分）は零であるが、自乗平均値は零ではない
という性質を有する。すなわち、＜Nf＞＝０、<Nf2> ≠
０である。In FIG. 3, the amplifier SFA has a noise voltage Nf
(Fluctuating noise voltage) and the source follower circuit 38 having the same amplification factor as the amplification factor of the amplifier SFA and having no noise.
And represented by Like the thermal noise, the fluctuation noise has a property that the average value (DC component) is zero, but the root mean square value is not zero. That is, <Nf> = 0, <Nf 2 > ≠
0.
【００３５】アンプ38の増幅率は、アンプSFA がソース
ホロワであることから「１」とする。また、アンプ20の
増幅率を「-AV」(AV＞０）とする。拡散層FDと半導体基板
の等価回路については、拡散層FDと、拡散層FDが形成さ
れている半導体基板との間にPN接合が存在するため、ダ
イオード40で表している。このとき、画像信号16に含ま
れるノイズ成分VN（アンプ20の反転端子26に入力する電
圧のうちのノイズ成分）の瞬時値については以下の式が
成り立つ。The amplification factor of the amplifier 38 is set to "1" because the amplifier SFA is a source follower. Further, the amplification factor of the amplifier 20 is set to “−AV” (AV> 0). The equivalent circuit of the diffusion layer FD and the semiconductor substrate is represented by the diode 40 because a PN junction exists between the diffusion layer FD and the semiconductor substrate on which the diffusion layer FD is formed. At this time, the following equation holds for the instantaneous value of the noise component VN (the noise component of the voltage input to the inverting terminal 26 of the amplifier 20) included in the image signal 16.
【００３６】[0036]
【数１】-AV×VN＋NR＋Nf＝VN この式は、アンプ20の入力電圧VNが、アンプ20とリセッ
トトランジスタ18とアンプSFA とを通過した後に、再び
アンプ20の入力電圧VNに等しくなるということを用いて
いる。数１より、電圧VNは以下のようになる。## EQU1 ## This equation indicates that the input voltage VN of the amplifier 20 becomes equal to the input voltage VN of the amplifier 20 again after passing through the amplifier 20, the reset transistor 18, and the amplifier SFA. Used. From Equation 1, the voltage VN is as follows.
【００３７】[0037]
【数２】VN＝（NR＋Nf)/( AV＋1) また、ノイズの大きさを評価するために、電圧VNの自乗
平均値を求めると以下のようになる。## EQU2 ## VN = (NR + Nf) / (AV + 1) In order to evaluate the magnitude of the noise, the root mean square value of the voltage VN is obtained as follows.
【００３８】[0038]
【数３】 <VN2> ＝<(NR＋Nf)2／(AV+1)2>＝(<NR2>+< 2NR×Nf>+<Nf2>)／(AV+1)2 ＝(<NR2>+<Nf2>) ／(AV+1)2 この式の計算において、リセットノイズNRと、ゆらぎノ
イズNfとは無相関である、すなわち、<2NR×Nf> ＝０で
あるという性質を用いている。<VN 2 > = <(NR + Nf) 2 / (AV + 1) 2 > = (<NR 2 > + <2NR × Nf> + <Nf 2 >) / (AV + 1) 2 = (< NR 2 > + <Nf 2 >) / (AV + 1) 2 In the calculation of this equation, the property that the reset noise NR and the fluctuation noise Nf are uncorrelated, that is, <2NR × Nf> = 0. Is used.
【００３９】フィードスルー期間T0および信号期間TSに
おける画像信号16には、リセットパルスRSがオフになっ
た時点（リセット期間TRが終了した時点）のノイズVNが
画像信号16に含まれていると考えられるが、この値は、
数２、数３より、本実施例によれば、1/(AV+1)に低減さ
れることがわかる。It is considered that the image signal 16 in the feed-through period T0 and the signal period TS contains the noise VN at the time when the reset pulse RS is turned off (when the reset period TR ends). But this value is
It can be seen from Equations 2 and 3 that according to the present embodiment, it is reduced to 1 / (AV + 1).
【００４０】アンプ20の増幅率AVをある程度大きくする
ことにより、リセットノイズおよびゆらぎノイズを大幅
に低減することができる。例えば、増幅率AVが20であれ
ば、ノイズは、1/(20+1)＝1/21に低減される。By increasing the amplification factor AV of the amplifier 20 to some extent, reset noise and fluctuation noise can be significantly reduced. For example, if the amplification factor AV is 20, the noise is reduced to 1 / (20 + 1) = 1/21.
【００４１】本実施例によれば、相関二重サンプリング
回路を用いていないため回路規模が小さく、従って消費
電力が少なく、さらに複雑なサンプリングパルスを必要
としない。According to this embodiment, since the correlated double sampling circuit is not used, the circuit scale is small, the power consumption is small, and no complicated sampling pulse is required.
【００４２】なお、図１の回路において、アンプ20の非
反転端子28に基準電圧VRを入力するときに、図４に示す
ようにアンプSFA と同一構成のアンプ42を介することと
し、これらのアンプSFA、42は同一の半導体基板内に接近
して形成することとしてもよい。これによりアンプSFA
のデバイス製造工程に起因するアンプSFA の特性のバラ
ツキ、および温度変化に起因するアンプSFA の特性の変
化が生じても、安定してリセット電圧VRSTをリセットト
ランジスタ18に供給することができる。In the circuit shown in FIG. 1, when the reference voltage VR is inputted to the non-inverting terminal 28 of the amplifier 20, the amplifier 42 having the same configuration as the amplifier SFA is used as shown in FIG. The SFA 42 may be formed close to the same semiconductor substrate. This allows the amplifier SFA
Even if the characteristics of the amplifier SFA vary due to the device manufacturing process and the characteristics of the amplifier SFA change due to a temperature change, the reset voltage VRST can be stably supplied to the reset transistor 18.
【００４３】また、アンプSFA とアンプ42とは、その内
部の回路構成が同一であるバッファアンプであればよ
く、図１に示すソースホロワを２段に接続した回路構成
のアンプに限られるものではない。フローティングディ
フュージョンアンプとして通常用いられている回路であ
れば、どのような回路構成のものでもよい。The amplifier SFA and the amplifier 42 may be buffer amplifiers having the same internal circuit configuration, and are not limited to the amplifier having the circuit configuration in which the source followers shown in FIG. 1 are connected in two stages. . Any circuit configuration may be used as long as it is a circuit normally used as a floating diffusion amplifier.
【００４４】なお、図４においてコンデンサ44をアンプ
42の後段に設けている理由は、アンプ42の出力46に含ま
れているアンプ42のゆらぎノイズ(1/fノイズ）を低減す
るためである。アンプ42は、負帰還回路20による負帰還
ループに含まれていないため、アンプSFA のゆらぎノイ
ズのように負帰還ループにより低減されるということは
ない。そこで、バイパスコンデンサとしてのコンデンサ
44により、ゆらぎノイズを低減することとしたものであ
る。こうして、安定化された基準電圧VRを供給すること
ができる。なお、コンデンサ44は雑音抑圧用バイパスコ
ンデンサとしての機能を有するため、その容量は比較的
大きいことが必要である。In FIG. 4, a capacitor 44 is connected to an amplifier.
The reason for being provided after the stage 42 is to reduce fluctuation noise (1 / f noise) of the amplifier 42 included in the output 46 of the amplifier 42. Since the amplifier 42 is not included in the negative feedback loop formed by the negative feedback circuit 20, the noise is not reduced by the negative feedback loop unlike the fluctuation noise of the amplifier SFA. Therefore, a capacitor as a bypass capacitor
According to 44, fluctuation noise is reduced. Thus, a stabilized reference voltage VR can be supplied. Since the capacitor 44 has a function as a noise suppression bypass capacitor, its capacity needs to be relatively large.
【００４５】次に、第２の実施例について図５により説
明する。本実施例は、負帰還回路をエミッタ接地形トラ
ンジスタ回路48を用いて構成したものである。本図にお
いて第１の実施例と同一の構成要素については同一の符
号を付し、その説明は省略する。Next, a second embodiment will be described with reference to FIG. In this embodiment, the negative feedback circuit is configured by using a common emitter transistor circuit 48. In this figure, the same components as those of the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted.
【００４６】負帰還回路48は画像信号16を受けて、該信
号16をエミッタ接地トランジスタ回路を用いて反転増幅
した後、信号線52にリセット電圧VRSTを出力する。負帰
還回路48は、バイポーラトランジスタ50と、抵抗REと、
コンデンサCEとから構成されている。The negative feedback circuit 48 receives the image signal 16, inverts and amplifies the signal 16 using a common-emitter transistor circuit, and outputs a reset voltage V RST to a signal line 52. The negative feedback circuit 48 includes a bipolar transistor 50, a resistor RE,
And a capacitor CE.
【００４７】本回路においては、トランジスタ50のベー
スに印加される画像信号16が増加すると、出力信号52は
減少し、画像信号16が減少すると出力信号が増加する関
係にあるため、ノイズが反転増幅される。そしてリセッ
トトランジスタ18がオンになる時に、トランジスタ50の
コレクタとベース間に負帰還ループが形成され、図１と
同様にしてノイズが低減される。In this circuit, when the image signal 16 applied to the base of the transistor 50 increases, the output signal 52 decreases, and when the image signal 16 decreases, the output signal increases. Is done. Then, when the reset transistor 18 is turned on, a negative feedback loop is formed between the collector and the base of the transistor 50, and noise is reduced as in FIG.
【００４８】この負帰還回路48は、負帰還回路48のバイ
アス電圧（ベース−エミッタ間電圧VBE)が自動的に最適
値に維持されるという性質を有する。このため、アンプ
SFAの製造工程のバラツキ等に起因するアンプSFA の特
性のバラツキによりアンプSFA の出力16に含まれる直流
分が変動する場合にも、安定したリセット電圧VRSTをリ
セットトランジスタ18に供給することができる。The negative feedback circuit 48 has such a property that the bias voltage (base-emitter voltage VBE) of the negative feedback circuit 48 is automatically maintained at an optimum value. Because of this, the amplifier
A stable reset voltage V RST can be supplied to the reset transistor 18 even when the DC component included in the output 16 of the amplifier SFA fluctuates due to variations in the characteristics of the amplifier SFA due to variations in the manufacturing process of the SFA. .
【００４９】なお、リセット電圧VRSTは、コレクタ電流
をICとすると、以下のようになる。The reset voltage V RST is as follows when the collector current is IC.
【００５０】[0050]
【数４】VRST＝VCC-RC×IC この帰還回路48のノイズに対する電圧増幅率AVは、次の
ように求められる。バイパスコンデンサCEの値を十分大
きく設定すれば、ノイズの周波数に対してトランジスタ
50のエミッタは接地状態と見ることができるから、この
ときのノイズに対する電圧利得AVは、以下のようにな
る。## EQU4 ## V RST = VCC-RC × IC The voltage amplification factor AV with respect to the noise of the feedback circuit 48 is obtained as follows. If the value of the bypass capacitor CE is set large enough, the transistor
Since the 50 emitters can be regarded as being in the ground state, the voltage gain AV with respect to noise at this time is as follows.
【００５１】[0051]
【数５】AV＝RC／rE ここで、rEはエミッタ抵抗であり、トランジスタのバイ
アス状態、温度で決まることが知られており、以下のよ
うになる。AV = RC / rE Here, rE is an emitter resistance, which is known to be determined by the bias state and temperature of the transistor, and is as follows.
【００５２】[0052]
【数６】rE＝VT／IC，VT＝kT/q ここで、 kは、ボルツマン定数、 Tは、絶対温度で表示
したトランジスタの温度、 qは、電子１個分の電荷であ
り、VTの値は、例えば、常温(300K)においては約0.026
ボルトである。従って、増幅率AVは、以下のようにな
る。RE = VT / IC, VT = kT / q where k is the Boltzmann constant, T is the transistor temperature expressed in absolute temperature, q is the charge of one electron, and VT is The value is, for example, about 0.026 at room temperature (300 K).
It is a bolt. Therefore, the amplification factor AV is as follows.
【００５３】[0053]
【数７】AV＝RC×IC／0.026 さらに、RC＝ 100Ω、IC＝5mA とすると、増幅率AVは約
19となる。従って、ノイズは、1/(AV+1)＝1/20にまで大
幅に低減する。本実施例は、第１の実施例と同様に相関
二重サンプリング回路を用いないで、ノイズを低減する
ため、第１の実施例と同様に、回路規模が少なく、従っ
て消費電力が少なく、さらに複雑なサンプリングパルス
を必要としない。AV = RC × IC / 0.026 Further, if RC = 100Ω and IC = 5mA, the amplification factor AV is about
It becomes 19. Therefore, the noise is greatly reduced to 1 / (AV + 1) = 1/20. This embodiment does not use the correlated double sampling circuit as in the first embodiment, and reduces the noise as in the first embodiment in order to reduce noise. No complicated sampling pulse is required.
【００５４】なお、本実施例のようなエミッタ接地回路
の増幅率AVの周波数特性は、図６に示すようなものであ
ることが知られている。本図においてカットオフ周波数
f1、f2 は以下のような量である。It is known that the frequency characteristic of the amplification factor AV of the common-emitter circuit as in this embodiment is as shown in FIG. In this figure, the cutoff frequency
f1 and f2 are the following quantities.
【００５５】[0055]
【数８】f1＝1/(2π×RE×CE) f2＝1/(2π×rE×CE) 従って、増幅率AVを大きくするために、 CCDの駆動周波
数に対してカットオフ周波数f2が十分低いカットオフ周
波数になるようにコンデンサの容量CEを十分大きく設定
することが必要である。F1 = 1 / (2π × RE × CE) f2 = 1 / (2π × rE × CE) Therefore, in order to increase the amplification factor AV, the cutoff frequency f2 is sufficient for the CCD drive frequency. It is necessary to set the capacitance CE of the capacitor sufficiently large so as to obtain a low cutoff frequency.
【００５６】なお、図５においてコンデンサCCを設けて
いる理由は、リセットトランジスタ18がオンになって、
帰還ループが形成された時に位相補償を行なって帰還ル
ープを安定化するためである。The reason why the capacitor CC is provided in FIG. 5 is that when the reset transistor 18 is turned on,
This is to stabilize the feedback loop by performing phase compensation when the feedback loop is formed.
【００５７】次に、第３の実施例について図７により説
明する。本実施例は、図７に示すように負帰還回路72を
ソース接地形アンプにより構成したものである。本実施
例の構成要素のうち、第１、第２の実施例と同一の構成
要素については同一の符号を付し、その説明は省略す
る。負帰還回路72は、 MOSトランジスタ68、70 と、コン
デンサCEと、抵抗RCと、バイアス電流源であるトランジ
スタ70をバイアスするためのゲート電圧VGとから構成さ
れている。この回路72は、第２の実施例におけるエミッ
タ接地形トランジスタを用いた負帰還回路48と同一の動
作をする。負帰還回路72は画像信号16を受けて、該信号
16をソース接地アンプを用いて反転増幅した後、信号線
52に出力する。Next, a third embodiment will be described with reference to FIG. In this embodiment, as shown in FIG. 7, the negative feedback circuit 72 is constituted by a source-grounded amplifier. Among the components of this embodiment, the same components as those of the first and second embodiments are denoted by the same reference numerals, and description thereof will be omitted. The negative feedback circuit 72 includes MOS transistors 68 and 70, a capacitor CE, a resistor RC, and a gate voltage VG for biasing the transistor 70 serving as a bias current source. This circuit 72 operates in the same manner as the negative feedback circuit 48 using a common-emitter transistor in the second embodiment. The negative feedback circuit 72 receives the image signal 16 and
After inverting and amplifying 16 using a source grounded amplifier, the signal line
Output to 52.
【００５８】本回路72においては、トランジスタ68のゲ
ートに印加される画像信号16が増加すると、出力信号52
は減少し、画像信号16が減少すると出力信号52が増加す
る関係にあるため、ノイズが反転増幅される。そしてリ
セットトランジスタ18がオンである時に、トランジスタ
68のドレインとゲート間に負帰還ループが形成され、図
１と同様にしてノイズが低減される。In the circuit 72, when the image signal 16 applied to the gate of the transistor 68 increases, the output signal 52
Is reduced, and the output signal 52 is increased when the image signal 16 is reduced. Therefore, the noise is inverted and amplified. And when the reset transistor 18 is on, the transistor
A negative feedback loop is formed between the drain and gate of 68, and noise is reduced as in FIG.
【００５９】本実施例においては、ソースホロアアンプ
SFA1は、３段のソースホロアとした。３段目のソースホ
ロアはユニポーラトランジスタ63、67 からなる。２段目
のトランジスタ62のソース出力16が、負帰還回路72のト
ランジスタ68のゲートおよびアンプSFA1の３段目のトラ
ンジスタ63のゲートに入力される。３段目のトランジス
タ63のソース出力がプロセス処理に送られる。In this embodiment, the source follower amplifier
SFA1 was a three-stage source follower. The source follower in the third stage is composed of unipolar transistors 63 and 67. The source output 16 of the second-stage transistor 62 is input to the gate of the transistor 68 of the negative feedback circuit 72 and the gate of the third-stage transistor 63 of the amplifier SFA1. The source output of the third-stage transistor 63 is sent to process processing.
【００６０】なお、以上の実施例においては、アンプSF
A の出力をリセットトランジスタのドレインに負帰還す
ることにより、リセットノイズとゆらぎノイズの両方を
低減することとしたが、拡散層FDの出力（リセットトラ
ンジスタのソース出力）をリセットトランジスタのドレ
インに負帰還することにより、リセットノイズのみを低
減することもできる。In the above embodiment, the amplifier SF
Negative feedback of the output of A to the drain of the reset transistor reduces both reset noise and fluctuation noise. However, the output of the diffusion layer FD (source output of the reset transistor) is negatively fed back to the drain of the reset transistor. By doing so, only the reset noise can be reduced.
【００６１】本発明では、相関二重サンプリング回路を
用いなくてもノイズを低減できることを示したが、本発
明の電荷検出回路の出力に相関二重サンプリング回路を
設けることにより、さらにノイズを低減することもでき
る。Although the present invention has shown that noise can be reduced without using a correlated double sampling circuit, the noise can be further reduced by providing a correlated double sampling circuit at the output of the charge detection circuit of the present invention. You can also.
【００６２】[0062]
【発明の効果】このように本発明によれば、回路規模の
小さい負帰還回路を付加することにより、ノイズを大幅
に低減することができる。相関二重サンプリング回路を
用いている従来のノイズ低減回路に比べて大幅に回路規
模および消費電力を減らすことができる。As described above, according to the present invention, noise can be greatly reduced by adding a negative feedback circuit having a small circuit scale. The circuit scale and power consumption can be greatly reduced as compared with a conventional noise reduction circuit using a correlated double sampling circuit.
【００６３】また、相関二重サンプリング回路用の複雑
なパルスを必要とせず、 CCDを駆動するためのパルスの
みでよいため、従来必要とされていた相関二重サンプリ
ング回路用パルスのタイミング調整等が不要となり、高
速で CCDを読み出す場合の設計および製造が容易とな
る。Further, since complicated pulses for the correlated double sampling circuit are not required and only pulses for driving the CCD are required, timing adjustment of the pulse for the correlated double sampling circuit, which has been conventionally required, can be performed. This is unnecessary, and the design and manufacturing when reading the CCD at high speed becomes easy.
【図１】本発明に係る CCD電荷検出回路の第１の実施例
のブロック図である。FIG. 1 is a block diagram of a first embodiment of a CCD charge detection circuit according to the present invention.
【図２】第１の実施例の動作タイミングを示すタイミン
グチャートである。FIG. 2 is a timing chart showing the operation timing of the first embodiment.
【図３】第１の実施例の負帰還ループの等価回路図であ
る。FIG. 3 is an equivalent circuit diagram of a negative feedback loop according to the first embodiment.
【図４】第１の実施例の変形例のブロック図である。FIG. 4 is a block diagram of a modification of the first embodiment.
【図５】本発明に係る CCD電荷検出回路の第２の実施例
のブロック図である。FIG. 5 is a block diagram of a second embodiment of the CCD charge detection circuit according to the present invention.
【図６】第２の実施例の負帰還回路の増幅率の周波数依
存性を示す図である。FIG. 6 is a diagram illustrating the frequency dependence of the amplification factor of the negative feedback circuit according to the second embodiment.
【図７】本発明に係る CCD電荷検出回路の第３の実施例
のブロック図である。FIG. 7 is a block diagram of a third embodiment of the CCD charge detection circuit according to the present invention.
【符号の説明】 10 転送部 18 リセットトランジスタ 20 差動アンプ 30 同期回路 48、72 負帰還回路 FD 拡散層 FDA フローティングディフュージョンアンプ Nf ゆらぎノイズ NR リセットノイズ[Explanation of symbols] 10 Transfer section 18 Reset transistor 20 Differential amplifier 30 Synchronous circuit 48, 72 Negative feedback circuit FD Diffusion layer FDA Floating diffusion amplifier Nf Fluctuation noise NR Reset noise
Claims (6)
電荷を入力されて、該信号電荷に応じた信号を出力する
CCD電荷検出回路であって、該回路は、 前記 CCDが検出した信号電荷を注入されて、該信号電荷
に応じた信号電圧を出力するフローティングディフュー
ジョンと、 該フローティングディフュージョンの電位を周期的に所
定の電位にするリセットトランジスタと、 前記フローティングディフュージョンが出力する信号電
圧を受けて増幅する出力回路と、 該出力回路の出力する信号電圧を受けて、前記リセット
トランジスタがオンとなるリセット期間において、該受
けた信号電圧を前記リセットトランジスタに負帰還する
負帰還回路とを有することを特徴とする CCD電荷検出回
路。1. A signal charge detected by a charge coupled device (CCD) is input, and a signal corresponding to the signal charge is output.
A CCD charge detection circuit, wherein the circuit is configured to inject a signal charge detected by the CCD, output a signal voltage corresponding to the signal charge, and periodically change a potential of the floating diffusion to a predetermined value. A reset transistor for setting a potential; an output circuit for receiving and amplifying a signal voltage output from the floating diffusion; and receiving the signal voltage output from the output circuit during a reset period in which the reset transistor is turned on. A negative feedback circuit for negatively feeding a signal voltage to the reset transistor.
該信号電荷に応じた信号を出力する CCD電荷検出回路で
あって、該回路は、 前記 CCDが検出した信号電荷を注入されて、該信号電荷
に応じた信号電圧を出力するフローティングディフュー
ジョンと、 該フローティングディフュージョンの電位を周期的に所
定の電位にするリセットトランジスタと、 前記フローティングディフュージョンが出力する信号電
圧を受けて増幅する出力回路と、 前記フローティングディフュージョンの出力する信号電
圧を受けて、前記リセットトランジスタがオンとなるリ
セット期間において、該受けた信号電圧を前記リセット
トランジスタに負帰還する負帰還回路とを有することを
特徴とする CCD電荷検出回路。2. A signal charge detected by the CCD is input,
A CCD charge detection circuit for outputting a signal corresponding to the signal charge, the circuit comprising: a floating diffusion for injecting the signal charge detected by the CCD and outputting a signal voltage corresponding to the signal charge; A reset transistor that periodically sets the potential of the floating diffusion to a predetermined potential, an output circuit that receives and amplifies a signal voltage output by the floating diffusion, and a reset transistor that receives a signal voltage output by the floating diffusion. A negative feedback circuit for negatively feeding back the received signal voltage to the reset transistor during a reset period in which the charge is turned on.
回路において、前記負帰還回路は、前記入力された信号
電圧を反転増幅する反転アンプであることを特徴とする
CCD電荷検出回路。3. The CCD charge detection circuit according to claim 1, wherein the negative feedback circuit is an inverting amplifier that inverts and amplifies the input signal voltage.
CCD charge detection circuit.
いて、前記反転アンプは、差動アンプであることを特徴
とする CCD電荷検出回路。4. The CCD charge detection circuit according to claim 3, wherein said inverting amplifier is a differential amplifier.
いて、前記反転アンプは、バイポーラトランジスタによ
るエミッタ接地型増幅回路であることを特徴とする CCD
電荷検出回路。5. The CCD charge detecting circuit according to claim 3, wherein said inverting amplifier is a common-emitter type amplifier circuit using a bipolar transistor.
Charge detection circuit.
いて、前記反転アンプは、ユニポーラトランジスタによ
るソース接地型増幅回路であることを特徴とする CCD電
荷検出回路。6. The CCD charge detection circuit according to claim 3, wherein said inverting amplifier is a common-source amplifier circuit using unipolar transistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20800996A JP3540514B2 (en) | 1996-08-07 | 1996-08-07 | CCD charge detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20800996A JP3540514B2 (en) | 1996-08-07 | 1996-08-07 | CCD charge detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050977A true JPH1050977A (en) | 1998-02-20 |
| JP3540514B2 JP3540514B2 (en) | 2004-07-07 |
Family
ID=16549165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20800996A Expired - Fee Related JP3540514B2 (en) | 1996-08-07 | 1996-08-07 | CCD charge detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540514B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437378B1 (en) * | 1998-09-21 | 2002-08-20 | Samsung Electronics Co., Ltd. | Charge coupled devices including charge signal amplifiers therein |
| KR100359770B1 (en) * | 2000-03-02 | 2002-11-04 | 주식회사 하이닉스반도체 | Active pixel circuit in CMOS image sensor |
| KR100544224B1 (en) * | 2002-02-06 | 2006-01-23 | 샤프 가부시키가이샤 | Solid state imaging device and electronic information device |
| JP2013055448A (en) * | 2011-09-02 | 2013-03-21 | National Institute Of Information & Communication Technology | Photodetecting apparatus |
| WO2021085068A1 (en) * | 2019-11-01 | 2021-05-06 | ソニーセミコンダクタソリューションズ株式会社 | Imaging device, and method for controlling imaging device |
-
1996
- 1996-08-07 JP JP20800996A patent/JP3540514B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437378B1 (en) * | 1998-09-21 | 2002-08-20 | Samsung Electronics Co., Ltd. | Charge coupled devices including charge signal amplifiers therein |
| KR100359770B1 (en) * | 2000-03-02 | 2002-11-04 | 주식회사 하이닉스반도체 | Active pixel circuit in CMOS image sensor |
| KR100544224B1 (en) * | 2002-02-06 | 2006-01-23 | 샤프 가부시키가이샤 | Solid state imaging device and electronic information device |
| US7176971B2 (en) | 2002-02-06 | 2007-02-13 | Sharp Kabushiki Kaisha | Solid-state image pickup device and electronic information apparatus |
| JP2013055448A (en) * | 2011-09-02 | 2013-03-21 | National Institute Of Information & Communication Technology | Photodetecting apparatus |
| WO2021085068A1 (en) * | 2019-11-01 | 2021-05-06 | ソニーセミコンダクタソリューションズ株式会社 | Imaging device, and method for controlling imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3540514B2 (en) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320616B1 (en) | CMOS image sensor with reduced fixed pattern noise | |
| EP0986898B1 (en) | Cmos image sensor with improved fill factor | |
| EP0986900B1 (en) | Dc offset and gain correction for cmos image sensor | |
| US7460164B2 (en) | Image capture device having amplification circuit for amplifying signal from photoelectric conversion portion | |
| US6037979A (en) | Solid-state imaging device having a reset switch for resetting potential of capacitor and vertical signal line | |
| JP3517614B2 (en) | Solid-state imaging device | |
| CN102075703B (en) | Solid-state imaging device and load current source circuit | |
| JP2002516530A (en) | Capacitorless Correlated Double Sampling Active Pixel Sensor | |
| JP2003348464A (en) | Imaging signal processing method, imaging signal processing device, imaging device | |
| JP2001230974A (en) | Solid-state imaging device and imaging system | |
| US8582008B2 (en) | Fast-settling line driver design for high resolution video IR and visible images | |
| JP4058791B2 (en) | Solid-state imaging device, driving method thereof, and camera system | |
| JP4009598B2 (en) | Infrared solid-state image sensor | |
| US6995797B2 (en) | Charge detecting device for a solid state imaging device | |
| JP3008657B2 (en) | Amplification type solid-state imaging device | |
| US4719512A (en) | Noise cancelling image sensor | |
| JP3540514B2 (en) | CCD charge detection circuit | |
| JP3793033B2 (en) | Infrared sensor and driving method thereof | |
| JPH0730714A (en) | Solid-state image pickup element | |
| JP3069373B2 (en) | Driving method of solid-state imaging device | |
| JP2009147004A (en) | Solid-state imaging device | |
| JP3818711B2 (en) | Correlated double sampling circuit | |
| US6831486B1 (en) | Charge detection node with variable conversion gain and kTC noise suppression | |
| JP2000307958A (en) | Solid-state imaging device and pixel signal processing method thereof | |
| JP2002290835A (en) | Solid state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |