JPH1051017A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】基板電位を安定化した上で、半導体基板材料を
有効に活用して材料費を削減することが可能な半導体装
置を提供する。 【解決手段】Ｐ形単結晶シリコン基板２の表面２ａにＣ
ＭＯＳインバータ３が形成され、同じ基板２の裏面２ｂ
に単結晶シリコン太陽電池４が形成されている。そし
て、太陽電池４から各電極６８，６９を介して、ＣＭＯ
Ｓインバータ３へ電力が供給されている。従って、半導
体基板材料を有効に活用することが可能になり材料費を
削減することができる上に、半導体装置１全体を小型化
することができる。各電極６８，６９は、基板２の裏面
２ｂから側面２ｃを通って表面２ａまで延設され、各電
極４１Ｄ，５１Ｄ，４４，５４，４１Ｓ，５１Ｓと同時
に形成される。従って、ワイヤリング工程を設けること
なく、太陽電池４とＣＭＯＳインバータ３との接続を半
導体製造プロセス中で簡単かつ容易に行うことができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関する
ものである。

【０００２】

【従来の技術】近年、携帯型の通信機器や情報機器の普
及に伴い、これらの携帯型機器を小型軽量化するため
に、携帯型機器の電源として太陽電池を使用することが
提案されている。この場合には、機器の内部回路を構成
する集積回路が形成された半導体基板と、その集積回路
の電源用の太陽電池が形成された半導体基板とを別々に
作製した後に、両基板を電力供給用の電力線で接続する
方法が採られている。

【０００３】ところで、特開昭５６−６６８８８号公報
（G09F 9/35,G02F 1/133,G09F 9/00）には、固体表示用
大面積半導体基板の一主面上に液晶セル用金属反射電極
液晶駆動用素子よりなる単位絵素が２次元のマトリクス
に配列され、当該基板の他の主面上に拡散層と透明電極
よりなる太陽電池が形成された表示装置が開示されてい
る。この表示装置では、ｎ形シリコン基板の一主面上
に、液晶駆動用素子としてのＰＭＯＳトランジスタと、
太陽電池の一方の金属電極とが形成されている。また、
ｎ形シリコン基板の他の主面上に太陽電池用Ｐ形拡散層
が形成され、その太陽電池用Ｐ形拡散層上に太陽電池の
他方の電極が形成されている。尚、その太陽電池の他方
の電極は、ＩＴＯ（Indium Tin Oxide）膜よりなる透明
電極である。そして、太陽電池用Ｐ形拡散層は、ＰＭＯ
Ｓトランジスタのソース・ドレイン領域となるＰ形拡散
層と同時に形成され、その形成には、ＢＢｒ₃ を用いた
ガス拡散またはＢＮを用いた固相拡散が採用されてい
る。

【０００４】このように、同公報に記載の表示装置で
は、液晶駆動用素子と、その液晶駆動用素子の電源とし
ての太陽電池とがそれぞれ、１枚の半導体基板の表裏に
形成されている。従って、半導体基板材料を有効に活用
することが可能になり、材料費を削減することができ
る。加えて、装置全体を小型化することができる。

【０００５】しかし、太陽電池用Ｐ形拡散層がｎ形シリ
コン基板の裏面に直接形成されているため、基板電位が
不安定になり易く、液晶駆動用素子の誤動作を招くとい
う問題がある。

【０００６】

【発明が解決しようとする課題】本発明は上記問題点を
解決するためになされたものであって、その目的は、基
板電位を安定化した上で、半導体基板材料を有効に活用
して材料費を削減することが可能な半導体装置を提供す
ることにある。

【０００７】

【課題を解決するための手段】請求項１に記載の発明
は、半導体基板に形成されたデバイスと、同じ半導体基
板に形成された太陽電池とを備えたことをその要旨とす
る。

【０００８】請求項２に記載の発明は、半導体基板
（２）と、その半導体基板に形成されたデバイス（３）
と、同じ半導体基板に形成された太陽電池（４，３０
２，４０２）と、その太陽電池と半導体基板との間に形
成された導電膜（６１）または絶縁膜（１０２）とを備
え、前記太陽電池から前記デバイスへ電力が供給される
ことをその要旨とする。

【０００９】請求項３に記載の発明は、半導体基板
（２）と、その半導体基板の一主面（２ａ）上に形成さ
れたデバイス（３）と、同じ半導体基板の他の主面（２
ｂ）上に形成された太陽電池（４，３０２，４０２）
と、その太陽電池と半導体基板との間に形成された導電
膜（６１）または絶縁膜（１０２）とを備え、その太陽
電池から前記デバイスへ電力が供給されることをその要
旨とする。

【００１０】請求項４に記載の発明は、半導体基板
（２）と、その半導体基板上に形成されたデバイス
（３）と、そのデバイス上に絶縁膜（２０２）を介して
形成された太陽電池（４）とを備え、その太陽電池から
前記デバイスへ電力が供給されることをその要旨とす
る。

【００１１】請求項５に記載の発明は、請求項１〜３の
いずれか１項に記載の半導体装置において、前記導電膜
（６１）は前記太陽電池の背面電極であることをその要
旨とする。

【００１２】請求項６に記載の発明は、請求項３に記載
の半導体装置において、前記半導体基板の一主面から側
面（２ｃ）を通って他の主面へ延設された導電層（６
８，６９）を備え、その導電層を前記太陽電池から前記
デバイスへの電力供給用の電力線として用いることをそ
の要旨とする。

【００１３】

【発明の実施の形態】

（第１実施形態）以下、本発明を具体化した第１実施形
態を図面に従って説明する。

【００１４】図１は、第１実施形態の半導体装置１の概
略断面図である。半導体装置１は、Ｐ形単結晶シリコン
基板２の一主面（以下、表面という）２ａ上に形成され
たＣＭＯＳインバータ３と、基板２の他の主面（以下、
裏面という）２ｂ上に形成された単結晶シリコン太陽電
池４とから構成されている。

【００１５】基板２の表面２ａ上に、ＬＯＣＯＳ法を用
いてフィールド酸化膜５が形成されている。フィールド
酸化膜５から露出した基板２の表面２ａ上に、ＣＭＯＳ
インバータ３を構成するＮＭＯＳトランジスタ６および
ＰＭＯＳトランジスタ７が形成されている。

【００１６】ＮＭＯＳトランジスタ６は、ソース領域１
１Ｓ、ドレイン領域１１Ｄ、チャネル領域１２、ゲート
酸化膜１３、ゲート電極１４から構成されている。ソー
ス領域１１Ｓおよびドレイン領域１１Ｄは、基板２の表
面２ａ上に形成されたＮ形拡散層からなる。チャネル領
域１２は、各領域１１Ｓ，１１Ｄ間の基板２上に形成さ
れている。ゲート電極１４は、チャネル領域１２上にゲ
ート酸化膜１３を介して形成されている。

【００１７】ＰＭＯＳトランジスタ７は、ソース領域２
１Ｓ、ドレイン領域２１Ｄ、チャネル領域２２、ゲート
酸化膜２３、ゲート電極２４から構成され、基板２の表
面２ａ上に形成されたＮウェル３１上に形成されてい
る。ソース領域２１Ｓおよびドレイン領域２１Ｄは、Ｎ
ウェル３１上に形成されたＰ形拡散層からなる。チャネ
ル領域２２は、各領域２１Ｓ，２１Ｄ間のＮウェル３１
上に形成されている。ゲート電極２４は、チャネル領域
２２上にゲート酸化膜２３を介して形成されている。

【００１８】各トランジスタ６，７を含む基板２の表面
２ａ全面に層間絶縁膜３２が形成されている。各ゲート
電極１４，２４はそれぞれ、層間絶縁膜３２に形成され
たコンタクトホールを介して、各ゲート電極４４，５４
に接続されている。各ソース領域１１Ｓ，２１Ｓはそれ
ぞれ、層間絶縁膜３２に形成されたコンタクトホールを
介して、各ソース電極４１Ｓ，５１Ｓに接続されてい
る。各ドレイン領域１１Ｄ，２１Ｄはそれぞれ、層間絶
縁膜３２に形成されたコンタクトホールを介して、各ド
レイン電極４１Ｄ，５１Ｄに接続されている。

【００１９】各ゲート電極４４，５４はそれぞれ、層間
絶縁膜３２上に延設されて互いに接続されている。ま
た、各ドレイン電極４１Ｄ，５１Ｄもそれぞれ、層間絶
縁膜３２上に延設されて互いに接続されている。

【００２０】基板２の裏面２ｂ上に、単結晶シリコン太
陽電池４を構成する背面電極６１、Ｐ形拡散層６２、Ｎ
形拡散層６３、透明電極６４、反射防止膜６５が、この
順番で形成されている。

【００２１】背面電極６１は各種金属（アルミ、金、
銀、コバルト、チタン、その他の高融点金属）膜からな
る。尚、背面電極６１に用いられる金属には、反射率が
高いことと、基板２およびＰ形拡散層６２中へ拡散し難
いこととが要求される。

【００２２】Ｐ形拡散層６２およびＮ形拡散層６３は単
結晶シリコンからなる。透明電極６４（膜厚；１μm 以
下）はＩＴＯ膜からなる。反射防止膜６５はシリコン窒
化膜からなる。

【００２３】各層６２，６３および透明電極６４には、
背面電極６１に到達するコンタクトホール６７が形成さ
れている。コンタクトホール６７の内壁には反射防止膜
６５が延設されている。そして、背面電極６１はコンタ
クトホール６７を介してプラス側電極６８に接続されて
いる。そのため、各層６２，６３および透明電極６４と
プラス側電極６８とは、コンタクトホール６７の内壁の
反射防止膜６５によって絶縁されている。

【００２４】透明電極６４は、反射防止膜６５に形成さ
れたコンタクトホール７０を介して、マイナス側電極６
９に接続されている。基板２の側面２ｃ上に絶縁膜７１
が形成されている。各電極６８，６９は絶縁膜７１上に
形成され、基板２の裏面２ｂから側面２ｃを通って表面
２ａまで延設されている。そして、プラス側電極６８は
ソース電極５１Ｓに接続され、マイナス側電極６９はソ
ース電極４１Ｓに接続されている。つまり、各電極６
８，６９は、単結晶シリコン太陽電池４からＣＭＯＳイ
ンバータ３への電力供給用の電力線として機能する。

【００２５】次に、半導体装置１の製造方法について説
明する。 工程１；基板２の表面２ａをフォトレジストによって覆
う。 工程２；基板２の裏面２ｂに以下の方法を用いて単結晶
シリコン太陽電池４を形成する。

【００２６】〔第１の製造方法〕 工程２−１；基板２の裏面２ｂ全面に、背面電極６１を
形成するための金属イオンを注入する。このとき、イオ
ン注入条件を適宜に選定し、基板２の表面から所定の深
さに所定の濃度の金属イオンを注入することにより、基
板２中に所望の膜厚の背面電極６１を形成する。

【００２７】工程２−２；基板２の裏面２ｂ全面に、Ｐ
形拡散層６２を形成するためのＰ形不純物イオンを注入
する。このとき、イオン注入条件を適宜に選定し、基板
２の表面から所定の深さに所定の濃度のＰ形不純物イオ
ンを注入することにより、基板２中に所望の膜厚のＰ形
拡散層６２を形成する。

【００２８】工程２−３；基板２の裏面２ｂ全面に、Ｎ
形拡散層６３を形成するためのＮ形不純物イオンを注入
する。このとき、イオン注入条件を適宜に選定し、基板
２の表面から所定の深さに所定の濃度のＮ形不純物イオ
ンを注入することにより、基板２中に所望の膜厚のＮ形
拡散層６３を形成する。

【００２９】工程２−４；熱処理を行うことにより、各
層６２，６３に注入された不純物イオンを活性化すると
共に、各層６２，６３を再結晶化する。尚、熱処理によ
る各層６２，６３の再結晶化方法には、レーザビーム，
電子ビーム，ヒータなどを用いる溶融再結晶化法、固相
成長法などがある。

【００３０】〔第２の製造方法〕 工程２−１；ＰＶＤ（Phisical Vapor Deposition ）法
を用い、基板２の裏面２ｂ全面に金属膜からなる背面電
極６１を形成する。

【００３１】工程２−２；原料ガスにＰ形不純物（ジボ
ラン（Ｂ₂ Ｈ₆ ）など）を添加したＣＶＤ（Chemical V
apor Deposition ）法を用い、背面電極６１上にＰ形拡
散層６２となるドープドポリシリコン膜を形成する。

【００３２】工程２−３；原料ガスにＮ形不純物（フォ
スフィン（ＰＨ₃ ）など）を添加したＣＶＤ法を用い、
Ｐ形拡散層６２上にＮ形拡散層６３となるドープドポリ
シリコン膜を形成する。

【００３３】工程２−４；熱処理を行うことにより、各
ドープドポリシリコン膜中の不純物イオンを活性化する
と共に、各ドープドポリシリコン膜を再結晶化して、単
結晶シリコンからなる各層６２，６３を形成する。

【００３４】工程３；Ｎ形拡散層６３上にＩＴＯ膜から
なる透明電極６４を形成する。 工程４；異方性エッチングを用い、各層６２，６３およ
び透明電極６４にコンタクトホール６７を形成する。

【００３５】工程５；ＣＶＤ法を用い、コンタクトホー
ル６７の内壁を含む基板２の裏面２ｂ全面に、シリコン
窒化膜からなる反射防止膜６５を形成する。 工程６；異方性エッチングを用い、反射防止膜６５にコ
ンタクトホール７０を形成すると共に、コンタクトホー
ル６７の底面から背面電極６１を露出させる。

【００３６】工程７；基板２の表面２ａを覆っているフ
ォトレジストを除去し、基板２の裏面２ｂをフォトレジ
ストによって覆う。 工程８；基板２の表面２ａに、フィールド酸化膜５、Ｎ
ウェル３１、ＮＭＯＳトランジスタ６、ＰＭＯＳトラン
ジスタ７、層間絶縁膜３２を順次形成する。層間絶縁膜
３２の材質としては、シリコン酸化膜、シリコン窒化
膜、シリケートガラス（ＰＳＧ、ＢＰＳＧなど）などが
ある。

【００３７】工程９；基板２の裏面２ｂを覆っているフ
ォトレジストを除去し、基板２の側面２ｃ上に絶縁膜７
１を形成する。絶縁膜７１の材質としては、シリコン酸
化膜、シリコン窒化膜、ＳＯＧ（Spin On Glass ）膜や
ポリイミド樹脂膜などの塗布絶縁膜などがある。

【００３８】工程１０；層間絶縁膜３２にコンタクトホ
ールを形成する。 工程１１；ＰＶＤ法を用い、前記各コンタクトホール内
を含む基板２の全面（表面２ａ、裏面２ｂ、側面２ｃ）
に金属膜を形成する。次に、その金属膜上にフォトレジ
ストを塗布した後、露光工程および現像工程を経てレジ
ストパターンを形成する。露光工程では、紫外線を微小
径のビーム状にして走査しながら基板２を回転させるこ
とで、基板２の全面を露光させる。続いて、そのレジス
トパターンをエッチング用マスクとして前記金属膜をエ
ッチングすることにより、各電極４１Ｄ，５１Ｄ，４
４，５４，４１Ｓ，５１Ｓ，６８，６９を同時に形成す
る。その結果、半導体装置１が完成する。

【００３９】このように本実施形態によれば、以下の作
用および効果を得ることができる。 （１）Ｐ形単結晶シリコン基板２の表面２ａにＣＭＯＳ
インバータ３が形成され、同じ基板２の裏面２ｂに単結
晶シリコン太陽電池４が形成されている。そして、単結
晶シリコン太陽電池４から各電極６８，６９を介して、
ＣＭＯＳインバータ３へ電力が供給されている。従っ
て、半導体基板材料を有効に活用することが可能にな
り、材料費を削減することができる。加えて、半導体装
置１全体を小型化することができる。

【００４０】（２）単結晶シリコン太陽電池４を構成す
るＰ形拡散層６２は、背面電極６１を介して基板２に接
続されている。そのため、基板２の電位を安定化するこ
とが可能になり、ＣＭＯＳインバータ３の誤動作を防止
することができる。

【００４１】（３）単結晶シリコン太陽電池４を構成す
る各拡散層６２，６３の導電性を自由に設定することが
可能であるため、単結晶シリコン太陽電池４の性能を高
めることができる。尚、各拡散層６２，６３の導電性を
調整するには、第１の製造方法において、工程２−２，
２−３における不純物イオンの注入条件を任意に設定す
ればよい。また、第２の製造方法において、工程２−
２，２−３におけるＣＶＤ法で添加する不純物の量を任
意に設定すればよい。

【００４２】（４）各電極６８，６９は、基板２の裏面
２ｂから側面２ｃを通って表面２ａまで延設されてい
る。そして、各電極６８，６９は、各電極４１Ｄ，５１
Ｄ，４４，５４，４１Ｓ，５１Ｓと同時に形成される。
従って、ワイヤリング工程を設けることなく、単結晶シ
リコン太陽電池４とＣＭＯＳインバータ３との接続を半
導体製造プロセス中で簡単かつ容易に行うことができ
る。

【００４３】（第２実施形態）以下、本発明を具体化し
た第２実施形態を図面に従って説明する。尚、本実施形
態において、第１実施形態と同じ構成部材については符
号を等しくしてその詳細な説明を省略する。

【００４４】図２は、第２実施形態の半導体装置１０１
の概略断面図である。半導体装置１０１において、第１
実施形態の半導体装置１と異なるのは、基板２と背面電
極６１との間に絶縁膜１０２が形成されている点だけで
ある。絶縁膜１０２の形成方法には以下のものがある。

【００４５】〔第１の形成方法〕第１実施形態の第１の
製造方法における工程２−１の前に、ＳＩＭＯＸ（Sepa
ration by Implanted Oxygen）法を利用して、基板２の
裏面２ｂ全面に酸素イオンを注入する工程を追加する。
このとき、イオン注入条件を適宜に選定し、基板２の表
面から所定の深さに所定の濃度の酸素イオンを注入する
ことにより、基板２中に所望の膜厚のシリコン酸化膜か
らなる絶縁膜１０２を形成する。

【００４６】〔第２の形成方法〕第１実施形態の第１の
製造方法における工程２−１の前に、基板２の裏面２ｂ
全面に窒素イオンを注入する工程を追加する。このと
き、イオン注入条件を適宜に選定し、基板２の表面から
所定の深さに所定の濃度の窒素イオンを注入することに
より、基板２中に所望の膜厚のシリコン窒化膜からなる
絶縁膜１０２を形成する。

【００４７】〔第３の形成方法〕第１実施形態の第２の
製造方法における工程２−１の前に、基板２の裏面２ｂ
全面にＣＶＤ法を用いて、シリコン酸化膜またはシリコ
ン窒化膜からなる絶縁膜１０２を形成する工程を追加す
る。

【００４８】〔第４の形成方法〕第１実施形態の第２の
製造方法における工程２−１の前に、基板２の裏面２ｂ
全面に熱酸化法を用いて、シリコン酸化膜からなる絶縁
膜１０２を形成する工程を追加する。

【００４９】尚、半導体装置１０１の製造方法におい
て、絶縁膜１０２の形成工程以外の工程は、第１実施形
態と同じである。このように本実施形態においては、Ｃ
ＭＯＳインバータ３と単結晶シリコン太陽電池４とが、
絶縁膜１０２によって電気的に完全に切り離されてい
る。そのため、単結晶シリコン太陽電池４の動作によっ
て基板２の電位が影響を受けることはない。従って、本
実施形態によれば、基板２の電位を第１実施形態よりも
さらに安定化することが可能になり、ＣＭＯＳインバー
タ３の誤動作を確実に防止することができる。

【００５０】尚、本実施形態におけるその他の作用およ
び効果については、第１実施形態のそれと同じである。 （第３実施形態）以下、本発明を具体化した第３実施形
態を図面に従って説明する。尚、本実施形態において、
第１実施形態と同じ構成部材については符号を等しくし
てその詳細な説明を省略する。

【００５１】図３は、第３実施形態の半導体装置２０１
の概略断面図である。半導体装置２０１において、第１
実施形態の半導体装置１と異なるのは以下の点である。

【００５２】（１）各電極４１Ｄ，５１Ｄ，４４，５
４，４１Ｓ，５１Ｓおよび層間絶縁膜３２の上に、層間
絶縁膜２０２が形成されている。層間絶縁膜２０２の材
質としては、シリコン酸化膜、シリコン窒化膜、シリケ
ートガラス（ＰＳＧ、ＢＰＳＧなど）などがある。

【００５３】（２）層間絶縁膜２０２上に、背面電極６
１、Ｐ形拡散層６２、Ｎ形拡散層６３、透明電極６４、
反射防止膜６５がこの順番で形成されている。 （３）背面電極６１は、層間絶縁膜２０２に形成された
コンタクトホール２０３を介して、ソース電極５１Ｓに
接続されている。そのため、コンタクトホール２０３内
に形成された背面電極６１がプラス側電極として機能す
る。

【００５４】（４）各層６１〜６３および層間絶縁膜２
０２には、コンタクトホール２０４が形成されている。
コンタクトホール２０４の内壁には絶縁膜２０５が形成
されている。そして、透明電極６４はコンタクトホール
２０４を介してソース電極４１Ｓに接続されている。そ
のため、各層６１〜６３と透明電極６４とは、絶縁膜２
０５によって絶縁されている。また、コンタクトホール
２０４内に形成された透明電極６４がマイナス側電極と
して機能する。

【００５５】次に、半導体装置２０１の製造方法につい
て説明する。 工程１；基板２の表面２ａに、フィールド酸化膜５、Ｎ
ウェル３１、ＮＭＯＳトランジスタ６、ＰＭＯＳトラン
ジスタ７、層間絶縁膜３２、各電極４１Ｄ，５１Ｄ，４
４，５４，４１Ｓ，５１Ｓを順次形成する。

【００５６】工程２；ＣＶＤ法を用い、各電極４１Ｄ，
５１Ｄ，４４，５４，４１Ｓ，５１Ｓおよび層間絶縁膜
３２の上に層間絶縁膜２０２を形成する。 工程３；異方性エッチングを用い、層間絶縁膜２０２に
コンタクトホール２０３を形成する。

【００５７】工程４；ＰＶＤ法を用い、コンタクトホー
ル２０３内を含む層間絶縁膜２０２上に金属膜からなる
背面電極６１を形成する。次に、第１実施形態の第２の
製造方法と同じ工程により、各層６２，６３を形成す
る。

【００５８】工程５；異方性エッチングを用い、各層６
１〜６３および層間絶縁膜２０２にコンタクトホール２
０４を形成する。 工程６；ＣＶＤ法を用い、コンタクトホール２０４の内
壁に絶縁膜２０５を形成する。次に、エッチングを用
い、コンタクトホール２０４の底面からソース電極４１
Ｓを露出させる。

【００５９】工程７；コンタクトホール２０４内を含む
Ｎ形拡散層６３上にＩＴＯ膜からなる透明電極６４を形
成する。ＣＶＤ法を用い、透明電極６４上にシリコン窒
化膜からなる反射防止膜６５を形成する。その結果、半
導体装置２０１が完成する。

【００６０】このように本実施形態によれば、以下の作
用および効果を得ることができる。 （１）Ｐ形単結晶シリコン基板２の表面２ａにＣＭＯＳ
インバータ３が形成され、ＣＭＯＳインバータ３上に層
間絶縁膜２０２を介して、単結晶シリコン太陽電池４が
形成されている。そして、単結晶シリコン太陽電池４か
ら、プラス側電極として機能する背面電極６１と、マイ
ナス側電極として機能する透明電極６４とを介して、Ｃ
ＭＯＳインバータ３へ電力が供給されている。従って、
半導体基板材料を有効に活用することが可能になり、材
料費を削減することができる。加えて、半導体装置１全
体を小型化することができる。

【００６１】（２）ＣＭＯＳインバータ３と単結晶シリ
コン太陽電池４とは、層間絶縁膜２０２によって電気的
に完全に切り離されている。そのため、単結晶シリコン
太陽電池４の動作によって基板２の電位が影響を受ける
ことはない。従って、基板２の電位を第１実施形態より
もさらに安定化することが可能になり、ＣＭＯＳインバ
ータ３の誤動作を確実に防止することができる。

【００６２】（３）単結晶シリコン太陽電池４を構成す
る各拡散層６２，６３の導電性を自由に設定することが
可能であるため、単結晶シリコン太陽電池４の性能を高
めることができる。

【００６３】（４）単結晶シリコン太陽電池４とＣＭＯ
Ｓインバータ３との接続は、各コンタクトホール２０
３，２０４と背面電極６１および透明電極６４とによっ
て行われる。従って、ワイヤリング工程を設けることな
く、単結晶シリコン太陽電池４とＣＭＯＳインバータ３
との接続を半導体製造プロセス中で簡単かつ容易に行う
ことができる。

【００６４】（５）背面電極６１は反射率の高い金属膜
からなる。そのため、背面電極６１によってＣＭＯＳイ
ンバータ３を遮光することが可能になり、光によるＣＭ
ＯＳインバータ３の誤動作を防止することができる。

【００６５】（第４実施形態）以下、本発明を具体化し
た第４実施形態を図面に従って説明する。尚、本実施形
態において、第１実施形態と同じ構成部材については符
号を等しくしてその詳細な説明を省略する。

【００６６】図４は、第４実施形態の半導体装置３０１
の概略断面図である。半導体装置３０１において、第１
実施形態の半導体装置１と異なるのは以下の点である。

【００６７】（１）半導体装置３０１は、基板２の表面
２ａ上に形成されたＣＭＯＳインバータ３と、基板２の
裏面２ｂ上に形成された積層型アモルファスシリコン太
陽電池３０２とから構成されている。

【００６８】（２）基板２の裏面２ｂ上に、絶縁膜１０
２、積層型アモルファスシリコン太陽電池３０２を構成
する背面電極６１、各光電変換層３０３〜３０５、透明
電極６４、反射防止膜６５が、この順番で形成されてい
る。つまり、積層型アモルファスシリコン太陽電池３０
２は、積層された各光電変換層３０３〜３０５が電気的
に直列に接続された構成となっている。

【００６９】光電変換層３０３は、Ｎ形拡散層３１０、
Ｉ（Intrinsic ）形層３１１、Ｐ形拡散層３１２から形
成されている。Ｎ形拡散層３１０（膜厚；２００Å以
下）は、光学ギャップ１．５〜１．６eVのアモルファス
シリコン膜からなる。

【００７０】Ｉ形層３１１（膜厚；５００〜１０００
Å）は、光学ギャップ１．３〜１．４５eVのゲルマニウ
ム・アモルファスシリコン膜からなる。Ｐ形拡散層３１
２（膜厚；１００Å以下）は、光学ギャップ１．７〜
１．８５eVの炭化アモルファスシリコン膜からなる。

【００７１】光電変換層３０４は、Ｎ形拡散層３１０、
Ｉ形層３１３、Ｐ形拡散層３１２から形成されている。
Ｉ形層３１３（膜厚；２０００〜５０００Å）は、光学
ギャップ１．４５〜１．６eVのゲルマニウム・アモルフ
ァスシリコン膜またはアモルファスシリコン膜からな
る。

【００７２】光電変換層３０５は、Ｎ形拡散層３１０、
Ｉ形層３１４、Ｐ形拡散層３１２から形成されている。
Ｉ形層３１４（膜厚；１０００Å以下）は、光学ギャッ
プ１．６〜１．８eVの炭化アモルファスシリコン膜また
はアモルファスシリコン膜からなる。

【００７３】（３）各光電変換層３０３〜３０５および
透明電極６４には、背面電極６１に到達するコンタクト
ホール３２０が形成されている。コンタクトホール３２
０の内壁には反射防止膜６５が延設されている。そし
て、背面電極６１はコンタクトホール３２０を介してマ
イナス側電極６９に接続されている。そのため、光電変
換層３０３〜３０５および透明電極６４とマイナス側電
極６９とは、コンタクトホール３２０の内壁の反射防止
膜６５によって絶縁されている。

【００７４】（４）透明電極６４は、反射防止膜６５に
形成されたコンタクトホール３２１を介して、プラス側
電極６８に接続されている。尚、半導体装置３０１の製
造方法において、絶縁層１０２は第２実施形態と同様の
方法によって形成され、背面電極６１は第１実施形態の
第２の製造方法と同様の方法によって形成され、各光電
変換層３０３〜３０５を形成する各層３１０〜３１４は
原料ガスに不純物を添加したＣＶＤ法を用いて形成され
る。

【００７５】このように本実施形態によれば、以下の作
用および効果を得ることができる。 （１）Ｐ形単結晶シリコン基板２の表面２ａにＣＭＯＳ
インバータ３が形成され、同じ基板２の裏面２ｂに積層
型アモルファスシリコン太陽電池３０２が形成されてい
る。そして、積層型アモルファスシリコン太陽電池３０
２から各電極６８，６９を介して、ＣＭＯＳインバータ
３へ電力が供給されている。従って、半導体基板材料を
有効に活用することが可能になり、材料費を削減するこ
とができる。加えて、半導体装置１全体を小型化するこ
とができる。

【００７６】（２）ＣＭＯＳインバータ３と積層型アモ
ルファスシリコン太陽電池３０２とが、絶縁膜１０２に
よって電気的に完全に切り離されている。そのため、積
層型アモルファスシリコン太陽電池３０２の動作によっ
て基板２の電位が影響を受けることはない。従って、第
２実施形態と同様に、基板２の電位を安定化することが
可能になり、ＣＭＯＳインバータ３の誤動作を確実に防
止することができる。

【００７７】（３）積層型アモルファスシリコン太陽電
池３０２を構成する各光電変換層３０３〜３０５の各層
３１０〜３１４の導電性を自由に設定することが可能で
あるため、積層型アモルファスシリコン太陽電池３０２
の性能を高めることができる。尚、各層３１０〜３１４
の導電性を調整するには、ＣＶＤ法で添加する不純物の
量を任意に設定すればよい。

【００７８】（４）各電極６８，６９は、基板２の裏面
２ｂから側面２ｃを通って表面２ａまで延設されてい
る。そして、各電極６８，６９は、各電極４１Ｄ，５１
Ｄ，４４，５４，４１Ｓ，５１Ｓと同時に形成される。
従って、ワイヤリング工程を設けることなく、積層型ア
モルファスシリコン太陽電池３０２とＣＭＯＳインバー
タ３との接続を半導体製造プロセス中で簡単かつ容易に
行うことができる。

【００７９】（５）第１〜第３実施形態において、単結
晶シリコン太陽電池４の出力電圧（プラス側電極６８と
マイナス側電極６９との間の電圧）は約０．５Ｖであ
る。そのため、ＣＭＯＳインバータ３を構成する各トラ
ンジスタ６、７の閾値電圧が高く、ＣＭＯＳインバータ
３の電源電圧が高い場合には、単結晶シリコン太陽電池
４でＣＭＯＳインバータ３を駆動するのが難しいことが
ある。

【００８０】それに対して、積層型アモルファスシリコ
ン太陽電池３０２は、３つの光電変換層３０３〜３０５
が電気的に直列に接続された構成となっている。そし
て、各光電変換層３０３〜３０５のそれぞれの出力電圧
（Ｎ形拡散層３１０とＰ形拡散層３１２との間の電圧）
は約０．５Ｖである。従って、積層型アモルファスシリ
コン太陽電池３０２の出力電圧は、各光電変換層３０３
〜３０５の出力電圧の和である約１．５Ｖと高くなり、
ＣＭＯＳインバータ３の駆動にも使い易くなる。

【００８１】（第５実施形態）以下、本発明を具体化し
た第５実施形態を図面に従って説明する。尚、本実施形
態において、第４実施形態と同じ構成部材については符
号を等しくしてその詳細な説明を省略する。

【００８２】図５は、第５実施形態の半導体装置４０１
の概略断面図である。半導体装置４０１において、第４
実施形態の半導体装置３０１と異なるのは以下の点であ
る。

【００８３】（１）半導体装置３０１は、基板２の表面
２ａ上に形成されたＣＭＯＳインバータ３と、基板２の
裏面２ｂ上に形成された集積型アモルファスシリコン太
陽電池４０２とから構成されている。

【００８４】（２）集積型アモルファスシリコン太陽電
池４０２は各光起電力素子４０３ａ〜４０３ｃから形成
されている。各光起電力素子４０３ａ〜４０３ｃは、基
板２の裏面２ｂ上に形成された絶縁膜１０２上に配列さ
れ、電気的に直列に接続されている。つまり、集積型ア
モルファスシリコン太陽電池４０２は、基板２の裏面２
ｂ上に平面的に集積された各光起電力素子４０３ａ〜４
０３ｃが電気的に直列に接続された構成となっている。
各光起電力素子４０３ａ〜４０３ｃ上には反射防止膜６
５が形成されている。

【００８５】（３）各光起電力素子４０３ａ〜４０３ｃ
は、背面電極６１、光電変換層４０４、透明電極６４か
ら形成されている。光電変換層４０４は、Ｎ形拡散層３
１０、Ｉ形層４０５、Ｐ形拡散層３１２から形成されて
いる。Ｉ形層３１１（膜厚；３０００〜７０００Å）は
アモルファスシリコン膜からなる。

【００８６】互いに隣接した光起電力素子４０３ａ，４
０３ｂは、その隣接部において、一方の光起電力素子４
０３ａの透明電極６４が、他方の光起電力素子４０３ｂ
の背面電極６１まで延設されることで、電気的に直列に
接続される。同様に、互いに隣接した光起電力素子４０
３ｂ，４０３ｃは、その隣接部において、一方の光起電
力素子４０３ｂの透明電極６４が、他方の光起電力素子
４０３ｃの背面電極６１まで延設されることで、電気的
に直列に接続される。その結果、３つの光起電力素子４
０３ａ〜４０３ｃは電気的に直列に接続される。

【００８７】（４）光起電力素子４０３ａには、その導
電層６１に到達するコンタクトホール４１０が形成され
ている。コンタクトホール４１０の内壁には反射防止膜
６５が延設されている。そして、光起電力素子４０３ａ
の導電層６１は、コンタクトホール４１０を介してマイ
ナス側電極６９に接続されている。

【００８８】（５）光起電力素子４０３ｃの透明電極６
４は、反射防止膜６５に形成されたコンタクトホール４
１１を介して、プラス側電極６８に接続されている。
尚、半導体装置４０１の製造方法において、絶縁層１０
２は第２実施形態と同様の方法によって形成され、背面
電極６１は第１実施形態の第２の製造方法と同様の方法
によって形成され、光電変換層４０４を形成する各層３
１０，４０５，３１２は原料ガスに不純物を添加したＣ
ＶＤ法を用いて形成される。

【００８９】このように本実施形態によれば、以下の作
用および効果を得ることができる。 （１）Ｐ形単結晶シリコン基板２の表面２ａにＣＭＯＳ
インバータ３が形成され、同じ基板２の裏面２ｂに集積
型アモルファスシリコン太陽電池４０２が形成されてい
る。そして、集積型アモルファスシリコン太陽電池４０
２から各電極６８，６９を介して、ＣＭＯＳインバータ
３へ電力が供給されている。従って、半導体基板材料を
有効に活用することが可能になり、材料費を削減するこ
とができる。加えて、半導体装置１全体を小型化するこ
とができる。

【００９０】（２）ＣＭＯＳインバータ３と集積型アモ
ルファスシリコン太陽電池４０２とが、絶縁膜１０２に
よって電気的に完全に切り離されている。そのため、集
積型アモルファスシリコン太陽電池４０２の動作によっ
て基板２の電位が影響を受けることはない。従って、第
２実施形態と同様に、基板２の電位を安定化することが
可能になり、ＣＭＯＳインバータ３の誤動作を確実に防
止することができる。

【００９１】（３）集積型アモルファスシリコン太陽電
池４０２を構成する光電変換層４０４の各層３１０，４
０５，３１２の導電性を自由に設定することが可能であ
るため、集積型アモルファスシリコン太陽電池４０２の
性能を高めることができる。尚、各層３１０，４０５，
３１２の導電性を調整するには、ＣＶＤ法で添加する不
純物の量を任意に設定すればよい。

【００９２】（４）各電極６８，６９は、基板２の裏面
２ｂから側面２ｃを通って表面２ａまで延設されてい
る。そして、各電極６８，６９は、各電極４１Ｄ，５１
Ｄ，４４，５４，４１Ｓ，５１Ｓと同時に形成される。
従って、ワイヤリング工程を設けることなく、集積型ア
モルファスシリコン太陽電池４０２とＣＭＯＳインバー
タ３との接続を半導体製造プロセス中で簡単かつ容易に
行うことができる。

【００９３】（５）集積型アモルファスシリコン太陽電
池４０２は、３つの光起電力素子４０３ａ〜４０３ｃが
電気的に直列に接続された構成となっている。そして、
各光起電力素子４０３ａ〜４０３ｃのそれぞれの出力電
圧（Ｎ形拡散層３１０とＰ形拡散層３１２との間の電
圧）は約０．５Ｖである。従って、集積型アモルファス
シリコン太陽電池４０２の出力電圧は、各光起電力素子
４０３ａ〜４０３ｃの出力電圧の和である約１．５Ｖと
高くなり、ＣＭＯＳインバータ３の駆動にも使い易くな
る。

【００９４】尚、上記各実施形態は以下のように変更し
てもよく、その場合でも同様の作用および効果を得るこ
とができる。 （１）各電極６８，６９をワイヤーに置き代える。この
場合は、太陽電池４，３０２，４０２とＣＭＯＳインバ
ータ３とを接続するワイヤリング工程を設ける必要があ
るが、その他の作用および効果については上記各実施形
態と同様である。

【００９５】（２）各電極６８、６９を金属ではなく、
ポリピロール、ポリアニリン、ポリアセンなどの有機導
電材料を用いて形成する。 （３）太陽電池４，３０２，４０２をポリシリコン太陽
電池に置き代える。

【００９６】（４）絶縁膜１０２の材質として、ポリイ
ミド樹脂膜などの絶縁樹脂膜を用いる。 （５）背面電極６１の材質として、ドープドポリシリコ
ン膜や有機導電材料膜などを用いる。

【００９７】（６）ＣＭＯＳインバータ３を適宜な集積
回路に置き代える。そのような集積回路としては、半導
体メモリ、各種ロジック回路、ＭＯＳトランジスタやコ
ンデンサなどの液晶駆動用素子が配列された液晶表示装
置の画素部などがある。

【００９８】また、ＣＭＯＳインバータ３をパワートラ
ンジスタなどの単一の電子部品に置き代える。（７）第
１または第２実施形態において、単結晶シリコン太陽電
池４の直流出力電圧を、ＩＩＬまたは小さな閾値電圧の
ＭＯＳトランジスタで構成される発振器に供給し、交流
電圧に変換する。その交流電圧を、トランスまたは複数
段のコック・クロフト回路で昇圧して整流することによ
り、所望の電圧を得る。このようにすれば、単結晶シリ
コン太陽電池４を用いても高い電源電圧を得ることが可
能になり、ＣＭＯＳインバータ３の駆動にも使い易くな
る。

【００９９】（８）第４実施形態と第３実施形態とを併
用する。すなわち、Ｐ形単結晶シリコン基板２の表面２
ａにＣＭＯＳインバータ３を形成し、ＣＭＯＳインバー
タ３上に層間絶縁膜２０２を介して、積層型アモルファ
スシリコン太陽電池３０２を形成する。

【０１００】（９）第５実施形態と第３実施形態とを併
用する。すなわち、Ｐ形単結晶シリコン基板２の表面２
ａにＣＭＯＳインバータ３を形成し、ＣＭＯＳインバー
タ３上に層間絶縁膜２０２を介して、集積型アモルファ
スシリコン太陽電池４０２を形成する。

【０１０１】（１０）Ｐ形単結晶シリコン基板２をＮ形
単結晶シリコン基板に置き代える。 （１１）通常、集積回路が形成された半導体基板２の寸
法は数mm〜数十mm角と小さいため、その基板２に形成さ
れた太陽電池４，３０２，４０２の寸法（集光面積）も
小さくなり、太陽電池の出力電力を大きくすることは難
しい。そのような場合には、太陽電池４，３０２，４０
２を、補助電源またはバックアップ用電源として用いれ
ば、上記各実施形態で述べた効果をある程度までは得る
ことができる。

【０１０２】また、近年、半導体メモリなどの大容量化
を図るために、集積回路を形成する機能チップを単一の
ウェハ上に多数形成し、その各機能チップを切り離すこ
となく、ウェハ全体を１つのデバイスとして使用するウ
ェハスケール集積回路装置が開発されている。ウェハス
ケール集積回路装置に上記各実施形態を適用した場合に
は、ウェハの裏面全体または表面全体に太陽電池４，３
０２，４０２を形成することが可能になり、太陽電池
４，３０２，４０２の集光面積を大きくすることができ
る。従って、上記各実施形態で述べた効果を十分に得る
ことができる。

【０１０３】以上、各実施形態について説明したが、各
実施形態から把握できる請求項以外の技術的思想につい
て、以下にそれらの効果と共に記載する。 （イ）請求項１〜６のいずれか１項に記載の半導体装置
において、前記太陽電池は、積層された複数の光電変換
層（３０３〜３０５）を備える積層型アモルファス太陽
電池（３０２）である半導体装置。

【０１０４】（ロ）請求項１〜６のいずれか１項に記載
の半導体装置において、前記太陽電池は、半導体基板に
対して平面的に集積された複数の光起電力素子（４０３
ａ〜４０３ｃ）であり、各光起電力素子が電気的に直列
に接続されている半導体装置。

【０１０５】上記（イ）（ロ）のようにすれば、太陽電
池の出力電圧を高くすることが可能になり、電源電圧の
高いデバイスについても容易に駆動することができる。
ところで、本明細書において、発明の構成に係る部材は
以下のように定義されるものとする。 （ａ）デバイスとは、ＣＭＯＳインバータ３だけでな
く、半導体メモリ、各種ロジック回路、ＭＯＳトランジ
スタやコンデンサなどの液晶駆動用素子が配列された液
晶表示装置の画素部、パワートランジスタなどの単一の
電子部品などをも含むものとする。

【０１０６】（ｂ）太陽電池とは、単結晶シリコン太陽
電池やアモルファスシリコン太陽電池だけでなく、ポリ
シリコン太陽電池や化合物太陽電池をも含むものとす
る。 （ｃ）導電膜または導電層とは、金属膜だけでなく、ド
ープドポリシリコン膜や有機導電材料膜などをも含むも
のとする。

【０１０７】（ｄ）絶縁膜とは、シリコン酸化膜やシリ
コン窒化膜だけでなく、絶縁樹脂膜などをも含むものと
する。

【０１０８】

【発明の効果】請求項１〜６のいずれか１項に記載の発
明によれば、基板電位を安定化した上で、半導体基板材
料を有効に活用して材料費を削減することが可能な半導
体装置を提供することができる。

【０１０９】請求項２に記載の発明によれば、同じ半導
体基板にデバイスと当該デバイスの電源用の太陽電池が
形成されているため、半導体基板材料を有効に活用して
材料費を削減することができる。そして、太陽電池を構
成する拡散層と半導体基板との間に導電膜または絶縁膜
が形成されているため、基板電位を安定化することがで
きる。

【０１１０】請求項３に記載の発明によれば、半導体基
板の一主面上にデバイスが形成され、他の主面上にデバ
イスの電源用の太陽電池が形成されているため、半導体
基板材料を有効に活用して材料費を削減することができ
る。そして、太陽電池を構成する拡散層と半導体基板と
の間に導電膜または絶縁膜が形成されているため、基板
電位を安定化することができる。

【０１１１】請求項４に記載の発明によれば、半導体基
板上にデバイスが形成され、そのデバイス上に当該デバ
イスの電源用の太陽電池が形成されているため、半導体
基板材料を有効に活用して材料費を削減することができ
る。そして、太陽電池と半導体基板との間に絶縁膜が形
成されているため、基板電位を安定化することができ
る。

【０１１２】請求項５に記載の発明によれば、導電膜と
して太陽電池の背面電極を利用するため、導電膜を太陽
電池と別個に設ける場合に比べて、構成を簡単にするこ
とが可能になり、コストを低減することができる。

【０１１３】請求項６に記載の発明によれば、半導体基
板に形成された導電層を太陽電池の電力線として用いる
ため、太陽電池とデバイスとを接続するワイヤーを設け
る場合に比べて、製造工程が簡単になり、コストを低減
することができる。

【図面の簡単な説明】

【図１】第１実施形態の概略断面図。

【図２】第２実施形態の概略断面図。

【図３】第３実施形態の概略断面図。

【図４】第４実施形態の概略断面図。

【図５】第５実施形態の概略断面図。

【符号の説明】

２…半導体基板としての単結晶シリコン基板 ２ａ…半導体基板の一主面（表面） ２ｂ…半導体基板の他の主面（裏面） ２ｃ…半導体基板の側面 ３…デバイスとしてのＣＭＯＳインバータ ４…単結晶シリコン太陽電池 ６１…導電膜としての背面電極 ６２…Ｐ型拡散層 ６８…導電層としてのプラス側電極 ６９…導電層としてのマイナス側電極 １０２…絶縁膜 ２０２…層間絶縁膜 ３０２…積層型アモルファスシリコン太陽電池 ３１０…Ｎ型拡散層 ４０２…集積型アモルファスシリコン太陽電池

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板に形成されたデバイスと、同
   じ半導体基板に形成された太陽電池とを備えた半導体装
   置。
2. 【請求項２】 半導体基板（２）と、 その半導体基板に形成されたデバイス（３）と、 同じ半導体基板に形成された太陽電池（４，３０２，４
   ０２）と、 その太陽電池と半導体基板との間に形成された導電膜
   （６１）または絶縁膜（１０２）とを備え、 前記太陽電池から前記デバイスへ電力が供給される半導
   体装置。
3. 【請求項３】 半導体基板（２）と、 その半導体基板の一主面（２ａ）上に形成されたデバイ
   ス（３）と、 同じ半導体基板の他の主面（２ｂ）上に形成された太陽
   電池（４，３０２，４０２）と、 その太陽電池と半導体基板との間に形成された導電膜
   （６１）または絶縁膜（１０２）とを備え、 その太陽電池から前記デバイスへ電力が供給される半導
   体装置。
4. 【請求項４】 半導体基板（２）と、 その半導体基板上に形成されたデバイス（３）と、 そのデバイス上に絶縁膜（２０２）を介して形成された
   太陽電池（４）とを備え、 その太陽電池から前記デバイスへ電力が供給される半導
   体装置。
5. 【請求項５】 請求項１〜３のいずれか１項に記載の半
   導体装置において、前記導電膜（６１）は前記太陽電池
   の背面電極である半導体装置。
6. 【請求項６】 請求項３に記載の半導体装置において、
   前記半導体基板の一主面から側面（２ｃ）を通って他の
   主面へ延設された導電層（６８，６９）を備え、その導
   電層を前記太陽電池から前記デバイスへの電力供給用の
   電力線として用いる半導体装置。