JPH10510386A - ディスク・ドライブ・システムにデータを書き込むときの周波数を制御する装置及び方法 - Google Patents

Abstract

(57)【要約】 データが書き込まれるレコードのフォーマット部に含まれるデータの同一周波数及び位相を有する書き込みクロックを供給するディスク・ドライブ・システム用の装置及び方法。フェーズ・ロックド・ループ（１１、３０）は前記レコードの読み出しフォーマット部により前記周波数及び位相を確立し、次いで前記レコードに前記データ部の書き込みにおいて前記書き込みクロックとしてその周波数及び位相を保持する。前記レコードのデータ部に書き込まれたデータはそのレコードの前記フォーマット部に前記データのものと同一の周波数及び位相を有する。

Description

【発明の詳細な説明】 ディスク・ドライブ・システムにデータを書き込むときの周波数を制御する装置 及び方法 関連する出願に対するクロス・リファレンス ここでは引用により関連され、本出願の譲受人に譲渡された１９９４年１２月 ９日出願、出願番号０８／３５３，５５３号、「ディジタル・データ位相検出器 」。 発明の背景 本発明は、概してハード・ディスク・ドライブ及びディスク・ドライブ電子制 御システムにおける読み出し／書き込みチャネルに関する。特に、本発明はディ スク・ドライブ・システムにおけるディスクにデータを書き込むときの周波数を 制御することに関する。 第１図に示すように、ディスク・ドライブ・システムは、ディスク・ドライブ ・システムの全体的な動作を制御するマイクロプロセッサ９と、ディスクから読 み出したデータを再生する読み出しチャネル１０、ディスクにデータを書き込む 書き込みチャネル１２と、書き込みチャネル１２用の書き込みクロックとして動 作する読み出しクロックを読み出しチャネル１０及び発振器１３に供給するディ ジタル・フェーズ・ロックド・ループ１１とを含む。 書き込み動作において、フェーズ・ロックド・ループ１１は、バス１７を介し てマイクロプロセッサ９からの制御信号に応答して、次の読み出し動作に備えて 基準発振器１３の周波数により決定される周波数に同期する。発振器１３は線１ ９を介して書き込みチャネル１２に書き込みクロックを供給し、更に書き込みチ ャネル１２は線１９を介してマイクロプロセッサ９からの制御信号に応答して、 線２２に書き込むデータにより書き込みデータを線２３上に発生する。 ディスク・ドライブ・システムのスピンドル・モータ（図示なし）は、±１％ の速度許容誤差による公称速度で動作する。速度におけるこの変動は、ディスク に書き込むデータの周波数、及びディスクから読み出されるデータの周波数に共 に影響する。スピンドル・モータの速度が＋１％増加すれば、ディスク書き込ま れるデータは、スピンドル・モータ公称速度で動作しているスピンドル・モータ により書き込まれるデータよりも波長が長くなる。ディスクから同一のデータが スピンドル・モータ公称速度で動作しているスピンドル・モータにより読み出さ れるとすれば、結果的に再生されたデータの周波数は書き込みクロックの周波数 よりも１％低いものとなる。 第３図はディスク上に記録されたデータ記録のフォーマットを示す。データ・ レコードは一つのフォーマット領域からなり、このフォーマット領域は、サーボ ・プリアンブル・フィールドと、アドレス・マーク・フィールドと、グレー・コ ード・フィールドと、サーボ・データ・フィールドと、Ｉ．Ｄ．ＶＦＯフィール ドと、Ｉ．Ｄ．同期フィールドと、ディスクが最初にフォーマットされたときに 書き込まれるＩ．Ｄ．フィールドと、データＶＦＯフィールド、データ同期フィ ールド、データ・フィールド、及び書き込みチャネル１２によりレコードが書き 込まれるときに必ず書き込まれる誤り訂正コード（ＥＣＣ）フィールドを含むデ ータ領域とを含む。前記各フィールドにおけるデータのバイト数は、第３図に各 フィールドのすぐ下に記載されている。 第１図に戻ると、読み出し動作において、ディスクから読み出されたデータは 、線１４を介して読み出しチャネル１０に入力され、かつ読み出されたデータの うちの選択された部分は、バス１６を介するマイクロプロセッサ９からの制御信 号の制御に従い、線１９を介してディジタル・フェーズ・ロックド・ループ１１ に供給される。フェーズ・ロックド・ループ１１は、バス１７を介してマイクロ プロセッサ９からの制御信号に応答し、線２０を介して読み出しチャネル１０か ら受け取ったデータの周波数により決定される周波数に同期して、読み出しクロ ックを発生する。読み出しチャネル１０は、バス１６を介するマイクロプロセッ サ９からの制御信号の制御に従い、線２１上の読み出しクロックを用いて線２０ 上の読み出しデータから導き出した検出データを線１５に供給する。 第３図に戻ると、読み出し動作において、読み出しゲートがエネーブルされて 、フェーズ・ロックド・ループ１１が２つのＶＦＯフィールドにおけるＶＦＯデ ータの周波数により確立するように、Ｉ．Ｄ．ＶＦＯフィールド及びデータＶＦ Ｏ フィールドからのデータをフェーズ・ロックド・ループ１１に供給できるように させる。 異なる時点で２つのＶＦＯフィールドが書き込まれたので、フォーマットＶＦ Ｏフィールドから再生したＶＦＯデータの周波数は、書き込みＶＦＯフィールド から再生したＶＦＯデータの周波数と異なったものとなり得る。 書き込み動作用の読み出しゲートは、Ｉ．Ｄフィールド中に活性化されて、検 知されているレコードが書き込み動作又は読み出し動作においてアドレス指定さ れているレコードであるか否かを、読み出しチャネル１０が確認できるようにす るものが示されている。書き込み動作用の書き込みゲートはレコードのデータ領 域中にエネーブルされるものが示されており、このレコードのデータ領域には書 き込み動作においてディスク・ドライブ・システムが読み出しゲートを不活性化 から、かつ書き込みゲートを活性化から復帰させるための時間を与えるスプライ ス・フィールドが含まれている。 Ｉ．Ｄ．ＶＦＯフィールド及びデータＶＦＯフィールドにおけるデータのバイ ト数は、最悪の場合に読み出しデータと周波数及び位相の同期を確立するために 必要とする時間量により決定される。最悪の場合は、スピンドル・モータの速度 許容誤差の極限においてレコードのデータ領域にデータを書き込み、かつ読み出 す場合、即ち１％速いスピンドル・モータ速度によりデータを書き込み、かつ１ ％遅いスピンドル・モータ速度又はその逆により同一データを読み出す場合であ る。最悪の場合では、フェーズ・ロック・ループ１１は書き込みクロックの周波 数より２％高い又は低い周波数を確立しなければならない。 発明の概要 要するに、本発明は、Ｉ．Ｄ．ＶＦＯフィールド、Ｉ．Ｄ．同期フィールド、 及び被書き込みレコード用のＩ．Ｄ．フィールドから読み出されるデータの周波 数を確立するフェーズ・ロックド・ループにより書き込みクロックを発生させる と共に、データ領域（データＶＦＯフィールド、データ同期フィールド、データ ・フィールド、及びＥＣＣフィールド・データ）の書き込みにおいて、被書き込 みレコードへの書き込みクロック用にその確立周波数を保持する装置及び方法に 関する。これは、被書き込みレコードのフォーマット領域におけるデータと同一 の周波数となるように前記レコードのデータ領域にデータを書き込む結果となる 。 本発明の効果は、書き込み動作において、レコードの前記データ領域（データ ＶＦＯフィールド、データ同期フィールド、データ・フィールド及びＥＣＣフィ ールド）に書き込まれたデータが同一のレコードのフォーマット領域（Ｉ．Ｄ． ＶＦＯフィールド、Ｉ．Ｄ．同期フィールド、及びＩ．Ｄ．フィールド）から読 み出されたデータと同一の周波数となることである。 本発明の他の効果は、読み出し動作において読み出し中のデータの周波数及び 位相を確立するためにフェーズ・ロックド・ループに必要な時間が減少すること である。 本発明の効果は、読み出し及び書き込み動作の両方においてデータ・レコード から読み出されたデータにより周波数及び位相同期を確立するようにフェーズ・ ロック・ループに関する速度が増加することである。 本発明の他の効果は、Ｉ．Ｄ．ＶＦＯフィールド及びデータＶＦＯフィールド 長を短くすることができるということである。 図面の簡単な説明 特定の実施例に関連して本発明を説明すると共に、図面を参照する。 第１図は従来技術のディスク・ドライブ・システムのブロック図である。 第２図は本発明を含むディスク・ドライブ・システムのブロック図である。 第３図はディスク上に記録されるレコードのフィールド、及び読み出し及び書 き込み動作においてマイクロプロセッサが発生する制御信号を示す図である。 第４図は本発明の装置を含むディジタル・フェーズ・ロックド・ループのロジ ック図である。 発明の詳細な説明 第２図は本発明を含むディスク・ドライブ・システムを示し、これにはディス ク・ドライブ・システムの総合的な動作を制御するマイクロプロセッサ９、ディ スクから読み出されたデータを再生する読み出しチャネル１０、読み出しチャネ ル１０に読み出しクロックと書き込みチャネル１２に書き込みクロックを供給す るディジタル・フェーズ・ロックド・ループ１１、及び補正を行うフェーズ・ロ ックド・ループ発生の中心周波数動作として作動するようにフェーズ・ロックド ・ループ１１に接続された基準発振器１３が含まれる。 書き込み動作において、フェーズ・ロックド・ループ１１は、バス１７を介す るマイクロプロセッサ９からの制御信号に応答して、被書き込みレコードのＩ． Ｄ．ＶＦＯフィールドにより判断された周波数に同期する。フェーズ・ロックド ・ループは書き込み動作において確立した周波数に保持され、かつフェーズ・ロ ックド・ループのクロック出力は線２１を介して書き込みチャネル１２に書き込 みクロックとして供給される。書き込みチャネル１２は、バス１９を介してマイ クロプロセッサ９からの制御信号に応答して、線２２上に被書き込みデータによ り線２３上に書き込みデータを発生する。 第４図は本発明を含むディジタル・フェーズ・ロックド・ループ３０用のロジ ックを示す。フェーズ・ロックド・ループ３０は、バス１８を介するマイクロプ ロセッサ９からの制御信号、線２０を介する読み出しチャネル１０からの読み出 しデータ、線１９を介する基準発振器１３からの出力信号を受け取り、また異な る時点で読み出しクロックを線２１を介して読み出しチャネル１０に読み出しク ロックを供給し、かつ線２１を介して書き込みクロック１２に書き込みクロック を供給する。 基準発振器１３の出力の周波数Ｆ₀は、中心周波数Ｆ_nの１／４であり、中心周 波数Ｆ_nはスピンドル・モータがスピンドル・モータ公称速度で動作していると きにデータを書き込むデータ周波数である。複数の基準発振器を用いて、各発振 器がディスク表面の異なるバンドのトラックに対する中心周波数を定めるように してもよい。基準発振器は、被書き込みレコードのアドレスが現在選択されてい るバンドのトラックに既に存在していないのであれば、シーク動作において被書 き込みデータ・レコードのアドレスを含むバンドのトラック用に選択される。理 解を容易にするために、本発明の説明においては一つの基準発振器のみを用いる 。 ディスク・ドライブ・システムのスピンドル・モータ速度は、スピンドル・モ ータの特定公称速度とスピンドル・モータの実際の速度との間の差を検出するた めに監視される。マイクロプロセッサ９は、スピンドル・モータをスピンドル・ モータ公称速度に戻すためにスピンドル・モータ・コントローラ（図示なし）が 用いる速度補正値を発生させる。マイクロプロセッサ９は、更に、フェーズ・ロ ックド・ループ３０が用いるディジタル補正値も発生し、フェーズ・ロックド・ ループ３０がスピンドル・モータ速度における変動を補正するようにフェーズ・ ロックド・ループ３０の書き込みクロック周波数を変化させるものとなる。例え ば、スピンドル・モータ速度がスピンドル・モータ公称速度より１％大きかった のであれば、ディスク上に書き込まれるデータの波長は１％長くなり、かつ書き 込みデータの周波数は、書き込みクロックの周波数より１％低くなる。マイクロ プロセッサ９は、ディスク上に書き込まれるデータの波長を１％だけ短くするよ うに、フェーズ・ロックド・ループのクロック周波数を中心周波数Ｆ_nから１％ だけ増加させる補正値を発生させる。これは、スピンドル・モータ公称速度で動 作しているスピンドル・モータにより書き込まれたデータと同一の波長でデータ が書き込まれるという実質的な効果がある。線１８−３上の補正値ＶＥＬは周期 的に更新されてレジスタ３９に記憶される。 基準発振器１３は電圧制御発振器４０より安定である。従って、マイクロプロ セッサ９は、アイドル・レコード時間において、即ち、電圧制御発振器４０が基 準発振器１３により中心周波数Ｆ_nに保持されるように、レコードをディスク・ ドライブ・システムから読み出さない、又はこれに書き込まないときは必ず、バ ス１９の線１９−４上のＳＥＬ ＯＳＣ信号をハイにする。同時に、マイクロプ ロセッサ９はレジスタ３９に０の補正値ＶＥＬを記憶して、電圧制御発振器４０ が基準発振器１３によってのみ制御されて、中心周波数Ｆ_nの周波数及び位相を 確立するようにさせる。 線１９上のＳＥＬ ＯＳＣ信号がハイにされると、基準発振器１３の正弦波出 力は、ゲート３１を通り、線５０を介してアナログ・ディジタル変換器（Ａ／Ｄ ）３３に転送される。電圧制御発振器４０からの矩形波の読み出し又は書き込み クロックは、ディジタル変換器３３に供給される。アナログ・ディジタル変換器 ３３は、電圧制御発振器４０から線２１を介する矩形波クロックの各立ち上り端 を検出することにより線１９を介する基準発振器１３からの正弦波信号をサンプ リングする。各正弦波は４回サンプリングされ、正弦波の正方向期間における２ 回は２つの正ディジタル・サンプルを発生し、また正弦波の負方向期間における ２ 回は２つの負ディジタル・サンプルを発生する。ディジタル・アナログ変換器３ ３が発生するディジタル・サンプルは、バス５４を介してＶＦＯディジタル位相 検出器３５に逐次転送される。 ＶＦＯディジタル位相検出器３５は、正負のディジタル・サンプルの各対にお ける２つのディジタル・サンプルが同一値を有するように、正負のディジタル・ サンプルの各対から電圧制御発振器４０のクロック周波数を変化させるためのデ ィジタル制御信号を導き出す。ディジタル補正信号はバス５５を介してゲート３ ７に転送される。 線１８−４上のＳＥＬ ＯＳＣ信号がハイにされると、又は線１８−１上のＳ ＥＬ ＶＦＯ信号がハイにされると、線５７上のＯＲ３４の出力がハイにされて ゲート３７を条件付ける。ゲート３７が条件付けられると、ディジタル補正信号 がゲート３７を通り、バス５８を介して加算器４３の入力に転送される。 レジスタ４１は積算した補正値を記憶するアキュムレータ・レジスタである。 ディジタル補正信号が加算器４３に入力されると、加算器４３は、バス６３に現 れるレジスタ４１の内容をバス５８に現れる現在のディジタル補正信号と加算し て積算した補正信号を形成し、これをバス５８を介してレジスタ４１に転送して 記憶させると共に、加算器に転送する。レジスタ４１はバス５８に現れる全ての 前のディジタル補正信号の代数和を記憶している。 加算器４４はバス５９上の積算補正信号をバス６１に現れるレジスタ３９の内 容に加算して総計補正信号を形成する。この総計補正信号はバス６２を介してデ ィジタル・アナログ変換器（Ｄ／Ａ）４５に転送される。この時点では、レジス タ３９の内容が０であり、従って総計補正信号は加算器４３からの積算補正値信 号に等しい。ディジタル・アナログ変換器４６はディジタル総計補正信号をアナ ログ補正信号に変換する。このアナログ補正信号は線６４を介して電圧制御発振 器４０に転送されて電圧制御発振器４０の周波数を制御している。 フェーズ・ロックド・ループは、電圧制御発振器４０の周波数が所望の周波数 Ｆ_nに保持されるように、完結されている。これが発生すると、ＶＦＯディジタ ル位相検出器３５からの逐次的な誤り補正信号は０になる。レジスタ４１は電圧 制御発振器４０の周波数を周波数Ｆ_nに保持するために必要な積算補正値を有す ることになり、かつバス５９上の総計補正信号はレジスタ４１に記憶された積算 補正値に等しい定数値を有することになる。 マイクロプロセッサ９は、線１６−４上のＳＥＬ ＯＣＳ信号をローにし、現 在のディジタル速度補正値ＶＥＬをバス１８−３を介してレジスタ３９に供給す る。加算器４４は、ここでバス５９上の積算補正信号をバス６１上に現れる速度 補正信号に加算することにより、バス６２上に総計ディジタル補正信号を発生す る。バス６２上の総計補正信号は、ディスク上に書き込まれるデータが書き込み クロック周波数Ｆ_nとなるような周波数で電圧制御発振器４０が動作するために 必要な補正を含んでいる。 しかし、電圧制御発振器４０の出力周波数における変動、及び変動が速度補正 データの周期的な更新中にスピンドル・モータ速度であるために、書き込み動作 におけるデータは、周波数が周波数Ｆ_nから変動し、かつ読み出し又は書き込み 動作において読み出されたデータは、周波数Ｆ_nから変動した周波数を有するこ とになる。 フォーマット領域におけるデータと与えられたレコードのデータ領域における データとの間で可能周波数差を更に減少させるために、書き込み動作においてフ ォーマット・フィールドから読み出されたデータは、書き込み動作においてレジ スタ４１を更新するために用いられ、その結果の電圧制御発振器４０の出力周波 数は、ディスク上に書き込まれるデータを、書き込まれているレコードに関して ディスクから読み出されるデータと同一の波長を有するようにさせる。 第３図及び第４図を参照すると、マイクロプロセッサ９は、ＳＥＬ ＶＦＯ信 号を発生し、Ｉ．Ｄ．ＶＦＯフィールドにおけるＶＦＯデータによりＶＦＯディ ジタル位相検出器３５が発生した逐次的な誤り訂正信号をバス５８へゲートさせ てフェーズ・ロックド・ループにより処理させる。マイクロプロセッサ９は、Ｓ ＥＬ ＤＡＴＡを発生し、Ｉ．Ｄ．同期フィールド、Ｉ．Ｄ．フィールドにおけ るＶＦＯデータによりＶディジタル位相検出器３６５が発生した逐次的な誤り訂 正信号をバス５８へゲートさせてフェーズ・ロックド・ループにより処理させる 。ＶＦＯフィールドにレコードされたデータは、Ｆ_n／４の周波数での正弦波で あり、一方サーボ・フィールドを除く他の全てのフォーマット領域フィールドに お けるデータは、Ｆ_nの周波数によるダイビットである。ただし、周波数Ｆ_nは、１ より多い基準発振器１３を用いるならば、各バンドのトラック用の中心周波数に 等しい。 レコードに対する書き込み動作において、データはゲート３２を介してアナロ グ・ディジタル変換器３３に転送され、また逐次的なディジタル・サンプルはＶ ＦＯディジタル位相検出器３５及びデータ・ディジタル位相検出器３６に転送さ れる。マイクロプロセッサ９は適当な時点で線１８−１上のＳＥＬ ＶＦＯ信号 をハイにすることにより、フォーマットＩ．Ｄ．ＶＦＯフィールドにおける正弦 波データから導き出した逐次的な誤り訂正信号をゲート３７を介してバス５８に 転送して、レジスタ４１内の積算補正値を、データ領域に書き込むデータがＩ． Ｄ．フィールドから読み出したＶＦＯデータと同一の波長を有するものとなるよ うにする値に更新させる。 次いで、ＳＥＬ ＶＦＯ信号はローにされ、かつＳＥＬ ＤＡＴＡ信号はハイ にされる。その結果、データ・ディジタル位相検出器３８がＩ．Ｄ．同期フィー ルド及びＩ．Ｄ．フィールドにおけるダイビット・データから発生した逐次的な 誤り訂正信号をゲート３８を介してバス５８に転送してフェーズ・ロックド・ル ープにより処理させることになる。この時点では、フェーズ・ロックド・ループ が２つのＩ．Ｄ．フィールドにおけるデータの周波数をトラッキングしている。 当該技術分野には種々のデータ・ディジタル位相検出器が存在しており、ここで 用いているデータ・ディジタル位相検出器は、従来の基準データ・ディジタル位 相検出器である。 従って、Ｉ．Ｄ．ＶＦＯフィールドを用いて被書き込みデータ・レコードから 読み出されたデータの周波数を確立し、次いで、Ｉ．Ｄ．同期フィールド及びＩ ．Ｄ．フィールドを用いて被書き込みレコード用に読み出されたデータの周波数 をトラッキングすることになった。この手順は、書き込みチャネル１２により被 書き込みレコードの書き込み領域にデータの書き込む前に、積算誤り信号用の最 新のデータ値をレジスタ４１に記憶可能にさせる。 次に、ＳＥＬ ＤＡＴＡ信号がローにされ、これがＩ．Ｄ．フィールドを完全 に読み込んだ後にレジスタ３９の内容を凍結させ、これによってバス５９上の積 算補正信号用の最終値をバス６１上に現れる速度補正信号に加算させることにな る。その結果、書き込みゲートがハイとなっている期間に一定の総計補正信号が バス６２上に現れ、電圧制御発振器４０が書き込み動作の全般においてフォーマ ット領域から読み出されたデータの周波数に保持される。 同一の手順はフォーマット領域に対する読み出し動作においても用いられる。 データ領域を読み出すときは、データＶＦＯフィールドにおける正弦波データを 用いてデータ領域におけるデータの周波数を確立する。ＶＦＯデータの周波数は フォーマット領域におけるデータの周波数に接近している必要があり、従ってフ ェーズ・ロックド・ループは周波数及び位相の同期を共に速やかに確立する必要 がある。ＶＦＯデータがフォーマット・データの周波数と同一周波数であっても 、２信号の位相は依然として異なることがあり、従ってデータ周波数の位相同期 を確立する必要が未だあることに注意すべきである。 書き込みデータの周波数が確立した後は、データがデータ領域から読み出され ている間に、データ位相検出器３６を使用することにより書き込みデータ周波数 がトラックにある。 ディジタル・フェーズ・ロックド・ループを用いて本発明を説明したが、本発 明をアナログ・フェーズ・ロックド・ループに実施することは、十分当該技術分 野に習熟する者の能力の範囲内である。更に、説明した実施例を参照して本発明 を詳細に示し、かつ説明したが、本発明の精神及び範囲を逸脱することなく、形 式及び詳細において変更することは、当該技術分野に習熟する者により理解でき ることである。以上の全般的な概念及び特定の実施例が示されたことにより、求 める保護の範囲は以下により定義される。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年１月２７日 【補正内容】 明細書 ディスク・ドライブ・システムにデータを書き込むときの周波数を制御する装置 及び方法 発明の背景 本発明は、概してハード・ディスク・ドライブ及びディスク・ドライブ電子制 御システムにおける読み出し／書き込みチャネルに関する。特に、本発明はディ スク・ドライブ・システムにおけるディスクにデータを書き込むときの周波数を 制御することに関する。 第１図に示すように、ディスク・ドライブ・システムは、ディスク・ドライブ ・システムの全体的な動作を制御するマイクロプロセッサ９と、ディスクから読 み出したデータを再生する読み出しチャネル１０、ディスクにデータを書き込む 書き込みチャネル１２と、書き込みチャネル１２用の書き込みクロックとして動 作する読み出しクロックを読み出しチャネル１０及び発振器１３に供給するディ ジタル・フェーズ・ロックド・ループとを含む。 書き込み動作において、フェーズ・ロックド・ループ１１は、バス１７を介し てマイクロプロセッサ９からの制御信号に応答して、次の読み出し動作に備えて 基準発振器１３の周波数により決定される周波数を同期する。発振器１３は線１ ９を介して書き込みチャネル１２に書き込みクロックを供給し、更に書き込みチ ャネル１２は線１９を介してマイクロプロセッサ９からの制御信号に応答して、 線２２に書き込むデータによる書き込みデータを線２３上に発生する。 ＥＰ−Ａ−０ ４８５ ２３４号は光磁気ディスクに離散的なコンピュータ情 報及び連続的な（アナログ）情報の両者の記録及び再生を可能にさせる情報記録 及び再生装置を開示している。この装置はディスク上の予め記録された情報に基 づいたクロックを発生すると共に、第２のクロックを独立して発生している。コ イル・ドライバの位置決めを可能にするように、アドレス情報もコントローラに 供給される。この装置は、ディスク速度がまだ所定の線形速度に達するように増 加している間に、絶対アドレスで記録を開始可能にしている。スピンドル・モー タの回転はディスクに予め記録された情報から導き出された信号により制御され ている。 ディスク・ドライブ・システムのスピンドル・モータ（図示なし）は、±１％ の速度許容誤差による公称速度で動作する。速度におけるこの変動は、ディスク に書き込むデータの周波数、及びディスクから読み出されるデータの周波数に共 に影響する。スピンドル・モータの速度が＋１％増加すれば、ディスク書き込ま れるデータは、スピンドル・モータの公称速度で動作しているスピンドル・モー タにより書き込まれるデータよりも波長が短くなる。ディスクから同一のデータ がスピンドル・モータの公称速度で動作しているスピンドル・モータにより読み 出されるとすれば、結果的に再生されたデータの周波数は書き込みクロックの周 波数よりも１％高いものとなる。 第３図はディスク上に記録されたデータ記録のフォーマットを示す。データ・ レコードは一つのフォーマット領域からなり、このフォーマット領域は、サーボ ・プリアンブル・フィールドと、アドレス・マーク・フィールドと、グレー・コ ード・フィールドと、サーボ・データ・フィールドと、Ｉ．Ｄ．ＶＦＯフィール ドと、Ｉ．Ｄ．同期フィールドと、ディスクが最初にフォーマットされたときに 書き込まれるＩ．Ｄ．フィールドと、データＶＦＯフィールド、データ同期フィ ールド、データ・フィールド、及び書き込みチャネル１２によりレコードが書き 込まれるときに必ず書き込まれる誤り訂正コード（ＥＣＣ）フィールドを含むデ ータ領域とを含む。前記各フィールドにおけるデータのバイト数は、第３図に各 フィールドのすぐ下に記載されている。 第１図に戻ると、読み出し動作において、ディスクから読み出されたデータは 、線１４を介して読み出しチャネル１０に入力され、かつ読み出されたデータの うちの選択された部分は、バス１６を介するマイクロプロセッサ９からの制御信 号の制御に従い、線２０を介してディジタル・フェーズ・ロックド・ループ１１ に供給される。フェーズ・ロックド・ループ１１は、バス１７を介してマイクロ プロセッサ９からの制御信号に応答し、線２０を介して読み出しチャネル１０か ら受け取ったデータの周波数により決定される周波数に同期して、読み出しクロ ックを発生する。読み出しチャネル１０は、バス１６を介するマイクロプロセッ サ ９からの制御信号の制御に従い、線２１上の読み出しクロックを用いて線２０上 の読み出しデータから導き出した検出データを線１５に供給する。 第３図に戻ると、読み出し動作において、読み出しゲートがエネーブルされて 、フェーズ・ロックド・ループ１１が２つのＶＦＯフィールドにおけるＶＦＯデ ータの周波数により確立するように、Ｉ．Ｄ．ＶＦＯフィールド及びデータＶＦ Ｏフィールドからのデータをフェーズ・ロックド・ループ１１に供給できるよう にさせる。 異なる時点で２つのＶＦＯフィールドが書き込まれたので、フォーマットＶＦ Ｏフィールドから再生したＶＦＯデータの周波数は、書き込みＶＦＯフィールド から再生したＶＦＯデータの周波数と異なったものとなり得る。 書き込み動作用の読み出しゲートは、Ｉ．Ｄフィールド中に活性化されて、検 知されているレコードが書き込み動作又は読み出し動作においてアドレス指定さ れているレコードであるか否かを、読み出しチャネル１０が確認できるようにす るものが示されている。書き込み動作用の書き込みゲートはレコードのデータ領 域中にエネーブルされるものが示されており、このレコードのデータ領域には書 き込み動作においてディスク・ドライブ・システムが読み出しゲートを不活性化 から、かつ書き込みゲートを活性化から復帰させるための時間を与えるプライス ・フィールドが含まれている。 Ｉ．Ｄ．ＶＦＯフィールド及びデータＶＦＯフィールドにおけるデータのバイ ト数は、最悪の場合に読み出しデータと周波数及び位相の同期を確立するために 必要とする時間量により決定される。最悪の場合は、スピンドル・モータの速度 許容誤差の極限においてレコードのデータ領域にデータを書き込み、かつ読み出 す場合、即ち１％速いスピンドル・モータの速度によりデータを書き込み、かつ １％遅いスピンドル・モータ速度又はその逆により同一データを読み出す場合で ある。最悪の場合では、フェーズ・ロックド・ループ１１は書き込みクロックの 周波数より２％高い又は低い周波数を確立しなければならない。 発明の概要 要するに、本発明は、Ｉ．Ｄ．ＶＦＯフィールド、Ｉ．Ｄ．同期フィールド、 及び被書き込みレコード用のＩ．Ｄ．フィールドから読み出されるデータの周波 数を確立するフェーズ・ロックド・ループにより書き込みクロックを発生させる と共に、データ領域（データＶＦＯフィールド、データ同期フィールド、データ ・フィールド、及びＥＣＣフィールド・データ）の書き込みにおいて、被書き込 みレコードへの書き込みクロック用にその確立周波数を保持する装置及び方法に 関する。これは、被書き込みレコードのフォーマット領域におけるデータと同一 の周波数で前記レコードのデータ領域にデータを書き込む結果となる。 本発明の効果は、書き込み動作において、レコードの前記データ領域（データ ＶＦＯフィールド、データ同期フィールド、データ・フィールド及びＥＣＣフィ ールド）に書き込まれたデータが同一のレコードのフォーマット領域（Ｉ．Ｄ． ＶＦＯフィールド、Ｉ．Ｄ．同期フィールド、及びＩ．Ｄ．フィールド）から読 み出されたデータと同一の周波数となることである。 本発明の他の効果は、読み出し動作において読み出し中のデータの周波数及び 位相を確立するためにフェーズ・ロックド・ループに必要な時間が減少すること である。 本発明の効果は、読み出し及び書き込み動作の両方においてデータ・レコード から読み出されたデータにより周波数及び位相同期を確立するようにフェーズ・ ロックド・ループに関する速度が増加することである。 本発明の他の効果は、Ｉ．Ｄ．ＶＦＯフィールド及びデータＶＦＯフィールド 長を短くすることができるということである。 図面の簡単な説明 特定の実施例に関連して本発明を説明すると共に、図面を参照する。 第１図は従来技術のディスク・ドライブ・システムのブロック図である。 第２図は本発明を含むディスク・ドライブ・システムのブロック図である。 第３図はディスク上に記録されるレコードのフィールド、及び読み出し及び書 き込み動作においてマイクロプロセッサが発生する制御信号を示す図である。 第４図は本発明を実施したディジタル・フェーズ・ロックド・ループのロジッ ク図である。 発明の詳細な説明 第２図は本発明を含むディスク・ドライブ・システムを示し、これにはディス ク・ドライブ・システムの総合的な動作を制御するマイクロプロセッサ９、ディ スクから読み出されたデータを再生する読み出しチャネル１０、読み出しチャネ ル１０に読み出しクロックと書き込みチャネル１２に書き込みクロックを供給す るフェーズ・ロックド・ループ１１、及び補正を行うフェーズ・ロックド・ルー プ発生の中心周波数として作動するようにディジタル・フェーズ・ロックド・ル ープ１１に接続された基準発振器１３が含まれる。 書き込み動作において、フェーズ・ロックド・ループ１１は、バス１７を介す るマイクロプロセッサ９からの制御信号に応答して、被書き込みレコードのＩＤ ．ＶＦＯフィールドにより判断された周波数に同期する。フェーズ・ロックド・ ループは書き込み動作において確立した周波数に保持され、かつフェーズ・ロッ クド・ループのクロック出力は線２１を介して書き込みチャネル１２に書き込み クロックとして供給される。書き込みチャネル１２は、バス１８を介してマイク ロプロセッサ９からの制御信号に応答して、線２２上に被書き込みデータにより 線２３上に書き込みデータを発生する。 第４図は本発明を含むディジタル・フェーズ・ロックド・ループ３０用のロジ ックを示す。フェーズ・ロックド・ループ３０は、バス１７を介するマイクロプ ロセッサ９からの制御信号、線２０を介する読み出しチャネル１０からの読み出 しデータ、線１９を介する基準発振器１３からの出力信号を受け取り、また異な る時点で読み出しクロックを線２１を介して読み出しチャネル１０に読み出しク ロックを供給し、かつ線２１を介して書き込みクロック１２に書き込みクロック を供給する。 基準発振器１３の出力の周波数Ｆ₀は、中心周波数Ｆ_nの１／４であり、中心周 波数Ｆ_nはスピンドル・モータがスピンドル・モータの公称速度で動作している ときにデータを書き込む周波数である。複数の基準発振器を用いて、各発振器が ディスク表面の異なるバンドのトラックに対する中心周波数を定めるようにして もよい。基準発振器は、被書き込みレコードのアドレスが現在選択されているバ ンドのトラックに既に存在していないのであれば、シーク動作において被書き込 みデータ・レコードのアドレスを含むバンドのトラック用に選択される。理解を 容易にするために、本発明の説明においては一つの基準発振器のみを用いる。 ディスク・ドライブ・システムのスピンドル・モータ速度は、スピンドル・モ ータの特定公称速度とスピンドル・モータの実際の速度との間の差を検出するた めに監視される。マイクロプロセッサ９は、スピンドル・モータをスピンドル・ モータの公称速度に戻すためにスピンドル・モータ・コントローラ（図示なし） が用いる速度補正値を発生させる。マイクロプロセッサ９は、更に、フェーズ・ ロックド・ループ３０が用いるディジタル補正値も発生し、フェーズ・ロックド ・ループ３０がスピンドル・モータ速度における変動を補正するようにフェーズ ・ロックド・ループ３０の書き込みクロック周波数を変化させるものとなる。例 えば、スピンドル・モータ速度がスピンドル・モータの公称速度より１％低かっ たのであれば、ディスク上に書き込まれるデータの波長は１％長くなり、かつ書 き込みデータの周波数は、書き込みクロックの周波数より１％低くなる。マイク ロプロセッサ９は、ディスク上に書き込まれるデータの波長を１％だけ短くする ように、フェーズ・ロックド・ループのクロック周波数を中心周波数Ｆ_nから１ ％だけ増加させる補正値を発生させる。これは、スピンドル・モータの公称速度 で動作しているスピンドル・モータにより書き込まれたデータと同一の波長でデ ータが書き込まれるという実質的な効果がある。線１８−３上の補正値ＶＥＬは 周期的に更新されてレジスタ３９に記憶される。 基準発振器１３は電圧制御発振器４０より安定である。従って、マイクロプロ セッサ９は、アイドル・レコード時間において、即ち、電圧制御発振器４０が基 準発振器１３により中心周波数Ｆ_nに保持されるように、レコードをディスク・ ドライブ・システムから読み出さない、又はこれに書き込まないときは必ず、バ ス１８の線１８−４上のＯＳＣ信号をハイにする。同時に、マイクロプロセッサ ９はレジスタ３９に０の補正値ＶＥＬを記憶して、電圧制御発振器４０が基準発 振器１３によってのみ制御されて、中心周波数Ｆ_nの周波数及び位相を確立する ようにさせる。 線１９上のＯＳＣ信号がハイにされると、基準発振器１３の正弦波出力は、ゲ ート３１を通り、線５０を介してアナログ・ディジタル変換器（Ａ／Ｄ）３３に 転送される。電圧制御発振器４０からの矩形波の読み出し又は書き込みクロック は、ディジタル変換器３３に供給される。アナログ・ディジタル変換器３３は、 電圧制御発振器４０から線２１を介する矩形波クロックの各立ち上り端を検出す ることにより線１９を介する基準発振器１３からの正弦波信号をサンプリングす る。各正弦波は４回サンプリングされ、正弦波の正方向期間における２回は２つ の正ディジタル・サンプルを発生し、また正弦波の負方向期間における２回は２ つの負ディジタル・サンプルを発生する。アナログ・ディジタル変換器３３が発 生するディジタル・サンプルは、バス５４を介してＶＦＯディジタル位相検出器 ３５に逐次転送される。 ＶＦＯディジタル位相検出器３５は、正負のディジタル・サンプルの各対にお ける２つのディジタル・サンプルが同一値を有するように、正負のディジタル・ サンプルの各対から電圧制御発振器４０のクロック周波数を変化させるためのデ ィジタル制御信号を導き出す。このディジタル補正信号はバス５５を介してゲー ト３７に転送される。 線１８−４上のＳＥＬ ＯＳＣ信号がハイにされると、又は線１８−１上のＳ ＥＬ ＶＦＯ信号がハイにされると、線５７上のＯＲ３４の出力がハイにされて ゲート３７を条件付ける。ゲート３７が条件付けられると、ディジタル補正信号 がゲート３７を通り、バス５８を介して加算器４３の入力に転送される。 レジスタ４１は積算した補正値を記憶するアキュムレータ・レジスタである。 ディジタル補正信号が加算器４３に入力されると、加算器４３は、バス６３に現 れるレジスタ４１の内容を現在のディジタル補正信号と加算して、これをバス５ ９を介してレジスタ４１に転送して記憶させると共に、加算器に転送する。レジ スタ４１はバス５８に現れる全ての前のディジタル補正信号の代数和を記憶して いる。 加算器４４はバス５９上の積算補正信号をバス６１に現れるレジスタ３９の内 容に加算して総計補正信号を形成する。この総計補正信号はバス６２を介してデ ィジタル・アナログ変換器（Ｄ／Ａ）４５に転送される。この時点では、レジス タ３９の内容が０であり、従って総計補正信号は加算器４３からの積算補正値信 号に等しい。ディジタル・アナログ変換器４５はディジタル総計補正信号をアナ ログ補正信号に変換する。このアナログ補正信号は線６４を介して電圧制御発振 器４０に転送されて電圧制御発振器４０の周波数を制御している。 フェーズ・ロックド・ループは、電圧制御発振器４０の周波数が所望の周波数 Ｆ_nに保持されるように、完結されている。これが発生すると、ＶＦＯディジタ ル位相検出器３５からの逐次的な誤り補正信号は０になる。レジスタ４１は電圧 制御発振器４０の周波数を周波数Ｆ_nに保持するために必要な積算補正値を有す ることになり、かつバス５９上の総計補正信号はレジスタ４１に記憶された積算 補正値に等しい定数値を有することになる。 マイクロプロセッサ９は、線１８−４上のＳＥＬ ＯＣＳ信号をローにし、現 在のディジタル速度補正値ＶＥＬをバス１８−３を介してレジスタ３９に供給す る。加算器４４は、ここでバス５９上の積算補正信号をバス６１上に現れる速度 補正信号に加算することにより、バス６２上に総計ディジタル補正信号を発生す る。バス６２上の総計補正信号は、ディスク上に書き込まれるデータが周波数Ｆ_n で書き込まれるような周波数で電圧制御発振器４０が動作するために必要な補 正を含んでいる。 しかし、電圧制御発振器４０の出力周波数における変動、及び速度補正データ の周期的な更新中にスピンドル・モータ速度における変動のために、書き込み動 作におけるデータは、周波数が周波数Ｆ_nから変動し、かつ読み出し又は書き込 み動作において読み出されたデータは、周波数Ｆ_nから変動した周波数を有する ことになる。 フォーマット領域におけるデータと与えられたレコードのデータ領域における データとの間で可能周波数差を更に減少させるために、書き込み動作においてフ ォーマット・フィールドから読み出されたデータは、書き込み動作においてレジ スタ４１を更新するために用いられ、その結果の電圧制御発振器４０の出力周波 数は、ディスク上に書き込まれたデータを、書き込まれているレコードによりデ ィスクから読み出されるデータと同一の波長を有するようにさせる。 第３図及び第４図を参照すると、マイクロプロセッサ９は、ＳＥＬ ＶＦＯ信 号を発生し、Ｉ．Ｄ．ＶＦＯフィールドにおけるＶＦＯデータによりＶＦＯディ ジタル位相検出器３５が発生した逐次的な誤り訂正信号をバス５８へゲートさせ てフェーズ・ロックド・ループにより処理させる。マイクロプロセッサ９は、Ｓ ＥＬ ＤＡＴＡを発生し、Ｉ．Ｄ．同期フィールド、及びＩ．Ｄ．フィールドに おけるＶＦＯデータによりＶディジタル位相検出器３６が発生した逐次的な誤り 訂正信号をバス５８へゲートさせてフェーズ・ロックド・ループにより処理させ る。ＶＦＯフィールドにレコードされたデータは、Ｆ_n／４の周波数での正弦波 であり、一方サーボ・フィールドを除く他の全てのフォーマット領域フィールド におけるデータは、Ｆ_nの周波数によるダイビットである。周波数Ｆ_nは、１より 多い基準発振器１３を用いる各バンドのトラックについての中心周波数に等しい 。 レコードに対する書き込み動作において、データはゲート３２を介してアナロ グ・ディジタル変換器３３に転送され、また逐次的なディジタル・サンプルはＶ ＦＯディジタル位相検出器３５及びデータ・ディジタル位相検出器３６に転送さ れる。マイクロプロセッサ９は適当な時点で線１８−１上のＳＥＬ ＶＦＯ信号 をハイにすることにより、フォーマットＩ．Ｄ．ＶＦＯフィールドにおける正弦 波データから導き出した逐次的な誤り訂正信号をゲート３７を介してバス５８に 転送して、レジスタ４１内の積算補正値を、データ領域に書き込むデータがＩ． Ｄ．フィールドから読み出したＶＦＯデータと同一の波長を有するものとなるよ うにする値に更新させる。 次いで、ＳＥＬ ＶＦＯ信号はローにされ、かつＳＥＬ ＤＡＴＡ信号はハイ にされる。その結果、データ・ディジタル位相検出器３６がＩ．Ｄ．同期フィー ルド及びＩ．Ｄ．フィールドにおけるダイビット・データから発生した逐次的な 誤り訂正信号をゲート３８を介してバス５８に転送してフェーズ・ロックド・ル ープにより処理させることになる。この時点では、フェーズ・ロックド・ループ が２つのＩ．Ｄ．フィールドにおけるデータの周波数をトラッキングしている。 当該技術分野には種々のデータ・ディジタル位相検出器が存在しており、ここで 用いているデータ・ディジタル位相検出器は、本発明の譲受人に譲渡され、１９ ９４年１２月９日出願、第０８／３５３，５５３号、ディジタル・データ位相検 出器において開示されたデータ・ディジタル位相検出器である。 従って、Ｉ．Ｄ．ＶＦＯフィールドを用いて被書き込みデータ・レコードから 読み出されたデータの周波数を確立し、次いで、Ｉ．Ｄ．同期フィールド及びＩ ．Ｄ．フィールドを用いて被書き込みレコード用に読み出されたデータの周波数 を トラッキングすることになる。この手順は、書き込みチャネル１２により被書き 込みレコードのデータ領域にデータを書き込む前に、積算誤り信号用の最新のデ ータ値をレジスタ４１に記憶可能にさせる。 次に、ＳＥＬ ＤＡＴＡ信号がローにされ、これがＩ．Ｄ．フィールドを完全 に読み込んだ後にレジスタ３９の内容を凍結させ、従ってバス５９上の積算補正 信号用の最終値をバス６１上に現れる速度補正信号に加算させることになる。そ の結果、書き込みゲートがハイとなっている期間に一定の総計補正信号がバス６ ２上に現れ、電圧制御発振器４０が書き込み動作の全般においてフォーマット領 域から読み出されたデータの周波数に保持される。 同一の手順はフォーマット領域に対する読み出し動作においても用いられる。 データ領域を読み出すときは、データＶＦＯフィールドにおける正弦波データを 用いてデータ領域におけるデータの周波数を確立する。ＶＦＯデータの周波数は フォーマット領域におけるデータの周波数に接近している必要があり、これによ ってフェーズ・ロックド・ループは周波数及び位相の同期を共に速やかに確立す る必要がある。ＶＦＯデータがフォーマット・データの周波数と同一周波数であ っても、２信号の位相は依然として異なっており、従ってデータ周波数の位相同 期を確立する必要が未だあることに注意すべきである。 書き込みデータの周波数が確立した後は、データがデータ領域から読み出され ている間に、データ位相検出器３６を使用することにより書き込みデータ周波数 がトラッキングされる。 ディジタル・フェーズ・ロックド・ループを用いて本発明を説明したが、本発 明をアナログ・フェーズ・ロックド・ループに実施することは、十分当該技術分 野に習熟する者の能力の範囲内である。更に、説明した実施例を参照して本発明 を詳細に示し、かつ説明したが、本発明の精神及び範囲を逸脱することなく、形 式及び詳細において変更することは、当該技術分野に習熟する者により理解でき ることである。以上の全般的な概念及び特定の実施例が示されたことにより、求 める保護の範囲は以下により定義される。 請求の範囲 １．ディスク・ドライブ・システムにおける回転ディスク上に記憶されたレコ ードにおけるフォーマット・データに基づく周波数及び位相を有する調整クロッ ク信号を発生する装置であって、前記回転ディスク上に記憶された前記レコード におけるフォーマット・データを読み出す読み出しチャネル（１０）と、前記フ ォーマット・データに応答して第１のクロック信号を発生するフェーズ・ロック ド・ループ（１１）とを備えた前記装置において、 マイクロプロセッサ（９）が前記回転ディスクの回転速度における変動に関連 した補正値を発生し、前記フェーズ・ロックド・ループ（１１）が前記補正値に 応答して前記第１のクロック信号を変化させて、前記ディスクの回転速度におけ る変動に対して補正された第２のクロック信号を発生させることを特徴とする装 置。 ２．前記第２のクロック信号により制御された周波数及び位相により前記回転 ディスク上に記録された前記レコードにデータを書き込み手段を更に備えた請求 項１記載の装置。 ３．前記フェーズ・ロックド・ループを制御する手段は、前記書き込み手段が 前記レコードにデータを書き込んでいるときに、前記第２のクロック信号の周波 数及び位相を一定に保持する保持回路を更に備えている請求項２記載の装置。 ４．前記読み出しチャネル及び前記フェーズ・ロックド・ループ（１１）に接 続されたゲート手段を更に備え、前記ゲート手段は、前記マイクロプロセッサ（ ９）により発生された制御信号に応答して、前記フェーズ・ロックド・ループ（ １１）に前記フォーマット・データにおける複数のフォーマット・フィールドの うちの少なくとも一つのフォーマット・フィールドを選択的に供給する請求項１ 、２又は３記載の装置。 ５． 前記フェーズ・ロックド・ループ（３０）における電圧制御発振器（４ ０）に印加された制御電圧を一定に保持する保持手段を更に備えている請求項１ ないし４のいずれかに記載の装置。 ６．前記フェーズ・ロックド・ループ（３０）は、前記電圧制御発振器（４０ ） の周波数及び位相を制御するために用いられるディジタル補正値を発生するディ ジタル・フェーズ・ロックド・ループ（３０）であり、 前記保持手段は、前記レコードへのデータの書き込み中に前記ディジタル補正 値が変更されるのを阻止する中断手段を備えている請求項５記載の装置。 ７．ディスク・ドライブ・システムにおける回転ディスクに記憶されたレコー ドのデータ部へ書き込み動作中にデータを書き込む方法であって、前記レコード はフォーマット部及びデータ部を有し、かつ前記回転ディスクはその実回転速度 がその前後で変動する公称速度を有する前記方法において、 前記レコードのフォーマット部からフォーマット・データを読み出し、 前記レコードのフォーマット部から読み出したフォーマット・データの関数と して、前記レコードのフォーマット部から読み出したフォーマット・データの周 波数及び位相に等しい周波数及び位相を有する書き込みクロック信号を発生し、 前記回転ディスクの前記実回転速度を監視し、 前記回転ディスクの実回転速度の関数として、前記発生した書き込みクロック 信号を補正し、補正された書き込みクロック信号を発生させ、 書き込まれたデータが前記回転ディスクの公称速度で前記フォーマット部から 読み出されたときに、前記フォーマット・データの周波数及び位相に等しい周波 数及び位相を有するように、前記補正された書き込みクロックを用いて前記デー タ部へのデータの書き込みを制御する、 前記方法。

Claims (1)

1. 【特許請求の範囲】 １．データがレコード形式により記憶されるディスク・ドライブ・システムに おける装置において、前記レコードはＩ．Ｄ．ＶＦＯフィールド及びデータ部を 含む複数のフィールドからなるフォーマット部を有し、 被書き込みレコードの前記フォーマット部からフォーマット・データを読み出 す読み出しチャネルと、 被書き込みレコードの前記データ部に書き込みをする書き込みチャネルと、 前記読み出しチャネルに読み出しクロックを供給し、かつ前記書き込みチャネ ルに書き込みクロックを供給するフェーズ・ロックド・ループと、 前記読み出しチャネル、前記書き込みチャネル及び前記フェーズ・ロックド・ ループを制御するための制御信号を発生するマイクロプロセッサと、 前記被書き込みレコード用の前記フォーマット・データを前記フェーズ・ロッ クド・ループに供給する第１の手段であって、前記フェーズ・ロックド・ループ が前記被書き込み前記レコードの前記フォーマット部から読み出されるデータと して、前記周波数及び位相を有する前記書き込みクロックを供給する前記第１の 手段と、 前記被書き込みレコードの前記データ部の書き込みにおいて前記フェーズ・ロ ックド・ループにより供給される前記書き込みクロックの前記周波数及び位相を 一定に保持する第２の手段であって、前記被書き込みレコードの前記フォーマッ ト部におけるデータと同一の周波数及び位相で前記データ部に前記データを書き 込む前記第２の手段と を含む装置。 ２．前記第１の手段は、 前記読み出しチャネルに接続され、前記フェーズ・ロックド・ループが前記Ｉ ．Ｄ．ＶＦＯフィールドに含まれる前記データの前記周波数及び位相を確立する ように、前記読み出しチャネルにより読み出された前記各レコードの前記フォー マット部の前記Ｉ．Ｄ．ＶＦＯフィールドにおけるデータを前記フェーズ・ロッ クド・ループに送信するゲート手段 を備えた請求項１記載の装置。 ３．前記第２の手段は、更に、 前記フェーズ・ロックド・ループが前記被書き込みレコードの前記フォーマッ ト部から読み出された前記データの前記周波数及び位相を確立したときに、前記 フェーズ・ロックド・ループにおける電圧制御発振器に印加される制御電圧を一 定に保持する保持手段 を含む請求項１記載の装置。 ４．前記フェーズ・ロックド・ループは、前記電圧制御発振器の前記周波数及 び位相を制御するために用いるディジタル補正値を発生するディジタル・フェー ズ・ロックド・ループであり、かつ 前記保持手段は、 前記被書き込みレコードの前記データ部に前記データを書き込み中に前記ディ ジタル補正値が変更されるのを阻止する中断手段 を備えた請求項３記載の装置。 ５．レコードの形式によりデータを記憶するディスク・ドライブ・システムに おけるレコードにデータを書き込む方法であって、前記レコードはＩ．Ｄ．ＶＦ Ｏフィールド及びデータ部を含む複数のフィールドを備えたフォーマット部を有 し、 前記ディスク・ドライブ・システムは、読み出しチャネル、書き込みチャネル 、前記読み出しチャネルに読み出しクロックを供給し、かつ前記書き込みチャネ ルに書き込みクロックを供給するフェーズ・ロックド・ループと、 前記ディスク・ドライブ・システムの動作を制御するための制御信号を発生す るマイクロプロセッサと を備え、 （ａ）前記読み出しチャネルにより被書き込みレコードの前記フォーマット部 からフォーマット・データを読み出すステップと、 （ｂ）前記フェーズ・ロックド・ループに前記読み出しフォーマット・データ を供給するステップと、 （ｃ）前記読み出しフォーマット・データと同一の周波数及び位相を有する前 記フェーズ・ロックド・ループにより書き込みクロックを発生するステップと、 （ｄ）前記被書き込みレコードの前記データ部にデータを書き込み中は書き込 まれ、読み出される前記データの前記フォーマット部から読み出された前記デー タの前記周波数及び位相で、前記書き込みクロックの周波数及び位相を一定に保 持するステップと、 （ｅ）前記書き込みクロックに応答して、前記書き込みチャネルにより前記被 書き込みレコードの前記データ部に前記データを書き込むステップであって、前 記データが前記被書き込みレコードのフォーマット部における前記フォーマット ・データと同一の周波数及び位相で書き込まれるステップとを備えた方法。