JPH10511483A

JPH10511483A - Ｒａｍに記憶されたデータの更新によるｌｃｄ制御

Info

Publication number: JPH10511483A
Application number: JP10504214A
Authority: JP
Inventors: ドレイク，ロドニー; エリソン，スコット
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 1996-06-28
Filing date: 1997-06-27
Publication date: 1998-11-04
Anticipated expiration: 2017-06-27
Also published as: DE69734814T2; EP0852786A4; EP0852786B1; JP3126038B2; WO1998000824A1; EP0852786A1; KR19990044223A; TW394918B; US6031510A; DE69734814D1; KR100304444B1

Abstract

(57)【要約】液晶ディスプレー(ＬＣＤ)(30)の１つ以上の英数字のセグメントの活性化をコードするデータを記憶したランダムアクセスメモリ(ＲＡＭ,137)の更新を制御して、ＬＣＤ(30)の透明導電性プレート両端における直流電流(ＤＣ)電圧値をほぼゼロに維持するための方法および装置が、内部ＬＣＤ(137)制御能力を有するマイクロコントローラ内に具備されて、実行される。ＬＣＤ(30)の活性化にはタイプＢ波形が用いられ、この波形は、データが複数のフレームに渡って伝送されるタイプのもので、第２フレームのデータは第１フレームのデータの逆であり、波形のそれぞれの２フレーム部分における平均ＤＣ電圧値がほぼ０Ｖに維持されるようになっている。

Description

【発明の詳細な説明】ＲＡＭに記憶されたデータの更新によるＬＣＤ制御関連出願の相互参照本出願は、同一日に出願されて本出願人に譲渡された同時継続出願である「液晶ディスプレー用内部クロックを備えるマイクロコントローラ」（合衆国特許出願第08/671,933号）、「ＬＣＤディスプレー用デュアルポートＲＡＭおよびスレーブポート共有を備えるマイクロコントローラ」（合衆国特許出願第08/671,962 号）、「液晶ディスプレーチャージポンプを備えるマイクロコントローラ」（合衆国特許出願第08/671,575号）および「液晶ディスプレー制御用に適合されたマイクロコントローラチップのテスト方法」（合衆国特許出願第08/671,011号）に関連するものであり、それらの開示は参考として本明細書の一部を成す。発明の背景本発明は一般に、特に外部システムまたはサブシステムに対する制御機能を提供するように適合されたマイクロプロセッサ、つまり一般にマイクロコントローラと呼ばれるものに関するもので、更に特定するならば、ディスプレイそれ自体以外には周辺デバイスを必要とすることなく液晶ディスプレイ(ＬＣＤ)の駆動機能を提供することの可能なマイクロコントローラに関するものである。ＬＣＤは一般に、間に液晶材料がはさまれた一対のガラスプレートを備え、液晶は、プレート上の透明な導電性材料間に配された電場に従って結晶様構造の方向を変えるという特性を有し、それによって光が液晶を通過する時に個々のピクセルが選択的に暗くなり、暗くなったピクセルが可視化される。典型的なＬＣＤ、例えば従来技術のパネル10を図示した図１に示したＬＣＤは、一般的に構成された複数の英数字の表示可能部12(potential)を使用する。文字はそれぞれ、通常図に示すように７本の独立した線状ピクセル15を複数集めて構成される「８の字」型のブロック文字の形状を有するが、特定の英数字で、より大きな曲率またはより細部の表示が望まれる場合にはそれ以上の数のピクセルを使用することができる。７つのピクセルより成る文字では、17、18および19のような３つの水平ピクセルが縦方向に等間隔に配列され、２つの垂直ピクセル21、22（および23、24）が、水平ピクセルの列の両端に、水平ピクセル間の各間隙を埋めるように配置される。ピクセルは一般に、プリント回路状の導電体（図1には示さず）のデジタルコード化されたアレイに印加される波形によって駆動されるもので、ＬＣＤの上面にある導体はそれぞれ「セグメント」に接続され、底面の導体は「コモン」に接続される。従って、特定のデジタルコード（例えば２進数ベースのもの）が各種導体への電力の形で印加されると、特定の英数字がＬＣＤ上に表示されるが、この場合、当然プレートを透過する光を放射する光源が存在するものと仮定する。「セグメント」は、通常半導体回路チップ（図１には示さず）上に周辺デバイスの一部として供給されるドライバによって電力を与えられる。「コモン」もまた、半導体回路チップによって、各ピクセル両端のＲＭＳ電圧が閾値より上（ピクセルが暗い）または閾値よりも下（ピクセルが透明）のいずれかとなるように駆動される。任意の所定ＬＣＤについて、「コモン」の数に「セグメント」の数をかけた積はディスプレイ内のピクセルの数に等しい。ＬＣＤは、ほんの少し例を挙げるならばホームセキュリティーシステム、工業的な制御サーモスタット、家庭用サーモスタット、血圧計、血糖測定器、ＡＣ電力計、がん具、音声レコーダ、電子レンジ、および一酸化炭素検出装置を含む広範囲な用途に利用されている。そのような用途におけるＬＣＤの利用、さらにＬＣＤの用途を構成するシステムを制御するために１つ以上のマイクロコントローラが使用されるような用途におけるＬＣＤの利用は本来、かなり一般的なものである。しかしながらこれまで、ディスプレイ（大量のピクセルを含むことがある）はそれ自体の電源および制御デバイスによって動作および制御される一方、ディスプレイを使用するシステムはマイクロコントローラによって独自に制御されてきた。独立した制御デバイスが必要であることは、コスト、複雑さ、およびシステムの制御部全体の寸法に悪影響を与える。エンクロージャ（閉鎖空間）の暖房、換気および空調(ＨＶＡＣ)システムを制御することによってこのエンクロージャ内の空気の温度を調節するために使用される比較的簡単なサーモスタットの例を参照することにより、問題の性質がより明らかに理解されよう。サーミスタは、エンクロージャ内の温度を示すアナログ入力を提供する。ＬＣＤディスプレイは、この温度を目に見える形で表示し、さらに、ユーザによって適切に選択されキーパッドを用いて指定された設定ポイントまたは設定温度を表示する。キーパッドインターフェースによって割り込みが発生し、それによってユーザは、マイクロコントローラがディスプレイを変更するために使用する基準として、キーパッド情報を打ち込むことが可能になる。これは例えば、マイクロコントローラがシステム内のヒートポンプをオンにするよう選択されたサーモスタッド出力電圧のような別の出力をメモリーに書き込むために使用する。制御機能の全て、あるいは少なくともそのうちの大部分を１つの製品、つまりマイクロコントローラチップ自体に統合するのが望ましい。しかしながらそのような目標は決して単純なものではない。ＬＣＤディスプレイはマイクロコントローラよりもはるかに低速で動作する。さらに、マイクロコントローラ制御機能のタイミングは、ＬＣＤ制御機能のタイミングと異なる。電力を節約するためにマイクロコントローラを「スリープ」モードまたはスリープ状態にすることが可能である一方、ＬＣＤディスプレイは機能し続けなければならないことに関連して、もう一つの問題が生じる。マイクロコントローラによって制御されるシステムと併せて用いられるＬＣＤディスプレイを制御するための今日のシステムは、特に、マイクロコントローラがスリープモードにある時など、ディスプレイのタイミングおよび更新を制御するクロックパルスがマイクロコントローラ自体によって供給されない時に、そのようなパルスのソースを必要とする。マイクロコントローラデバイスパッケージは通常、外部からの入力のために使用可能なピンを有するが、デバイスのユーザは、そのピンをその他の必須な目的のために確保したいという理由から、そのような使用を望まない場合がある。ＬＣＤを動作状態に保つには、タイミングモジュールがＬＣＤディスプレイを駆動する論理セクションにクロック信号を供給しなければならない。典型的な今日の用途では、現在入手可能なマイクロコントローラはスリープ状態の時には全くクロック機能を提供することができない。デバイスユーザの用途において、ＬＣＤディスプレイが動作状態に保たれなければならないまたは保たれることが必要な場合、ユーザは、マイクロコントローラの外部ピンに外部クロックを印加することによってＬＣＤ制御に用いることができる外部クロック信号を発生させる独立したデバイスを使用しなければならなくなる。これは、選択されたピン（その内使用可能なのは限られた数、一般的なデバイスでは１本だけあるいは２本）がその他の目的については使用不可能になることを意味し、さらに緊急事態においてはその他の目的がはるかに重要な場合がある。以下詳細に説明するように、ＬＣＤディスプレイを駆動するために２種類の波形がさまざまに利用される。タイプＡの波形は、全てのデータが１つのフレーム内に収容されて、そのフレームについてＤＣ値をゼロにするために相補的な状態（例えば高電圧および低電圧）に組み立てられる「コモン」および「セグメント」波形を発生させる。ディスプレイのガラスプレート両端の電圧波形が平均ＤＣ値ゼロに維持されることが必須である。なぜなら、長い時間に渡ってガラスにゼロでないＤＣ電圧が印加されるとガラスがブレークダウンを起こす可能性があるからである。タイプＢの波形は、全てのデータが２つのフレーム内にあって、実際のデータが第１フレーム内に組み立てられて、同じデータが逆の状態で第２フレーム内に組み立てられており、タイプＢ波形について２つの完全なデータフレームに渡って平均のＤＣ値ゼロが維持される「コモン」および「セグメント」波形を発生させる。一般に、タイプＡ波形は単純なＬＣＤディスプレイに使用され、タイプＢ波形はより複雑なＬＣＤおよびＭＵＸ速度の早いディスプレイに使用されるが、後者の理由は、タイプＢについての弁別比(discrimination ratio)がより高いことにより視角が拡大されるからである。ＬＣＤピクセルをオンにするには、いずれかの波形のＲＭＳ電圧がガラス（より正確に言うならば、対向する導電性ピクセルを構成する容量性要素）の閾値電圧を越えなければならず、更にピクセルをオフにするには、ＲＭＳ電圧値が閾値電圧よりも低くなければならない。ディスプレイ内のコントラストは、ＲＭＳ電圧がガラスの閾値電圧よりも高い値で上昇するに伴って、限られた範囲で増加する。マイクロコントローラから効率的にＬＣＤを駆動するために波形電圧を発生させる際の方法について、深刻な問題が発生する。タイプＡの波形は、ランダムアクセスメモリ(ＲＡＭ)から読み取られるデータをＤＣ値ゼロの単一のフレームで供給することから、ＲＡＭはいつでも読み取りおよび書き込みすることができる。これに対して、タイプＢの波形では２つのフレームが必要となることから、その間ゼロＤＣ値を達成するには、その期間中、つまりその波形の２フレームまたは２サイクルに渡ってＲＡＭ内にデータを保持することが必要である。例えば第２フレームが完了する前にＲＡＭ内のデータが変化すると、第２フレームに第１フレームのデータの逆が含まれないことになり、結果としてＤＣ値がゼロにならない。ＬＣＤ制御のためのフレーム速度は相対的に非常に低速で60から100Ｈzの範囲にあり、一方マイクロコントローラは、通常１メガヘルツ(ＭＨＺ)以上の速度で動作する。高速マイクロコントローラでは、単にデータが非常に速く変化するという理由によって、タイプＢ波形においてＤＣ値ゼロを維持することが困難になる。従ってＬＣＤガラス自体の信頼性および物理的不安定性が、マイクロコントローラに統合された制御機能からＬＣＤディスプレイを動作させる際に問題を示す。更にもう一つの大きな問題は、統合されたＬＣＤ機能マイクロコントローラをテストする際の方法にある。非常に低速のＬＣＤディスプレイは、試験時間またはコストの浪費とはならないマイクロコントローラの動作速度に適した方法でマイクロコントローラをテストできる方法を考案する上で、深刻な問題を提示する。さらに、ＬＣＤに適応させるべきアナログ電圧および機能は、デジタルテスター上で、あるいはデジタルシミュレーションを用いてマイクロコントローラのテストを行うという要望と対立する。それ以外の一連の問題は、マイクロコントローラを作製する半導体基板がＮ- 型よりもむしろＰ-型である時に発生する。Ｐ-型基板の導電性はプラスの電圧で動作することを必要とし、ＬＣＤディスプレイの各種機能およびその制御を行って可能化するためにプラスの電圧を発生させなければならない。本発明の主たる目的は、ＬＣＤ制御機能とマイクロコントローラのシステム制御機能とを効果的且つ経済的に統合したマイクロコントローラデバイスを提供することにある。さらに特定するならば、本発明の目的は、アナログ電圧（またはその他の波形）の入力および出力を受けてこれを伝送するためのアナログインターフェースと、ＬＣＤディスプレイを更新するためのＬＣＤインターフェースと、制御動作を行うためのマイクロコントローラ命令およびシーケンサとを、１つのパート、つまり１つの製品に統合することにある。関連する目的は、マイクロコントローラによって制御されるシステムのＬＣＤを制御する能力を、少なくとも部分的にマイクロコントローラチップそのものに組み込むことにある。本発明のもう一つの重要な目的は、ＲＡＭを更新する試みが中断されるか否かがユーザが通告されるようマイクロコントローラによって駆動されるＬＣＤを提供することにある。発明の概要簡単に言うならば、本発明の好ましい実施例および方法では、マイクロコントローラは、ディスプレーを駆動するためにタイプＢの波形を用いた場合にＬＣＤの完全性に悪影響を及ぼすことのないあらかじめ決定された期間のみＲＡＭへの書き込みを許可される。より詳細には、ＲＡＭは、波形の２つのフレームが経過してから３つ目のフレームが始まるまでの間のみ、更新を許される。更新が許可されてから新たにＲＡＭの更新が行われるまでには、さらに２つのフレームが経過しなければならない。許可されない時間にＲＡＭに書き込みを行おうとすると、ＲＡＭを更新しようとする試みが許可されない時間に行われたことをユーザに知らせるために、エラービットがセットされる。これにより、少なくともある程度の時間に渡ってＤＣゼロ値を越える電圧がガラスの両端に印加されないことが保証され、ガラスのブレークダウンおよびその結果生じるＬＣＤ損失を避けることができる。ユーザは、このフラッグ（エラービット）に対して特別な操作を行う必要はなく、フラッグビットが送信されずにＲＡＭへの書き込みが行われた場合、書き込みは受け入れられたことになる。しかしながらフラッグビットがセットされた場合、書き込みを調べて全てのデータがメモリに入力されたことを確認するか、そうでない場合には書き込みを訂正する必要がある。データがこのシステム内で取り扱われる周波数および書き込まれるバイト数のために、データ全体を単一の窓内に書き込むことができ、そのためこの方法は有効な問題解決方法となる。図面の簡単な説明以下、添付した図面と併せて現在好ましいとされる実施例および使用方法（現在考えられる最良の本発明実施方法を構成する）に関する詳細な説明を考慮することにより、本発明のさらなる目的、対象、および利点が明らかになろう。図1は、従来技術によるＬＣＤディスプレイの単純化された概念的機能図であって、先に述べたディスプレイの各種部分を説明する上で有用であり、図2は、ＬＣＤディスプレイと供に使用されるシステムのマイクロコントローラと供にチップ上に作製されたＬＣＤモジュールのブロック図であり、図3Ａおよび3Ｂは、タイプＡおよびタイプＢのＬＣＤドライバ波形の例であり、図4Ａおよび4Ｂは、マイクロコントローラチップに組み込まれた図２のＬＣＤモジュールを備えるマイクロコントローラの単純化ブロック図であり、図5Ａおよび5Ｂは、それぞれ、ＬＣＤディスプレイに必要な数種類の電圧レベルを、電源（電池）Ｖ_DDによって決定される固定されたベース電圧の倍数として供給するために必要とされる、切替式コンデンサ構造を用いたチャージポンプの好ましい実施例、および抵抗ラダー構造を用いた代替例を示す概念図であり、図6は、図5Ａの切替式コンデンサのチャージポンプにおいて発生するエネルギー損失を補償するためのフィードバックおよびコンデンサ過充電回路を示す概念図であり、図7は、マイクロコントローラがスリープ状態にある期間中ＬＣＤディスプレイ用の内部クロックを提供するための発振器について、内部ＲＣ発振器からマイクロコントローラと供にチップ上に作られたＬＣＤモジュールへの接続を示す単純化ブロック図であり、図8は、図7の回路用の内部ＲＣ発振器の例を示した概念図であり、図9および図10Ａ、10Ｂはそれぞれ、多重マスターによるスレーブ共有を備える単純化デュアルポートＲＡＭを可能にする技術において用いられる回路構造を示すブロック図および概念図であり、図11は、ＬＣＤディスプレイを駆動するために、タイプＢの波形を用いてＲＡＭを制御して更新するために使用される回路のブロック図であり、図12は、比較的低速のＬＣＤとＬＣＤ制御モジュールとを高速でテストするための好ましい方法を具体的に示す簡略化ブロック図である。好ましい実施例および方法に関する詳細な説明図2を参照すると、半導体（一般的にはシリコン）チップ（図示せず）内にＬＣＤモジュール30が組み込まれており、この半導体チップ内には、一般的な相補型金属酸化膜シリコン(ＣＭＯＳ)、ポリシリコンゲートプロセス技術を用いてマイクロコントローラ（これについては以下詳細に説明する）が作製されている。本発明の好ましい実施例では、マイクロコントローラ、従ってＬＣＤモジュールはＰ-型導電性シリコン基板内に作製されており、そのファクターは本発明のいくつか（全てではない）の特徴において重要である。ＬＣＤモジュール30は、選択および分割能力を有するクロックソース32を含み、このクロックソースは、ＬＣＤモジュールの動作を制御するタイミング制御35 と相互作用する。タイミング制御35は、クロックソースに対し、３つのクロック入力、つまり内部ＲＣ発振器からの入力、入力Ｔ1ＣＫＩ、および入力Ｆosc/4から１つを選択するように命令し、そのクロック入力を分割するか否かを命令する。タイミング制御は更に、ランダムアクセスメモリー(ＲＡＭ)37に、Ｉ/Ｏパッド制御回路機構への信号seg<31:0>上のデータをいつ更新するかを命令し、さらに、パッド制御回路機構に信号lcdclk、lcdph、およびＣＯＭ3:ＣＯＭ0を供給する。パッドはシリコンチップの出力を意味し、つまりこれはＬＣＤガラスへの入力となる。ＬＣＤの各英数字のセグメントは、あらかじめＲＡＭ37に書き込まれ、次にＲＡＭ37から読み出されて、更にパッドへと伝送されるデジタルコード化された値によって駆動される。デジタル値は、パッド制御回路機構によってアナログ波形へと変換され、このパッド制御回路機構は、タイミング制御35からの制御信号および、チャージポンプまたはその他のソースによって供給されるアナログ電圧値を利用する。発生される波形は、図3Ａの例に図示したタイプＡまたは図3Ｂに図示したタイプＢのいずれかである。図3Ａを参照すると、タイプＡの波形は、コモン波形およびセグメント波形を発生させ、この波形では単一フレーム内に含まれる全てのデータが高電圧および低電圧の相補的な組み合わせで、フレーム全体に渡って平均ＤＣ値ゼロに維持されている。この図では、ＬＣＤおよびＬＣＤのピクセルの端子接続が図の左側に示されており、ここでは、対応する接続に印加される1/4多重ドライブにおいて発生される右側に示した波形により、個々のピクセルが暗くなっている。ピクセルは、英数字ディスプレイの独立した水平および垂直のバーであり、これらはセグメントと呼ばれることもある。駆動可能なピクセルの数は、ディスプレイ内のセグメントの数にコモンの数をかけた算術積である。図3Ａに示すように、各コモンは多数のピクセルに接続することができる。同様に、各セグメントは多数のピクセルに接続することができる。例えば、上のディスプレイでは、コモン3(ＣＯＭ3)は一番上の水平ピクセルと左上の垂直ピクセルとに接続しており、ＣＯＭ2は右上の垂直ピクセルと真ん中の水平ピクセルとに接続しており、ＣＯＭ1は左下と右下の垂直ピクセルに接続しており、ＣＯＭ0 は点（小数点）と一番下の水平ピクセルとに接続している。下のディスプレイ（説明を明確にするために便宜上別れているが、実際には上のディスプレイと同一のものである）では、セグメント0(ＳＥＧ0)は下側および中央の水平ピクセル並びに左上および左下の垂直ピクセルに接続しており、ＳＥＧ1が点と右上および右下の垂直ピクセルと上側水平ピクセルとに接続している。ここで、図3Ａの右側を見ると、各種ピンおよび端子接続に現れる波形が図の最初の６つの部分（上から下へ読む）に示されている。従って一番上の波形について、ピンＣＯＭ0では、多重ドライブの最初の1/4に波形の最大エクスカーション（3Ｖまで）が現れ、一方、ＣＯＭ3における波形については、最大エクスカーションは最後の1/4にある。ＳＥＧ0について示した波形は、ドライブの３番目および４番目の1/4にそれぞれ最大のエクスカーションを有する。コモンが「アクティブ」の場合（つまりＲＭＳ値が大きい）、このコモンに連結されたピクセルは全てアクティブである。従ってＣＯＭ3がアクティブである場合、例えば左上のピクセルがアクティブである。そしてこのピクセルはＣＯＭ3とＳＥＧ0との交差点にある。最後から２番目にＣＯＭ3-ＳＥＧ0として示した２つの波形の組み合わせは、フレーム内のいずれかのポイントに最大値を有し（最後の1/4）、それらが交差するピクセルはフレームを通して点灯されている（つまり暗くなっている）。一方、図の同じ側の最後（一番下）の波形に示したＣＯＭ0およびＳＥＧ0に関する波形の組み合わせは、フレーム内の何れの時点にも最大値（3Ｖのエクスカーション）を持たず、このコモンとセグメントとが交差する底部水平ピクセルは、フレームを通して点灯されていない（つまり明るい）のままである。図では、「選択」および「非選択」波形は単純に、それぞれ点灯および非点灯を意味する。図3Ｂに示したディスプレイおよびタイプＢ波形についても、同じ分析が適用される。但しここでは、全てのデータが２つのフレームまたはサイクルで発生される1/4デューティーサイクルドライブが使用されている。ここでも、ＬＣＤおよび端子接続が図の左側に示されており、右側に示した波形と左側に示した端子接続とによって暗くなったピクセルが示されている。例えば、一番上のピンＣＯＭ0における波形を見ると、この波形では最初の２本の垂直な点線の間にフレーム1が示されて、その直後に第２および第３の垂直な点線の間にフレーム2が示されており、この図では、フレーム2のデータがフレーム1内に組み立てられた実際のデータのちょうど逆であることが理解されよう。すでに述べたように、これにより、２つのフレームを通して平均ＤＣ電圧値ゼロが保証される。本発明では、常にタイプＡ波形を使用する（常にいずれか一方を使用してもう一方を除外する）。本明細書で既に述べたように、ＬＣＤピクセルは、ガラスの閾値を越えたＲＭＳ電圧を印加することによってオンにされる（つまり暗くなる）。ＲＭＳ電圧が閾値電圧を下回るとピクセルはオフになる。しかしながら、タイプＢ波形を使用した場合、連続する２つのフレームインクリメントにおいて起こる変化がＲＡＭ内のメモリー位置に書き込まれ、読み取られる。従って、タイプＢ波形では、ＤＣ電圧を平均ゼロとするのに２つのデータフレームが必要であることから、この２つのフレームの期間中ずっとデータがＲＡＭ内に保持されることになろう。図11の説明に関連して以下に説明するように、タイプＢ波形を使用した場合、ＲＡＭ内のデータ更新のタイミングは注意深く制御される。なぜなら、第２のフレームが完了する前にＲＡＭ内のデータが変化すると、第２のフレームが第１フレームのデータの逆を含有しなくなり、ＤＣ電圧値がゼロでなくなる可能性があるからである。その結果ＬＣＤガラスのブレークダウンの可能性が高くなり、これは許容されない。図2のＬＣＤモジュール30は、最大４個のコモンと32個のセグメントとをサポートすることができる。ＬＣＤガラス上のピクセルはそれぞれ２つの接続を有し、そのうち一方はコモンへの接続でもう一方はセグメントへの接続である。従って各コモンは、セグメントと同じ数の独特なピクセルに接続することができる。任意の所定ＬＣＤドライバについて、駆動可能なピクセル数の理論上の最大値はＬＣＤ内のコモンの数にセグメントの数を乗じた算術積に等しく、実際には、駆動可能なピクセルの最大数は、アナログ電圧発生器への負荷のために理論上の最大値よりも小さい。タイミング制御35は、任意の所定時間にいずれのコモンがアクティブであるかを示すデジタル信号を発生させ、クロックソース32と供に、いつＲＡＭ37内のセグメントデータがパッド制御回路機構に対し更新されるかを制御する。図4は、マイクロコントローラの単純化したブロック図であり、マイクロコントローラのより重要な機能のうちのいくつかを具体的に示しており、ＬＣＤモジュールとその他の部品、例えば内部ＲＣ発振器との関係を含む。マイクロコントローラ50はシリコンチップ51上に作製されており、このシリコンチップ51には図 2のＬＣＤモジュール30が組み込まれている。マイクロコントローラは、デバイスユーザの利便性のためにアナログインターフェースを備え、さらに周期的（または必要に応じて断続的に）ディスプレイを更新してアナログ用途を提供するためにＬＣＤインターフェースを備えている。これらの機能は、マイクロコントローラ命令およびシーケンシングと供に、デバイスが、制御機能および制御動作を単一のデバイスパッケージ内の単一チップまたは多重チップデバイス内で全て行うことを可能にする。制御機能は全て、マイクロコントローラ構造および動作に組み込まれた部分である。ＬＣＤガラスに匹敵する容量性回路の両端におけるＲＭＳ電圧を駆動するための構造技術を用いる一方ガラスのブレークダウンを避けるためにディスプレイ両端のＤＣレベルの平均値をゼロにして、タイプＡおよびＢの波形でＬＣＤを駆動することは幾分複雑である。波形は全てＬＣＤモジュール30を含むデジタルセクションから発生され、制御機能に必要なアナログレベルは電圧発生回路機構（マイクロコントローラの内部または外部のいずれにあってもよい）から提供される。マイクロコントローラーのコアまたは中央処理ユニット(ＣＰＵ)は、ＬＣＤモジュールの論理部位に対し、ＬＣＤドライバおよびアナログ機能のタイミングを制御するように命令する。チャージポンプまたは抵抗ラダーの形状を有する電圧発生器は、ＬＣＤコモンおよびセグメント用のピンを駆動するのに必要な電圧を発生させる。ＬＣＤ用途については、ディスクリートな電圧レベル、つまり、例えば1×電圧、2×電圧および3×電圧というディスクリートな段階が利用可能でなければならない。好ましい実施例では、チャージポンプの動作範囲はベースとなる電圧について1.0Ｖ〜2.3Ｖ、および供給すべき３つの電圧について、その２倍、３倍である。実際には４つの電圧が必要であるが、ディスクリートレベルのうちの１つはグラウンドである。これは典型的なチャージポンプとは異なることに注意されたい。典型的なチャージポンプではただ１つの電圧レベルが必要となるが、その場合、固定された低電圧（一般的には電池電圧）レベルを引き上げてより高い電圧を達成するために数個の段階が必要とされる。次いで図5Ａの概念図を参照すると、ＬＣＤディスプレイに必要な数種類のディスクリートな電圧レベルは、チャージポンプ75によって、固定されたベース電圧ＶＬＣＤ1の倍数として発生され、その強さおよび範囲は電源（電池）Ｖ_DDによって決定される。これにはグラウンドレベルＶ_SSに設定された４番目のレベルＶＬＣＤ0は含まれない。ベースレベル電圧ＶＬＣＤ1は電流源77上のタップから取り、この電流源77は片側が電源Ｖ_DDに接続されてもう一方の側が調節可能な抵抗（ポテンショメータ）78へと接続されている。ポテンショメータは、図中点線で部分的に囲まれたチップ51の外側にある。この出力(ＶＬＣＤＡＤＪ)上の電圧は、単位利得増幅器100によってベース電圧ＶＬＣＤ1に印加される。チャージポンプ75の所望の電圧レベルは、切替式コンデンサ技術によって達成され、この技術では、スイッチマトリクス80および制御論理81（後者はステートマシンである）を、コンデンサ83、101、102、および103と供に使用する。最初のアクティブなクロックにおいて、制御論理81によってスイッチ80-Ｃが閉じられ、その結果ピンＣ1とＣ2との間に接続されたコンデンサ83が電圧レベルＶＬＣＤ1（公称2Ｖ）まで充電される。２番目のクロックにおいて、スイッチ80-Ｃが開放されてスイッチ80-2が閉じられ、それによってコンデンサ83がＶＬＣＤ1と直列且つＶＬＣＤ2と並列に接続される。従って、コンデンサ83上の電荷がコンデンサ102 へと送り出される。そしてついにはコンデンサ102上の有効電圧ＶＬＣＤ2が2× ＶＬＣＤ1（公称4Ｖ）になる。第３のクロックで、スイッチ80-2が開放されてスイッチ80-Ｃが再び閉じられ、コンデンサ83が再び電圧ＶＬＣＤ1まで充電される。第４クロックでは、スイッチ80-Ｃが開放されてスイッチ80-3が閉じられ、コンデンサ83がＶＬＣＤ2と直列且つＶＬＣＤ3と並列になる。従って、コンデンサ 83上の電荷が今度はコンデンサ101へと送り出され、ついにはＶＬＣＤ3上の電圧が3×ＶＬＣＤ1（公称６Ｖ）となる。このチャージポンプ構成および方法は、マイクロコントローラおよびＬＣＤモジュールにＰ-型基板を使用することを考慮するもので、マイナス電圧が発生されないことを認識し、グラウンドに対してプラスの電圧を発生させて、この部分の動作電圧(Ｖ_DD)を越えるレベル（単数または複数）にすることを可能にする。ＬＣＤディスプレイ用途に関する限り、ＬＤＣガラスに関する唯一の興味のポイントはＲＭＳ値（タイプＡ波形については１フレーム、タイプＢ波形については２フレームに渡ってＤＣ値がゼロである）が発生されていることにある（電圧がプラスであるかマイナスであるかは問題でない）。デバイスのユーザは、チップ上の電圧発生器からのＬＣＤ制御を可能にするために、外部供給ポテンショメータ78、外部コンデンサ83、101、102および103のみを必要とする。独立した電圧源または電圧調節器を備える必要はない。３つの電圧レベルは、チャージポンプ75によって、コンデンサ充電を介した電圧倍増により発生される。グラウンド基準が４つ目のレベルを提供する。使用するコンデンサは全てチップの外側にあって、それにより個々のコンデンサについて独立したピンが必要である。外部コンデンサを使用するのは、次のような理由による。つまり、駆動されている瞬間の電流がかなりの強さを有することから、コンデンサを直接チップ上に置くには容量値を大きくしなければならず、従ってチップの寸法が大幅に大きくなるからである。必要となるディスクリートな電圧レベルを得るための別の方法では、シリコンチップ内に組み込まれた抵抗ラダーを使用するが、この方法には次のような欠点がある。つまり、抵抗ラダーを使用しない場合にシステムに必要な最大電圧よりも高い出力電圧レベルを有する電源が必要であり、さらに、チャージポンプよりもはるかに多くの電力を消費する。以上のような理由のためにそれほど望ましくないものの、抵抗ラダー90の適当な実施例を図5Ｂに示す。回路は、抵抗91、92 、および93を含み、これら抵抗は電源電圧Ｖ_DDからこの順で分岐している。抵抗 93とＶＬＣＤ0との間にはトランジスタ94が接続されて、抵抗ラダーを使用可能にまたは不可能にするようになっている。最も低い電圧、あるいはベース電圧ＶＬＣＤ0はポテンショメータ95に接続されており、最も高い電圧はＶＬＣＤ3であって、これはＶ_DDに接続されている。３つの抵抗91、92および93はＶＬＣＤ3とＶＬＣＤ0との間の電圧差を均等に分割する。従って、ＶＬＣＤ1上の電圧は常に、この電圧差の1/3分だけＶＬＣＤ0よりも高く、ＶＬＣＤ2は常に、この電圧差の2/3分だけＶＬＣＤ0よりも高い。電圧ＶＬＣＤ0、1、2は、ポテンショメータ9 5の端子間の電圧低下を変化させることによって調節することができる。抵抗ラダーを使用する場合、より高い電源電圧、例えば6.5Ｖの電源電圧が必要である。ＬＣＤディスプレイガラスには適当なレベルの瞬間的電流が送り込まれなければならず、これは、ラダー用に選択される抵抗の寸法が十分に低くなければならないこと、従ってラダーを流れる電流が、チャージポンプ切替式コンデンサ法の場合の電流に比べて比較的高いことを意味する。チャージポンプのもう１つの利点は、電流が駆動されるＬＣＤガラスに比例する、つまり多くのセグメントをオンにすればするほど電流強度が高くなることにある。反対に抵抗ラダーでは、電流はＬＣＤディスプレイの種類に関係なくほぼ同じである。さらに、切替式コンデンサチャージポンプは、電池の寿命の間に起こる電圧の低下に対処する上で抵抗ラダーよりも効果的である。チャージポンプ内の電流源は、電池電圧の減衰にも係らず一定の電流、従ってディスプレイに対する比較的均一な基準電圧を維持することにより、電池電圧の低下を補う。その結果、ディスプレイ上のＬＣＤ電圧はより長時間に渡って一定に保たれる。これに対して、抵抗ラダーでは、電源電圧の減衰と供にＬＣＤ電圧が低下する。しかし、チャージポンプを用いるシステムでも幾分の電圧低下が見られ、これはスイッチング、スイッチ抵抗および関連する要因によるもので、実質的に任意の切替式コンデンサデザインにおいて観察されるものである。これを補うために、過充電状態を適用し、対象となるピンの電圧レベルを検出して検出した値をアナログ入力を介して比較器へとフィードバックする。この能動的フィードバックプロセスによってピン上の充電レベルが不十分であることが観察されたならば、それに従って充電レベルを上昇させ、低下を補う。常にある程度の損失が存在することから、ディスクリートなステップ電圧は完全にベース電圧の×2および×3ではない。ベース電圧は調節によって元のレベルまたはその付近に留まる傾向を有するが、第２および第３の電圧は低下し易い。その結果、異なるデータについてディスプレイに差が観察され、コントラストが失われ、定期的にディスプレイを調節する必要が生じる可能性がある。さらに、長い間にはディスプレイのブレークダウンを引き起こすような傾向を有するＤＣ電圧が存在する可能性があり、結果的に信頼性の点で深刻な問題となる。大型のＬＣＤを駆動する場合のように、非常に大きい負荷コンデンサが存在する場合、チャージポンプが壊れて電圧倍増が低下することがある。従って、ＬＣＤディスプレイ内で駆動可能なキャパシタンスの寸法に関しては制限が存在する。システムの損失を補償するためにフィードバックを用いてコンデンサを過充電する方法においては、コンデンサを充電するために電源電圧Ｖ_DDから電流を引く。そのような補償回路の実施例を図6に示す。図5Ａのチャージポンプ回路の電流源77の出力回路に対して直列に、２つの追加の抵抗105および106を配置する。抵抗106および105の端子間にはそれぞれΔＶ₁およびΔＶ₂で示す電圧が存在し、上記の場合と同様、直列経路の末端には外部ポテンショメータ78が接続されている。ポテンショメータと並列に小型のコンデンサ108が配置されて、第２のディスクリートな電圧レベルＶＬＣＤ2が充電される前にクロックサイクル中のノイズを濾波するようになっている。切替式コンデンサ83の充電はモニターされて、比較器110のプラスの入力に印加される。比較器のマイナスの入力はベース電圧＋ ΔＶ₂であり、これは、クロックサイクルのこの部分では抵抗105および106間のノードからの回路経路でスイッチが閉じられているからである。従って、コンデンサ83の端子間の電荷がベース電圧＋ΔＶ₂未満であるならば、コンデンサは後者のレベルまで過充電されよう。これは、コンデンサ83がベース電圧＋ΔＶ₂のレベルに充電されるまで、つまり比較器への２つの入力が同等になってその出力がゼロになるまで、比較器110 の出力がトランジスタ112をオンにする結果として達成されるものである。その後ＶＬＣＤ3が充電される前のクロックサイクルにおいて、更に損失が蓄積し、抵抗106のタップからのベース電圧＋ΔＶ₁が入力として比較器に印加される。その時のコンデンサ83上の電荷がそのレベル（ベースレベル＋ΔＶ₁）よりも低いならば、コンデンサに過充電が施され、この過充電は比較器110への入力が同等になるや否や停止される。従って補償は、フィードバック回路によって必要であることが示された場合のみ行われ、過充電回路はフィードバック回路によってコンデンサ83の充電が必要であると決定された場合のみオンにされる。図6のコンデンサ過充電システムの主な利点は、(i)内部電源Ｖ_DDから余分な電荷を得る、(ii)能動的フィードバック（能動的電荷モニター）を利用して電圧レベルを一定に保つ、(iii)過充電状態(Ｖ_CAP)に達するのに必要な電圧よりも高い電圧(Ｖ_DD)を使用することにより、該状態に到達するのに必要な充電時間を短縮することにある。さらに、特別な基準電圧を用いることなく回路機構内での損失の補償を行う（さもなければ特別な基準電圧がここでの第１の問題点となろう）。むしろ、デルタ電圧レベルはチャージポンプ技術に関して起こり得る回路損失レベル付近に選択される。システムは、マイクロコントローラが「スリーピング」である時、つまり「スリープ」モードまたは「スリープ」状態と呼ばれる低電力動作モードにある時でもＬＣＤディスプレイの動作が継続されるよう、さらに構成され、適応される。外部制御されたシステムの制御機能を行う必要が生じた時にマイクロコントローラがこれを認識することができるよう、必須の機能およびモニタリング活性はアクティブのままであるが、電力を節約するために、必須でない機能は一定期間保留される。本発明のこの実施例の重要な特徴によれば、ＬＣＤに関するタイミング機能をマイクロコントローラから分離して且つディスプレイにクロック信号を供給するために、低コストの内部ＲＣ発振器を使用する。従ってクロック機能を行うためにマイクロコントローラのスリープ状態を中断する必要はなく、デバイスのユーザはクロック機能のために外部部品を備えたり、そのような機能をデバイス上の外部ピンを介してマイクロコントローラに連結する必要はないが、ＬＣＤディスプレイは動作を継続する。マイクロコントローラが覚醒して完仝な動作状態にある期間中は、ＬＣＤはマイクロコントローラのコアまたは内部ＲＣ発振器のいずれかによって動作されることができるが、マイクロコントローラによって動作されるのが好ましい。それでもなお、外部からのクロック入力を設けて、マイクロコントローラがスリープ状態にある期間中にこの入力によってディスプレイを駆動することができるようになっていてもよい（ユーザがそのような外部クロック入力性能を所望する場合には）。図7の簡略化ブロック図では、マイクロコントローラ50がＬＣＤモジュール30 に連結されて、特に、ディスプレイの動作タイミングを維持するためにマイクロコントローラの内部クロックからクロック信号を供給するようになっている。マイクロコントローラが、そのチップ、あるいはマイクロコントローラによって制御されるべき外部システム、または周辺デバイスの機能的制御を行うように求められていないとき、マイクロコントローラはスリープ状態までパワーダウンされる。このことは任意の数の周知方法によって行うことができ、そのうちの１つは、マイクロコントローラが最後に機能的活動（ＬＣＤモジュール／ディスプレイへのタイミング（クロック）信号の供給という活動を除く）を行ってからの経過時間を測定するというものである。さらなる機能的活動が行われることなく所定の時間が経過した場合には、マイクロコントローラがスリープ状態に入るが、次に機能的活動を行うように要求された時点でスリープ状態から回復されなければならない。マイクロコントローラ50からのクロック信号は、ＬＣＤモジュール30に供給される。モジュールは、マイクロコントローラ50によって供給されるクロックソースと内部ＲＣ発振器117によって提供されるクロックソースとの間で選択を行う。ユーザは、何れのクロックソースが望ましいかを選択しなければならない。内部ＲＣ発振器または外部クロックを選択することにより、ＬＣＤディスプレイをスリープ中に駆動することが可能になるが、システムクロック（マイクロコントローラの内部クロック）を選択した場合にはＬＣＤディスプレイをスリープ中に駆動することはできない。ＲＣ発振器によって供給される内部オンチップクロックは、マイクロコントローラ自体の内部クロックとは無関係である。ＲＣ発信器回路117そのものを、図8に詳細に示すが、これは完全に一般的な構成のものであってもよく、重要な特徴は、マイクロコントローラチップ上に内部ＲＣ発振器が組み込まれている点にある。内部ＲＣ発振器は、マイクロコントローラがスリープ状態にある間、ＬＣＤ用のタイミング機能をマイクロコントローラから切り離し、発振器からＬＣＤモジュールを介してＬＣＤディスプレイに直接クロック信号が供給されることを可能にする。図8を参照すると、ＲＣ発振器1 17への入力ＣＬＫＥＮは、この入力がハイの時に発振を可能にし、入力がローの時に発振を不可能にする。後者の場合、ＮＡＮＤゲート120の出力は常にハイで、インバータ123の出力は常にローである。従って、発振器117の出力ＣＬＫＯＵＴはローであり、発振は行われない。発振器へのＣＬＫＥＮ入力がハイになると、ＮＡＮＤゲート120の出力がローになり、最終的にインバータ125の入力がローになる。このような状況下では、出力がハイになろうとするものの、プルアップデバイスが非常に弱く、ノード12 8に接続されたコンデンサ126もまたこれを妨げる。コンデンサは充電のために約 40〜50マイクロ秒(μsec)を要し、充電が行われたならば、出力ＣＬＫＯＵＴ（入力ＣＬＫＥＮがハイになった時点でハイになった）がローになる。従ってインバータ125へのゲートがハイになり、出力はローになろうとする。しかしコンデンサ126が充電されていてプルダウンデバイスが弱いことから、コンデンサは約3 0〜40μsecに渡って放電する。その後出力ＣＬＫＯＵＴがハイになり、プロセスそのものが繰り返される。従って、ＣＬＫＯＵＴ信号は約100μsec毎に発振する。つまり、ＬＣＤディスプレイは、マイクロコントローラ50がスリープ状態の時、内部ＲＣ発振器117から供給されるクロック出力により操作されることができる。次に、図9に示したスレーブ共有を有するデュアルポートＲＡＭのブロック図（図10には概念図を示す）を参照すると、古典的なＲＡＭの予備充電、放電、およびクロック制御が巧みに回避されている。ＬＣＤ制御のためには、デバイスのユーザによって、データつまりピクセルがビットとしてＲＡＭ37（図２）に記憶される。その後ＬＣＤモジュール30がチップ外のデバイスを更新し、ＲＡＭがＬＣＤと交信すると同時にマイクロコントローラ50がＲＡＭ37と交信する場合が存在することになろう。ＲＡＭがマイクロコントローラと交信している間、ＲＡＭはＬＣＤコントローラによって更新、つまりインクリメントされることができ、これは通常大型で比較的高価なデュアルポートＲＡＭを必要とする。図9および10のデバイスはより小型でコストの低い代替品を提供する。ここで、ＲＡＭは複数のフリップフロップを備え、マスター側がマイクロコントローラの中央処理ユニット(ＣＰＵ)によって制御されてスレーブ側がＬＣＤモジュールによって制御されている。１つのスレーブラッチ154に対して、４つのマスターラッチ150、151、152および153が備えられており、これら４つのマスターラッチは、通常の任意のＲＡＭレジスタービットを用いた場合と同様、マイクロコントローラと交信する。スレーブラッチの更新はＬＣＤモジュールによって制御され、そのような更新はマスターラッチ内のデータが変更されるのと同時に起こることがないように保証されている。これは、ＬＣＤセグメント出力に安定なデータのみが供給されるようにするためである。図10に示した対応するマスター─スレーブ構造は、ＬＣＤモジュールによって支持されることの可能な32のセグメントについて、32回繰り返される。ＲＡＭ動作の例として、マスターラッチ150はコモン0に関する特定のセグメントのデータを含む。コモン0がアクティブになる直前に、ＬＣＤモジュールはマスターラッチ150内のデータでスレーブラッチ154を更新する。その後データはパッド制御論理へと出力され、そこでコモン0がアクティブになる時にラッチされる。コモン0に関するセグメントデータがパッドにラッチされるために、ＬＣＤモジュールは今度はマスターラッチ151からのデータでスレーブラッチ154を更新することができる。後者はコモン1がアクティブになる直前のコモン1に関するセグメントデータである。同様に、コモン2に関するセグメントデータがマスターラッチ152に含まれ、コモン3に関するセグメントデータはマスターラッチ153に含まれる。このプロセスは指定されるコモンの数だけ連続する。セグメントデータをラッチするパッド制御論理によって、ＬＣＤモジュールは、スレーブラッチ内の次のセグメントデータを、次のコモンがアクティブになる前に、対応するマスターラッチから更新することができる。従ってそれぞれのセグメント出力についてただ１つのスレーブラッチが必要である。スレーブ側では、効果は4対1マルチプレックスであるが、駆動目的についてマスターは互いに排他的であることから、ワイヤー接続を使用する。必要なスレーブはわずか32個であり、128個（つまり32×4）の独立したマスター／スレーブの組み合わせに代わって、128個のマスターおよび32個のスレーブが使用される。数個のマスターによってスレーブを共有するこの方法は、ＲＡＭの寸法および複雑さを大幅に軽減するもので、スレーブポートのスキャニングを通してスレーブの時間多重共有を可能にすることによって達成される。なぜなら、個々のスレーブが対応する特定の時間フレームにおいてだけで読み取られているからである。これに対して、古典的なデュアルポートＲＡＭでは、各スレーブに１つのマスターが必要となり、各ビットについて個々のスレーブがあって、スレーブが一方の側から読み取られてマスターがもう一方の側で書き込まれるようになっている。ＲＡＭの単純化に加えて、デバイスにおけるシリコン面積が大幅に節約される。タイプＡ波形を用いてＬＣＤディスプレイを駆動および制御する場合、ＲＡＭは任意の時間に更新することができる。しかしながらより高速のＭＵＸ速度ではタイプＢ波形が好ましい。図11に示したタイプＢ波形を使用する実施例では、制御された状態でＲＡＭの更新が行われる。本発明の別の特徴によれば、タイプＢ波形を用いてＬＣＤを駆動する場合、所定の時間間隔の間のみマイクロコントローラがＲＡＭへの書き込みを許可される。特にＲＡＭの更新は、波形の２サイクル、つまり２つ分のフルフレームが経過してから次のサイクルが開始されるまでの間のみ許可される。この更新後、次のＲＡＭの更新が許可されるまでには、タイプＢ波形がさらに２サイクル経過しなければならない。図11では、ＬＣＤ制御135が、タイプＢ波形によってＲＡＭ137に書き込み可能にすることを許可される。この書き込みは、データの第２フレーム終了後、次のフレームが始まるまでの間でのみ（タイプＢ型波形の連続する２つのサイクル中の何れの部分でもなく）可能にされる。このスキームでは、書き込みが許可される前にＲＡＭに書き込みを行おうとすれば、その書き込みは許可されず、ＲＡＭを更新する試みが許可されなかったことをユーザに知らせるために、書き込みエラー発生装置140からエラービットが設定される。この操作は、ゼロＤＣ電圧値以上の電圧が、少なくとも長時間（ディスプレイのブレークダウンを引き起こす可能性のある時間）に渡ってＬＣＤガラスにかからないこと保証しようとするものである。ユーザはどのような行動を起こすべきか決断しなければならない。ＲＡＭが書き込まれてエラービットが設定されない場合、これは常に、ＲＡＭへの書き込みが受け入れられてユーザはそれ以上のステップを行う必要がないことを示唆するものである。しかし書き込み操作中にエラービットが設定された場合、それは、メモリー内の所定の位置にあるデータを見直して、必要な場合には適切に訂正する必要があることを意味する。必要に応じて、ＲＡＭへのデータ書き込みをしてもよいことをユーザに知らせるために、ＬＣＤ制御によって割り込みが発生されてもよい。次の別の特徴について説明すると、回路機構およびＬＣＤ制御の全体的な機能的能力を高速でテストするための方法を開発する上で深刻な問題が発生する。なぜなら、高速マイクロコントローラに比べてＬＣＤおよびＬＣＤ制御モジュールは比較的低速で動作するからである。例えば、マイクロコントローラの指定された機能をテストするためにアナログ電圧が書き込まれる場合、その電圧を測定する、あるいはその電圧の印加をチェックするためにテスト装置は低速ＬＣＤディスプレイの60Ｈz期間だけ待たなければならならず、これは非常に貴重なテスト時間および効率の損失となる。本発明によれば、デジタル回路のみに基づいて、出力で正しい電圧またはパルスが得られたことを確認するために、高速スロットの多重値を使用するシステムを採用する。このことによって非常に高速で低コストなテストが可能になり、マイクロコントローラ／ＬＣＤモジュールが予定通りに動作していることを確認するためにアナログ電圧を評価する必要がない。通常、ＬＣＤピンは、ＬＣＤディスプレイの動作とその制御モジュールとを適応させるために低速ドライバによって駆動される。本発明は、そのような動作が維持されるユーザーモードを提供し、さらにデバイス全体を高速でテストするためにＬＣＤピンが高速で駆動されるテストモードを提供する。そのため、ユーザーモードでは、ディスプレイおよび関連する回路機能に適した速度で適切な電圧を印加するためにディスプレイ用の通常のＬＣＤドライバが使用される。それとは別のテストモードでは、比較的高速の動作が可能な別のドライバが純粋にテストのためだけに切り替えられる。デバイスのテストが終了したならば、ユーザーモードにおけるデバイスの動作のために、高速ドライバを切って通常のＬＣＤドライバに戻す。図12を参照すると、ＬＣＤディスプレイへのＬＣＤピン172は通常、ノーマルまたはユーザーモード可能化信号175の印加に応答して、小型の低速ＬＣＤドライバ173によって駆動される。上述のように、ドライバは、ＬＣＤデータおよびＬＣＤ電圧レベルを入力177および178として受け取り、ＬＣＤディスプレイのセグメントを駆動するために適切にコード化された信号を供給する。デバイスをテストに供する場合、ノーマルモード可能化信号を除去し、それによって小型ＬＣＤドライバ173の動作を不可能にして、さらにテストモード可能化信号179を印加して、高速の大型デジタルドライバ180がＬＣＤピン172を駆動することを可能にする。テストは、ピンにおけるデジタルパルスレベルとタイミングライトとを検出することによって行われる。例えば、デイスプレイの通常の動作では、ピン17 2に、互いに異なる別々の時間相において４つの異なるアナログ電圧を書き込むことができる。本発明の方法では、テストパルスは、ＬＣＤデータと共に異なる時間スロットでドライバに印加して、ピン172における低速アナログ電圧および入力のタイミングを高速のデジタルフォームで表すために、多重化されている。その後、テスト用の機器、つまりデジタルテスター185が、単純に、ピンに現れるデジタルレベルとタイミングとを観察する。ピンが所定の時間スロットでパルスを発生するならば、それは、対応するアナログ電圧が適性な時間に印加されており、各スロットについても同様であることを意味する。このスキームにより、デジタルテスター185をアナログチヤネルの連続性をテストするために用いることが可能になる。テスターは、ディスクリートな電圧を探すよりもむしろ、そのテストのために特異的にオンにされた高速ポート上のパルスを時間ウィンド内で探す。この技術はさらに、デジタルシミュレータを用いてシミュレーションを行うことを可能にするもので、これは、各種用途についてＬＣＤモジュール動作に見られる全てのアナログＬＣＤ機能および電圧レベルの"1"および"0"に制限される。その他の利点に加えて、高速テストモードでモジュールを駆動する能力は、シリコン利用の点から見ても追加のコストまたはペナルティを課されることなく達成される。これは、パッド上の静電放電(ＥＳＤ)保護のために通常回路内に必要とされるトランジスタを使用した場合、高速テストモードのために同じトランジスタをアクティブにすることができるからである。以上、いくつかの好ましい実施例および方法について述べたが、本発明が対象とする分野の当業者には、上述の説明を考慮することにより、本発明の精神および範囲を逸脱することなく上記実施例および方法に関して種々の変形および改良を行うことが可能であることは明らかである。従って本発明は、添付した請求項および関連する法律の規則ないし原則により要求される内容によってのみ限定されるべきである。

───────────────────────────────────────────────────── 【要約の続き】

Claims

【特許請求の範囲】１．液晶ディスプレー(ＬＣＤ)の１つ以上の英数字のピクセルの活性化をコードしたデータを記憶するランダムアクセスメモリ(ＲＡＭ)の更新を制御して、ＬＣＤの透明な導電性プレートの両端における平均の直流(ＤＣ)電圧値をほぼゼロに維持するための方法であって：ＬＣＤを活性化するために、データが２つのフレームに渡って伝送され且つ第２フレームのデータが第１フレームのデータの逆になって２フレームの部分のＤＣ電圧の平均値がほぼゼロに保たれるようになっているタイプＢの波形を使用する段階と、第２フレームが終了してから新たにタイプＢ波形の２フレーム部分が開始されるまでの期間のみ、ＲＡＭのデータを更新するために書き込みを行うことが許可されて、２フレーム部分に渡ってＤＣ電圧がゼロ以外の値になることが防止される段階と、２フレーム部分の第２フレーム終了後新たにタイプＢ波形サイクルの２フレーム部分が開始されるまでの期間以外ではＲＡＭへの書き込操作が許可されず、許可されない書き込み操作があったことを知らせるためにエラービットがセットされる段階とを含む方法。２．上記エラービットフラッグを受けて該フラッグの原因となった書き込み操作に戻り、書き込もうとしたデータが全てＲＡＭ内に記憶されているか否かを判定する段階を含む請求項１に記載の方法。３．液晶ディスプレー(ＬＣＤ)の１つ以上の英数字のピクセルの活性化をコードしたデータを記憶するランダムアクセスメモリ(ＲＡＭ)の更新を制御して、ＬＣＤの透明な導電性プレートの両端における平均の直流(ＤＣ)電圧値をほぼゼロに維持するための装置であって：ＬＣＤを活性化するために、データが２つのフレームに渡って伝送され且つ第２フレームのデータが第１フレームのデータの逆になって２フレームの部分のＤＣ電圧の平均値がほぼゼロに維持されるようになっているタイプＢ波形を発生させるための手段と、第２フレームが終了してから新たにタイプＢ波形の２フレーム部分が開始されるまでの期間のみ、ＲＡＭのデータを更新するために書き込みを行うことを許可し、２フレーム部分に渡って平均のＤＣ電圧値がゼロ以外の値になることを防止するための手段と、２フレーム部分の第２フレーム終了後新たにタイプＢ波形サイクルの２フレーム部分が開始されるまでの期間以外ではＲＡＭへの書き込操作を許可せず、許可されない書き込み操作があったことを知らせるためにエラービットをセットする手段と含む装置。４．上記エラービットフラッグを受けて該フラッグの原因となった書き込み操作に戻り、書き込もうとしたデータが全てＲＡＭ内に記憶されているか否かを判定するための手段を含む請求項３に記載の装置。