JPH10512411A - デジタル通信システムにおいて情報を符号化および復号する方法および装置 - Google Patents

Abstract

(57)【要約】 通信システム（１００）は、シンボル・ビット位置におけるシンボル・ビットを表すシンボルとして情報を送信するため、少なくとも４変調レベルを利用して情報を変調および復号する。シンボル・ビット位置の少なくとも一つは、別の位置のエラー・レートよりも高いエラー・レートを示す。プロセッサ（２０４）は、情報を偶数個のコード・ワードに符号化し（７０２）、コード・ワードをインタリーブされたデータ・ストリームとして送信する。プロセッサ（２０４）は、コード・ワード・ビットの送信順序を所定の方法で並べ替え（７０６，７０８），コード・ワードが実質的に等しいエラー・レートで送信される（７１０）ように、修正された送信順序を形成する。受信機（１１０）は、インタリーブされたデータ・ストリームを受信し、復調して（７１２）、コード・ワード・ビットを導出し、次にコード・ワード・ビットを並べ替えて（７１４，７１６）、修正された送信順序に起因するビット修正を元に戻し、それによりコード・ワードを復元する。次に、受信機はコード・ワードを復号して、情報を回復する。

Description

【発明の詳細な説明】 デジタル通信システムにおいて情報を符号化および復号する方法および装置 発明の分野 本発明は、一般に、デジタル通信システムに関し、さらに詳しくは、デジタル 通信システムにおいて情報を符号化および復号する方法および装置に関する。 発明の背景 デジタル無線通信システムでは、同報およびチャネル・フェージングに伴うバ ースト・エラーの存在下でエラー・レートを改善するために、ビット・インタリ ーブ(bitinterleaving)が一般に用いられる。ビット・インタリーブとは、各コ ード・ワードの連続したビットが連続的に送信されないように、コード・ワード の送信を時分割多重化するプロセスのことである。その代わり、各コード・ワー ドの連続したビットは、インタリーブ深度(interleavingdepth)と呼ばれるビッ ト数によって時間的に分離される。 従来のインタリーブ方法は、複数のコード・ワードのビットを、矩形アレイ(r ectangular array)として扱われる メモリに格納し、ここで各コード・ワードはアレイのロウ(row)を形成し、また アレイの各カラム(column)はすべてのコード・ワードの一つのビット位置におけ るビットに対応する。そうすると、インタリーブは、アレイのビットをカラム単 位で送信することにより容易に達成され、それによりアレイにおけるコード・ワ ードの数に等しいインタリーブ深度を実現する。 しかし、各シンボルがＭシンボル・ビットを表すものとして、２^M変調レベル で２^Mシンボルを利用して情報を送信するシステムにおいて、従来のインタリー ブ方法では問題が生じうる。Ｍが偶数の場合（例えば、４レベルまたは１６レベ ル変調）や、矩形アレイにおけるコード・ワードの数がＭの整数倍である場合に 、問題が生じる。これら２つの条件が満たされると、従来のインタリーブ方法は 、一つのシンボル・ビット位置を繰り返し用いることにより各コード・ワードを 送信する。これは、ある「弱い」シンボル・ビット位置が他に比べて一貫してよ り高いエラー・レートを有するので、望ましくない。「弱い」シンボル・ビット 位置を繰り返し利用することによって送信されるコード・ワードは、「弱い」シ ンボル・ビット位置が「強い」シンボル・ビット位置の間に介在されるコード・ ワードに比べて、訂正不可能なエラーの頻度が高くなる。 この問題に対するありふれた解決方法は、Ｍの整数倍でない数のコード・ワー ドからなる矩形アレイ・サイズを単 純に選択することであるが、この解決方法は以下の理由のため望ましくない。ま ず、矩形アレイにおけるデータの処理の効率性は、重要な事項である。処理効率 性を維持するためには、コード・ワード長およびインタリーブ深度の両方は、８ ビット（１バイト）の倍数でなければならない。この条件により、Ｍ＝２，４， ８などの場合、コード・ワードの数はＭの整数倍になる。さらに、Ｍの値はシス テム条件によって一般に左右され、容易に変更できない。 従って、データ処理の効率と整合性のある矩形アレイ・サイズを利用し、しか もコード・ワードを送信するためにのみ一つのシンボル・ビット位置が利用され ることを防ぐ、コード・ワード・ビットの送信をインタリーブする方法および装 置が必要とされる。この方法および装置は、好ましくは、各コード・ワードを送 信するためにシンボル・ビット位置の均等な分散を行う。 発明の概要 本発明の一様態は、情報をシンボルとして送信するため少なくとも４つの変調 レベルを利用する、デジタル通信システムにおいて情報を符号化および復号する 方法であり、各シンボルは、複数のシンボル・ビット位置に配置された複数のシ ンボル・ビットを表し、複数のシンボル・ビット位置の少なくとも一つは、複数 のシンボル・ビット位置の 別の一つよりも高いエラー・レートを示す。この方法は、複数のコード・ワード ・ビット位置に配置された複数のコード・ワード・ビットからなる偶数個のコー ド・ワードに情報を符号化する段階と、この偶数個のコード・ワードをインタリ ーブされたデータ・ストリームとして送信する段階によって構成される。複数の コード・ワード・ビットの送信順序は所定の方法で並べ替えられ、複数のコード ・ワードのそれぞれに対応する複数のコード・ワード・ビットが、複数のシンボ ル・ビット位置のそれぞれにおいて実質的に均等な分散で送信されるように、修 正された送信順序を形成する。この方法は、インタリーブされたデータ・ストリ ームを受信して、複数のコード・ワード・ビットを導出する段階と、受信後に複 数のコード・ワード・ビットを並べ替えて、修正された送信順序に起因するビッ ト修正を取り消し(undo)、それにより複数のコード・ワードを復元する段階をさ らに含んで構成される。また、この方法は、復元後に複数のコード・ワードを復 号し、情報を回復する。 本発明の別の態様は、情報をシンボルとして送信するため少なくとも４つの変 調レベルを利用する、デジタル通信システムにおいて情報を符号化および復号す るコントローラであり、各シンボルは、複数のシンボル・ビット位置に配置され た複数のシンボル・ビットを表し、複数のシンボル・ビット位置の少なくとも一 つは、複数のシンボル・ビット位置の別の一つよりも高いエラー・レートを示す 。こ のコントローラは、複数のコード・ワード・ビット位置に配置された複数のコー ド・ワード・ビットからなる偶数個のコード・ワードに情報を符号化するエンコ ーダと、このエンコーダに結合され、偶数個のコード・ワードをインタリーブさ れたデータ・ストリームとして送信するインタリーバとによって構成される。複 数のコード・ワード・ビットの送信順序は所定の方法で並べ替えられ、複数のコ ード・ワードのそれぞれに対応する複数のコード・ワード・ビットが、複数のシ ンボル・ビット位置のそれぞれにおいて実質的に均等な分散で送信されるように 、修正された送信順序を形成する。 図面の簡単な説明 第１図は、本発明の好適な実施例によるデジタル無線通信システムの電気ブロ ック図である 第２図は、本発明の好適な実施例および別の実施例によるコントローラの電気 ブロック図である。 第３図は、本発明の好適な実施例による通信受信機の電気ブロック図である。 第４図は、従来のビット・インタリーブ方法を示す従来のインタリーブ図であ る。 第５図は、本発明の好適な実施例による４レベル変調用のビット・インタリー ブ方法を示すインタリーブ図である。 第６図は、本発明の好適な実施例による１６レベル変調用のビット・インタリ ーブ方法を示すインタリーブ図である。 第７図は、本発明の好適な実施例により情報を符号化および復号する方法を示 すフローチャートである。 第８図は、ビット・シフトを行う前の、本発明の別の実施例によるビット・イ ンタリーブ方法を示す４レベル変調のインタリーブ図である。 第９図は、ビット・シフトを行った後の、本発明の別の実施例によるビット・ インタリーブ方法を示す４レベル変調のインタリーブ図である。 第１０図は、ビット・シフトを行う前の、本発明の別の実施例によるビット・ インタリーブ方法を示す１６レベル変調のインタリーブ図である。 第１１図は、ビット・シフトを行った後の、本発明の別の実施例によるビット ・インタリーブ方法を示す１６レベル変調のインタリーブ図である。 第１２図は、本発明の別の実施例により情報を符号化および復号する方法を示 すフローチャートである。 好適な実施例の説明 第１図を参照して、本発明の好適な実施例によるデジタル通信システム１００ の電気ブロック図は、選択呼出基地 局１０２を制御するコントローラ１０４に通信リンク１０６によって結合された 複数の選択呼出基地局１０２によって構成される。各選択呼出基地局１０２は、 送信アンテナ１０９を介して無線信号を複数の通信受信機１１０に送信する。無 線信号は、通信受信機１１０に送信される選択呼出アドレスおよびメッセージか らなる。コントローラ１０４は、従来のローカル・リンク１０７によって、選択 呼出発呼(selective call originations)を受け付ける従来のキーボード／ディ スプレイ端末などのローカル入力装置に結合され、また従来のリモート・リンク １０５によって公衆電話交換網（ＰＳＴＮ）１１６に結合される。ＰＳＴＮ１１ ６からの選択呼出発呼は、例えば、当技術分野で周知な方法でＰＳＴＮ（１１６ ）に結合された従来の電話機１１８，従来のコンピュータ／モデム１２０または 従来のファクシミリ装置から生成できる。 選択呼出基地局１０２と通信受信機１１０との間の送信は、好ましくは、モト ローラＦＬＥＸ（商標）プロトコルなどの周知の選択呼出シグナリング・プロト コルを利用する。なお、ＧＳＣ(Ｇolay Ｓequential Ｃode)またはＰＯＣＳＡＧ (Ｐost Ｏffice Ｃode Ｓtandardization Ａdvisory Ｇroup)プロトコルなどの 他のプロトコルも利用できることが理解される。これらのプロトコルは、周知の エラー検出およびエラー訂正方法を利用し、そのためビット・エラーが一つのコ ード・ワード内で多すぎない限り、 送信中に発生するビット・エラーに対して強い。例えば、ＦＬＥＸ（商標）は、 ２１情報ビットと１１パリティ・ビットからなる３２／２１ＢＣＨ(Ｂose-Ｃhad huri-Ｈocquenghem)コード・ワードを利用する。このコード・ワードは、周知な 方法で処理して、コード・ワード内で発生する２つまでのビット・エラーを訂正 できる。 選択呼出基地局１０２からの送信は、好ましくは、トラヒック条件に応じて１ ６００〜３２００シンボル／秒（ｓｐｓ：symbols-per-second）の範囲で動作す る４レベル周波数シフト・キーイング（ＦＳＫ）変調を利用する。なお、他のシ グナリング・プロトコル，変調方式および送信レートも利用できることが理解さ れる。好ましくは、選択呼出基地局１０２は、モデルＣ73 ＰＵＲＣ 5000（登録 商標）と同様であり、コントローラ１０４のハードウェアは、ＭＰＳ 2000（登 録商標）ページング制御センタのハードウェアと同様であり、通信受信機１１０ のハードウェアは、モデルＡ03ＫＬＢ5962ＣＡ ＡＤＶＩＳＯＲ（登録商標）ペ ージャのハードウェアと同様であり、これらはすべてＳchaumburg，Ｉllinoisの Ｍotorola Ｉnc.社製である。なお、デジタル通信システム１００を構築するた めに他の同様なハードウェアも利用できることが理解される。 本発明による各実施例の汎用的な説明を促すため、ここではデジタル通信シス テムは、２^Mシンボルに対応する２^M 変調レベルを利用し、また各シンボルは、Ｍシンボル・ビット位置におけるＭシ ンボル・ビットを表すものと定義する。好ましくは、Ｍは１(unity)より大きい 正の整数である。例えば、４レベル・システムでは、Ｍ＝２である。従って、送 信される各シンボルは２ビットの情報を表す。１６レベル・システムでは、Ｍ＝ ４である。従って、送信される各シンボルは４ビットの情報を表す。好ましくは 、グレイ符号化(Ｇrey encoding)が採用され、ここで隣接するシンボルは１ビッ トだけ異なる。例えば、変調周波数の昇順でシンボルＡ，Ｂ，Ｃ，Ｄを有する４ レベル・システムでは、シンボルはそれぞれビット組み合せ００，０１，１１， １０を表すことができる。このようなシステムでは、コード・ワード０１１１０ ０１０１１１０１１０１（０１−１１−００−１０−１１−１０−１１−０１と みなす）は、シンボルＢ−Ｃ−Ａ−Ｄ−Ｃ−Ｄ−Ｃ−Ｂとして送信できる。 第２図を参照して、本発明の好適な実施例および別の実施例によるコントロー ラ１０４の電気ブロック図は、選択呼出発呼を受信するためローカル・リンク１ ０７およびリモート・リンク１０５に結合された入力インタフェース２０２によ って構成される。また、入力インタフェース２０２は、コントローラ１０４の動 作を制御するためプロセッサ２０４にも結合される。プロセッサ２０４は、複数 の選択呼出基地局１０２を制御し、かつ通信リンク１０６を介してこれらの選択 呼出基地局に選択呼出信号を送出するた め、送信機インタフェースに結合される。また、プロセッサ２０４は、コード・ ワード・ビットの矩形アレイ２０９など、動作変数を一時的に格納するためのラ ンダム・アクセス・メモリ（ＲＡＭ）２０８にも結合される。さらに、プロセッ サ２０４は、本発明の好適な実施例によるファームウェア要素からなるリード・ オンリ・メモリ（ＲＯＭ）２１０に結合される。 ファームウェア要素は、複数の通信受信機１１０のうちの一つに送信される情 報を、複数のコード・ワード・ビット位置に配置された複数のコード・ワード・ ビットからなる偶数個のコード・ワードに符号化するエンコーダ２１２を含む。 より具体的には、処理効率を向上させるため、エンコーダは、好ましくは、１バ イトにおけるビット数の倍数、例えば、８，１６，２４，３２などの数のコード ・ワードを符号化する。 また、ファームウェア要素は、偶数個のコード・ワードをインタリーブされた データ・ストリームとして送信するためのインタリーバ２１４も含む。複数のコ ード・ワード・ビットの送信順序は所定の方法で並べ替えられ、複数のコード・ ワードのそれぞれに対応する複数のコード・ワード・ビットが実質的に等しいエ ラー・レートで送信されるように修正された送信順序を形成する。これは、好ま しくは、複数のコード・ワードのそれぞれに対応する複数のコード・ワード・ビ ットが複数のシンボル・ビット位置のそれぞれ における実質的に等しい分散で送信されるように、修正された送信順序を形成す ることによって達成される。ここで、「実質的に(substantially」という単語は 、「可能な程度まで(to the extent possible)」という意味である。例えば、コ ード・ワードの長さが偶数で、例えば、３２ビットであり、１シンボルあたり２ つのシンボル・ビット位置において２つのシンボル・ビットがある場合、２つの シンボル・ビット位置のそれぞれにおいて各コード・ワードのコード・ワード・ ビットの半分を送信でき、それにより２つのシンボル・ビット位置のそれぞれに おいて厳密に等しい分散で各コード・ワードのコード・ワード・ビットを送信で きる。一方、コード・ワードの長さが奇数で、例えば、３３ビットであり、１シ ンボルあたり２つのシンボル・ビット位置において２つのシンボル・ビットがあ る場合、２つのシンボル・ビット位置のそれぞれにおいて各コード・ワードのコ ード・ワード・ビットの半分を送信することは不可能である。従って、奇数長の コード・ワードのコード・ワード・ビットは、２つのシンボル・ビット位置のそ れぞれにおいて厳密に等しい分散で送信できないが、実質的に等しい分散でなら 、例えば、一方のシンボル・ビット位置における１６コード・ワード・ビットと 、他方のシンボル・ビット位置における１７コード・ワード・ビットで送信でき る。 インタリーバ(interleaver)２１４は、複数のコード・ ワードをロウとカラムの矩形アレイに並べるアレンジャ(arranger)２１６からな り、ここで複数のコード・ワードのそれぞれは、矩形アレイの行のうちの一つを 形成し、複数のコード・ワード・ビットは矩形アレイのカラムを形成し、各カラ ムは複数のコード・ワード・ビット位置のうちの一つに対応する。また、インタ リーバ２１４は、複数のコード・ワード・ビットを並べ替えるため、カラムの一 部内の複数のコード・ワード・ビットを、所定の方法で新たな位置にシフトする シフタ(shifter)２１８を含む。さらに、インタリーバ２１４は、並べ替えられ た複数のコード・ワード・ビットをカラム単位の順序で送出するセンダ(sender) ２２４を含み、ここでカラムの送信内では、カラムの複数のコード・ワード・ビ ットは線形なロウ単位の順序で送信される。 シフタ２１８は、複数のコード・ワード・ビットをＭタイプのグループにグル ープ化するグルーパ(grouper)２２０からなり、Ｍタイプのグループのそれぞれ は０〜Ｍ−１の範囲のタイプ整数(type integer)によって識別され、各グループ は一つのシンボルで送信される複数のコード・ワード・ビットの一部からなる。 Ｍタイプのグループの分散は、複数のコード・ワードのそれぞれが、Ｍタイプの グループのそれぞれからの実質的に等しい数の複数のコード・ワード・ビットを 有するようになる。前述と同様に、「実質的に」という単語は「可能な程度まで 」という意味であ る。シフタ２１８は、グループ内の複数のコード・ワード・ビットの一部を、こ のグループのタイプ整数に等しい数のビット位置だけ、各グループ内で循環的に 移動させるムーバ(mover)２２２をさらに含む。 本発明による別の実施例では、グルーパ２２０は、複数のコード・ワード・ビ ットをＭタイプのグループにグループ化するものであり、Ｍタイプのグループの それぞれは０〜Ｍ−１の範囲のタイプ整数によって識別され、各グループは８ビ ットの整数倍からなる複数のコード・ワード・ビットのカラム部分からなる。Ｍ タイプのグループの分散は、複数のコード・ワードのそれぞれがＭタイプのグル ープのそれぞれからの実質的に等しい数の複数のコード・ワード・ビットを有す るようになる。上で説明したように、各グループが８ビットの整数倍で構成でき るようにすることの利点は、８ビットが１バイト中のビット数であることである 。プロセッサは、データがバイト・サイズのグループに整理される場合にはデー タを効率的に処理できる。 この別の実施例では、センダ２２４は、高いタイプ整数によって識別されるカ ラムの複数のコード・ワード・ビットを送出する前に、低いタイプ整数によって 識別されるカラムの複数のコード・ワード・ビットを送出するオーダラ(orderer )２２６からなる。また、この別の実施例では、ムーバ２２２は、各カラムのＮ 最上位ビットを除いて、０より大きいタイプ整数によって識別される各カラム内 で、 複数のコード・ワード・ビットの一部を上方向に移動させ、Ｎ最上位ビットをカ ラムに最下位位置に循環し、それにより他のビットの上位シフトによって生じる 空白を埋めるローテータ(rotator)２２３からなる。 また上で述べたように、コントローラ１０４のハードウェアはＭＰＳ 2000（ 商標）ページング制御センタのハードウェアと同様である。なお、他の種類のメ モリ、例えば、磁気ディスク・メモリ，光メモリ，ＥＥＰＲＯＭ(electrically erasable programmable random access memory)もＲＡＭ２０８およびＲＯＭ２ １０の代わりに代用できることが理解される。 第３図を参照して、本発明の好適な実施例による通信受信機１１０の電気ブロ ック図は、選択呼出基地局１０２から送信されたメッセージを、インタリーブさ れたデータ・ストリームとして受信するアンテナ３０２によって構成される。ア ンテナ３０２は、インタリーブされたデータ・ストリームを受信・復調して、そ こに含まれる複数のコード・ワード・ビットを導出する受信機３０４に結合され る。受信機３０４は、無線信号内で搬送される情報を復号・処理するマイクロプ ロセッサ３０６に結合される。マイクロプロセッサ３０６は、受信したコード・ ワードを格納する従来のランダム・アクセス・メモリ（ＲＡＭ）３１４に結合さ れる。コード・ワードは、コード・ワード・ビットの矩形アレイ３２８として格 納される。また、マイクロプロセ ッサ３０６は、受信したメッセージを視覚的または聴覚的に出力する、従来の液 晶ディスプレイ（ＬＣＤ）またはラウドスピーカなどの出力要素に結合される。 マイクロプロセッサ３０６は、ユーザが通信受信機１１０を制御することを可 能にするための周知のスイッチおよびボタンからなる制御部３１２にさらに結合 される。また、マイクロプロセッサ３０６は、通信受信機１１０に宛てられた情 報を受信することに応答して聴覚または視覚報知を生成する、例えば従来の圧電 トランスデューサ（ＰＺＴ）またはランプなどの報知発生器３０８に結合される 。さらに、マイクロプロセッサ３０６は、本発明の実施例に従って通信受信機１ １０の動作を制御するファームウェア要素を収容するリード・オンリ・メモリ（ ＲＯＭ）に結合される。 ファームウェア要素は、情報を回復するため、復元後の複数のコード・ワード を復号するデコーダ３１８を含む。また、ファームウェア要素は、修正された送 信順序に起因するビット修正を元に戻すため、受信後の複数のコード・ワード・ ビットを並べ替え、それにより複数のコード・ワードを復元するリオーダラ(reo rderer)３２０を含む。リオーダラ３２０は、受信後のインタリーブされたデー タ・ストリームを、送信中に並べ替えられた複数のコード・ワード・ビットから なる矩形アレイを再構築するように格納するストアラ(storer)３２２からなる。 リオーダラ３２０ は、元のビット位置を復元するため、カラムの一部内の複数のコード・ワード・ ビットを、シフタ２１８によって用いられた所定の方法とは逆の方法でシフトし 、それにより複数のコード・ワードを復元する逆シフタ(reverseshifter)３２４ をさらに含む。また、ファームウェア要素は、通信受信機１１０を選択的に識別 する選択呼出アドレス３２６を含む。 なお、ＥＥＰＲＯＭ、バッテリ・バックアップされたＲＡＭ、ＰＲＯＭ(progr ammable read-only memory)など、他の種類の不揮発性メモリもＲＯＭ３１６の 代わりに代用できることが理解される。さらに、マイクロプロセッサ３０６，Ｒ ＡＭ３１４およびＲＯＭ３１６は、連続した集積回路デバイスとして全体的にあ るいは部分的に統合できることが理解される。 第４図を参照して、従来のインタリーブ図は従来のビット・インタリーブ方法 を示し、ここでこの図に限り、コード・ワード・ビットは８ｘ８の矩形アレイに アセンブルされる。矩形アレイのロウのそれぞれは、８ビット・コード・ワード ４０１〜４０８を収容する。矩形アレイのカラム４１０のそれぞれは、各コード ・ワード４０１〜４０８からのコード・ワード・ビットを収容し、これらのコー ド・ワード・ビットは一定ビット位置に対応する。カラムは、カラム番号４１８ によって１〜８まで番号が付される。太い横線４２０はシンボル境界を表し、各 シンボルは、２コー ド・ワード・ビットに対応する２シンボル・ビットの情報（Ｍ＝２）を表す。 従来のインタリーブ図４００は、コード・ワード・ビットを識別するため１〜 ６４の番号を利用する。ビットがカラム単位で送信されると、これらの番号は従 来のビット・インタリーブ方法でコード・ワード・ビットが送信される順序を表 す。なお、コード・ワード・ビットは各カラム内で線形なロウ単位の順番で送信 されることに留意されたい。例えば、コード・ワード４０１のコード・ワード・ ビットは、１番目，９番目，１７番目，２５番目，３３番目，４１番目，４９番 目および５７番目の送信位置で送信される。図示のようにコード・ワード・ビッ トをインタリーブすることにより、チャネル・フェージングに伴うバースト・エ ラーの存在下でコード・ワード・エラー・レートは改善される。 なお、別のサイズの矩形アレイも利用でき、そのサイズはコード・ワード・ビ ット長と、送信中におけるコード・ワード・ビットの適切な時間分離に必要なイ ンタリーブ深度とによって決定される。例えば、６４００ビット／秒で動作する 場合、モトローラ社のＦＬＥＸ（商標）プロトコルでは、３２ｘ３２ビットが好 適である。これは、一つのコード・ワードに属する隣接コード・ワード間で５ミ リ秒の期間を与え、この期間はバースト・エラー保護を実質的に改善すると考え られる。 前述のように、各シンボルがＭシンボル・ビットを表すものとして、２^M変調 レベルで２^Mシンボルを利用して情報を送信するシステムにおける従来のインタ リーブ方法では、問題が生じることがある。Ｍが偶数（例えば、４レベルまたは １６レベル変調）である場合、また矩形アレイにおけるコード・ワード４０１〜 ４０８の数がＭの整数倍である場合に、問題が生じる。もしこれら２つの条件が 満たされると、従来のインタリーブ方法は、同じシンボル・ビット位置を繰り返 し利用することによって各コード・ワード４０１〜４０８を送信する。これは、 「弱い」シンボル・ビット位置が他に比べて一貫して高いエラー・レートを有す るために望ましくない。「弱い」シンボル・ビット位置を繰り返し利用すること によって送信されるコード・ワード４０１〜４０８は、「弱い」シンボル・ビッ ト位置が「強い」シンボル・ビット位置の間に介在されるコード・ワードに比べ て、訂正不可能なエラーの頻度が高くなる。 なお、例えば、コード・ワード４０１のコード・ワード・ビットはすべて奇数 の送信位置で送信され、コード・ワード４０２のコード・ワード・ビットはすべ て偶数の送信位置で送信されることに留意されたい。４レベル変調（シンボル当 たり２ビット）を利用するシステムでは、コード・ワード４０１のコード・ワー ド・ビットのそれぞれは第１シンボル・ビットによって送信され、コード・ワー ド４０２のコード・ワード・ビットのそれぞれは第２シンボル・ ビットによって送信される。同じ現象は、残りのコード・ワードにも生じる。そ れぞれは、すべて奇数またはすべて偶数のシンボル・ビット位置で送信される。 これは、コード・ワード４０１〜４０８の半分は「弱い」シンボル・ビット位置 で送信され、そのため多くのビット・エラーを含みすぎて、エラー訂正コードが 訂正できない可能性があるために望ましくない。 第５図を参照して、インタリーブ図５００は、本発明の好適な実施例による４ レベル変調用のビット・インタリーブ方法を示す。従来のインタリーブ図４００ と同様に、コード・ワード・ビットはまず矩形アレイにアセンブルされる。ロウ のそれぞれはコード・ワード５０１〜５０８を収容し、カラム５１０，５１２の それぞれは共通のビット位置におけるすべてのコード・ワード５０１〜５０８か らの一つのコード・ワード・ビットを収容する。本発明の好適な実施例に従って 、コード・ワード・ビットは２種類のグループにグループ化され、好ましくは、 各カラムは２種類のグループのうちの一方のみを収容する。各カラムにおけるグ ループのタイプは、０〜１の範囲のタイプ整数５１８によって識別される。太い 横線５２０はシンボル境界を示し、各シンボルは２コード・ワード・ビット（Ｍ ＝２）に対応する２シンボル・ビットの情報を表す。なお、別の例では、カラム は２種類以上のグループを収容でき、ここでコード・ワード５０１〜５０８のそ れぞれは２種類のグル ープのそれぞれから実質的に等しい数のビットを収容することが好適な条件であ る。明らかに、この条件はインタリーブ図５００において満たされ、ここで各コ ード・ワード５０１〜５０８は各タイプのグループからの４ビットを収容する。 本発明の好適な実施例に従って、コード・ワード・ビットは、一つのシンボル で送信されるコード・ワード・ビットからなるグループに、各カラム内でグルー プ化される。例えば、コード・ワード・ビット１，２がグループを形成し、ビッ ト３，４がグループを形成し、ビット５，６がグループを形成する。矩形アレイ のセル内の番号１〜６４は、従来のインタリーブ図４００における番号１〜６４ と同じビットを表す。なお、１に等しいタイプ整数を有するグループにおける番 号１〜６４の送信位置は、従来のインタリーブ図４００の送信位置とは異なるこ とに留意されたい。 １に等しいタイプ整数を有するグループのコード・ワード・ビットの送信位置 は、好ましくは、互いにスワップされる。例えば、２番目のカラム５１２におい て、ビット９，１０の送信位置はスワップされる。これは、従来では１０番目の 送信位置で送信されるビットが９番目の位置で送信され、従来では９番目の送信 位置で送信されるビットが１０番目の送信位置で送信されることを意味する。コ ード・ワード・ビットが通信受信機１１０によって受信された後、これらのコー ド・ワード・ビットは同様な矩形アレイにア センブルされ、以前スワップされたコード・ワード・ビットは元の位置にスワッ プし戻され、元のコード・ワードを復元する。（元の位置にスワップし戻された 後、コード・ワード・ビットは従来のインタリーブ図４００に示した矩形アレイ に配置され、そのためコード・ワードは従来のように復号できる。）その結果、 各復元されたコード・ワードは偶数送信位置および奇数送信位置で送信された等 しい数のコード・ワード・ビットからなる。従って、各コード・ワードは等しい 数の「強い」シンボル・ビットと「弱い」シンボル・ビットからなり、それによ り一つのコード・ワードが２つ以上のエラーを有する可能性を低減し、そのため 全体的なワード・エラー・レートを改善する。 なお、送信位置のスワッピングは、コード・ワード・ビットを矩形アレイにお ける元の位置のままにしておき、コード・ワード・ビットが矩形アレイから送信 される順番を変更することによっても達成されることに理解されたい。各受信コ ード・ワードが各シンボル・ビット位置において送信された実質的に等しい数の コード・ワード・ビットからなる限り、各グループ内で各送信位置をスワップす る厳密な方法は重要でない。さらに、送信位置をスワップできる多くの異なる方 法があることが理解される。例えば、最初の４つのカラムをスワップせずに送信 する一方で、最後の４つのカラムをスワップして送信できる。各コード・ワード を送信するために用いられる偶数および奇数シンボル・ ビット位置を等しくする任意のスワッピング方法は、あるシンボルにおいて送信 されたビットが別のシンボルに移されないことを条件として、本発明の好適な実 施例に従って機能する。 第６図を参照して、インタリーブ図６００は、本発明の好適な実施例による１ ６レベル変調用のビット・インタリーブ方法を示す。インタリーブ図５００と同 様に、コード・ワード・ビットはまず矩形アレイにアセンブルされる。ロウのそ れぞれはコード・ワード６０１〜６０８を収容し、カラム６１０，６１２，６１ ４，６１６のそれぞれは共通のビット位置におけるすべてのコード・ワード６０ １〜６０８からの一つのコード・ワードを収容する。本発明の好適な実施例に従 って、コード・ワード・ビットは４種類のグループにグループ化され、好ましく は、各カラム６１０〜６１６は、４種類のグループのうち一つのみを収容する。 各カラム６１０〜６１６におけるグループのタイプは、０〜３の範囲のタイプ整 数６１８によって識別される。太い横線６２０はシンボル境界を示し、各シンボ ルは４コード・ワード・ビット（Ｍ＝４）に対応する４シンボル・ビットの情報 を表す。なお、別の例では、カラム６１０〜６１６は２種類以上のグループを収 容でき、ここで各コード・ワードは４種類のグループのそれぞれからの実質的に 等しい数のビットを収容することが好適な条件である。明らかに、この条件はイ ンタリーブ図６００によって満たされ、ここ で各コード・ワード６０１〜６０８は各タイプのグループからの２ビットを収容 する。 本発明の好適な実施例に従って、コード・ワード・ビットは、一つのシンボル で送信されるコード・ワード・ビットからなるグループに、各カラム内でグルー プ化される。例えば、コード・ワード・ビット１，２，３，４がグループを形成 し、ビット５，６，７，８がグループを形成し、ビット９，１０，１１，１２が グループを形成する。矩形アレイのセル内の番号１〜６４は、従来のインタリー ブ図４００における番号１〜６４と同じビットを表す。なお、０より大きいタイ プ整数を有するグループにおける番号１〜６４の送信位置は、従来のインタリー ブ図４００の送信位置とは異なることに留意されたい。０より大きいタイプ整数 を有するグループにおけるコード・ワード・ビットは、タイプ整数に等しいビッ ト位置の数だけ、循環的に縦方向にシフトされる。好ましくは、縦方向シフト（ 上方向または下方向）の方向は、すべてのグループに対して一定である。循環的 とは、シフト後に、オーバフロー・ビットがこのシフトによって生じる各グルー プにおける空白に移されることである。例えば、第２カラム６１２において、ビ ット９，１０，１１は１０番目，１１番目，１２番目の送信位置に下方向にシフ トされ、一方、オーバフロー・ビット１２は９番目の送信位置における空白に移 される。 このシフトについて汎用的に説明すると、コード・ワー ド・ビットはＭタイプのグループにグループ化され、各Ｍタイプのグループは０ 〜Ｍ−１の範囲のタイプ整数によって識別される。各グループは、一つのシンボ ルで送信されるコード・ワード・ビットの一部からなり、グループは、各コード ・ワードがＭタイプのグループのそれぞれからの実質的に等しい数のビットを有 するように分散される。グループ化後、各グループのコード・ワード・ビットは 、ビット位置の数だけ、各グループ内で循環的に移される。このビット位置の数 は、このグループのタイプ整数に等しい。 上記のように各シンボル・ビット位置でコード・ワードを循環させることによ り、各コード・ワードに対応するコード・ワード・ビットは、Ｍシンボル・ビッ ト位置のそれぞれにおける等しい分散で有利に送信され、それにより「弱い」シ ンボル・ビット位置が一つのコード・ワードに対して連続的に用いられることを 防ぐ。また、コード・ワード・ビットがあるシンボルから次のシンボルに循環さ れないので、シンボル・インタリーブ深度は本発明の好適な実施例によるインタ リーブ方法によって変更されず、有利である。 第７図を参照して、フローチャート７００は、本発明の好適な実施例により情 報を符号化および復号する方法を示す。フローチャート７００は、コントローラ １０４のプロセッサ２０４がエンコーダ２１２にアクセスして、情報をコード・ ワードに符号化する（７０２）ことから開始する。 次に、プロセッサ２０４はＲＡＭ２０８およびアレンジャ２１６をアクセスして 、コード・ワードをコード・ワード・ビットの矩形アレイとして並べる（７０４ ）。次に、プロセッサ２０４はグルーパ２２０をアクセスし、０〜Ｍ−１のタイ プ整数によって識別されるＭタイプのグループにコード・ワード・ビットをグル ープ化する（７０６）。各グループは、一つのシンボルで送信される。これらの グループは、各コード・ワードが各タイプのグループからの等しい数のビットを 有するように分散される。次に、プロセッサ２０４はムーバ２２２をアクセスし て、各グループのコード・ワード・ビットを、このグループのタイプ整数に等し いビット位置の数だけ縦方向に循環的にシフトする（７０８）。次に、プロセッ サ２０４はセンダ２２４および送信機インタフェース２０６をアクセスして、シ フトされたコード・ワード・ビットをインタリーブされたデータ・ストリームと して送信する（７１０）。 通信受信機１１０の受信機３０４は、インタリーブされたデータ・ストリーム のコード・ワード・ビットを受信し、復調する（７１２）。マイクロプロセッサ ３０６はストアラ３２２をアクセスして、データ・ストリームから取り出された コード・ワード・ビットを格納し、送信のため並べ替えられた矩形アレイを再構 築する（７１４）。次に、マイクロプロセッサ３０６は逆シフタ３２４をアクセ スして、ステップ７０８の逆の方法でコード・ワード・ビットを縦 方向にシフトし、ステップ７０２において最初に符号化されたコード・ワードを 復元する（７１６）。次に、マイクロプロセッサ３０６はデコーダ３１８をアク セスし、コード・ワードを復号する（７１８）。ステップ７２０において、プロ セッサ２０４は送信すべき更なる情報があるかどうかを調べる。もしある場合、 フローはステップ７０２に戻る。もしなければ、プロセッサ２０４は更なる情報 を待ち（７２２）、更なる情報が着信すると、フローはステップ７０２に戻る。 本発明の好適な実施例に従って情報を符号化および復号する方法のビット並び 替え部分については、ファームウェアの制御によりプロセッサ２０４およびマイ クロプロセッサ３０６によって実行されることを上で説明した。なお、この方法 のビット並べ替え部分は、望ましければ、専用ハードウェアによってすべてを実 行できることが当業者に理解される。プロセッサ２０４およびマイクロプロセッ サ３０６にかかる処理負担を軽減するため、データ送信レートなどのシステム条 件に応じて、ビット並べ替え部分を専用ハードウェアで構築するほうが好ましい ことがある。 第８図を参照して、ビット・シフトを行う前の、本発明の別の実施例によるビ ットインタリーブ方法を示す４レベル変調用のインタリーブ図８００は、矩形ア レイ８０２に並べられたコード・ワード・ビット１〜６４を示す。インタリーブ 図４００，５００，６００と同様に、矩形アレイ ８０２の横のロウのそれぞれは、８ビットのコード・ワードを収容する。矩形ア レイ８０２の縦のカラムのそれぞれは、各コード・ワードからのコード・ワード ・ビットを収容し、コード・ワード・ビットは一定のビット位置に対応する。処 理効率の向上のため、コード・ワード・ビットは、各８ビットの８つのカラム・ グループにグループ化されおり、グループは０〜１の範囲の８つのタイプ整数８ ０４によって識別される。０に等しいタイプ整数８０４を有するグループのコー ド・ワード・ビットはシフトされない。１に等しいタイプ整数０８４を有するグ ループのコード・ワード・ビットは、１ビット位置だけ循環的にシフトされる。 すなわち、１に等しいタイプ整数８０４を有する各カラムは、好ましくは、１ビ ット位置だけ上方向にシフトされ、オーバフロー・ビット３３，４１，４９，５ ７は、矢印によって示されるように、カラムの下に移される。 第９図を参照して、ビット・シフトを行った後の、本発明の別の実施例による ビット・インタリーブ方法を示す４レベル変調用のインタリーブ図９００は、送 信のためにシフトされたコード・ワード・ビットを示す。シンボル境界は、太い 線９０２によって表される。コード・ワード・ビットは、インタリーブ図９００ において配置されたカラム単位の順番で送信される。すなわち、ビットは、１， ２，３，４，５，６，７，８，９，１０，１１，．．．，６３，６４，５７の順 番で送信される。送信および受信の後、コ ード・ワード・ビットは、通信受信機１１０によって、インタリーブ図８００に 示すように元の位置に復元される。有利な点は、各コード・ワードのほとんどの コード・ワード・ビットが完全な４シンボル・インタリーブ深度を維持すること である。０のタイプ整数を有する４つのグループと、１のタイプ整数を有する４ つのグループとの間の不連続性のいずれかの側における３つのビット対のみに、 シンボル・インタリーブ深度の減少が生じる。影響を受けるビット対は、３番目 の元のコード・ワードの２７／３５と、５番目の元のコード・ワードの２９／３ ７と、７番目の元のコード・ワードの３１／３９であり、これらのビット対でイ ンタリーブ深度における１シンボルの減少が生じる。これは、特に大きなアレイ 、例えば、３２ｘ３２ビット・アレイにおいて、バースト・エラー保護に対して わずかな影響しかないと考えられる。 特定の用途で望ましければ、３つのビット対でシンボル深度を増加させ、一つ のビット対でより大きなシンボル深度の減少を生じさせる別のシフト方法も利用 できる。これは、１のタイプ整数８０４を有するグループのコード・ワード・ビ ットを下方向にシフトさせ、下のオーバフロー・ビットをインタリーブ図８００ の矢印によって示される方向とは反対方向に移すことにより達成される。これに より、８番目の元のコード・ワードのビット対３２／４０は隣接シンボル（シン ボル深度＝１）で送信され、アレイの他の すべてのシンボル対のシンボル深度は変更されないままか、あるいは１シンボル だけ増加される。 なお、タイプ整数は多くの異なる順序で割り当てることができ、コード・ワー ド・ビットは本発明により多くの異なる方法で並べ替えることができ、このとき 好適な条件は、並べ替え後に、各コード・ワードが各タイプのグループからの実 質的に等しい数のビットを有することであり、またシンボル・インタリーブが許 容できない程度まで悪影響を受けないことを条件とする。また、大半の用途では 、特に３２ｘ３２アレイなどの大きなアレイでは、少なくとも一つのビット組み 合せについてシンボル・インタリーブの過剰な減少を防ぐため、グループを上方 向にシフトし、低い番号のグループ・タイプを高い番号のグループ・タイプの前 に送信することが好ましい。例えば、インタリーブ図９００に示すタイプ２のグ ループがタイプ１のグループより前に送信されると、第１コード・ワードの２ビ ット、例えば、ビット１およびビット５７は、直接隣接するシンボルによって送 信され、望ましくない。 第１０図を参照して、ビット・シフトを行う前の、本発明の別の実施例による ビット・インタリーブ方法を示す１６レベル変調用のインタリーブ図１０００は 、矩形アレイ１００２に並べられたコード・ワード・ビット１〜６４を示す。イ ンタリーブ図４００，５００，６００，８００，９００と同様に、矩形アレイ１ ００２の横のロウのそれぞ れは、８ビットのコード・ワードを収容する。矩形アレイ１００２の縦のカラム のそれぞれは、各コード・ワードからのコード・ワード・ビットを収容し、コー ド・ワード・ビットは一定のビット位置に対応する。処理効率の向上のため、コ ード・ワード・ビットは、それぞれが８ビットの８つのカラム方向のグループに グループ化され、これらのグループは０〜３の範囲の８つのタイプ整数１０１０ によって識別される。タイプ整数１０１０が０であるグループのコード・ワード ・ビットはシフトされない。１に等しいタイプ整数１０１０を有するグループの コード・ワード・ビットは、１ビット位置だけ循環的にシフトされる。すなわち 、タイプ整数１０１０が１である各カラムは、好ましくは、１ビット位置だけ上 方向に移され、オーバフロー・ビット１７，２５は、矢印によって示されるよう に、それぞれのカラムの下に移される。同様に、２に等しいタイプ整数１０１０ を有する各カラムは、好ましくは、２ビット位置だけ上方向にシフトされ、オー バフロー・ビット３３，３４および４１，４２は、矢印によって示されるように 、それぞれのカラムの下に移される。同様に、３に等しいタイプ整数１０１０を 有する各カラムは、好ましくは、３ビット位置だけ上方向にシフトされ、オーバ フロー・ビット４９，５０，５１および５７，５８，５９は、矢印によって示さ れるように、それぞれのカラムの下に移される。 第１１図を参照して、ビット・シフトを行った後の、本 発明の別の実施例によるビット・インタリーブ方法を示す１６レベル変調用のイ ンタリーブ図１１００は、送信のためにシフトされたコード・ワード・ビットを 示す。シンボル境界は、太い線１１０２によって表される。コード・ワード・ビ ットは、インタリーブ図１１００において配置されたカラム単位の順番で送信さ れる。すなわち、ビットは、１，２，３，４，５，６，７，８，９，１０，１１ ，．．．，６３，６４，５７，５８，５９のビット順序で送信される。送信およ び受信後に、コード・ワード・ビットは、通信受信機１１０によって、インタリ ーブ図１０００に示される元の位置に復元される。有利な点は、各コード・ワー ドのほとんどのコード・ワード・ビットは完全なインタリーブ深度を維持するこ とである。異なる値のタイプ整数を有するグループ間の不連続性のいずれかの側 における３つのビット対のみで、シンボル・インタリーブ深度の減少が生じる。 影響を受けるビット対は、５番目の元のコード・ワードの１３／２１と、６番目 の元のコード・ワードの３０／３８と、７番目の元のコード・ワードの４７／５ ５であり、これらのビット対ではインタリーブ深度における１シンボルの低下が 生じる。例えば３２ｘ３２ビット・アレイなどの大きなアレイでは、このことは バースト・エラー保護に対してわずかな影響しかないと考えられるが、影響を受 けるビットに対してシンボル・インタリーブが半減する８ｘ８アレイなどの小さ なアレイでは、考慮に入れる必要があ るかもしれない。 上述のように、タイプ整数は多くの異なる順序で割り当てることができ、コー ド・ワード・ビットは本発明により多くの異なる方法で並べ替えることができ、 このとき好適な条件は、並べ替え後に、各コード・ワードが各タイプのグループ からの実質的に等しい数のビットを有することであり、またシンボル・インタリ ーブが許容できない程度まで悪影響を受けないことを条件とする。また、大半の 用途では、特に３２ｘ３２アレイなどの大きなアレイでは、少なくとも一つのビ ット組み合せについてシンボル・インタリーブの過剰な減少を防ぐため、グルー プを上方向にシフトし、低い番号のグループ・タイプを高い番号のグループ・タ イプの前に送信することが好ましい。 第１２図を参照して、フローチャート１２００は、本発明の別の実施例により 情報を符号化および復号する方法を示す。フローチャート１２００はフローチャ ート７００と同様であり、実質的な相違点について以下で説明する。ステップ７ ０４においてコード・ワードが矩形アレイに並べられると、プロセッサ２０４は グルーパ２２０をアクセスして、好ましくは、０〜Ｍ−１のタイプ整数によって 識別されるＭタイプのカラムにコード・ワード・ビットをグループ化する（１２ ０６）。このグループ化は、各コード・ワードが各タイプのカラムからの等しい 数のビットを有するように行われる。次に、プロセッサ２０４はムーバ２２ ２およびローテータ２２３をアクセスし、０より大きなタイプ整数を有する各カ ラムのコード・ワード・ビットを、カラムのタイプ整数に等しいビット位置の数 だけ循環的にシフトする（１２０８）。 以上より、本発明は、コード・ワードを送信するために一つのシンボル・ビッ ト位置のみが用いられることを防ぎながら、データ処理の効率性と整合性のある 矩形アレイのサイズを利用する、コード・ワード・ビットの送信をインタリーブ する方法および装置を提供することが理解される。この方法および装置は、各コ ード・ワードを送信するためにシンボル・ビット位置の均等な分散を有利に行う 。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，Ｂ Ｇ，ＢＲ，ＢＹ，ＣＡ，ＣＮ，ＣＺ，ＥＥ，ＦＩ，ＧＥ ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＲ，ＫＺ，ＬＫ， ＬＲ，ＬＴ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，Ｎ Ｏ，ＮＺ，ＰＬ，ＲＯ，ＲＵ，ＳＤ，ＳＧ，ＳＩ，ＳＫ ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者 ブリーデン、アール・ルイス アメリカ合衆国フロリダ州ボカ・レイト ン、グリーンビュー・テラス22940

Claims (1)

1. 【特許請求の範囲】 １．情報をシンボルとして送信するため少なくとも４変調レベルを利用するデ ジタル通信システムにおいて、情報を符号化および復号する方法であって、各シ ンボルは、複数のシンボル・ビット位置に配置された複数のシンボル・ビットを 表し、複数のシンボル・ビット位置の少なくとも一つは、複数のシンボル・ビッ ト位置の別の一つのエラー・レートよりも高いエラー・レートを示す、方法であ って： 複数のコード・ワード・ビット位置に配置された複数のコード・ワード・ビッ トからなる偶数個のコード・ワードに、前記情報を符号化する段階； 前記偶数個のコード・ワードをインタリーブされたデータ・ストリームとして 送信する段階であって、前記複数のコード・ワード・ビットの送信順序は所定の 方法で並べ替えられて、前記複数のコード・ワードのそれぞれに対応する前記複 数のコード・ワード・ビットが前記複数のシンボル・ビット位置のそれぞれにお いて実質的に等しい分散で送信されるように、修正された送信順序を形成する、 段階； 前記インタリーブされたデータ・ストリームを受信して、前記複数のコード・ ワード・ビットを導出する段階； 受信後に前記複数のコード・ワード・ビットを並べ替えて、前記修正された送 信順序に起因するビット修正を元に戻し、それにより前記複数のコード・ワード を復元する段 階；および 復元後に前記複数のコード・ワードを復号して、前記情報を回復する段階； によって構成されることを特徴とする方法。 ２．前記送信する段階は： 前記複数のコード・ワードをロウとカラムの矩形アレイに並べる段階であ って、前記複数のコード・ワードのそれぞれは、前記矩形アレイのロウの一つを 形成し、前記複数のコード・ワード・ビットは、前記矩形アレイのカラムを形成 し、各カラムは、前記複数のコード・ワード・ビット位置の一つに対応する、段 階； 前記複数のコード・ワード・ビットを並べ替えるため、前記カラムの一部 内の前記複数のコード・ワード・ビットを新たな位置に所定の方法でシフトする 段階；および 並べ替えられた前記複数のコード・ワード・ビットをカラム単位の順番で 送信する段階であって、一つのカラムの送信内で、このカラムの前記複数のコー ド・ワード・ビットが線形なビット単位の順番で送信される、段階； によって構成されることを特徴とする請求項１記載の方法。 ３．前記デジタル通信システムは、２^M変調レベルを利用し、 各シンボルは、Ｍシンボル・ビット位置におけるＭシンボル・ビットを表し、 前記シフトする段階は： 前記複数のコード・ワード・ビットをＭタイプのグループにグループ化す る段階であって、前記Ｍタイプのグループのそれぞれは、０〜Ｍ−１の範囲のタ イプ整数によって識別され、各グループは、一つのシンボルにおいて送信される 前記複数のコード・ワード・ビットの部分からなり、前記複数のコード・ワード のそれぞれは、前記Ｍタイプのグループのそれぞれからの実質的に等しい数の前 記複数のコード・ワード・ビットを有する、段階；および グループにおける前記複数のコード・ワード・ビットの前記部分を、ビッ ト位置の数だけ各グループ内で循環的に移す段階であって、前記ビット位置の数 は、グループのタイプ整数に等しい、段階； によって構成されることを特徴とする請求項２記載の方法。 ４．前記並べ替える段階は； 送信中に並べ替えられた前記複数のコード・ワード・ビットからなる前記矩形 アレイを再構築するような方法で、受信後に前記インタリーブされたデータ・ス トリームを格納する段階；および カラムの前記一部内の前記複数のコード・ワード・ビットを、前記所定の方法 の逆の方法でシフトして、元のビット位置を復元し、それにより前記複数のコー ド・ワードを復元する段階； によって構成されることを特徴とする請求項２記載の方法。 ５．前記デジタル通信システムは、２^M変調レベルを利用し、 各シンボルは、Ｍシンボル・ビット位置におけるＭシンボルを表し、 前記シフトする段階は： 前記複数のコード・ワード・ビットをＭタイプのグループにグループ化す る段階であって、前記Ｍタイプのグループのそれぞれは、０〜Ｍ−１の範囲のタ イプ整数によって識別され、各グループは、８ビットの整数倍からなる前記複数 のコード・ワード・ビットのコラム方向の部分からなり、前記複数のコード・ワ ードのそれぞれは、Ｍタイプのグループのそれぞれからの実質的に等しい数の前 記複数のコード・ワード・ビットを有する、段階；および グループにおける前記複数のコード・ワード・ビットの前記部分を、ビッ ト位置の数だけ各グループ内で循環的に移す段階であって、前記ビット位置の数 は、グループのタイプ整数に等しい、段階； によって構成されることを特徴とする請求項２記載の方法。 ６．前記Ｍタイプのグループは、前記矩形アレイのカラムに対応し、 前記送信する段階は、より高いタイプ整数によって識別 されるカラムの前記複数のコード・ワード・ビットを送信する前に、低いタイプ 整数によって識別されるカラムの前記複数のコード・ワード・ビットを送信する ことからなり、 カラムのそれぞれは、Ｎ最上位ビットを有するように定義され、Ｎはカラムの タイプ整数に等しく、 前記移す段階は、カラムにおける最下位位置に循環される各カラムの前記Ｎ最 上位ビットを除いて、０より大きいタイプ整数によって識別される各カラム内で 、前記複数のコード・ワード・ビットの前記部分を上方向に移すことによって構 成されることを特徴とする請求項５記載の方法。 ７．情報をシンボルとして送信するため少なくとも４変調レベルを利用するデ ジタル通信システムにおいて、情報を符号化するコントローラであって、各シン ボルは、複数のシンボル・ビット位置に配置された複数のシンボル・ビットを表 し、複数のシンボル・ビット位置の少なくとも一つは、複数のシンボル・ビット 位置の別の一つのエラー・レートよりも高いエラー・レートを示す、コントロー ラであって： 複数のコード・ワード・ビット位置に配置された複数のコード・ワード・ビッ トからなる偶数個のコード・ワードに、前記情報を符号化するエンコーダ；およ び 前記エンコーダに結合され、前記偶数個のコード・ワードをインタリーブされ たデータ・ストリームとして送信するインタリーバであって、前記複数のコード ・ワード・ビ ットの送信順序は所定の方法で並べ替えられ、前記複数のコード・ワードのそれ ぞれに対応する前記複数のコード・ワード・ビットが、前記複数のシンボル・ビ ット位置のそれぞれにおいて実質的に等しい分散で送信されるように、修正され た送信順序を形成する、インタリーバ； によって構成されることを特徴とするコントローラ。 ８．前記インタリーバは： 前記複数のコード・ワードをロウとカラムの矩形アレイに並べるアレンジ ャであって、前記複数のコード・ワードのそれぞれは、前記矩形アレイのロウの 一つを形成し、前記複数のコード・ワード・ビットは、前記矩形アレイのカラム を形成し、各カラムは、前記複数のコード・ワード・ビット位置の一つに対応す る、アレンジャ； 前記アレンジャに結合され、前記複数のコード・ワード・ビットを並べ替 えるため、カラムの部分内の前記複数のコード・ワード・ビットを、新たな位置 に所定の方法でシフトするシフタ；および 前記シフタに結合され、並べ替えられた前記複数のコード・ワード・ビットを カラム単位の順番で送信するセンダであって、一つのカラムの送信内で、このカ ラムの前記複数のコード・ワード・ビットが線形なロウ単位の順番で送信される 、センダ； によって構成されることを特徴とする請求項７記載のコントローラ。 ９．前記デジタル通信システムは、２^M変調レベルを利用し、 各シンボルは、Ｍシンボル・ビット位置におけるＭシンボルを表し、 前記シフタは： 前記複数のコード・ワード・ビットをＭタイプのグループにグループ化す るグルーパであって、前記Ｍタイプのグループのそれぞれは、０〜Ｍ−１の範囲 のタイプ整数によって識別され、各グループは、一つのシンボルにおいて送信さ れる前記複数のコード・ワード・ビットの部分からなり、前記複数のコード・ワ ードのそれぞれは、前記Ｍタイプのグループのそれぞれからの実質的に等しい数 の前記複数のコード・ワード・ビットを有する、グルーパ；および 前記グルーパに結合され、グループにおける前記複数のコード・ワード・ ビットの前記部分を、ビット位置の数だけ各グループ内で循環的に移すムーバで あって、前記ビット位置の数は、グループのタイプ整数に等しい、ムーバ； によって構成されることを特徴とする請求項８記載のコントローラ。