JPH10513012A - 高性能集積回路パッケージ - Google Patents

Abstract

(57)【要約】 プリント回路（ＰＣ）ボード（５６）上に配置され第１の誘電層を有する高性能集積回路パッケージ（１０）。この第１の誘電層上に、金属化ダイ・パッド（２２）と、この金属化ダイ・パッドを囲む第１の金属リング（３８ａ）が位置決めされる。金属化ダイ・パッドおよび第１の金属リングはそれぞれ、第１の電源信号および第２の電源信号を受信するためにＰＣボードに電気的に結合される。次いで、金属化ダイ・パッドに集積回路ダイ（１２）が取り付けられる。この集積回路ダイ（１２）は、それぞれ、金属化ダイ・パッドおよび第１の金属リングに結合された、第１の電源信号ボンド・パッド（２８、３０）と第２の電源信号ボンド・パッド（３３、３４）とを有する。したがって、金属化ダイ・パッドおよび第１の金属リングは、ＰＣボードから来る第１および第２の電源信号を集積回路ダイ上の第１および第２の電源信号ボンド・パッドに結合する第１の電源平面および第２の電源平面として動作する。

Description

【発明の詳細な説明】 高性能集積回路パッケージ 発明の背景 １．発明の分野 本発明は、高性能集積回路実装の分野に関する。 ２．技術の背景 従来、マイクロプロセッサは、電気的性能要件および熱的性能要件のためにセ ラミック・ピン・グリッド・アレイ・パッケージとして実装される。具体的には 、マイクロプロセッサの命令実行速度が高いので、マイクロプロセッサの実装の 設計に２つの制限が課される。第１に、マイクロプロセッサは高い命令実行速度 で動作するが、電力消費量はその命令実行速度の関数であるので、マイクロプロ セッサの実装の設計に対して課される１つの制限はエネルギーの節約である。第 ２に、マイクロプロセッサの命令実行速度が高いので、実装では、回路ノードが できるだけ迅速に充電し放電することができるようにマイクロプロセッサ・ダイ との間の過渡電源電流（たとえば、過渡グラウンド電流および過渡Ｖ_cc供給電流 ）の除去および供給に要する時間を最小限に抑える必要がある。 エネルギーの節約と時間の制約は共に、電源信号（たとえば、グラウンド供給 信号やＶ_cc供給信号）にプリント回路（ＰＣ）ボードからダイへの最も短い経路 を与えることによって満たすことができる。言い換えれば、電源信号がＰＣボー ドからダイへ移動する必要がある距離を最小限に抑えることによって、電源信号 が経路内で出会う障害物（すなわち、抵抗およびインダクタンス）が少なくなる ので、エネルギーが節約される。さらに、電源信号がＰＣボードからダイへ移動 する必要がある距離を最小限に抑えることによって、ＰＣボードとダイとの間で 過渡電源電流を供給し除去するための時間も最小限に抑えられる。 従来、（ＰＣボードからダイへの）電源信号経路を短くする従来技術の解決策 は他のタイプの実装では首尾良く実施できないことが多いので、マイクロプロセ ッサは主としてセラミック・ピン・グリッド・アレイ・パッケージとして実装さ れている。電源信号経路を短くする従来技術の一方法は、容量性電気平面をパッ ケージ内に配置することである。このような容量性電気平面（薄層キャパシタと も呼ばれる）は、電源信号に接続され、したがって迅速にダイからアクセスでき るローカル・オンチップ電源を形成する。 残念なことに、容量性電気平面は数種類の材料でしか実施できない。容量性電 気平面を実施できるかどうかは、各電力平面と接地平面との間で達成できる最小 分離距離と、パッケージの誘電定数に依存する。したがって、セラミック・パッ ケージが高誘電定数を有し、小さな分離距離を与えるので、セラミック・パッケ ージでは容量性電気平面を実施することができる。しかし、前述のように、容量 性電気平面は、すべてのタイプのパッケージで実施できるわけではない。たとえ ば、プラスチック・パッケージは、誘電定数が低く、隣接する電気平面間に小さ な分離距離を与えることができないので、より廉価なプラスチック・パッケージ 技法では容量性電気平面を使用して電源信号経路を短くすることはできない。 電源信号の経路を短くする従来技術の他の解決策は、パッケージ上にチップ・ キャパシタを実装し、このキャパシタを、電源信号に結合してローカル電源とし て働くようにすることである。しかし、チップ・キャパシタが高価なので、従来 技術のこの解決策では、マイクロプロセッサの処理コストが増大する。 したがって、電源信号をＰＣボードからダイへ転送する際にエネルギーおよび 時間を費用有効に節約する、マイクロプロセッサ用の実装方法および装置を提供 することが望ましい。具体的には、（すべてのタイプの実装で実施できるわけで はない）容量性電気平面を使用せず、かつ（高価な）チップ・キャパシタを使用 せずに、ＰＣボードからダイへの最も短い電源信号経路を与える、マイクロプロ セッサ用の実装方法および装置が必要である。 発明の概要 本発明の目的は、電源信号をＰＣボードからダイへ転送する際にエネルギーお よび時間を費用有効に節約する、マイクロプロセッサ用の実装方法および装置を 提供することである。具体的には、本発明の目的は、容量性電気平面を使用せず 、 かつチップ・キャパシタを使用せずに、ＰＣボードからダイへの最も短い電源信 号経路を与える、マイクロプロセッサ用の実装方法および装置を提供することで ある。 本発明のこれらおよびその他の目的は、プリント回路（ＰＣ）ボード上に配置 された高性能集積回路パッケージによって達成される。この高性能パッケージは 、上部に、金属化ダイ・パッドと、この金属化ダイ・パッドを囲む第１の金属リ ングとが位置決めされた、第１の誘電層を有する。金属化ダイ・パッドおよび第 １の金属リングはそれぞれ、第１の電源信号および第２の電源信号を受信するた めにＰＣボードに電気的に結合される。次いで、金属化ダイ・パッドに集積回路 ダイが取り付けられる。この集積回路ダイは、それぞれ、金属化ダイ・パッドお よび第１の金属リングに結合された、第１の電源信号ボンド・パッドと第２の電 源信号ボンド・パッドとを有する。したがって、金属化ダイ・パッドおよび第１ の金属リングは、ＰＣボードから来る第１および第２の電源信号を集積回路ダイ 上の第１および第２の電源信号ボンド・パッドに結合する第１の電源平面および 第２の電源平面として動作する。 図面の簡単な説明 当業者には、本発明の目的および利点が、下記の詳細な説明および添付の図面 を調べた後に容易に明らかになろう。 第１図は、本発明の一実施形態のボール・グリッド・アレイ・パッケージの平 面図である。 第２図は、第１図のボール・グリッド・アレイ・パッケージの側面断面図であ る。 第３図は、第１図のボール・グリッド・アレイ・パッケージの拡大断面図であ る。 第４図は、汎用コンピュータ・システムのマイクロプロセッサを収納する本発 明の高性能集積回路パッケージを示す図である。 発明の詳細な説明 本発明は、ボール・グリッド・アレイ（ＢＧＡ）パッケージの高性能品質を利 用する集積回路実装方法および装置を提供する。具体的には、はんだボールを、 隣接するボール間の距離を比較的短くして（たとえば、５０ミル）集積回路パッ ケージに取り付けることができるので、ＢＧＡパッケージは高いはんだボール密 度を有する。さらに、ＢＧＡパッケージの高はんだボール密度のために、このよ うなパッケージは比較的小さな寸法を有することができる。後述のように、本発 明のパッケージ設計では、ＢＧＡパッケージのはんだボール密度が高く寸法が小 さいことを使用して、最も短い電源信号経路がえられる。 下記の説明では、説明の都合上、本発明を完全に理解していただくために多数 の詳細について述べる。しかし、当業者には、このような特定の詳細なしに本発 明を実施できることが明らかになろう。たとえば、本発明の下記の説明はＢＧＡ パッケージに関するものであるが、当業者には、ピン・グリッド・アレイ（ＰＧ Ａ）パッケージのピン密度および隣接ピン間隔が、ＢＧＡパッケージのボール密 度および隣接ボール間隔に匹敵する場合にはピン・グリッド・アレイ（ＰＧＡ） パッケージを使用して本発明を実施できることが理解されよう。 第１図ないし第３図は、本発明の実装方法および装置の一実施形態を示す。こ れらの図に示したように、プラスチック・パッケージ１０は集積回路１２を収納 する。集積回路１２は、本発明の一実施形態ではマイクロプロセッサである。ま た、第１図ないし第３図で述べる本発明の実施形態ではプラスチック・パッケー ジについて説明するが、パッケージ１０が他のタイプの材料で構成できることを 理解されたい。パッケージ１０は、その底面に取り付けられた複数のコネクタ１ ４を有する。これらのコネクタは、ＰＣボード上の金属パッドとの接点を形成し 、それによってパッケージ１０をＰＣボードに結合する。第１図ないし第３図で 述べる本発明の実施形態では、コネクタははんだボールである。しかし、前述の ように、密度および隣接間隔が、ＢＧＡパッケージのボール密度および隣接ボー ル間隔に匹敵する場合には他のタイプのコネクタ（たとえば、ピン）を使用する ことができる。 第１図ないし第３図で述べる本発明の実施形態では、パッケージ１０は、第１ の誘電層１６と、第２の誘電層１８と、第３の誘電層２０の３つの誘電材料層を 有する。パッケージ１０の第１の誘電層の表面にパッケージ１０に第１の金属化 ダイ・パッド２２が取り付けられる。本発明の一実施形態では、第１の金属化ダ イ・パッド２２は、積層プロセスを通じてパッケージ１０に取り付けられる。こ のダイ・パッドは、メッキ・バイア２４を通じて第２の金属化パッド２６に電気 的および熱的に接続されている。この第２の金属化パッド２６は第１の誘電層１ ６の底面に取り付けられている。さらに、第１の金属化ダイ・パッド２２は、第 ２の金属化パッド２６に結合されたはんだボール１４ａを通じて、ＰＣボード上 の第１の電源信号に結合される。第１図ないし第３図で述べる本発明の実施形態 では、第１の電源信号はコア・グラウンド供給信号Ｖ_ssである。しかし。第１の 供給信号が、いくつかの異なるタイプの電源供給信号のうちの１つでよいことを 理解されたい。 マイクロプロセッサ・ダイ１２は次いで、電気的および熱的に伝導性の接着剤 によって第１の金属化ダイ・パッド２２に取り付けられる。マイクロプロセッサ ・ダイ１２は、コア・グラウンド・ボンド・パッド２８、周辺グラウンド・ボン ド・パッド３０、コアＶ_ccボンド・パッド３２、周辺Ｖ_ccボンド・パッド３４、 個別の信号ボンド・パッド３６を含め、複数のボンド・パッドを含む。コア・グ ラウンド・ボンド・パッドはすべて、ダイ・パッド２２にワイヤ・ボンディング されることによって短絡される。したがって、ダイ上のコア・グラウンド・ボン ド・パッドからＰＣボード上のコア・グラウンド供給信号への最も短い電気（す なわち、最低インダクタンス）経路は、第１の金属化ダイ・パッド２２と、バイ ア２４と、第２の金属化パッド２６と、はんだボール１４ａを通じて確立される 。この最も短い経路は、ダイ寸法およびパッケージ寸法とは独立したものである 。 パッケージ１０は、第１の誘電層１６の表面と底面の両方に金属化パッドを囲 む第１の１組の金属リング３８も含む。第１の１組の金属リングの表側部リング ３８ａと底側部リング３８ｂは、メッキ・バイア４０を通じて接続される。底側 部第１の金属リングは、はんだボール１４ｂを通じて、ＰＣボード上の第２の電 源信号に結合される。第１図ないし第３図で述べる本発明の実施形態では、第２ の電源信号はコアＶ_cc供給信号である。しかし、第２の電源信号がいくつかの異 なるタイプの電源信号のうちの１つでよいことを理解されたい。マイクロプロセ ッサ・ダイ上のコアＶ_ccボンド・パッドはすべて、表部の第１の金属リングにワ イヤ・ボンディングされることによって短絡される。したがって、ダイ上のコア Ｖ_ccボンド・パッドからＰＣボード上のコアＶ_cc供給信号への短い電気（すなわ ち、低インダクタンス）経路は、表部の第１の金属リング３８ａと、バイア４０ と、底部の第１の金属リング３８ｂと、はんだボール１４ｂを通じて確立される 。 さらに図示したように、パッケージ１０は、第１の誘電層１６の表面と底面の 両方の金属化パッドおよび第１の１組の金属リングを囲む第２の１組の金属リン グ４２も含む。第２の１組の金属リングの表側部リング４２ａと底側部リング４ ２ｂは、メッキ・バイア４４を通じて電気的および熱的に接続される。底側部の 第２の金属リングは、それに取り付けられたはんだボール１４ｃを通じてＰＣボ ード上の第３の電源信号に結合される。第１図ないし第３図で述べる本発明の実 施形態では、第３の供給信号は周辺グラウンド供給信号Ｖ_sspである。しかし、 第３の電源信号がいくつかの異なるタイプの電源信号のうちの１つでよいことを 理解されたい。 マイクロプロセッサ・ダイ上の周辺グラウンド・ボンド・パッドはすべて、表 部の第２の金属リングにワイヤ・ボンディングされることによって短絡される。 このように、第２の１組の金属リングを使用して、ダイ上の周辺グラウンド・ボ ンド・パッドがＰＣボード上の周辺グラウンド供給信号に結合される。本発明の この実施形態は、マイクロプロセッサのコア活動（たとえば、命令の実行）によ って使用される電源を、マイクロプロセッサの周辺活動（たとえば、他の装置と の通信）に使用される「雑音の多い」電源から絶縁するために周辺電源接続を形 成する。 さらに図示したように、パッケージ１０は２つのボンド・フィンガの列も含む 。第１のボンド・フィンガの列４６は、金属化ダイ・パッド２２、表部の第１の 金属リング３８ａ、第２の金属リング４２ａと共に（第１の下部ボンディング・ シェルフを構成する）第１の誘電層１６の表面上に配置される。第１のボンド・ フィンガの列４６は、個別の信号接続に使用されるいくつかの個別の信号ボンド ・フィンガを有する。具体的には、特定の信号ボンド・パッドを特定の信号フィ ンガにワイヤ・ボンディングすることによって、マイクロプロセッサ・ダイ上の 特 定の信号ボンド・パッドを、ＰＣボードから来る特定の信号に結合することがで きる。さらに、特定の信号フィンガは、パッケージの長さまたは幅に沿って、Ｐ Ｃボード上の特定の信号を受信する個別のバイアおよび個別のはんだボールへ横 切る（すなわち、パッケージの長さまたは幅の一部あるいはパッケージの長さま たは幅全体に沿って横切る）個別のトレースに結合される。 第２の誘電層１８上に位置決めされた（第２のより高いボンディング・シェル フを構成する）第３の誘電層２０の表面上に第２のボンド・フィンガの列４８が 配置される。第１図ないし第３図に示したように、第２および第３の誘電層は、 第１の金属化ダイ・パッド２２と、第１の表部の金属リング３８ａと、第２の表 部の金属リング４２ａと、第１のボンド・フィンガの列４６を囲む。また、第２ および第３の誘電層は、ダイ・パッド、表部の金属層、第１のボンド・フィンガ の列を露出することができるようにパッケージの中央軸から所定の量だけオフセ ットされる。 第２のボンド・フィンガの列は、２つのタイプのボンド・フィンガを含む。第 １のタイプのボンド・フィンガは、第４の電源ボンド・フィンガ５０であり、第 １図ではより長いボンド・フィンガとして示されている。この第４の電源ボンド ・フィンガは、第１、第２、第３の誘電層で形成されたキャビティの縁部を横切 り、第２の誘電層の表面と第３の誘電層の底面との間に位置決めされた金属化平 面５４に結合される。この金属化平面は、少なくとも１つのバイアを通じて少な くとも１つのはんだボールに結合され、このはんだボールはＰＣボード上の第４ の電源信号に結合される。このように、金属化平面５４は、すべての第４の電源 フィンガを第４の電源信号に対して短絡させる。 第１図ないし第３図で述べる本発明の実施形態では、第４の電源信号は周辺Ｖ_cc 供給信号（Ｖ_ccp）である。しかし、第４の電源信号が、いくつかの異なるタ イプの電源信号のうちの１つでよいことを理解されたい。また、前述のように、 本発明のこの実施形態は、マイクロプロセッサのコア活動に使用されるＶ_cc供給 信号を、マイクロプロセッサの周辺活動に使用される「雑音の多い」Ｖ_cc供給信 号から分離するために周辺Ｖ_cc供給信号接続を形成する。 第１図ないし第３図で述べる本発明の実施形態では、第２のボンド・フィンガ の列は第２のタイプのボンド・フィンガも含む。しかし、本発明の代替実施形態 では、第２のボンド・フィンガの列に第４の電源ボンド・フィンガしか含められ ないことを理解されたい。第１図ないし第３図で述べる実施形態では、第２の列 上の第２のタイプのボンド・フィンガは個別の追加信号ボンド・フィンガ５２で あり、それによって特定の各信号フィンガは、マイクロプロセッサ・ダイ上の特 定の信号ボンド・パッドを、ワイヤ相互接続部、（パッケージの長さまたは幅を 横切る）特定のトレース、特定のバイア、特定のはんだボールを通じて、ＰＣボ ードから来る特定の信号に結合する。この実施形態では、第２の個別信号ボンド ・フィンガの列は、ダイ上の隣接する個別の信号ボンド・パッドを個別の信号ボ ンド・フィンガに結合することができるように設けられる。具体的には、現在の 所、個別のボンド・フィンガ間で達成できる最小離隔距離が２００ミクロンであ り、それに対して個別のボンド・パッド間で達成できる最小離隔距離が１００ミ クロンであるので、本発明のこの実施形態は、隣接する個別の信号ボンド・パッ ドを個別の信号ボンド・フィンガに結合することができるように第２の信号フィ ンガの列を備える。最後に、パッケージ１０は、さらに、（第１、第２、第３の 誘電層と共に）ＢＧＡパッケージの表部を密閉するために成形化合物封止剤が注 入されるキャビティを形成する、プラスチック表部５６を有する。 第４図は、汎用コンピュータ・システムのマイクロプロセッサを収納する本発 明の高性能集積回路パッケージを示す。この図に示したように、コンピュータ・ システム６０は、プリント回路（ＰＣ）ボード６２上に収納され、バス６４と、 マイクロプロセッサ６６と、高性能マイクロプロセッサ・パッケージ６８と、電 源信号生成装置７０と、メモリ７２とを含む。高性能マイクロプロセッサ・パッ ケージ６８は、マイクロプロセッサ６６とバス６４に結合された装置との間で電 源信号および非電源信号を伝達するためにマイクロプロセッサ６６をバス６４に 結合する。第４図に示した本発明の実施形態では、バス６４はマイクロプロセッ サ６６をメモリ７２および電源信号生成装置７０に結合する。しかし、本発明の 代替実施形態では、マイクロプロセッサ６６を２つの異なるバスを通じてメモリ ７２および電源信号生成装置７０に結合できることを理解されたい。また、本発 明の代替実施形態では、電源信号生成装置７０は、ＰＣボード６２上に位置決め されずにバス６４に結合される。 したがって、本発明は多数の利点を有する。たとえば、本発明は、ダイからＰ Ｃボードへの最も短い経路を電源信号経路として使用する（すなわち、パッケー ジの中央付近のボールをＶ_cc接続および接地接続用に使用する）ことによって、 オンチップ・キャパシタおよび容量性電気平面を使用せずに電源ループ・インダ クタンスを低下させることができる。また、この設計では、パッケージの中央付 近のボールが電源接続に使用され、パッケージの外側の列のボールが信号接続に 使用されるので、ＰＣボード上の信号ルーティングが簡略化される（すなわち、 追加ルーティング層がなくてもパッケージの中央付近のボールをルーティングす ることができる）。さらに、本発明の方法および装置は、ダイ・パッド、表部の 第１および第２の金属リングを１つのボンディング・シェルフ（すなわち、第１ のボンディング・シェルフ）上に配置することによって、複数の金属層および基 板層を最小限に抑え、それによってパッケージの表側面上の金属リングの外側の 領域を信号接続に使用できるようにする。 前述の本発明が、本開示の趣旨や基本的な特性から逸脱せずに他の特定の形態 で具体化できることが認識されよう。たとえば、上記の説明は、２つのボンディ ング・シェルフを有するパッケージに関するものであるが、当業者には、本発明 の代替実施形態に、１つのボンディング・シェルフしか有さない集積回路パッケ ージが含まれることが理解されよう。たとえば、本発明の一実施形態が１つのボ ンディング・シェルフしか有さないのは、（１）第４の電源ボンド・フィンガ５ ０および金属化平面５４ではなく、第２の１組の金属リング４２を囲む第３の１ 組の金属リングを使用して第４の電源ボンド・パッド３４をＰＣボード上の第４ の電源に結合し、（２）金属化パッド２２、表部の第１の金属リング３６ａ、表 部の第２の金属リング４２ａ、表部の第３の金属リングを囲む１つの信号ボンド ・フィンガの列（すなわち、第１の信号ボンド・フィンガの列）しか使用せずに ダイ上の個別の信号ボンド・パッドがＰＣボード上の個別の信号に結合されるか らである。したがって、ある種の例示的な実施形態を説明し添付の図面に図示し たが、本発明が上記の例示的な詳細に限らず、添付の請求の範囲によって定義さ れるものであることを理解されたい。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，Ｕ Ｇ)，ＵＡ(ＡＺ，ＢＹ，ＫＺ，ＲＵ，ＴＪ，ＴＭ)，Ａ Ｌ，ＡＭ，ＡＴ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＣＺ，ＤＥ，ＤＥ， ＤＫ，ＤＫ，ＥＥ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，ＧＢ，Ｇ Ｅ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ， ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＫ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者 ナタラジャン，シヴァ アメリカ合衆国・85234・アリゾナ州・ギ ルバート・イースト ヘザー アヴェニ ュ・1232

Claims (1)

1. 【特許請求の範囲】 １．プリント回路（ＰＣ）ボードに結合され、第１の電源信号ボンド・パッドと 第２の電源信号ボンド・パッドとを有する集積回路ダイを収納する、高性能集積 回路パッケージであって、 ａ）第１の誘電層と、 ｂ）第１の電源信号を受信するためにＰＣボードに電気的に結合され、前記第 １の誘電層に取り付けられ、前記集積回路ダイを収納し前記第１の電源信号ボン ド・パッドに結合される金属化ダイ・パッドと、 ｃ）金属化ダイ・パッドを囲み、第２の電源信号を受信するためにＰＣボード に電気的に結合され、前記第２の電源信号ボンド・パッドに結合される第１の金 属リングと を備えることを特徴とするパッケージ。 ２．集積回路ダイがさらに、第３の電源信号ボンド・パッドを有し、パッケージ がさらに、第１の金属リングを囲む第２の金属リングを備え、前記第２の金属リ ングが、第３の電源信号を受信するためにＰＣボードに電気的に結合され前記第 ３の電源信号ボンド・パッドに結合されることを特徴とする請求項１に記載の高 性能集積回路パッケージ。 ３．集積回路ダイがさらに、第１の非電源信号ボンド・パッドを有し、パッケー ジがさらに、第２の金属リングを囲む第１のボンド・フィンガの列を備え、前記 第１のボンド・フィンガの列が、ＰＣボードから第１の非電源信号を受信し前記 第１の非電源信号ボンド・パッドに結合される第１のボンド・フィンガを有する ことを特徴とする請求項２に記載の高性能集積回路パッケージ。 ４．集積回路ダイがさらに、第４の電源信号ボンド・パッドを有し、パッケージ がさらに、 ａ）金属化ダイ・パッド、金属リング、第１のボンド・フィンガの列を露出さ せるように第１の誘電層上に位置決めされた第２の誘電層と、 ｂ）第２の誘電層上に位置決めされ、ＰＣボードから第４の電源信号を受信し 前記第４の電源信号ボンド・パッドに結合される第２のボンド・フィンガを有す る第２のボンド・フィンガの列とを備えることを特徴とする請求項３に記載の高 性能集積回路パッケージ。 ５．さらに、 ａ）第１の誘電層と第２の誘電層との間に位置決めされた第３の誘電層と、 ｂ）前記第４の電源信号を前記第２のボンド・フィンガに結合するために第２ の誘電層と第３の誘電層との間に位置決めされた金属化平面とを備えることを特 徴とする請求項４に記載の高性能集積回路パッケージ。 ６．集積回路ダイがさらに、第２の非電源信号ボンド・パッドを有し、第２のボ ンド・フィンガの列がさらに、ＰＣボードから第２の非電源信号を受信し前記第 ２の非電源信号ボンド・パッドに結合される第３のボンド・フィンガを有するこ とを特徴とする請求項５に記載の高性能集積回路パッケージ。 ７．前記集積回路がマイクロプロセッサであることを特徴とする請求項５に記載 の高性能集積回路パッケージ。 ８．前記パッケージがボール・グリッド・アレイ・パッケージであることを特徴 とする請求項５に記載の高性能集積回路パッケージ。 ９．プリント回路（ＰＣ）ボードに結合される高性能集積回路パッケージであっ て、 ａ）第１の誘電層と、 ｂ）第１の電源信号を受信するためにＰＣボードに電気的に結合される、第１ の誘電層に取り付けられた金属化ダイ・パッドと、 ｃ）金属化ダイ・パッドの一部を露出させるように前記金属化ダイ・パッド上 に位置決めされ、前記金属化ダイ・パッドの露出部分に結合された第１の電源信 号ボンド・パッドと第２の電源信号ボンド・パッドとを有する集積回路ダイと、 ｄ）金属化ダイ・パッドを囲み、第２の電源信号を受信するためにＰＣボード に電気的に結合され、第２の電源信号ボンド・パッドに結合される、第１の金属 リングと を備えることを特徴とするパッケージ。 １０．集積回路ダイがさらに、第３の電源信号ボンド・パッドを有し、パッケー ジがさらに、第１の金属リングを囲む第２の金属リングを備え、前記第２の金属 リングが、第３の電源信号を受信するためにＰＣボードに電気的に結合され前記 第３の電源信号ボンド・パッドに結合されることを特徴とする請求項９に記載の 高性能集積回路パッケージ。 １１．集積回路ダイがさらに、第１の非電源信号ボンド・パッドを有し、パッケ ージがさらに、第２の金属リングを囲む第１のボンド・フィンガの列を備え、前 記第１のボンド・フィンガの列が、ＰＣボードから第１の非電源信号を受信する ために前記第１の非電源信号ボンド・パッドに結合された第１のボンド・フィン ガを有することを特徴とする請求項１０に記載の高性能集積回路パッケージ。 １２．集積回路ダイがさらに、第４の電源信号ボンド・パッドを有し、パッケー ジがさらに、 ａ）金属化ダイ・パッド、金属リング、第１のボンド・フィンガの列を露出さ せるように第１の誘電層上に位置決めされた第２の誘電層と、 ｂ）金属化ダイ・パッド、金属リング、第１のボンド・フィンガの列を露出さ せるように第２の誘電層上に位置決めされた第３の誘電層と、 ｃ）第３の誘電層上に位置決めされ、第４の電源信号を受信するために前記第 ４の電源信号ボンド・パッドに結合された第２のボンド・フィンガを有する、第 ２のボンド・フィンガの列とを備えることを特徴とする請求項１１に記載の高性 能集積回路パッケージ。 １３．さらに、第２の誘電層と第３の誘電層との間に位置決めされ、前記第４の 電源信号を前記第２のボンド・フィンガに結合する、金属化平面を備えることを 特徴とする請求項１２に記載の高性能集積回路パッケージ。 １４．集積回路ダイがさらに、第２の非電源信号ボンド・パッドを有し、第２の ボンド・フィンガの列がさらに、ＰＣボードから第２の非電源信号を受信するた めに前記第２の非電源信号ボンド・パッドに結合された第３のボンド・フィンガ を有することを特徴とする請求項１３に記載の高性能集積回路パッケージ。 １５．前記集積回路がマイクロプロセッサであることを特徴とする請求項１３に 記載の高性能集積回路パッケージ。 １６．前記パッケージがボール・グリッド・アレイ・パッケージであることを特 徴とする請求項１３に記載の高性能集積回路パッケージ。 １７．プリント回路（ＰＣ）ボードに結合される高性能集積回路パッケージであ って、 ａ）表面と底面とを有する第１の誘電層と、 ｂ）第１の誘電層の表面に取り付けられた表部の金属化ダイ・パッドと、 ｃ）第１の電源信号を受信するためにＰＣボードに電気的に結合される、第１ の誘電層の底面に取り付けられ、表部の金属化ダイ・パッドに電気的に結合され た底部の金属化パッドと、 ｄ）前記表部の金属化ダイ・パッドの一部を露出させるように金属化ダイ・パ ッド上に位置決めされ、前記表部の金属化ダイ・パッドの露出部分に結合された 第１の電源信号ボンド・パッドと第２の電源信号ボンド・パッドとを有する集積 回路ダイと、 ｅ）表部の金属化ダイ・パッドを囲み、第２の電源信号ボンド・パッドに結合 された表部の第１の金属リングと、 ｆ）第２の電源信号を受信するためにＰＣボードに電気的に結合される、底部 の金属化パッドを囲み表部の第１の金属リングに電気的に結合された底部の第１ の金属リングと を備えることを特徴とするパッケージ。 １８．集積回路ダイがさらに、第３の電源信号ボンド・パッドを有し、さらに、 ａ）表部の第１の金属リングを囲み、第３の電源信号ボンド・パッドに結合さ れた表部の第２の金属リングと、 ｂ）第３の電源信号を受信するためにＰＣボードに電気的に結合される、底部 の第１の金属リングを囲み表部の第２の金属リングに電気的に結合された底部の 第２の金属リングとを備えることを特徴とする請求項１７に記載の高性能集積回 路パッケージ。 １９．集積回路ダイがさらに、第１の非電源信号ボンド・パッドを有し、パッケ ージがさらに、表部の第２の金属リングを囲む第１のボンド・フィンガの列を備 え、前記第１のボンド・フィンガの列が、ＰＣボードから第１の非電源信号を受 信するために前記第１の非電源信号ボンド・パッドに結合された第１のボンド・ フィンガを有することを特徴とする請求項１８に記載の高性能集積回路パッケー ジ。 ２０．集積回路ダイがさらに、第４の電源信号ボンド・パッドを有し、パッケー ジがさらに、 ａ）金属化ダイ・パッド、表部の金属リング、第１のボンド・フィンガの列を 露出させるように第１の誘電層の表面上に位置決めされた第２の誘電層と、 ｂ）金属化ダイ・パッド、表部の金属リング、第１のボンド・フィンガの列を 露出させるように第２の誘電層上に位置決めされた第３の誘電層と、 ｃ）第３の誘電層上に位置決めされ、第４の電源信号を受信するために前記第 ４の電源信号ボンド・パッドに結合された第２のボンド・フィンガを有する、第 ２のボンド・フィンガの列とを備えることを特徴とする請求項１９に記載の高性 能集積回路パッケージ。 ２１．さらに、第２の誘電層と第３の誘電層との間に位置決めされ、前記第４の 電源信号を前記第２のボンド・フィンガに結合する、金属化平面を備えることを 特徴とする請求項２０に記載の高性能集積回路パッケージ。 ２２．集積回路ダイがさらに、第２の非電源信号ボンド・パッドを有し、第２の ボンド・フィンガの列がさらに、ＰＣボードから第２の非電源信号を受信するた めに前記第２の非電源信号ボンド・パッドに結合された第３のボンド・フィンガ を有することを特徴とする請求項２１に記載の高性能集積回路パッケージ。 ２３．前記集積回路がマイクロプロセッサであることを特徴とする請求項２１に 記載の高性能集積回路パッケージ。 ２４．前記パッケージがボール・グリッド・アレイ・パッケージであることを特 徴とする請求項２１に記載の高性能集積回路パッケージ。 ２５．プリント回路（ＰＣ）ボード上に位置決めされたコンピュータ・システム であって、 ａ）バスと、 ｂ）前記バスに結合されたメモリと、 前記バスおよび前記ＰＣボードに結合された高性能集積回路パッケージとを備 え、前記パッケージが、 表面と底面とを有する第１の誘電層と、 第１の誘電層の表面に取り付けられた表部の金属化ダイ・パッドと、 第１の電源信号を受信するためにＰＣボードに電気的に結合される、第１の誘 電層の底面に取り付けられ表部の金属化ダイ・パッドに電気的に結合された底部 金属化パッドと、 前記表部の金属化ダイ・パッドの一部を露出させるように金属化ダイ・パッド 上に位置決めされ、前記表部の金属化ダイ・パッドの露出部分に結合された第１ の電源信号ボンド・パッドと第２の電源信号ボンド・パッドとを有する集積回路 ダイと、 表部の金属化ダイ・パッドを囲み、第２の電源信号ボンド・パッドに結合され た表部の第１の金属リングと、 第２の電源信号を受信するためにＰＣボードに電気的に結合される、底部金属 化パッドを囲み表部の第１の金属リングに電気的に結合された底部の第１の金属 リングと を含むことを特徴とするコンピュータ・システム。 ２６．集積回路ダイがさらに、第３の電源信号ボンド・パッドを有し、パッケー ジがさらに、 ａ）表部の第１の金属リングを囲み、第３の電源信号ボンド・パッドに結合さ れた表部の第２の金属リングと、 ｂ）第３の電源信号を受信するためにＰＣボードに電気的に結合される、底部 の第１の金属リングを囲み表部の第２の金属リングに電気的に結合された底部の 第２の金属リングとを備えることを特徴とする請求項２５に記載のコンピュータ ・システム。 ２７．集積回路ダイがさらに、第１の非電源信号ボンド・パッドを有し、パッケ ージがさらに、表部の第２の金属リングを囲む第１のボンド・フィンガの列を備 え、前記第１のボンド・フィンガの列が、ＰＣボードから第１の非電源信号を受 信するために前記第１の非電源信号ボンド・パッドに結合された第１のボンド・ フィンガを有することを特徴とする請求項２６に記載のコンピュータ・システム 。 ２８．集積回路ダイがさらに、第４の電源信号ボンド・パッドを有し、パッケー ジがさらに、 ａ）金属化ダイ・パッド、表部の金属リング、第１のボンド・フィンガの列を 露出させるように第１の誘電層の表面上に位置決めされた第２の誘電層と、 ｂ）金属化ダイ・パッド、表部の金属リング、第１のボンド・フィンガの列を 露出させるように第２の誘電層上に位置決めされた第３の誘電層と、 ｃ）第３の誘電層上に位置決めされ、第４の電源信号を受信するために前記第 ４の電源信号ボンド・パッドに結合された第２のボンド・フィンガを有する、第 ２のボンド・フィンガの列とを備えることを特徴とする請求項２７に記載のコン ピュータ・システム。 ２９．パッケージがさらに、第２の誘電層と第３の誘電層との間に位置決めされ 、前記第４の電源信号を前記第２のボンド・フィンガに結合する、金属化平面を 備えることを特徴とする請求項２８に記載のコンピュータ・システム。 ３０．集積回路ダイがさらに、第２の非電源信号ボンド・パッドを有し、第２の ボンド・フィンガの列がさらに、ＰＣボードから第２の非電源信号を受信するた めに前記第２の非電源信号ボンド・パッドに結合された第３のボンド・フィンガ を有することを特徴とする請求項２９に記載のコンピュータ・システム。 ３１．前記集積回路がマイクロプロセッサであることを特徴とする請求項３０に 記載のコンピュータ・システム。 ３２．前記パッケージがボール・グリッド・アレイ・パッケージであることを特 徴とする請求項３１に記載のコンピュータ・システム。