JPH1056140A - Ferroelectric memory device and method of manufacturing the same - Google Patents
Ferroelectric memory device and method of manufacturing the sameInfo
- Publication number
- JPH1056140A JPH1056140A JP8208705A JP20870596A JPH1056140A JP H1056140 A JPH1056140 A JP H1056140A JP 8208705 A JP8208705 A JP 8208705A JP 20870596 A JP20870596 A JP 20870596A JP H1056140 A JPH1056140 A JP H1056140A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide
- ferroelectric memory
- ferroelectric
- pzt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、強誘電体薄膜を備
えた強誘電体メモリ素子及びその製造方法に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric memory device having a ferroelectric thin film and a method for manufacturing the same.
【0002】[0002]
【従来の技術】強誘電体は、自発分極、高誘電率、電気
光学効果、圧電効果及び焦電効果等の多くの機能をもつ
ことから、広範なデバイス開発に応用されている。例え
ば、その焦電性を利用した赤外線リニアアレイ、その圧
電性を利用した超音波センサ、その電気光学効果を利用
した導波路型光変調器、その高誘電率特性を利用した超
高密度DRAMやMMIC用キャパシタなど、様々な方
面で応用されている。2. Description of the Related Art Ferroelectric materials have many functions such as spontaneous polarization, high dielectric constant, electro-optic effect, piezoelectric effect and pyroelectric effect, and are therefore applied to a wide range of device development. For example, an infrared linear array using the pyroelectric property, an ultrasonic sensor using the piezoelectric property, a waveguide type optical modulator using the electro-optic effect, an ultra-high density DRAM using the high dielectric constant property, It is applied in various fields such as MMIC capacitors.
【0003】そして、近年の薄膜形成技術の進展に伴っ
て、半導体メモリ技術との組み合わせにより、高密度で
かつ高速に動作する強誘電体不揮発性メモリ(FeRA
M)の開発が盛んとなっている。さらに、強誘電体薄膜
を用いた不揮発性メモリの高速書き込み/読み出し、低
電圧動作、及び書き込み/読み出しの繰り返し耐性の高
さ等の点から、従来の不揮発性メモリの置き換えだけで
なく、SRAM、DRAM分野の置き換えも可能なメモ
リとして、その実用化に向けての研究開発も盛んに行わ
れいる。これらのデバイス開発には、残留分極(Pr)
が大きくかつ抗電界(Ec)が小さく、低リーク電流特
性を有し、分極反転の繰り返し耐性の大きな材料が必要
である。[0003] With the recent development of thin film forming technology, a combination of a semiconductor memory technology and a ferroelectric non-volatile memory (FeRA) which operates at high density and at high speed has been developed.
M) has been actively developed. Furthermore, in terms of high-speed writing / reading, low-voltage operation, and high repetition durability of writing / reading of a nonvolatile memory using a ferroelectric thin film, not only replacement of a conventional nonvolatile memory but also SRAM, As a memory that can be replaced in the DRAM field, research and development for its practical use have been actively conducted. The development of these devices involves remanent polarization (Pr)
Therefore, it is necessary to use a material that has a large coercive field, a small coercive electric field (Ec), a low leakage current characteristic, and a high resistance to repetition of polarization reversal.
【0004】現在のところ、強誘電体材料としては、3
成分系複合ペロブスカイト酸化物であるPZT(チタン
酸ジルコン酸鉛(Pb(TixZr1-x)O3))が最も
広く用いられており、PZTは良好なヒステリシス特性
を有することでも知られている。At present, as ferroelectric materials, 3
Component composite is perovskite oxide PZT (lead zirconate titanate (Pb (Ti x Zr 1- x) O 3)) and the most widely used, PZT is also known to have a good hysteresis characteristic I have.
【0005】図8は、従来の強誘電体を用いたスタック
構造のメモリ素子要部断面図である。図8に示すよう
に、この素子は、半導体基板表面にCMOSトランジス
タ部を形成し、その上に、ポリシリコン、Ti薄膜、T
iN薄膜、Pt薄膜、PZT薄膜、及びPt薄膜のそれ
ぞれが順次形成されたものである。この素子のように、
実際のデバイスへの応用に当たっては、キャパシタの電
極を形成することが必要であり、従来の電極材料として
は白金(Pt)が用いられていた。これは、Ptが、P
ZTの高温成膜プロセス時の酸化反応耐性に強いからで
ある。FIG. 8 is a sectional view of a main part of a conventional memory device having a stack structure using a ferroelectric material. As shown in FIG. 8, in this device, a CMOS transistor portion is formed on the surface of a semiconductor substrate, and polysilicon, a Ti thin film, T
An iN thin film, a Pt thin film, a PZT thin film, and a Pt thin film are sequentially formed. Like this element,
For application to an actual device, it is necessary to form an electrode of a capacitor, and platinum (Pt) has been used as a conventional electrode material. This is because Pt is
This is because ZT has high resistance to oxidation reaction during the high-temperature film forming process.
【0006】また、図8に示したように、高集積化に不
可欠なスタック型セル構造を形成する際に、下部のCM
OSトランジスタ部と上部の強誘電体キャパシタ部との
間には、ポリシリコン等のプラグを用いて電気的に接続
する必要があり、PZT薄膜とポリシリコンプラグとの
間に拡散バリア層としては窒化チタン(TiN)等の窒
化金属薄膜が用いられるのが一般的である。As shown in FIG. 8, when a stacked cell structure indispensable for high integration is formed, a lower CM is required.
It is necessary to electrically connect the OS transistor portion and the upper ferroelectric capacitor portion with a plug of polysilicon or the like, and a nitride as a diffusion barrier layer between the PZT thin film and the polysilicon plug. Generally, a metal nitride thin film such as titanium (TiN) is used.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記従
来技術においては、TiN薄膜及びPt薄膜が形成され
た基板上にPZT薄膜を形成する際、良好な強誘電特性
を得るためには、酸素を含んだ雰囲気中で600℃以上
の加熱処理を施す必要があり、このとき、TiN薄膜と
Pt薄膜との間で剥離が起こるという問題があった。そ
の原因として、PZT薄膜中の酸素がPt薄膜を透過し
TiN薄膜表面を酸化させるため、その体積膨張によっ
て上部のPt薄膜との間にひずみが生じるためと考えら
れる。However, in the above prior art, when a PZT thin film is formed on a substrate on which a TiN thin film and a Pt thin film are formed, oxygen must be contained to obtain good ferroelectric characteristics. It is necessary to perform a heat treatment at 600 ° C. or more in an ambient atmosphere, and at this time, there is a problem that separation occurs between the TiN thin film and the Pt thin film. It is considered that the cause is that oxygen in the PZT thin film permeates the Pt thin film and oxidizes the surface of the TiN thin film, so that the volume expansion causes strain between the PtT thin film and the upper Pt thin film.
【0008】また、Pt薄膜上に直接PZT薄膜を形成
した膜構造を用いた強誘電体メモリ素子においては、デ
ータの書き換えを繰り返すと、強誘電体薄膜のヒステリ
シス特性が劣化するという、いわゆる強誘電体薄膜の疲
労の問題も報告されている。In a ferroelectric memory device using a film structure in which a PZT thin film is formed directly on a Pt thin film, when data is repeatedly rewritten, the hysteresis characteristic of the ferroelectric thin film is deteriorated. The problem of fatigue of body thin films has also been reported.
【0009】本発明は、上記のような課題を解決するた
めになされたものであって、下部電極の剥離がなく、か
つ強誘電体薄膜の膜特性の劣化を抑制できる強誘電体メ
モリ素子及びその製造方法を提供することを目的として
いる。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and there is provided a ferroelectric memory element which does not peel off a lower electrode and can suppress deterioration of film characteristics of a ferroelectric thin film. It is intended to provide a manufacturing method thereof.
【0010】[0010]
【課題を解決するための手段】上記課題を解決するた
め、本発明では、半導体基板上に下部電極、強誘電体薄
膜、及び上部電極が順次積層されて構成された強誘電体
メモリ素子において、下部電極として、Ti,Zr,H
f,V,Nb,Ta,及びWの窒化物の中から選択され
る材料から成る窒化物薄膜と、その窒化物薄膜上にPt
から成るPt薄膜と、そのPt薄膜上にRu,Ir,R
e,Os,及びRhの中から選択される材料の酸化物か
ら成る酸化物薄膜とを備えて構成している。According to the present invention, there is provided a ferroelectric memory device comprising a semiconductor substrate, in which a lower electrode, a ferroelectric thin film, and an upper electrode are sequentially laminated. Ti, Zr, H as the lower electrode
a nitride thin film made of a material selected from nitrides of f, V, Nb, Ta, and W;
Pt thin film consisting of Ru, Ir, R on the Pt thin film
and an oxide thin film made of an oxide of a material selected from e, Os, and Rh.
【0011】さらに、本発明では、上記の強誘電体メモ
リ素子において、上部電極として、Ru,Ir,Re,
Os,及びRhの中から選択される材料の酸化物から成
る酸化物薄膜と、該酸化物薄膜上にPtから成るPt薄
膜とを備えて構成している。Further, according to the present invention, in the above ferroelectric memory element, Ru, Ir, Re,
It comprises an oxide thin film made of an oxide of a material selected from Os and Rh, and a Pt thin film made of Pt on the oxide thin film.
【0012】さらに、本発明では、上記の強誘電体メモ
リ素子において、下部電極のRu,Ir,Re,Os,
及びRhの中から選択される材料の酸化物から成る酸化
物薄膜の膜厚を500〜3000Åとしている。Further, according to the present invention, in the above-mentioned ferroelectric memory element, Ru, Ir, Re, Os,
And Rh, the thickness of the oxide thin film made of an oxide of a material selected from the group consisting of 500 to 3000 °.
【0013】また、半導体基板上に下部電極、強誘電体
薄膜、及び上部電極を順次形成する強誘電体メモリ素子
の製造方法において、下部電極形成工程が、Ti,Z
r,Hf,V,Nb,Ta,及びWの窒化物の中から選
択される材料から成る窒化物薄膜を形成する工程と、そ
の窒化物薄膜上にPtから成るPt薄膜を形成する工程
と、そのPt薄膜上にRu,Ir,Re,Os,及びR
hの中から選択される材料の酸化物から成る酸化物薄膜
を形成する工程とを含むこととしている。In a method of manufacturing a ferroelectric memory element in which a lower electrode, a ferroelectric thin film, and an upper electrode are sequentially formed on a semiconductor substrate, the lower electrode forming step may include Ti, Z
forming a nitride thin film made of a material selected from nitrides of r, Hf, V, Nb, Ta, and W; and forming a Pt thin film made of Pt on the nitride thin film; Ru, Ir, Re, Os, and R
h) forming an oxide thin film made of an oxide of a material selected from h.
【0014】さらに、本発明では、上記の強誘電体メモ
リ素子の製造方法において、上部電極形成工程が、R
u,Ir,Re,Os,及びRhの中から選択される材
料の酸化物から成る酸化物薄膜を形成する工程と、その
酸化物薄膜上にPtから成るPt薄膜を形成する工程と
を含むこととしている。Further, according to the present invention, in the above-mentioned method for manufacturing a ferroelectric memory element, the step of forming an upper electrode may include the step of
forming an oxide thin film made of an oxide of a material selected from u, Ir, Re, Os, and Rh; and forming a Pt thin film made of Pt on the oxide thin film. And
【0015】さらに、本発明では、上記の強誘電体メモ
リ素子の製造方法において、下部電極のRu,Ir,R
e,Os,及びRhの中から選択される材料の酸化物か
ら成る酸化物薄膜の形成工程において、該酸化物薄膜の
膜厚を500〜3000Åにて形成することとしてい
る。Further, according to the present invention, in the above-mentioned method for manufacturing a ferroelectric memory element, the Ru, Ir, R
In the step of forming an oxide thin film made of an oxide of a material selected from e, Os, and Rh, the oxide thin film is formed at a thickness of 500 to 3000 °.
【0016】本発明によれば、上記のように強誘電体メ
モリ素子の電極を構成しているので、強誘電体薄膜が酸
化物材料からなる場合、強誘電体薄膜から下部の薄膜へ
酸素が拡散さんすることを抑制するので、Pt薄膜の剥
離を防止することができ、強誘電体薄膜の膜疲労特性を
向上させ、強誘電体メモリ素子の寿命性能を格段に向上
させることができる。According to the present invention, since the electrodes of the ferroelectric memory element are formed as described above, when the ferroelectric thin film is made of an oxide material, oxygen is transferred from the ferroelectric thin film to the lower thin film. Since diffusion is suppressed, peeling of the Pt thin film can be prevented, the film fatigue characteristics of the ferroelectric thin film can be improved, and the life performance of the ferroelectric memory element can be significantly improved.
【0017】[0017]
【発明の実施の形態】以下、本発明の実施の一形態につ
いて、図面を参照して説明する。図1は、本発明の第1
の実施形態である強誘電体メモリ素子の概略構造を示す
要部断面図である。図1に示すように、この強誘電体メ
モリ素子は、半導体基板10表面のCMOSトランジス
タ部1の上部に、ポリシリコンプラグ2、導電性膜であ
るTiN薄膜4、Pt薄膜5、導電性酸化物薄膜である
RuO2薄膜6、強誘電体薄膜であるPZT薄膜7、上
部電極であるPt薄膜8がそれぞれ順次形成されている
ものである。なお、本実施形態のものでは、ポリシリコ
ン2とTiN薄膜4との密着性を向上させるため、それ
らの間に、Ti薄膜3が形成されている。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of the present invention.
FIG. 3 is a cross-sectional view of a principal part showing a schematic structure of the ferroelectric memory element according to the embodiment; As shown in FIG. 1, this ferroelectric memory element has a polysilicon plug 2, a conductive thin film 4, a TiN thin film 4, a Pt thin film 5, a conductive oxide A RuO 2 thin film 6 as a thin film, a PZT thin film 7 as a ferroelectric thin film, and a Pt thin film 8 as an upper electrode are sequentially formed. In this embodiment, the Ti thin film 3 is formed between the polysilicon 2 and the TiN thin film 4 in order to improve the adhesion.
【0018】次に、図1に示した第1の実施形態の強誘
電体メモリ素子のTi薄膜3の形成工程以降の製造方法
について詳細に説明する。まず、半導体基板10(Si
基板)表面にCMOSトランジスタ部1を形成し、その
上部にポリシリコンプラグ2を形成する。そして、この
ポリシリコンプラグ2上に、Ti薄膜3を、スパッタ法
を用いて、アルゴン雰囲気中で200Å蒸着する。その
後、Ti薄膜3上に、TiN薄膜4を、同じくスパッタ
法を用いて、アルゴンと窒素との混合ガス雰囲気中で2
000Å蒸着する。そして、TiN薄膜4の窒化を促進
するため、600℃の窒素雰囲気中でアニールを施す。Next, a method of manufacturing the ferroelectric memory device according to the first embodiment shown in FIG. 1 after the step of forming the Ti thin film 3 will be described in detail. First, the semiconductor substrate 10 (Si
A CMOS transistor portion 1 is formed on the surface of a substrate, and a polysilicon plug 2 is formed thereon. Then, a Ti thin film 3 is vapor-deposited on the polysilicon plug 2 in an argon atmosphere at 200 ° by a sputtering method. Thereafter, a TiN thin film 4 is formed on the Ti thin film 3 in a mixed gas atmosphere of argon and nitrogen by the same sputtering method.
Deposit 000Å. Then, annealing is performed in a nitrogen atmosphere at 600 ° C. in order to promote the nitridation of the TiN thin film 4.
【0019】その後、このTiN薄膜4の上に、Pt薄
膜5をスパッタ法によりアルゴン雰囲気中で1000Å
成膜し、更にその上に、RuO2薄膜6を酸素とアルゴ
ンとの混合ガス雰囲気中で反応性スパッタ法により、膜
厚1000Åで形成する。ここで、RuO2薄膜の膜厚
は、500Åより薄いと酸素の拡散抑制効果が著しく減
少してTiN薄膜4とPt薄膜5との剥離が生じ、30
00Åより厚いとRuO2薄膜の膜表面の荒れが増加し
てこの上に形成する強誘電体薄膜の膜特性の劣化を引き
起こし、またエッチング加工精度も劣化するので、50
0Å〜3000Åが好ましい。Thereafter, a Pt thin film 5 is formed on the TiN thin film 4 by sputtering at 1000 ° C. in an argon atmosphere.
A RuO 2 thin film 6 is formed thereon to a thickness of 1000 ° by a reactive sputtering method in a mixed gas atmosphere of oxygen and argon. Here, if the thickness of the RuO 2 thin film is less than 500 °, the effect of suppressing diffusion of oxygen is remarkably reduced, and the TiN thin film 4 and the Pt thin film 5 are separated from each other.
If the thickness is larger than 00 °, the surface roughness of the RuO 2 thin film increases, causing deterioration of the film characteristics of the ferroelectric thin film formed thereon, and also lowers the etching accuracy.
0 ° to 3000 ° is preferred.
【0020】このRuO2薄膜6は、導電性に優れ(比
抵抗値:30〜100μΩcm)、熱安定性や不純物拡
散バリア性を有することが知られている。特に、酸素バ
リア性に優れているので、Pt薄膜5の下部層であるT
iN薄膜4への、PZT薄膜7からの酸素の拡散を抑制
することができるものである。It is known that the RuO 2 thin film 6 has excellent conductivity (specific resistance: 30 to 100 μΩcm), and has thermal stability and impurity diffusion barrier properties. In particular, since it is excellent in oxygen barrier properties, the lower layer Tt of the Pt thin film 5
The diffusion of oxygen from the PZT thin film 7 into the iN thin film 4 can be suppressed.
【0021】次に、上記のようにして形成したRuO2
薄膜6上に、強誘電体薄膜であるPZT薄膜7を形成す
る。このPZT薄膜7の成膜にはゾルゲル法を用い、成
膜後のアニール焼成は酸素と窒素との混合ガス雰囲気中
660℃で30秒間という条件でラピッドサーマルアニ
ーリング(RTA)装置を用いて行ったものであり、こ
のようにして形成したPZT薄膜7の膜厚は2000Å
であった。それから、最後に、上記のPZT薄膜7上
に、Pt薄膜8を、スパッタ法を用いて、アルゴン雰囲
気中で1000Å蒸着し、本実施形態の強誘電体メモリ
素子の作製を完了する。Next, the RuO 2 formed as described above is used.
On the thin film 6, a PZT thin film 7, which is a ferroelectric thin film, is formed. The PZT thin film 7 was formed by a sol-gel method, and the annealing and baking after the film formation were performed in a mixed gas atmosphere of oxygen and nitrogen at 660 ° C. for 30 seconds using a rapid thermal annealing (RTA) apparatus. The PZT thin film 7 thus formed has a thickness of 2000
Met. Then, finally, a Pt thin film 8 is deposited on the PZT thin film 7 by sputtering in an argon atmosphere at 1000 ° to complete the fabrication of the ferroelectric memory device of the present embodiment.
【0022】ここで、上記のRuO2/Pt/TiN基
板上にPZT薄膜7を成膜しアニール焼成を施した後
に、X線回折パターンを観察した結果を図2に示す。図
2から、PZTのペロブスカイト相による回折ピークで
あるPZT(100),PZT(110),PZT(1
11),PZT(200)だけが観察され、このPZT
薄膜7は、ペロブスカイト相のみが形成され、パイロク
ロア相や他の不純物相が形成されていないことが分か
る。Here, FIG. 2 shows the result of observing the X-ray diffraction pattern after forming the PZT thin film 7 on the RuO 2 / Pt / TiN substrate and performing annealing and firing. FIG. 2 shows that PZT (100), PZT (110), and PZT (1) which are diffraction peaks due to the perovskite phase of PZT.
11), only PZT (200) was observed and this PZT
It can be seen that in the thin film 7, only the perovskite phase was formed, and the pyrochlore phase and other impurity phases were not formed.
【0023】次に、上記のRuO2/Pt/TiN基板
上にPZT薄膜7を成膜しアニール焼成を施した後に、
表面走査電子顕微鏡(SEM)により観察した結果を図
3(a)に示す。また、比較例として、本実施形態とは
RuO2薄膜6をしないだけで、その他は上記と同様に
してPt/TiN基板上にPZT薄膜7を成膜しアニー
ル焼成を施した後に、表面走査電子顕微鏡(SEM)に
より観察した結果を図3(b)に示す。図3から、本実
施形態のRuO2薄膜6上に形成したPZT薄膜7は結
晶粒径が0.2μm程度で非常にそろった表面性の良好
な膜が得られているのに対して、RuO2薄膜がない比
較例のものでは膜の剥離やヒロック(突起)が見られ、
これらの観察結果から本発明による効果が顕著に分か
る。すなわち、本実施形態のものでは、RuO2薄膜6
により、PZT薄膜7からの酸素の拡散を抑制し、下部
のTiN薄膜4まで酸素が達しいないことが分かる。Next, after a PZT thin film 7 is formed on the RuO 2 / Pt / TiN substrate and annealed and fired,
FIG. 3A shows the result of observation with a surface scanning electron microscope (SEM). As a comparative example, a PZT thin film 7 was formed on a Pt / TiN substrate in the same manner as described above except that the RuO 2 thin film 6 was not used, and annealing and baking were performed. FIG. 3B shows the result of observation with a microscope (SEM). As shown in FIG. 3, the PZT thin film 7 formed on the RuO 2 thin film 6 of this embodiment has a crystal grain size of about 0.2 μm and a very uniform film having good surface properties. (2) In the case of the comparative example having no thin film, peeling of the film and hillocks (projections) are observed.
From these observation results, the effect of the present invention is remarkably understood. That is, in the embodiment, the RuO 2 thin film 6
Thus, it can be seen that diffusion of oxygen from the PZT thin film 7 is suppressed and oxygen does not reach the lower TiN thin film 4.
【0024】次に、図4に、上記のようにして作製した
本実施形態の強誘電体メモリ素子のPZT薄膜のヒステ
リシス特性を測定した結果を示す。なお、上部電極の電
極面積は7.8×10-5cm2とした。図4に示すよう
に、本実施形態のものによれば、残留分極値Pr=29
μC/cm2、抗電界Ec=49kV/cmが得られ
た。また、図5に、本実施形態について、周波数100
kHz、デューティー比5%のストレスパルス電圧5V
印加による分極反転に伴う疲労特性を測定した結果を示
す。図5から、蓄積電荷量ΔQは、108サイクル後に
おいても、初期値と比べその変化が0.04μC/cm
2と非常に小さいことが分かる。Next, FIG. 4 shows the results of measuring the hysteresis characteristics of the PZT thin film of the ferroelectric memory device of the present embodiment manufactured as described above. Note that the electrode area of the upper electrode was 7.8 × 10 −5 cm 2 . As shown in FIG. 4, according to the present embodiment, the remanent polarization value Pr = 29
μC / cm 2 and coercive electric field Ec = 49 kV / cm were obtained. FIG. 5 shows a frequency 100
kHz, 5% duty pulse voltage 5V
The result of having measured the fatigue characteristic accompanying polarization reversal by application is shown. From Figure 5, the amount of accumulated charges ΔQ, even after 108 cycles, the change compared to the initial value 0.04μC / cm
It turns out that it is 2 and very small.
【0025】次いで、第2の実施形態として、上記第1
の実施形態のPZT薄膜7と上部電極であるPt薄膜8
との間に、RuO2薄膜9を形成して、RuO2薄膜9と
Pt薄膜8とから上部電極を構成した強誘電体メモリ素
子について説明する。Next, as a second embodiment, the first
PZT thin film 7 of the embodiment and Pt thin film 8 as an upper electrode
Between, to form RuO 2 film 9, described ferroelectric memory device that constitutes the upper electrode from RuO 2 film 9 and the Pt thin film 8.
【0026】上記第1の実施形態のものでは、そのヒス
テリシス特性に非対称性が認められる。この原因の一つ
としては、PZT薄膜の上下で接している電極材料が異
なることに起因しているものと考えられる。そこで、こ
の非対称性を改善するため、PZT薄膜7の上下の電極
を同様にしたものが、第2の実施形態である。In the first embodiment, asymmetry is recognized in the hysteresis characteristic. One of the causes is considered to be that the electrode materials in contact with the upper and lower portions of the PZT thin film are different. Therefore, in order to improve this asymmetry, the upper and lower electrodes of the PZT thin film 7 are made the same in the second embodiment.
【0027】第2の実施形態の強誘電体メモリ素子の作
製は、上記第1の実施形態のPZT薄膜7の形成のアニ
ール焼成工程まで同様のものであり、その後PZT薄膜
7上に、RuO2薄膜9を、酸素とアルゴンとの混合ガ
ス雰囲気中で反応性スパッタ法により、膜厚1000Å
で形成し、その上にPt薄膜8をアルゴンガス雰囲気中
でスパッタ法により膜厚1000Å成膜したものであ
る。なお、ここで、上部電極を構成するRuO2薄膜8
についても、上記第1の実施形態で説明したのと同様
に、その膜厚は500Å〜3000Åが好ましい。The fabrication of the ferroelectric memory element of the second embodiment is the same as that of the first embodiment up to the annealing and firing step of forming the PZT thin film 7, and thereafter, the RuO 2 film is formed on the PZT thin film 7. The thin film 9 is formed by a reactive sputtering method in a mixed gas atmosphere of oxygen and argon to a thickness of 1000.
The Pt thin film 8 is formed thereon by sputtering in an argon gas atmosphere to a thickness of 1000. Here, the RuO 2 thin film 8 constituting the upper electrode
Also, as described in the first embodiment, the film thickness is preferably from 500 to 3000 °.
【0028】第2の実施形態の強誘電体メモリ素子につ
いて、上記第1の実施形態と同様にして、PZT薄膜7
のヒステリシス特性を測定した結果を図7に示す。図7
に示すように、第2の実施形態のものでは、残留分極値
Pr=39μC/cm2、抗電界Ec=35kV/cm
が得られた。これらの結果を上記第1の実施形態のもの
と比較すると、ヒステリシススープの対称性が向上し、
Prも10μC/cm2大きい値となった。また、第2
の実施形態についても、上記第1の実施形態のものと同
様に、周波数100kHz、デューティー比5%のスト
レスパルス電圧5V印加による分極反転に伴う疲労特性
を測定した結果、108サイクル後の蓄積電荷量ΔQは
初期値と比べその変化が0.02μC/cm2と、上記
第1の実施形態のものよりも良好な値が得られた。With respect to the ferroelectric memory element of the second embodiment, the PZT thin film 7 is formed in the same manner as in the first embodiment.
FIG. 7 shows the results of measuring the hysteresis characteristics of the. FIG.
As shown in FIG. 5, in the second embodiment, the remanent polarization value Pr = 39 μC / cm 2 and the coercive electric field Ec = 35 kV / cm.
was gotten. Comparing these results with those of the first embodiment, the symmetry of the hysteresis soup is improved,
Pr also increased by 10 μC / cm 2 . Also, the second
The embodiments also, the similar to that of the first embodiment, the frequency 100kHz, results of fatigue characteristics due to polarization inversion by the duty ratio of 5% of the stress pulse voltage 5V applied was measured, after 108 cycles accumulated charge The change in the amount ΔQ was 0.02 μC / cm 2 as compared with the initial value, and a better value than that of the first embodiment was obtained.
【0029】なお、上記第1及び第2の実施形態では、
電極を構成する酸化物導電性薄膜としてRuO2薄膜を
用いたが、これに代えて、酸化インジウム(Ir
O2)、酸化オスミウム(OsO2)、酸化レニウム(R
eO2)、又は酸化ロジウム(RhO2)を用いても、上
記第1及び第2の実施形態と同様の効果が得られた。ま
た、RuO2薄膜の作製方法としては、反応性蒸着法や
CVD法を用いたものでも、上記第1及び第2の実施形
態と同様の効果が得られた。また、上記第1及び第2の
実施形態では、強誘電体メモリ素子の下部CMOSトラ
ンジスタ部と上部のキャパシタ部とを電気的に接続する
薄膜として窒化チタン(TiN)薄膜を用いたが、これ
に代えて、Zr,Hf,V,Nb,Ta,及びWの窒化
物でも、剥離等の問題を抑制するという上記第1及び第
2の実施形態と同様の効果が得られた。In the first and second embodiments,
Although a RuO 2 thin film was used as the oxide conductive thin film constituting the electrode, indium oxide (Ir) was used instead.
O 2 ), osmium oxide (OsO 2 ), rhenium oxide (R
eO 2 ) or rhodium oxide (RhO 2 ) provided the same effects as those of the first and second embodiments. The same effects as those of the first and second embodiments were obtained by using a reactive vapor deposition method or a CVD method as a method for producing a RuO 2 thin film. In the first and second embodiments, a titanium nitride (TiN) thin film is used as a thin film for electrically connecting the lower CMOS transistor portion and the upper capacitor portion of the ferroelectric memory element. Instead, nitrides of Zr, Hf, V, Nb, Ta, and W have the same effect as the first and second embodiments in that problems such as peeling are suppressed.
【0030】[0030]
【発明の効果】以上のように、本発明によれば、電極と
してRuO2薄膜等の導電性薄膜をその一部として構成
することにより、Pt薄膜とTiN薄膜との間等の剥離
を抑制することができる。また、本発明によれば、強誘
電体薄膜の疲労特性を向上させることができるので、寿
命性能が格段に高い強誘電体メモリ素子を実現すること
が可能となる。As described above, according to the present invention, by forming a conductive thin film such as a RuO 2 thin film as a part of the electrode, peeling between the Pt thin film and the TiN thin film is suppressed. be able to. Further, according to the present invention, since the fatigue characteristics of the ferroelectric thin film can be improved, it is possible to realize a ferroelectric memory element having extremely high life performance.
【図1】第1の実施形態の強誘電体メモリ素子の概略構
造を示す要部断面図である。FIG. 1 is a cross-sectional view of a principal part showing a schematic structure of a ferroelectric memory element according to a first embodiment.
【図2】第1の実施形態のX線回折パターンの観察結果
を示す図である。FIG. 2 is a diagram showing an observation result of an X-ray diffraction pattern according to the first embodiment.
【図3】第1の実施形態及び比較例のPZT薄膜表面の
SEM観察による結果を示す電子顕微鏡写真である。FIG. 3 is an electron micrograph showing the results of SEM observation of the PZT thin film surfaces of the first embodiment and a comparative example.
【図4】第1の実施形態のPZT薄膜のヒステリシス特
性の測定結果を示す図である。FIG. 4 is a diagram showing a measurement result of a hysteresis characteristic of the PZT thin film of the first embodiment.
【図5】第1の実施形態の蓄積電荷量ΔQの疲労特性の
測定結果を示す図である。FIG. 5 is a diagram illustrating measurement results of fatigue characteristics of the accumulated charge amount ΔQ according to the first embodiment.
【図6】第2の実施形態の強誘電体メモリ素子の概略構
造を示す要部断面図である。FIG. 6 is a fragmentary cross-sectional view showing a schematic structure of a ferroelectric memory element according to a second embodiment.
【図7】第2の実施形態のPZT薄膜のヒステリシス特
性の測定結果を示す図である。FIG. 7 is a view showing a measurement result of a hysteresis characteristic of the PZT thin film of the second embodiment.
【図8】従来の強誘電体メモリ素子の概略構造を示す要
部断面図である。FIG. 8 is a cross-sectional view of a main part showing a schematic structure of a conventional ferroelectric memory element.
1 CMOSトランジスタ部 2 ポリシリコンプラグ 3 Ti薄膜 4 TiN薄膜 5 Pt薄膜 6 RuO2薄膜 7 PZT薄膜 8 Pt薄膜 9 RuO2薄膜 10 半導体基板DESCRIPTION OF SYMBOLS 1 CMOS transistor part 2 Polysilicon plug 3 Ti thin film 4 TiN thin film 5 Pt thin film 6 RuO 2 thin film 7 PZT thin film 8 Pt thin film 9 RuO 2 thin film 10 Semiconductor substrate
Claims (6)
膜、及び上部電極が順次積層されて構成された強誘電体
メモリ素子において、 下部電極として、Ti,Zr,Hf,V,Nb,Ta,
及びWの窒化物の中から選択される材料から成る窒化物
薄膜と、該窒化物薄膜上にPtから成るPt薄膜と、該
Pt薄膜上にRu,Ir,Re,Os,及びRhの中か
ら選択される材料の酸化物から成る酸化物薄膜とを備え
たことを特徴とする強誘電体メモリ素子。1. A ferroelectric memory device in which a lower electrode, a ferroelectric thin film, and an upper electrode are sequentially laminated on a semiconductor substrate, wherein Ti, Zr, Hf, V, Nb, and Ta are used as the lower electrode. ,
, A nitride thin film made of a material selected from the nitrides of W, a Pt thin film made of Pt on the nitride thin film, and Ru, Ir, Re, Os, and Rh on the Pt thin film. A ferroelectric memory element comprising: an oxide thin film made of an oxide of a selected material.
e,Os,及びRhの中から選択される材料の酸化物か
ら成る酸化物薄膜と、該酸化物薄膜上にPtから成るP
t薄膜とを備えたことを特徴とする請求項1に記載の強
誘電体メモリ素子。2. The method according to claim 1, wherein said upper electrode is Ru, Ir, R
e, an oxide thin film composed of an oxide of a material selected from Os, and Rh, and a Pt composed of Pt on the oxide thin film.
2. The ferroelectric memory device according to claim 1, further comprising a thin film.
s,及びRhの中から選択される材料の酸化物から成る
酸化物薄膜の膜厚が500〜3000Åであることを特
徴とする請求項1又は2に記載の強誘電体メモリ素子。3. The lower electrode of Ru, Ir, Re, O
3. The ferroelectric memory element according to claim 1, wherein the thickness of the oxide thin film made of an oxide of a material selected from s and Rh is 500 to 3000 [deg.].
膜、及び上部電極を順次形成する強誘電体メモリ素子の
製造方法において、 前記下部電極形成工程が、Ti,Zr,Hf,V,N
b,Ta,及びWの窒化物の中から選択される材料から
成る窒化物薄膜を形成する工程と、該窒化物薄膜上にP
tから成るPt薄膜を形成する工程と、該Pt薄膜上に
Ru,Ir,Re,Os,及びRhの中から選択される
材料の酸化物から成る酸化物薄膜を形成する工程とを含
むことを特徴とする強誘電体メモリ素子の製造方法。4. A method of manufacturing a ferroelectric memory device, wherein a lower electrode, a ferroelectric thin film, and an upper electrode are sequentially formed on a semiconductor substrate, wherein the lower electrode forming step includes Ti, Zr, Hf, V, N
forming a nitride thin film made of a material selected from nitrides of b, Ta, and W; and forming a P thin film on the nitride thin film.
forming a Pt thin film composed of an oxide selected from Ru, Ir, Re, Os, and Rh on the Pt thin film. A method for manufacturing a ferroelectric memory element, comprising:
Re,Os,及びRhの中から選択される材料の酸化物
から成る酸化物薄膜を形成する工程と、該酸化物薄膜上
にPtから成るPt薄膜を形成する工程とを含むことを
特徴とする請求項4に記載の強誘電体メモリ素子の製造
方法。5. The method according to claim 1, wherein the upper electrode forming step includes Ru, Ir,
A step of forming an oxide thin film made of an oxide of a material selected from Re, Os, and Rh; and a step of forming a Pt thin film made of Pt on the oxide thin film. A method for manufacturing a ferroelectric memory device according to claim 4.
s,及びRhの中から選択される材料の酸化物から成る
酸化物薄膜の形成工程において、該酸化物薄膜の膜厚を
500〜3000Åにて形成することを特徴とする請求
項1又は2に記載の強誘電体メモリ素子の製造方法。6. The lower electrode of Ru, Ir, Re, O
3. The method according to claim 1, wherein in the step of forming the oxide thin film made of an oxide of a material selected from s and Rh, the oxide thin film is formed at a thickness of 500 to 3000 [deg.]. A method for manufacturing the ferroelectric memory device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8208705A JPH1056140A (en) | 1996-08-08 | 1996-08-08 | Ferroelectric memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8208705A JPH1056140A (en) | 1996-08-08 | 1996-08-08 | Ferroelectric memory device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056140A true JPH1056140A (en) | 1998-02-24 |
Family
ID=16560720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8208705A Pending JPH1056140A (en) | 1996-08-08 | 1996-08-08 | Ferroelectric memory device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056140A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414344B1 (en) | 1999-06-28 | 2002-07-02 | Hyundai Electronics Industries Ci., Ltd. | Semiconductor device for use in a memory cell and method for the manufacture thereof |
| JP2002280523A (en) * | 2001-03-16 | 2002-09-27 | Nec Corp | Semiconductor memory device and manufacturing method thereof |
| US6465260B1 (en) | 1999-06-28 | 2002-10-15 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device having a ferroelectric capacitor and method for the manufacture thereof |
| JP2007053179A (en) * | 2005-08-17 | 2007-03-01 | Seiko Epson Corp | Manufacturing method of semiconductor device |
| JP2007201242A (en) * | 2006-01-27 | 2007-08-09 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof |
| US7514272B2 (en) | 2006-03-14 | 2009-04-07 | Seiko Epson Corporation | Method of manufacturing ferroelectric memory device |
| US7547629B2 (en) | 2005-08-03 | 2009-06-16 | Seiko Epson Corporation | Ferroelectric capacitor and its manufacturing method and ferroelectric memory device |
| JP2016046335A (en) * | 2014-08-21 | 2016-04-04 | 株式会社リコー | Electromechanical conversion member, droplet discharge device, image forming apparatus, and electromechanical conversion member forming method |
-
1996
- 1996-08-08 JP JP8208705A patent/JPH1056140A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414344B1 (en) | 1999-06-28 | 2002-07-02 | Hyundai Electronics Industries Ci., Ltd. | Semiconductor device for use in a memory cell and method for the manufacture thereof |
| US6465260B1 (en) | 1999-06-28 | 2002-10-15 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device having a ferroelectric capacitor and method for the manufacture thereof |
| JP2002280523A (en) * | 2001-03-16 | 2002-09-27 | Nec Corp | Semiconductor memory device and manufacturing method thereof |
| US7547629B2 (en) | 2005-08-03 | 2009-06-16 | Seiko Epson Corporation | Ferroelectric capacitor and its manufacturing method and ferroelectric memory device |
| JP2007053179A (en) * | 2005-08-17 | 2007-03-01 | Seiko Epson Corp | Manufacturing method of semiconductor device |
| JP2007201242A (en) * | 2006-01-27 | 2007-08-09 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof |
| US7514272B2 (en) | 2006-03-14 | 2009-04-07 | Seiko Epson Corporation | Method of manufacturing ferroelectric memory device |
| JP2016046335A (en) * | 2014-08-21 | 2016-04-04 | 株式会社リコー | Electromechanical conversion member, droplet discharge device, image forming apparatus, and electromechanical conversion member forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319994B2 (en) | Semiconductor storage element | |
| US7057874B2 (en) | Ferroelectric capacitor | |
| US6288420B1 (en) | Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier | |
| US6399521B1 (en) | Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same | |
| US7349195B2 (en) | Thin film capacitor and method for manufacturing the same | |
| KR20020077203A (en) | SINGLE C-AXIS PGO THIN FILM ON ZrO2 FOR NON-VOLATILE MEMORY APPLICATION AND METHODS OF MAKING THE SAME | |
| JPH1126706A (en) | Ferroelectric capacitor, method of manufacturing the same, and memory cell using the same | |
| US7575940B2 (en) | Dielectric film, method of manufacturing the same, and semiconductor capacitor having the dielectric film | |
| JP4539844B2 (en) | Dielectric capacitor, method of manufacturing the same, and semiconductor device | |
| US7545625B2 (en) | Electrode for thin film capacitor devices | |
| JPH1056140A (en) | Ferroelectric memory device and method of manufacturing the same | |
| JP2006108291A (en) | Ferroelectric capacitor, method for manufacturing the same, and ferroelectric memory device | |
| JP3545850B2 (en) | Ferroelectric thin film element | |
| JP4315676B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| JP2002124644A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001048645A (en) | Ferroelectric thin film and method of manufacturing the same | |
| JPH08306865A (en) | Capacitor which uses laminar bismuth ferroelectric material and manufacture of this capacitor | |
| JP2003197772A (en) | Capacitor, semiconductor memory device and method of manufacturing the same | |
| JPH0741944A (en) | Method for manufacturing ferroelectric thin film and method for manufacturing dielectric thin film | |
| JP2000082796A (en) | Semiconductor device | |
| JP2000164818A (en) | Manufacturing method of oxide ferroelectric thin film coated substrate and oxide ferroelectric thin film coated substrate | |
| JPH09246082A (en) | Capacitance element and method of manufacturing | |
| JP2000082787A (en) | Semiconductor device and manufacturing method thereof | |
| JP2000068455A (en) | High dielectric const. capacitor and manufacture thereof | |
| JP2000068454A (en) | Dielectric thin film capacitor |