JPH1056197A - ＨｇＣｄＴｅ半導体装置及びその製造方法 - Google Patents
ＨｇＣｄＴｅ半導体装置及びその製造方法Info
- Publication number
- JPH1056197A JPH1056197A JP8209525A JP20952596A JPH1056197A JP H1056197 A JPH1056197 A JP H1056197A JP 8209525 A JP8209525 A JP 8209525A JP 20952596 A JP20952596 A JP 20952596A JP H1056197 A JPH1056197 A JP H1056197A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- film
- hgcdte
- acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 ＨｇＣｄＴｅ半導体装置及びその製造方法に
関し、チャネル・ストップを簡単な構造及び製造工程に
よって、再現性良く形成する。 【解決手段】 ｐ型ＨｇＣｄＴｅ層１に複数のｎ型領域
２を設けてフォトダイオードアレイを形成すると共に、
このｎ型領域２の間の被覆膜６とｐ型ＨｇＣｄＴｅ層１
との間に、負の固定電荷を有する処理層４を設け、この
負の固定電荷を有する処理層４の直下にｐ+ 型領域５を
誘起させる。
関し、チャネル・ストップを簡単な構造及び製造工程に
よって、再現性良く形成する。 【解決手段】 ｐ型ＨｇＣｄＴｅ層１に複数のｎ型領域
２を設けてフォトダイオードアレイを形成すると共に、
このｎ型領域２の間の被覆膜６とｐ型ＨｇＣｄＴｅ層１
との間に、負の固定電荷を有する処理層４を設け、この
負の固定電荷を有する処理層４の直下にｐ+ 型領域５を
誘起させる。
Description
【０００１】
【発明の属する技術分野】本発明はＨｇＣｄＴｅ半導体
装置及びその製造方法に関するものであり、特に、Ｈｇ
ＣｄＴｅフォトダイオード間を電気的に分離するチャネ
ル・ストップをＨｇＣｄＴｅ層と被覆層との界面状態を
蓄積状態にすることによって形成するＨｇＣｄＴｅ半導
体装置及びその製造方法に関するものである。
装置及びその製造方法に関するものであり、特に、Ｈｇ
ＣｄＴｅフォトダイオード間を電気的に分離するチャネ
ル・ストップをＨｇＣｄＴｅ層と被覆層との界面状態を
蓄積状態にすることによって形成するＨｇＣｄＴｅ半導
体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、１０μｍ帯近傍の赤外線を検知す
る赤外線検知装置としては、Ｃｄ比が０．２近傍のＨｇ
ＣｄＴｅ層に形成したｐｎ接合ダイオードをフォトダイ
オードとしたものを用い、このフォトダイオードを一次
元アレイ状或いは二次元アレイ状に配置すると共に、読
出回路との電気的なコンタクトをとるために、フォトダ
イオードアレイ基板及び読出回路基板を、双方に形成し
たＩｎ等の金属のバンプで貼り合わせる構造が採用され
ている。
る赤外線検知装置としては、Ｃｄ比が０．２近傍のＨｇ
ＣｄＴｅ層に形成したｐｎ接合ダイオードをフォトダイ
オードとしたものを用い、このフォトダイオードを一次
元アレイ状或いは二次元アレイ状に配置すると共に、読
出回路との電気的なコンタクトをとるために、フォトダ
イオードアレイ基板及び読出回路基板を、双方に形成し
たＩｎ等の金属のバンプで貼り合わせる構造が採用され
ている。
【０００３】この従来のフォトダイオードアレイには、
チャネル・ストップを設けていないため、ｐ型ＨｇＣｄ
Ｔｅ層内の電子の拡散長の大きさによっては、隣接する
フォトダイオードとの間でｎｐｎ型のラテラル構造のフ
ォトトランジスタを構成し、周りのダイオードから電子
が流れ込むことによって、個々のダイオードへの信号が
混じることなり、赤外線の撮像画面の解像度が低下する
という問題があった。
チャネル・ストップを設けていないため、ｐ型ＨｇＣｄ
Ｔｅ層内の電子の拡散長の大きさによっては、隣接する
フォトダイオードとの間でｎｐｎ型のラテラル構造のフ
ォトトランジスタを構成し、周りのダイオードから電子
が流れ込むことによって、個々のダイオードへの信号が
混じることなり、赤外線の撮像画面の解像度が低下する
という問題があった。
【０００４】この様な問題を解決するためには、シリコ
ンデバイスにおいて行われているように、各能動領域間
にｐ+ 型領域等のチャネル・ストップを設ければ良く、
この様なチャネル・ストップを設けたＨｇＣｄＴｅフォ
トダイオードアレイを図６を参照して説明する。
ンデバイスにおいて行われているように、各能動領域間
にｐ+ 型領域等のチャネル・ストップを設ければ良く、
この様なチャネル・ストップを設けたＨｇＣｄＴｅフォ
トダイオードアレイを図６を参照して説明する。
【０００５】図６（ａ）参照 まず、ｐ型ＨｇＣｄＴｅ層４１にボロンをイオン注入す
ることによって複数のｎ型領域４２を形成してフォトダ
イオードとすると共に、ｎ型領域４２同士の間を分離す
るようにアクセプタ不純物をイオン注入してｐ+ 型領域
４３を形成してチャネル・ストップとし、次いで、全面
に保護膜となるＺｎＳ膜４４を蒸着したのち、ｎ型領域
４２に対するコンタクトホールを形成し、Ｉｎを蒸着し
てパターニングすることによってｎ側電極４５を形成す
る。
ることによって複数のｎ型領域４２を形成してフォトダ
イオードとすると共に、ｎ型領域４２同士の間を分離す
るようにアクセプタ不純物をイオン注入してｐ+ 型領域
４３を形成してチャネル・ストップとし、次いで、全面
に保護膜となるＺｎＳ膜４４を蒸着したのち、ｎ型領域
４２に対するコンタクトホールを形成し、Ｉｎを蒸着し
てパターニングすることによってｎ側電極４５を形成す
る。
【０００６】この様なｐ+ 型領域４３によるチャネル・
ストップにより、あるｎ+ 型領域４２から流れ出した電
子は、ｐ／ｐ+ 境界の電位障壁により阻止され、隣接す
るｎ型領域４２へ到達することができなくなるので、リ
ーク電流が防止されることになるものである。なお、こ
の様なｐ+ 型領域４３の形成は、結晶中のＨｇ原子を熱
処理等で遊離させ、Ｈｇ空孔子を発生させることによっ
ても可能である。
ストップにより、あるｎ+ 型領域４２から流れ出した電
子は、ｐ／ｐ+ 境界の電位障壁により阻止され、隣接す
るｎ型領域４２へ到達することができなくなるので、リ
ーク電流が防止されることになるものである。なお、こ
の様なｐ+ 型領域４３の形成は、結晶中のＨｇ原子を熱
処理等で遊離させ、Ｈｇ空孔子を発生させることによっ
ても可能である。
【０００７】図６（ｂ）参照 また、他の例としては、ｐ+ 型領域４３を設ける代わり
に、ボロン等をイオン注入することによってｎ+ 型領域
４６を形成する方法があり、この場合には、あるｎ+ 型
領域４２から流れ出した電子は、ドレインとなるｎ+ 型
領域４６に吸収されてｎ+ 型領域４６と接続した電極、
即ち、図における金属格子４７を介して外部に排出され
るため、隣接するｎ型領域４２へ到達することができな
くなるので、リーク電流が防止されるものであり、この
ｎ+ 型領域４６はチャネル・ストップと同様の作用を有
することになる。
に、ボロン等をイオン注入することによってｎ+ 型領域
４６を形成する方法があり、この場合には、あるｎ+ 型
領域４２から流れ出した電子は、ドレインとなるｎ+ 型
領域４６に吸収されてｎ+ 型領域４６と接続した電極、
即ち、図における金属格子４７を介して外部に排出され
るため、隣接するｎ型領域４２へ到達することができな
くなるので、リーク電流が防止されるものであり、この
ｎ+ 型領域４６はチャネル・ストップと同様の作用を有
することになる。
【０００８】
【発明が解決しようとする課題】しかし、従来のｐ+ 型
領域４３をチャネル・ストップとして設けたＨｇＣｄＴ
ｅフォトダイオードアレイにおいては、ｐ+ 型領域４３
を形成する際に、熱処理工程を必要とし、工程が複雑化
するという問題があり、また、ｐ+ 型領域４３を確実に
形成することが困難であるという問題がある。
領域４３をチャネル・ストップとして設けたＨｇＣｄＴ
ｅフォトダイオードアレイにおいては、ｐ+ 型領域４３
を形成する際に、熱処理工程を必要とし、工程が複雑化
するという問題があり、また、ｐ+ 型領域４３を確実に
形成することが困難であるという問題がある。
【０００９】また、ｎ+ 型領域４６をドレインとして設
けたＨｇＣｄＴｅフォトダイオードアレイにおいては、
基板抵抗による電圧降下を考慮すると、図示したように
金属格子４７を設けることが理想となるが、そのために
構造が複雑化するという問題がある。
けたＨｇＣｄＴｅフォトダイオードアレイにおいては、
基板抵抗による電圧降下を考慮すると、図示したように
金属格子４７を設けることが理想となるが、そのために
構造が複雑化するという問題がある。
【００１０】したがって、本発明は、ＨｇＣｄＴｅフォ
トダイオードアレイにおけるチャネル・ストップを簡単
な構造及び製造工程によって、再現性良く形成すること
を目的とする。
トダイオードアレイにおけるチャネル・ストップを簡単
な構造及び製造工程によって、再現性良く形成すること
を目的とする。
【００１１】
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１参照 （１）本発明は、ＨｇＣｄＴｅ半導体装置において、ｐ
型ＨｇＣｄＴｅ層１に複数のｎ型領域２を設けてフォト
ダイオードアレイを形成すると共に、このｎ型領域２の
間の被覆膜６とｐ型ＨｇＣｄＴｅ層１との間に、負の固
定電荷を有する処理層４を設け、この負の固定電荷を有
する処理層４の直下にｐ+ 型領域５を誘起させたことを
特徴とする。
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１参照 （１）本発明は、ＨｇＣｄＴｅ半導体装置において、ｐ
型ＨｇＣｄＴｅ層１に複数のｎ型領域２を設けてフォト
ダイオードアレイを形成すると共に、このｎ型領域２の
間の被覆膜６とｐ型ＨｇＣｄＴｅ層１との間に、負の固
定電荷を有する処理層４を設け、この負の固定電荷を有
する処理層４の直下にｐ+ 型領域５を誘起させたことを
特徴とする。
【００１２】この様に、ｎ型領域２の間の被覆膜６とｐ
型ＨｇＣｄＴｅ層１との間に、負の固定電荷を有する処
理層４を設けることにより、負の固定電荷を有する処理
層４の直下にｐ+ 型領域５が誘起され、このｐ+ 型領域
５がチャネル・ストップとして作用するので、クロスト
ーク及びリーク電流を低減することができる。
型ＨｇＣｄＴｅ層１との間に、負の固定電荷を有する処
理層４を設けることにより、負の固定電荷を有する処理
層４の直下にｐ+ 型領域５が誘起され、このｐ+ 型領域
５がチャネル・ストップとして作用するので、クロスト
ーク及びリーク電流を低減することができる。
【００１３】なお、本明細書において、「負の固定電荷
を有する処理層」とは、処理層自体の中に負の固定電荷
を含む層、処理層とｐ型ＨｇＣｄＴｅ層１との界面に負
の固定電荷を有する層、及び、その両方の場合とを意味
する。
を有する処理層」とは、処理層自体の中に負の固定電荷
を含む層、処理層とｐ型ＨｇＣｄＴｅ層１との界面に負
の固定電荷を有する層、及び、その両方の場合とを意味
する。
【００１４】（２）また、本発明は、ＨｇＣｄＴｅ半導
体装置の製造方法において、ｐ型ＨｇＣｄＴｅ層１に複
数のｎ型領域２からなるフォトダイオードアレイを形成
したのち、このｎ型領域２の間の領域を少なくともイオ
ン化した酸素を用いて表面処理し、少なくとも、イオン
化した酸素を用いて表面処理した領域を被覆膜６で覆う
ことを特徴とする。
体装置の製造方法において、ｐ型ＨｇＣｄＴｅ層１に複
数のｎ型領域２からなるフォトダイオードアレイを形成
したのち、このｎ型領域２の間の領域を少なくともイオ
ン化した酸素を用いて表面処理し、少なくとも、イオン
化した酸素を用いて表面処理した領域を被覆膜６で覆う
ことを特徴とする。
【００１５】この様に、ｎ型領域２の間の領域を少なく
ともイオン化した酸素を用いて表面処理することによ
り、イオン化した酸素、即ち、酸素プラズマ、或いは、
酸素イオンを用いて表面処理した領域の表面には負の固
定電荷を有する処理層４が形成され、この負の固定電荷
を有する処理層４の直下にチャネル・ストップとなるｐ
+ 型領域５が形成されるが、従来の工程のように熱処理
工程を伴わないので、工程が簡素化され、且つ、ｐ+ 型
領域５の形成が確実になる。
ともイオン化した酸素を用いて表面処理することによ
り、イオン化した酸素、即ち、酸素プラズマ、或いは、
酸素イオンを用いて表面処理した領域の表面には負の固
定電荷を有する処理層４が形成され、この負の固定電荷
を有する処理層４の直下にチャネル・ストップとなるｐ
+ 型領域５が形成されるが、従来の工程のように熱処理
工程を伴わないので、工程が簡素化され、且つ、ｐ+ 型
領域５の形成が確実になる。
【００１６】（３）また、本発明は、上記（２）におい
て、イオン化した酸素を用いた表面処理が、酸素プラズ
マ処理であることを特徴とする。
て、イオン化した酸素を用いた表面処理が、酸素プラズ
マ処理であることを特徴とする。
【００１７】この様に、イオン化した酸素を用いた表面
処理として、酸素プラズマ処理を用いることにより、負
の固定電荷を有する処理層４を再現性良く、且つ、簡便
に形成することができる。
処理として、酸素プラズマ処理を用いることにより、負
の固定電荷を有する処理層４を再現性良く、且つ、簡便
に形成することができる。
【００１８】（４）また、本発明は、ＨｇＣｄＴｅ半導
体装置の製造方法において、ｐ型ＨｇＣｄＴｅ層１に複
数のｎ型領域２を設けてフォトダイオードアレイを形成
すると共に、このｎ型領域２の間の領域表面を酸により
表面処理したのち、少なくとも、酸により処理した領域
を被覆膜６で覆うことを特徴とする。
体装置の製造方法において、ｐ型ＨｇＣｄＴｅ層１に複
数のｎ型領域２を設けてフォトダイオードアレイを形成
すると共に、このｎ型領域２の間の領域表面を酸により
表面処理したのち、少なくとも、酸により処理した領域
を被覆膜６で覆うことを特徴とする。
【００１９】この様に、ｎ型領域２の間の領域を酸によ
り表面処理することにより、酸により表面処理した領域
の表面には負の固定電荷を有する処理層４が形成され、
この負の固定電荷を有する処理層４の直下にチャネル・
ストップとなるｐ+ 型領域５が形成されるが、従来の工
程のように熱処理工程を伴わないので、工程が簡素化さ
れ、且つ、ｐ+ 型領域５の形成が確実になる。
り表面処理することにより、酸により表面処理した領域
の表面には負の固定電荷を有する処理層４が形成され、
この負の固定電荷を有する処理層４の直下にチャネル・
ストップとなるｐ+ 型領域５が形成されるが、従来の工
程のように熱処理工程を伴わないので、工程が簡素化さ
れ、且つ、ｐ+ 型領域５の形成が確実になる。
【００２０】（５）また、本発明は、上記（４）におい
て、酸による表面処理が、硫酸と水との混合液、また
は、硫酸と過塩素酸との混合液による表面処理であるこ
とを特徴とする。
て、酸による表面処理が、硫酸と水との混合液、また
は、硫酸と過塩素酸との混合液による表面処理であるこ
とを特徴とする。
【００２１】この様な負の固定電荷を有する処理層４を
形成するための酸による表面処理として、硫酸（Ｈ2 Ｓ
Ｏ4 ）と水の混合液、または、硫酸と過塩素酸（ＨＣｌ
Ｏ4）の混合液による表面処理を用いることにより、負
の固定電荷を有する処理層４を再現性良く、且つ、簡便
に形成することができる。
形成するための酸による表面処理として、硫酸（Ｈ2 Ｓ
Ｏ4 ）と水の混合液、または、硫酸と過塩素酸（ＨＣｌ
Ｏ4）の混合液による表面処理を用いることにより、負
の固定電荷を有する処理層４を再現性良く、且つ、簡便
に形成することができる。
【００２２】（６）また、本発明は、上記（４）または
（５）において、酸による表面処理が、保護膜３のパタ
ーニング工程として行われることを特徴とする。
（５）において、酸による表面処理が、保護膜３のパタ
ーニング工程として行われることを特徴とする。
【００２３】この様に、酸による表面処理を保護膜３の
パターニング工程として行うことにより、負の固定電荷
を有する処理層４を形成するための独自の工程が不要に
なり、製造工程を簡素化することができる。
パターニング工程として行うことにより、負の固定電荷
を有する処理層４を形成するための独自の工程が不要に
なり、製造工程を簡素化することができる。
【００２４】（７）また、本発明は、上記（２）乃至
（６）のいずれかにおいて、被覆膜６としてＳｉＮ膜を
用いたことを特徴とする。
（６）のいずれかにおいて、被覆膜６としてＳｉＮ膜を
用いたことを特徴とする。
【００２５】この様に、被覆膜６としてＳｉＮ膜を用い
ることにより、ｐｎ接合を安定に保護することができ、
且つ、ＳｉＮ膜／ｐ型ＨｇＣｄＴｅ層１の界面状態を、
負の固定電荷を有する処理層４と共に再現性良く蓄積状
態にすることができる。
ることにより、ｐｎ接合を安定に保護することができ、
且つ、ＳｉＮ膜／ｐ型ＨｇＣｄＴｅ層１の界面状態を、
負の固定電荷を有する処理層４と共に再現性良く蓄積状
態にすることができる。
【００２６】
【発明の実施の形態】本発明の第１の実施の形態を図２
及び図３を参照して説明する。なお、図２は、第１の実
施の形態の製造工程の説明図であり、また、図３は、第
１の実施の形態において形成される酸素プラズマ処理層
の作用の説明図である。
及び図３を参照して説明する。なお、図２は、第１の実
施の形態の製造工程の説明図であり、また、図３は、第
１の実施の形態において形成される酸素プラズマ処理層
の作用の説明図である。
【００２７】図２（ａ）参照 まず、ｐ型ＨｇＣｄＴｅ層１１に選択的にボロンをイオ
ン注入して複数ｎ型領域１２を形成してフォトダイオー
ドアレイを構成したのち、蒸着法により全面に厚さ１０
００〜３０００Å、例えば、２０００ÅのＺｎＳ膜１３
を保護膜として形成し、次いで、硫酸（Ｈ2 ＳＯ4 ）と
水（Ｈ2 Ｏ）を容量比で１：１に混合したエッチング液
を用いてＺｎＳ膜１３をパターニングして、チャネル・
ストップ形成領域１４を開口する。
ン注入して複数ｎ型領域１２を形成してフォトダイオー
ドアレイを構成したのち、蒸着法により全面に厚さ１０
００〜３０００Å、例えば、２０００ÅのＺｎＳ膜１３
を保護膜として形成し、次いで、硫酸（Ｈ2 ＳＯ4 ）と
水（Ｈ2 Ｏ）を容量比で１：１に混合したエッチング液
を用いてＺｎＳ膜１３をパターニングして、チャネル・
ストップ形成領域１４を開口する。
【００２８】図２（ｂ）参照 次いで、電子サイクロトロン共鳴（ＥＣＲ）プラズマ処
理装置を用いて、酸素ガスのみを流して５×１０-4〜５
×１０-3Ｔｏｒｒ、例えば、１×１０-3Ｔｏｒｒの圧
力、及び、室温〜１００℃、例えば、室温の条件とした
酸素プラズマ１５中において、３〜１０分、例えば、５
分間処理することによって、ｐ型ＨｇＣｄＴｅ層１１の
露出表面に酸化に伴う薄い酸素プラズマ処理層１６を形
成する。
理装置を用いて、酸素ガスのみを流して５×１０-4〜５
×１０-3Ｔｏｒｒ、例えば、１×１０-3Ｔｏｒｒの圧
力、及び、室温〜１００℃、例えば、室温の条件とした
酸素プラズマ１５中において、３〜１０分、例えば、５
分間処理することによって、ｐ型ＨｇＣｄＴｅ層１１の
露出表面に酸化に伴う薄い酸素プラズマ処理層１６を形
成する。
【００２９】図２（ｃ）参照 次いで、ＺｎＳ膜１３を除去したのち、ＣＶＤ法によっ
て全面にＳｉＮ膜１７を形成したのち、ＣＦ4 ＋Ｏ2 を
反応ガスとしたドライ・エッチングによってコンタクト
ホール１８を形成し、ｎ型領域１２に対してはＩｎをｎ
側電極（図示せず）として設け、ｐ側電極（図示せず）
としてはＡｕを設ける。
て全面にＳｉＮ膜１７を形成したのち、ＣＦ4 ＋Ｏ2 を
反応ガスとしたドライ・エッチングによってコンタクト
ホール１８を形成し、ｎ型領域１２に対してはＩｎをｎ
側電極（図示せず）として設け、ｐ側電極（図示せず）
としてはＡｕを設ける。
【００３０】この様な酸素プラズマ処理によって形成さ
れる酸素プラズマ処理層１６中には、多くの負の固定電
荷が含まれると共に、酸素プラズマ処理層１６とｐ型Ｈ
ｇＣｄＴｅ層１１との界面に多くの負の固定電荷が発生
すると考えられるので、酸素プラズマ処理層１６の直下
に正孔が引き寄せられてｐ+ 型領域１９が誘起され、こ
のｐ+ 型領域１９がチャネル・ストップとなり、ｐ型Ｈ
ｇＣｄＴｅ層１１との間に形成されるｐ／ｐ+ 界面が電
位障壁となって電子の拡散を防止することになる。
れる酸素プラズマ処理層１６中には、多くの負の固定電
荷が含まれると共に、酸素プラズマ処理層１６とｐ型Ｈ
ｇＣｄＴｅ層１１との界面に多くの負の固定電荷が発生
すると考えられるので、酸素プラズマ処理層１６の直下
に正孔が引き寄せられてｐ+ 型領域１９が誘起され、こ
のｐ+ 型領域１９がチャネル・ストップとなり、ｐ型Ｈ
ｇＣｄＴｅ層１１との間に形成されるｐ／ｐ+ 界面が電
位障壁となって電子の拡散を防止することになる。
【００３１】図３（ａ）及び（ｂ）参照 図３（ｂ）は、図３（ａ）に示すように、酸素プラズマ
処理層１６の上にＳｉＮ膜１７を介してゲート電極２０
を設けて形成したＭＩＳ容量の電圧依存性を示すもの
で、ＳｉＮ膜１７の容量Ｃ0 に対する容量Ｃの相対値を
表している。
処理層１６の上にＳｉＮ膜１７を介してゲート電極２０
を設けて形成したＭＩＳ容量の電圧依存性を示すもの
で、ＳｉＮ膜１７の容量Ｃ0 に対する容量Ｃの相対値を
表している。
【００３２】図から明らかな様に、酸素プラズマ処理層
１６の存在により、Ｃ−Ｖ曲線が正電圧側にシフトして
おり、このことから酸素プラズマ処理層１６の直下にｐ
+ 型領域が誘起されていることがわかる。
１６の存在により、Ｃ−Ｖ曲線が正電圧側にシフトして
おり、このことから酸素プラズマ処理層１６の直下にｐ
+ 型領域が誘起されていることがわかる。
【００３３】この様に、本発明の第１の実施の形態によ
れば、付加的な熱処理工程を要することなく、ｐ+ 型領
域１９を形成することができるので、工程が簡素化され
ると共に、再現性が良好になる。
れば、付加的な熱処理工程を要することなく、ｐ+ 型領
域１９を形成することができるので、工程が簡素化され
ると共に、再現性が良好になる。
【００３４】なお、上記の第１の実施の形態において
は、ｐ+ 型領域１９を誘起するために酸素プラズマ処理
を行っているが、酸素プラズマ処理に限られるものでは
なく、低加速電圧による酸素イオンのイオン注入処理を
用いても良いものである。
は、ｐ+ 型領域１９を誘起するために酸素プラズマ処理
を行っているが、酸素プラズマ処理に限られるものでは
なく、低加速電圧による酸素イオンのイオン注入処理を
用いても良いものである。
【００３５】次いで、図４及び図５を参照して、本発明
の第２の実施の形態を説明する。 図４（ａ）参照 まず、ｐ型ＨｇＣｄＴｅ層２１に選択的にボロンをイオ
ン注入して複数ｎ型領域２２を形成してフォトダイオー
ドアレイを構成したのち、蒸着法により全面に厚さ１０
００〜５０００Å、例えば、２０００ÅのＺｎＳ膜２３
を保護膜として形成し、次いで、硫酸（Ｈ2 ＳＯ4 ）と
水（Ｈ2 Ｏ）を容量比で１：１に混合したエッチング液
を用いてＺｎＳ膜２３をパターニングしてｐｎ接合を露
出させたのち、スパッタリング法によって厚さ全面に厚
さ１０００〜５０００Å、例えば、１０００ÅのＣｄＴ
ｅ膜２４を堆積させる。
の第２の実施の形態を説明する。 図４（ａ）参照 まず、ｐ型ＨｇＣｄＴｅ層２１に選択的にボロンをイオ
ン注入して複数ｎ型領域２２を形成してフォトダイオー
ドアレイを構成したのち、蒸着法により全面に厚さ１０
００〜５０００Å、例えば、２０００ÅのＺｎＳ膜２３
を保護膜として形成し、次いで、硫酸（Ｈ2 ＳＯ4 ）と
水（Ｈ2 Ｏ）を容量比で１：１に混合したエッチング液
を用いてＺｎＳ膜２３をパターニングしてｐｎ接合を露
出させたのち、スパッタリング法によって厚さ全面に厚
さ１０００〜５０００Å、例えば、１０００ÅのＣｄＴ
ｅ膜２４を堆積させる。
【００３６】なお、ＣｄＴｅ膜２４はｐｎ接合を保護す
るパッシベーション膜として適しており、且つ、ＺｎＳ
膜２３に対する選択エッチングマスクとして適している
ものである。
るパッシベーション膜として適しており、且つ、ＺｎＳ
膜２３に対する選択エッチングマスクとして適している
ものである。
【００３７】図４（ｂ）参照 次いで、フォトレジスト２５のパターンをマスクとし
て、硝酸（ＨＮＯ3 ）と酢酸（ＣＨ3 ＣＯＯＨ）とフッ
酸（ＨＦ）とを混合したエッチング液を用いてＣｄＴｅ
膜２４をエッチングして、コンタクトホールに対応する
開口部２６及びチャネル・ストップに対応する開口部２
７を形成する。
て、硝酸（ＨＮＯ3 ）と酢酸（ＣＨ3 ＣＯＯＨ）とフッ
酸（ＨＦ）とを混合したエッチング液を用いてＣｄＴｅ
膜２４をエッチングして、コンタクトホールに対応する
開口部２６及びチャネル・ストップに対応する開口部２
７を形成する。
【００３８】図５（ｃ）参照 次いで、フォトレジスト２５を除去したのち、ＣｄＴｅ
膜２４をマスクとして、硫酸（Ｈ2 ＳＯ4 ）と水（Ｈ2
Ｏ）を容量比で１：１〜１：５、例えば、１：１に混合
したエッチング液を用いてＺｎＳ膜２３をパターニング
してコンタクトホール２９を形成すると共に、チャネル
・ストップ形成領域３０を露出させる。
膜２４をマスクとして、硫酸（Ｈ2 ＳＯ4 ）と水（Ｈ2
Ｏ）を容量比で１：１〜１：５、例えば、１：１に混合
したエッチング液を用いてＺｎＳ膜２３をパターニング
してコンタクトホール２９を形成すると共に、チャネル
・ストップ形成領域３０を露出させる。
【００３９】このエッチング工程において、コンタクト
ホール２９の露出表面及びチャネル・ストップ形成領域
３０の表面には、酸化に伴う薄い酸処理層３１が形成さ
れ、この薄い酸処理層３１の厚さは、過剰エッチング時
間、即ち、ＺｎＳ膜２３のパターニングに必要な時間以
上の時間に依存することになる。
ホール２９の露出表面及びチャネル・ストップ形成領域
３０の表面には、酸化に伴う薄い酸処理層３１が形成さ
れ、この薄い酸処理層３１の厚さは、過剰エッチング時
間、即ち、ＺｎＳ膜２３のパターニングに必要な時間以
上の時間に依存することになる。
【００４０】図５（ｄ）参照 次いで、ＣＶＤ法によって全面にＳｉＮ膜３２を形成し
たのち、フォトレジストパターン（図示せず）をマスク
とし、ＣＦ4 ＋Ｏ2 を反応ガスとしたドライ・エッチン
グによってＳｉＮ膜３２をパターニングすることによっ
て、酸処理層３１を覆うようにＳｉＮ膜３２を残存させ
る共に、コンタクトホール２９を再び開口し、ｎ型領域
２２に対してはＩｎをｎ側電極（図示せず）として設
け、ｐ側電極（図示せず）としてはＡｕを設ける。な
お、コンタクトホール２９の露出部表面に形成された酸
処理層３１は、ＳｉＮ膜３２のパターニングの際に除去
される。
たのち、フォトレジストパターン（図示せず）をマスク
とし、ＣＦ4 ＋Ｏ2 を反応ガスとしたドライ・エッチン
グによってＳｉＮ膜３２をパターニングすることによっ
て、酸処理層３１を覆うようにＳｉＮ膜３２を残存させ
る共に、コンタクトホール２９を再び開口し、ｎ型領域
２２に対してはＩｎをｎ側電極（図示せず）として設
け、ｐ側電極（図示せず）としてはＡｕを設ける。な
お、コンタクトホール２９の露出部表面に形成された酸
処理層３１は、ＳｉＮ膜３２のパターニングの際に除去
される。
【００４１】この様な硫酸（Ｈ2 ＳＯ4 ）と水（Ｈ
2 Ｏ）を用いたエッチング処理によって形成される酸処
理層３１中には、多くの負の固定電荷が含まれると共
に、酸処理層３１とｐ型ＨｇＣｄＴｅ層２１との界面に
多くの負の固定電荷が発生すると考えられるので、酸処
理層３１の直下に正孔が引き寄せられてｐ+ 型領域３３
が誘起され、このｐ+ 型領域３３がチャネル・ストップ
となり、電子の拡散を防止することになる。
2 Ｏ）を用いたエッチング処理によって形成される酸処
理層３１中には、多くの負の固定電荷が含まれると共
に、酸処理層３１とｐ型ＨｇＣｄＴｅ層２１との界面に
多くの負の固定電荷が発生すると考えられるので、酸処
理層３１の直下に正孔が引き寄せられてｐ+ 型領域３３
が誘起され、このｐ+ 型領域３３がチャネル・ストップ
となり、電子の拡散を防止することになる。
【００４２】この様に、本発明の第２の実施の形態によ
れば、付加的な熱処理工程を要することなく、ｐ+ 型領
域３３を形成することができるので、工程が簡素化され
ると共に、再現性が良好になり、さらに、チャネル・ス
トップ形成領域３０の露出工程と酸処理層３１の形成工
程とが同じ工程であるので、負の固定電荷を有する処理
層を形成するための独自の工程が不要になる。
れば、付加的な熱処理工程を要することなく、ｐ+ 型領
域３３を形成することができるので、工程が簡素化され
ると共に、再現性が良好になり、さらに、チャネル・ス
トップ形成領域３０の露出工程と酸処理層３１の形成工
程とが同じ工程であるので、負の固定電荷を有する処理
層を形成するための独自の工程が不要になる。
【００４３】なお、上記の第２の実施の形態において
は、ＺｎＳ膜２３の第２のエッチング工程を硫酸と水を
用いて行っているが、硫酸と水との混合液に限られるも
のではなく、硫酸（Ｈ2 ＳＯ4 ）と過塩素酸（ＨＣｌＯ
4 ）を容量比で１：１〜１：５、例えば、１：１に混合
したエッチング液を用いても良いものである。
は、ＺｎＳ膜２３の第２のエッチング工程を硫酸と水を
用いて行っているが、硫酸と水との混合液に限られるも
のではなく、硫酸（Ｈ2 ＳＯ4 ）と過塩素酸（ＨＣｌＯ
4 ）を容量比で１：１〜１：５、例えば、１：１に混合
したエッチング液を用いても良いものである。
【００４４】また、上記の第２の実施の形態において
は、ＣｄＴｅ膜２４を用いているが、必ずしも必要では
なく、ｐｎ接合を露出させる工程を省いてＺｎＳ膜２３
にコンタクトホール及びチャネル・ストップ形成領域に
対応する開口部を直接エッチングしても良く、その際に
酸処理層３１を形成すれば良い。
は、ＣｄＴｅ膜２４を用いているが、必ずしも必要では
なく、ｐｎ接合を露出させる工程を省いてＺｎＳ膜２３
にコンタクトホール及びチャネル・ストップ形成領域に
対応する開口部を直接エッチングしても良く、その際に
酸処理層３１を形成すれば良い。
【００４５】また、上記の第２の実施の形態において
は、ＣｄＴｅ膜２４のパターニング工程において、硝酸
（ＨＮＯ3 ）と、酢酸（ＣＨ3 ＣＯＯＨ）とフッ酸（Ｈ
Ｆ）との混合液を用いているが、このウェット・エッチ
ング工程は必ずしも精度の良いものではないので、Ｈ2
＋ＡｒまたはＣＨ4 ＋Ａｒを反応ガスとするドライ・エ
ッチングを用いても良いものである。
は、ＣｄＴｅ膜２４のパターニング工程において、硝酸
（ＨＮＯ3 ）と、酢酸（ＣＨ3 ＣＯＯＨ）とフッ酸（Ｈ
Ｆ）との混合液を用いているが、このウェット・エッチ
ング工程は必ずしも精度の良いものではないので、Ｈ2
＋ＡｒまたはＣＨ4 ＋Ａｒを反応ガスとするドライ・エ
ッチングを用いても良いものである。
【００４６】また、上記の各実施の形態においては、ｐ
型ＨｇＣｄＴｅ層１１，２１は実際にはＣｄＴｅ基板上
にエピタキシャル成長させたものであり、そのＣｄ比は
０．２であるが、検出対象の赤外線の波長に応じて適宜
変更されるものであり、また、シリコン信号処理回路基
板と共にハイブリッド的に赤外線検出装置を構成する場
合には、Ｉｎバンプを用いて両方の基板を貼り合わせる
ことになる。
型ＨｇＣｄＴｅ層１１，２１は実際にはＣｄＴｅ基板上
にエピタキシャル成長させたものであり、そのＣｄ比は
０．２であるが、検出対象の赤外線の波長に応じて適宜
変更されるものであり、また、シリコン信号処理回路基
板と共にハイブリッド的に赤外線検出装置を構成する場
合には、Ｉｎバンプを用いて両方の基板を貼り合わせる
ことになる。
【００４７】
【発明の効果】本発明によれば、フォトダイオード間を
電気的に分離するためのチャネル・ストップを付加的な
熱処理工程を伴うことなく、且つ、簡単な工程で形成す
ることができるので、製造工程が簡素化される共に、チ
ャネル・ストップを確実に再現性良く形成することがで
き、高解像度の赤外線固体撮像装置を実現することがで
きる。
電気的に分離するためのチャネル・ストップを付加的な
熱処理工程を伴うことなく、且つ、簡単な工程で形成す
ることができるので、製造工程が簡素化される共に、チ
ャネル・ストップを確実に再現性良く形成することがで
き、高解像度の赤外線固体撮像装置を実現することがで
きる。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の製造工程の説明図
である。
である。
【図３】酸素プラズマ処理層の作用の説明図である。
【図４】本発明の第２の実施の形態の途中までの製造工
程の説明図である。
程の説明図である。
【図５】本発明の第２の実施の形態の図４以降の製造工
程の説明図である。
程の説明図である。
【図６】従来のＨｇＣｄＴｅフォトダイオードアレイの
説明図である。
説明図である。
１ ｐ型ＨｇＣｄＴｅ層 ２ ｎ型領域 ３ 保護膜 ４ 負の固定電荷を有する処理層 ５ ｐ+ 型領域 ６ 被覆膜 １１ ｐ型ＨｇＣｄＴｅ層 １２ ｎ型領域 １３ ＺｎＳ膜 １４ チャネル・ストップ形成領域 １５ 酸素プラズマ １６ 酸素プラズマ処理層 １７ ＳｉＮ膜 １８ コンタクトホール １９ ｐ+ 型領域 ２０ ゲート電極 ２１ ｐ型ＨｇＣｄＴｅ層 ２２ ｎ型領域 ２３ ＺｎＳ膜 ２４ ＣｄＴｅ膜 ２５ フォトレジスト ２６ コンタクトホールに対応する開口部 ２７ チャネル・ストップに対応する開口部 ２８ Ｈ2 ＳＯ4 ＋Ｈ2 Ｏエッチング液 ２９ コンタクトホール ３０ チャネル・ストップ形成領域 ３１ 酸処理層 ３２ ＳｉＮ膜 ３３ ｐ+ 型領域 ４１ ｐ型ＨｇＣｄＴｅ層 ４２ ｎ型領域 ４３ ｐ+ 型領域 ４４ ＺｎＳ膜 ４５ ｎ側電極 ４６ ｎ+ 型領域 ４７ 金属格子
Claims (7)
- 【請求項１】 ｐ型ＨｇＣｄＴｅ層に複数のｎ型領域を
設けてフォトダイオードアレイを形成すると共に、前記
ｎ型領域の間の被覆膜と前記ｐ型ＨｇＣｄＴｅ層との間
に、負の固定電荷を有する処理層を設け、前記負の固定
電荷を有する処理層の直下にｐ+ 型領域を誘起させたこ
とを特徴とするＨｇＣｄＴｅ半導体装置。 - 【請求項２】 ｐ型ＨｇＣｄＴｅ層に複数のｎ型領域か
らなるフォトダイオードアレイを形成したのち、前記ｎ
型領域の間の領域をイオン化した酸素を用いて表面処理
し、少なくとも、前記イオン化した酸素を用いて表面処
理した領域を被覆膜で覆うことを特徴とするＨｇＣｄＴ
ｅ半導体装置の製造方法。 - 【請求項３】 上記イオン化した酸素を用いた表面処理
が、酸素プラズマ処理であることを特徴とする請求項２
記載のＨｇＣｄＴｅ半導体装置の製造方法。 - 【請求項４】 ｐ型ＨｇＣｄＴｅ層に複数のｎ型領域か
らなるフォトダイオードアレイを形成したのち、前記ｎ
型領域の間の領域を酸により表面処理したのち、少なく
とも、前記酸により処理した領域を被覆膜で覆うことを
特徴とするＨｇＣｄＴｅ半導体装置の製造方法。 - 【請求項５】 上記酸による表面処理が、硫酸と水との
混合液、または、硫酸と過塩素酸との混合液による表面
処理であることを特徴とする請求項４記載のＨｇＣｄＴ
ｅ半導体装置の製造方法。 - 【請求項６】 上記酸による表面処理が、保護膜のパタ
ーニング工程として行われることを特徴とする請求項４
または５に記載のＨｇＣｄＴｅ半導体装置の製造方法。 - 【請求項７】 上記被覆膜として、ＳｉＮ膜を用いたこ
とを特徴とする請求項２乃至６のいずれか１項に記載の
ＨｇＣｄＴｅ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209525A JPH1056197A (ja) | 1996-08-08 | 1996-08-08 | ＨｇＣｄＴｅ半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209525A JPH1056197A (ja) | 1996-08-08 | 1996-08-08 | ＨｇＣｄＴｅ半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056197A true JPH1056197A (ja) | 1998-02-24 |
Family
ID=16574240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209525A Withdrawn JPH1056197A (ja) | 1996-08-08 | 1996-08-08 | ＨｇＣｄＴｅ半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056197A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429387B1 (ko) * | 2002-01-22 | 2004-04-29 | 국방과학연구소 | 적외선 감지소자 제조방법 |
| JP2006073575A (ja) * | 2004-08-31 | 2006-03-16 | National Univ Corp Shizuoka Univ | 放射線検出器 |
-
1996
- 1996-08-08 JP JP8209525A patent/JPH1056197A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429387B1 (ko) * | 2002-01-22 | 2004-04-29 | 국방과학연구소 | 적외선 감지소자 제조방법 |
| JP2006073575A (ja) * | 2004-08-31 | 2006-03-16 | National Univ Corp Shizuoka Univ | 放射線検出器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848268B2 (ja) | 固体撮像装置およびその製造方法 | |
| US6051874A (en) | Diode formed in a surface silicon layer on an SOI substrate | |
| JP4600964B2 (ja) | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 | |
| US4746622A (en) | Process for preparing a charge coupled device with charge transfer direction biasing implants | |
| JPH0485876A (ja) | 半導体装置の接触領域形成方法及びそれを利用した半導体装置の製造方法 | |
| US6043115A (en) | Method for avoiding interference in a CMOS sensor | |
| GB2261323A (en) | Infrared imaging device | |
| KR0148734B1 (ko) | 시시디 촬상소자 제조방법 | |
| JP3607385B2 (ja) | シリコンアバランシェフォトダイオード | |
| JPH1056197A (ja) | ＨｇＣｄＴｅ半導体装置及びその製造方法 | |
| US6534356B1 (en) | Method of reducing dark current for an image sensor device via use of a polysilicon pad | |
| US6153446A (en) | Method for forming a metallic reflecting layer in a semiconductor photodiode | |
| US6611030B1 (en) | Cmosfet with conductive, grounded backside connected to the wiring layer through a hole that separates the Mosfets | |
| JPH0492466A (ja) | 半導体装置およびその製造方法 | |
| JP3376134B2 (ja) | 半導体装置の製造方法 | |
| JP2904545B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JPH05190887A (ja) | 光電変換装置 | |
| US6690048B2 (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
| JPH05343660A (ja) | 赤外イメージセンサとその製造方法 | |
| JP3881134B2 (ja) | Ｍｏｓセンサーおよびその製造方法 | |
| JP2002280596A (ja) | 半導体装置、イメージセンサ、ｐｉｎダイオード及び電子機器 | |
| JPH0695550B2 (ja) | 半導体装置 | |
| JP2595982B2 (ja) | 半導体装置 | |
| JP2748493B2 (ja) | 固体撮像素子 | |
| JPH06204443A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |