JPH1056328A

JPH1056328A - 変調器

Info

Publication number: JPH1056328A
Application number: JP21003796A
Authority: JP
Inventors: Tsutomu Iegi; 勉家木; Yasuhiko Hirano; 康彦平野; Toshikazu Terajima; 敏和寺島
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1996-08-08
Filing date: 1996-08-08
Publication date: 1998-02-24

Abstract

(57)【要約】【課題】ディジタルＩＣのデータ出力電圧のハイレベル
とローレベルとにおける出力インピーダンスの相違を利
用して、発振回路の位相を推移させて２つの周波数で発
振させ、低電圧駆動に強い、一層の小形化を図ることの
できるＦＳＫ型の変調器を提供する。【解決手段】固体共振素子２を発振子とする発振回路１
ａの一部に、変調部３ａを構成するディジタルＩＣ３の
データ出力端子ｔがコンデンサＣ６を介して接続され、
ディジタルＩＣ３のデータ出力端子から出力される２つ
の論理値のインピーダンスの相違に基づいて、発振回路
１ａの発振条件を変えて変調を行う変調器。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線ランなどの小
電力無線機器に使用される周波数偏移変調（以下、ＦＳ
Ｋという）型の変調器に関する。

【０００２】

【従来の技術】この種の従来のＦＳＫ型変調器として図
５に示すような変調回路４０より構成されるものがあ
る。この変調回路４０において、１はコルピッツ型発振
回路で、電源端子Ｖｃｃとグランドとの間には、バイア
ス抵抗Ｒ１、Ｒ２の直列回路とノイズ除去用のコンデン
サＣ１とが並列接続され、また、発振用コイルＬ１、Ｎ
ＰＮ型のトランジスタＱ１およびエミッタ抵抗Ｒ３の直
列回路が接続されている。トランジスタＱ１のコレクタ
とエミッタ間には発振用コンデンサＣ２が接続され、エ
ミッタとベースとの間には発振兼帰還用コンデンサＣ３
が接続されている。バイアス抵抗Ｒ１、Ｒ２の接続点は
トランジスタＱ１のベースに接続されている。また、ト
ランジスタＱ１のベースは、１ポート型ＳＡＷ共振子２
および可変容量ダイオードＤを介してグランドに接続さ
れている。

【０００３】３はディジタルＩＣ（集積回路）で、その
データ出力端子ｔは、電流制限用抵抗Ｒを介して１ポー
ト型ＳＡＷ共振子２の入力端子に接続されると共に、イ
ンピーダンス設定用コンデンサＣ５を介してグランドに
接続されている。

【０００４】つぎに、この変調回路４０の動作について
説明する。発振用コイルＬ１、電源端子Ｖｃｃ（交流的
には、グランド電位）、可変容量ダイオードＤおよび１
ポート型ＳＡＷ共振子２からなる直列回路は、交流的に
はトランジスタＱ１のコレクタとベース間に接続されて
おり、１ポート型ＳＡＷ共振子２の支配的誘導性リアク
タンスのために、この直列回路の合成インピーダンスは
誘導性リアクタンスＸ_Lとして作用する。そして、この
誘導性リアクタンスＸ_Lは、発振用コンデンサＣ２、Ｃ
３の合成容量の容量性リアクタンスＸ_Cと等しくなっ
て、コルピッツ型発振回路１の発振周波数を決定する。
その発振電圧の一部が帰還用コンデンサＣ３を介してト
ランジスタＱ１のベースに逆位相で帰還し、発振回路１
は１ポート型ＳＡＷ共振子２の共振周波数近傍の周波数
で継続発振をすることになる。

【０００５】ディジタルＩＣ３は、変調信号としてロー
レベルとハイレベルの２つの論理値を持ち、例えば、１
ｋｂｐｓ程度のデータを出力する。

【０００６】いま、ディジタルＩＣ３のデータ出力端子
ｔの出力電圧が、ローレベルとハイレベルに変化する
と、可変容量ダイオードＤはローレベルの出力電圧に対
する容量値Ｃ_Lとハイレベルの出力電圧に対する容量値
Ｃ_Hからなる２値の容量を生じることになる。この２値
の容量は、トランジスタＱ１のコレクタとベース間に接
続されている前記直列回路の誘導性リアクタンスＸ_Lに
作用して、そのリアクタンスＸ_Lを２値に変化させて、
変調回路４０は２つの周波数で発振する。これにより、
変調回路４０はディジタル１Ｃ３のローレベルとハイレ
ベルのデータ出力電圧により２周波で発振し、ＦＳＫ変
調を行うことになる。

【０００７】つぎに、図６に示す変調回路５０は、本出
願人が特願平７−２７７９１５号として先に提案した移
相型発振回路より構成される変調回路である。この変調
回路５０において、Ｑ２は発振増幅用ＦＥＴ（電界効果
トランジスタ）で、そのドレインは、高周波チョーク用
コイルＬ２を介して電源端子Ｖｃｃに接続され、結合コ
ンデンサＣ７を介して出力端子に接続され、また変調用
ＦＥＴＱ３と２ポート型ＳＡＷ共振子６を介してそのゲ
ートに接続されている。ＦＥＴＱ２のソースはバイアス
抵抗Ｒ４とバイパスコンデンサＣ８との並列回路により
グランドに接続され、またそのゲートはバイアス抵抗Ｒ
５を介してグランドに接続されている。さらに、発振増
幅用ＦＥＴＱ２のゲートと２ポート型ＳＡＷ共振子６の
出力端子との間の帰還回路には、コイルＬ３とコンデン
サＣ１０との並列回路からなる位相回路７が接続されて
いる。なお、この位相回路７は、帰還回路に並列に接続
されて、発振回路のＱをダンピングして、発振周波数の
粗調を行うと同時に、ＦＳＫ変調２周波の出力レベルを
同一にする作用をする。また、変調用ＦＥＴＱ３のドレ
インとソースとの間にはコンデンサＣが接続されてい
る。

【０００８】つぎに、この変調回路５０の動作について
説明する。この変調回路５０は、１８０゜の位相差を有
するＦＥＴＱ２のドレインとゲートとの間に、１８０゜
の整数倍の遅延位相量を有する２ポート型ＳＡＷ共振子
６、位相回路７などが接続されて帰還回路を構成してお
り、遅延移相型発振回路として動作する。そして、この
変調回路５０は、２ポート型ＳＡＷ共振子６の共振作用
とＦＥＴＱ２の増幅作用により、２ポート型ＳＡＷ共振
子６の共振周波数近傍の周波数で発振する。この２ポー
ト型ＳＡＷ共振子６はＱが高く鋭い共振特性をしている
が、位相回路７が帰還回路に接続されることにより、そ
のＱがダンピングされた発振特性となる。

【０００９】いま、変調用ＦＥＴＱ３をオンすると、こ
れに並列接続されているコンデンサＣは短絡されて、帰
還回路にはこのコンデンサＣの容量性リアクタンスは作
用せず、変調回路５０は一つの周波数で発振する。ま
た、変調用ＦＥＴＱ３をオフすると、コンデンサＣの容
量性リアクタンスが帰還回路に作用して、帰還回路の位
相が推移し、この変調回路５０はもう一つの周波数で発
振することになる。このように、変調用ＦＥＴＱ３をオ
ン、オフすることにより、２周波よりなるＦＳＫ変調を
行うことができる。

【００１０】

【発明が解決しようとする課題】しかしながら、図５に
示す従来の変調器の変調回路４０は、電源端子Ｖｃｃの
電圧が低下した場合には、ディジタルＩＣ３のハイレベ
ルの出力電圧が低下し、可変容量ダイオードＤに印加さ
れる電圧も低下して、ハイレベル時の容量Ｃ_Hに対する
ローレベル時の容量Ｃ_Lの比が小さくなり、ディジタル
ＩＣ３のハイレベル時の容量Ｃ_Hがローレベル時の容量
Ｃ_Lと、余り差がなくなってしまう。その結果、前記直
列回路の誘導性リアクタンスＸ_Lの可変位相量が小さく
なり、ＦＳＫの周波数偏移量が小さくなる。

【００１１】また、この変調回路４０において、１ポー
ト型ＳＡＷ共振子２とディジタルＩＣ３を除いた変調回
路を１チップ・モノリシック化しようとすると、可変容
量ダイードＤは他の回路素子とプロセスが相違している
ので、１チップ・モノリシック化が難しいという問題が
ある。

【００１２】つぎに、図６に示す変調器の変調回路５０
は、発振増幅用ＦＥＴＱ２と、変調用ＦＥＴＱ３と、２
個のＦＥＴを有しているので、ＦＥＴが１個の場合に比
べて形状が大きくなり、その分小形化に限界がある。ま
た、この変調回路５０は、２ポート型ＳＡＷ共振子６を
除いて１チップ・モノリシック化する場合には、その１
チップ・モノリシック化には適しているが、ＦＥＴを１
個のみならず２個までも作り込まなければならず、やは
り、小形化に問題がある。

【００１３】そこで、本発明は、ディジタルＩＣのデー
タ出力のハイレベルの電圧とローレベルの電圧とにおけ
る出力インピーダンスの相違を利用して、発振回路の位
相を推移させて２つの周波数で発振させ、低電圧駆動に
強い、一層の小形化を図ることのできるＦＳＫ型の変調
器を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、上記目的を達
成するために、下記の解決手段を採ることを特徴とす
る。

【００１５】請求項１記載の発明は、発振回路の一部
に、ディジタルＩＣのデータ出力端子をコンデンサを介
して接続したものである。

【００１６】一般に、ディジタルＩＣは、データ信号を
出力するとき、このディジタルＩＣをそのデータ出力端
子から交流的に見た場合、等価容量と等価抵抗との等価
並列回路として表せる。そして、この等価並列回路の出
力インピーダンスは、ディジタルＩＣのハイレベルのデ
ータ出力電圧Ｖ_Hとローレベルのデータ出力電圧Ｖ_Ｌに
よって異なる値をとる。ハイレベルのデータ出力電圧Ｖ
_Ｈが出力されるとき、等価並列回路の出力インピーダ
ンスは、大きくなる。この反対に、ローレベルのデータ
出力電圧Ｖ_Lが出力されるとき、等価並列回路の出力イ
ンピーダンスは、小さくなる。

【００１７】この発明においては、このように、ディジ
タルＩＣがハイレベルのデータ出力電圧Ｖ_Hとローレベ
ルのデータ出力電圧Ｖ_Lを出力するときの、そのデータ
出力端子に現れる出力インピーダンスを利用し、この出
力インピーダンスを発振回路の発振条件に作用させてそ
の位相をそれぞれ推移させ、２周波よりなるＦＳＫ変調
を行うものである。

【００１８】また、介在するコンデンサは、ＦＳＫ変調
の周波数偏移量を調節する働きをすると共に、ディジタ
ルＩＣの直流経路を遮断して、ディジタルＩＣの出力負
荷を直流的に高抵抗にする働きをする。

【００１９】請求項２記載の発明は、発振回路の一部
に、変調部を構成するディジタルＩＣのデータ出力端子
がコンデンサを介して接続され、前記ディジタルＩＣの
前記データ出力端子から出力されるデータ出力電圧の２
つの論理値におけるデータ出力端子側のインピーダンス
の相違に基づいて、前記発振回路の発振条件を変えて変
調を行うものである。

【００２０】この発明は、請求項１記載の発明と同様
に、ディジタルＩＣがハイレベルのデータ出力電圧Ｖ_H
とローレベルのデータ出力電圧Ｖ_Lを出力するときの、
そのデータ出力端子に現れる出力インピーダンスを利用
し、この出力インピーダンスを発振回路の発振条件に作
用させてその位相をそれぞれ推移させ、２周波よりなる
ＦＳＫ変調を行うものである。

【００２１】また、介在するコンデンサは、ＦＳＫ変調
の周波数偏移量を調節する働きをすると共に、ディジタ
ルＩＣの直流経路を遮断して、ディジタルＩＣの出力負
荷を直流的に高抵抗にする働きをする。

【００２２】請求項３記載の発明は、発振回路の一部
に、変調部を構成するディジタルＩＣのデータ出力端子
がコンデンサを介して接続され、前記ディジタルＩＣが
そのデータ出力端子側の等価回路を介して前記発振回路
の一部を構成し、前記ディジタルＩＣの前記データ出力
端子から出力されるデータ出力電圧の２つの論理値にお
ける前記等価回路のインピーダンスの相違に基づいて、
前記発振回路の発振条件を変えて変調を行うものであ
る。

【００２３】この発明は、変調部を構成するディジタル
ＩＣがそのデータ出力端子から見た等価回路を通して発
振回路に直列に接続されているので、ディジタルＩＣの
出力データの２つの論理値、即ちローレベルの出力電圧
とハイレベルの出力電圧におけるインピーダンスの変化
を発振条件に直接およぼし、２周波よりなるＦＳＫ変調
を行うことができる。また、介在するコンデンサについ
ては、請求項１記載の発明と同様である。

【００２４】請求項４記載の発明は、前記発振回路が１
ポート型ＳＡＷ共振子を発振子とするコルピッツ型発振
回路で構成されているものである。

【００２５】この発明においては、上記発明の作用に加
えるに、Ｑの高い１ポート型ＳＡＷ共振子をコルピッツ
型発振回路の誘導性リアクタンス素子として構成してい
るので、発振が安定し、発振周波数の変動がない。

【００２６】請求項５記載の発明は、移相型発振回路の
帰還回路に、変調部を構成するディジタルＩＣのデータ
出力端子がコンデンサを介して接続され、前記ディジタ
ルＩＣの前記データ出力端子から出力されるデータ出力
電圧の２つの論理値におけるデータ出力端子側のインピ
ーダンスの相違に基づいて、前記発振回路の発振条件を
変えて変調を行うものである。

【００２７】この発明においては、上記ディジタルＩＣ
がハイレベルのデータ出力電圧Ｖ_Hとローレベルのデー
タ出力電圧Ｖ_Lを出力するとき、そのデータ出力端子に
現れる出力インピーダンスが、それぞれ異なる値をとる
ことを利用して、移相型発振回路の位相をそれぞれ推移
させ、２周波よりなるＦＳＫ変調を行うものである。請
求項６記載の発明は、前記移相型発振回路が２ポート型
ＳＡＷ共振子などの固定共振素子を発振子とし、位相回
路を備えているものである。

【００２８】この発明においては、請求項５記載の発明
の作用に加えるに、Ｑの高い２ポート型ＳＡＷ共振子な
どの固体共振素子により発振回路の発振が安定し、か
つ、位相回路により発振の位相を調整することができ
る。

【００２９】

【発明の実施の形態】以下に、本発明の変調器の第１実
施例の変調回路について、図１を参照して説明する。な
お、図５と同じ構成部分には、図５と同一番号を付して
その説明を援用する。

【００３０】ディジタルＩＣ３は、図２に示すように、
そのデータ出力端子ｔからディジタルＩＣ３側を交流的
に見た場合、等価容量Ｃｔと等価抵抗Ｒｔの等価並列回
路として表せる。このディジタルＩＣ３のデータ出力端
子ｔは、直流カット用のコンデンサＣ６を介して１ポー
ト型ＳＡＷ共振子２の入力端子に接続されている。そし
て、このディジタルＩＣ３とコンデンサＣ６とは、変調
部３ａを構成する。

【００３１】また、発振回路１ａのコンデンサＣ７は、
図５の発振回路の可変容量ダイオードＤに代えて、この
１ポート型ＳＡＷ共振子２の入力端子とグランドとの間
に接続されており、ディジタルＩＣ３のデータ出力電圧
の注入点のインピーダンスのレベル設定用の機能を有す
るが、回路形式によっては必ずしも必要ではない。

【００３２】なお、１ポート型ＳＡＷ共振子２の出力端
子はトランジスタＱ１のベースに直接接続されている
が、１ポート型ＳＡＷ共振子２のくし歯電極を保護する
ため、直流電圧カット用の容量の大きいコンデンサをこ
の間に接続してもよい。

【００３３】本実施例による変調器の変調回路１０は、
以上のような回路構成よりなり、つぎに動作について説
明する。コルピッツ型発振回路１ａにおいて、発振用コ
イルＬ１、電源端子Ｖｃｃ（交流的には、グランド電
位）、コンデンサＣ７および１ポート型ＳＡＷ共振子２
からなる直列回路は、交流的にはトランジスタＱ１のコ
レクタとベース間に接続されており、１ポート型ＳＡＷ
共振子２の支配的誘導性リアクタンスのために、この直
列回路の合成インピーダンスは誘導性リアクタンスＸ_L
として作用する。そして、この誘導性リアクタンスＸ_L
は、発振用コンデンサＣ２、Ｃ３の合成容量の容量性リ
アクタンスＸ_Cと等しくなって、コルピッツ型発振回路
１の発振周波数を決定する。このコルピッツ型発振回路
は、その発振電圧の一部が帰還用コンデンサＣ３を介し
てトランジスタＱ１のベースに逆位相で帰還して、１ポ
ート型ＳＡＷ共振子２の共振周波数近傍の周波数で継続
発振をすることになる。

【００３４】また、ディジタルＩＣ３のデータ出力端子
ｔからは、ハイレベルのデータ出力電圧Ｖ_Hとローレベ
ルのデータ出力電圧Ｖ_Lが出力されるが、ハイレベルの
データ出力電圧Ｖ_Hが出力されるとき、その等価容量Ｃ
ｔが小さくなり、かつ、等価抵抗Ｒｔが大きくなって、
その出力インピーダンスが大きくなる。これに対して、
ローレベルのデータ出力電圧Ｖ_Lが出力されるときは、
その反対となり、その等価容量Ｃｔが大きくなり、か
つ、等価抵抗Ｒｔが小さくなって、その出力インピーダ
ンスは小さくなる。

【００３５】このディジタルＩＣ３のハイレベルのデー
タ出力電圧Ｖ_Hとローレベルのデータ出力電圧Ｖ_Lに伴
う２つの出力インピーダンスが、前記直列回路の誘導性
リアクタンスＸ_Lにそれぞれ作用して、コルピッツ型発
振回路１の位相をハイレベルのデータ出力電圧Ｖ_Hとロ
ーレベルのデータ出力電圧Ｖ_Lに応じてそれぞれ推移さ
せて、コルピッツ型発振回路１は２つの周波数で発振す
ることになる。このようにして、ディジタルＩＣ３のハ
イレベルのデータ出力電圧Ｖ_Hとローレベルのデータ出
力電圧Ｖ_Lとにより、２周波のＦＳＫ変調を行うことが
できる。

【００３６】この場合、コンデンサＣ６は、等価容量Ｃ
ｔと直列に接続されることから、その容量値を選択する
ことにより、コルピッツ型発振回路１の位相推移量を調
節することができる。この場合、コンデンサＣ６の容量
は等価容量Ｃｔより大きい値とする。また、このコンデ
ンサＣ６は、ディジタルＩＣ３の出力負荷を直流的に高
抵抗にして、ディジタルＩＣ３の動作を正常に維持す
る。また、コンデンサＣ６の容量を小さい値に設定して
おけば、電源電圧の変動による特性変動が小さくなる。

【００３７】つぎに、本発明の変調器の第２実施例の変
調回路について、図３を参照して説明する。本実施例の
変調回路２０は、図１に示す変調回路１０からコンデン
サＣ７を削除し、発振の帰還回路がディジタルＩＣの等
価容量Ｃｔと等価抵抗Ｒｔとの等価並列回路を介するよ
うにしたものである。したがって、コルピッツ型発振回
路において、トランジスタＱ１のコレクタとベース間の
誘導性リアクタンスＸ_Lを与える回路は、発振用コイル
Ｌ１、電源端子Ｖｃｃ、等価コンデンサＣｔ（Ｒｔ）、
コンデンサＣ６および１ポート型ＳＡＷ共振子２からな
る直列回路となる。その他の回路素子および作用は図１
と同様なので図１と同一番号を付してその説明を援用す
る。

【００３８】この実施例は、変調部３ａを構成するディ
ジタルＩＣ３がその等価並列回路を介して発振回路を構
成しているので、ディジタルＩＣ３のローレベルとハイ
レベルのデータ出力電圧によるインピーダンスの変化が
前記誘導性リアクタンスＸ_Lに与える影響が大きくな
る。図１記載のディジタルＩＣの等価並列回路が、発振
回路１ａに対し並列的に接続されているのに対し、この
図３記載のディジタルＩＣの等価並列回路は、発振回路
１ｂを直接構成し、その発振条件にあたえる影響が大き
くなる。

【００３９】つぎに、本発明の第３実施例による変調器
の変調回路３０について、図４を参照して説明する。発
振増幅用ＦＥＴＱ２のドレインは、２ポート型ＳＡＷ共
振子６の入力端子に接続されると共に、コンデンサＣ９
を介してディジタルＩＣ５のデータ出力端子ｔに接続さ
れている。そして、このディジタルＩＣ５とコンデンサ
Ｃ９とは、変調部５ａを構成する。その他の回路構成
は、図６に示す回路と同一なので、図６と同一番号を付
してその説明を省略する。

【００４０】つぎに、本実施例の変調回路３０の動作に
ついて説明する。変調回路３０の発振回路４は、ＦＥＴ
Ｑ２のドレインとゲートとの間の帰還回路に接続されて
いる２ポート型ＳＡＷ共振子６の遅延回路および位相回
路７により、遅延移相型発振回路として動作する。そし
て、この発振回路４は、２ポート型ＳＡＷ共振子６の共
振作用とＦＥＴＱ２の増幅作用により、２ポート型ＳＡ
Ｗ共振子６の共振周波数近傍の周波数で発振する。この
２ポート型ＳＡＷ共振子６はＱが高く鋭い共振特性をし
ているが、位相回路７が発振の帰還回路に接続されるこ
とにより、そのＱがダンピングされた発振特性となる。

【００４１】この発振回路４の帰還回路には、変調部５
ａとして、ディジタルＩＣ５がコンデンサＣ９を介して
接続されている。そして、このディジタルＩＣ５は、図
１に示すディジタルＩＣ３と同様に、データ出力端子ｔ
からディジタルＩＣ５側を見た場合、図２に示すよう
に、等価容量Ｃｔと等価抵抗Ｒｔとの等価並列回路とし
て表せる。

【００４２】ディジタルＩＣ５のデータ出力端子ｔから
は、ハイレベルのデータ出力電圧Ｖ_Hとローレベルのデ
ータ出力電圧Ｖ_Lが出力されるが、ハイレベルのデータ
出力電圧Ｖ_Hが出力されるとき、等価容量Ｃｔが小さく
なって、出力インピーダンスが大きくなる。これに対し
て、ローレベルのデータ出力電圧Ｖ_Lが出力されるとき
には、この反対となり、等価容量Ｃｔが大きくなって、
出力インピーダンスは小さくなる。これらは図１の変調
部３ａと同じである。

【００４３】これらのハイレベルのデータ出力電圧Ｖ_H
とローレベルのデータ出力電圧Ｖ_Lに基ずく２つの出力
インピーダンスが、発振回路４の発振条件に作用して、
その遅延移相量をそれぞれ変化させるので、この変調回
路３０は２つの周波数で発振することになり、２周波の
ＦＳＫ変調を行うことができる。

【００４４】この場合、コンデンサＣ９は、図１のコン
デンサＣ６と同様に、発振回路４の位相を変える作用を
するが、特に電源端子Ｖｃｃからの直流を遮断し、ディ
ジタルＩＣ５の正常な動作を確保する。

【００４５】上記の第１実施例と第２実施例において
は、ディジタルＩＣより構成される変調部３ａ、５ａ
は、帰還回路の特定箇所に接続したが、帰還回路であれ
ばグランドを除いて何処でもよい。また、上記の各実施
例においては、固体共振素子として、ＳＡＷ共振子を例
示したが、この他に、水晶共振子、セラミック共振子、
タンタル酸リチウム共振子、ニオブ酸リチウム共振子、
誘電体共振子などでもよい。

【００４６】また、発振回路として、コルピッツ型発振
回路および遅延移相型発振回路を例示したが、これ以外
に、ＬＣ発振回路、ＲＣ発振回路、ハートレー型発振回
路、進相移相型発振回路など従来既知の発振回路が適用
できる。

【００４７】

【発明の効果】請求項１および請求項２記載の発明は、
ディジタルＩＣのハイレベルとローレベルのデータ出力
電圧のインピーダンスの違いを利用してダイレクトに変
調をかけるので、可変容量ダイオードなどの特別の変調
素子を必要としない。

【００４８】また、介在する容量は、ＦＳＫ変調の周波
数偏移量を調節する働きをし、ディジタルＩＣの直流経
路を遮断してディジタルＩＣの出力負荷を直流的に高抵
抗にする働きをし、また低電圧で駆動する働きもする。

【００４９】また、この発明は、従来の変調器に比べ
て、可変容量ダイオードがなく、また、ＦＥＴなどの能
動素子を削減できるので、小形になり、併せてモノリシ
ック化にも適する。

【００５０】請求項３記載の発明は、変調部を構成する
ディジタルＩＣを、そのデータ出力端子から見た等価回
路を発振回路の構成要素として利用するので、変調回路
素子および発振回路素子を削減でき、併せて請求項１記
載の効果を有する。

【００５１】請求項４記載の発明は、Ｑの高い１ポート
型ＳＡＷ共振子をコルピッツ型発振回路の誘導性リアク
タンス素子として使用するので、安定した発振をさせる
ことができ、併せて、請求項１記載の効果を有する。

【００５２】請求項５記載の発明は、従来の変調器に比
べて、変調用スイッチを削減できるので、小形になり、
モノリシック化にも適し、併せて請求項１記載の効果を
有する。

【００５３】請求項６記載の発明は、２ポート型ＳＡＷ
共振子などの固体共振素子を使用しているので発振回路
の発振が安定する。また、位相回路を使用しているので
発振回路のＱがダンピングされて位相の傾斜が小さくな
り、ＦＳＫ変調２周波の発振出力レベルが近似するよう
になる。そして、位相回路のコイル、コンデンサの値を
適宜選ぶことにより、発振周波数の粗調を行うことがで
き、併せて請求項５記載の効果を持つことになる。

【図面の簡単な説明】

【図１】本発明の第１実施例による変調器の変調回路
図

【図２】本実施例において、ディジタルＩＣのデータ
出力端子から内部をみた等価回路図

【図３】本発明の第２実施例による変調器の変調回路
図

【図４】本発明の第３実施例による変調器の変調回路
図

【図５】従来の変調器の変調回路図

【図６】他の従来の変調器の変調回路図

【符号の説明】

１ａ、１ｂ、４発振回路１０、２０、３０変調回路２１ポート型ＳＡＷ共振子３、５ディジタルＩＣ３ａ、５ａ変調部６２ポート型ＳＡＷ共振子７位相回路ｔデータ出力端子Ｑ１トランジスタＱ２ＦＥＴ

Claims

【特許請求の範囲】

【請求項１】発振回路の一部に、ディジタルＩＣのデ
ータ出力端子がコンデンサを介して接続されていること
を特徴とする変調器。
【請求項２】発振回路の一部に、変調部を構成するデ
ィジタルＩＣのデータ出力端子がコンデンサを介して接
続され、前記ディジタルＩＣの前記データ出力端子から
出力されるデータ出力電圧の２つの論理値におけるデー
タ出力端子側のインピーダンスの相違に基づいて、前記
発振回路の発振条件を変えて変調を行うことを特徴とす
る変調器。
【請求項３】発振回路の一部に、変調部を構成するデ
ィジタルＩＣのデータ出力端子がコンデンサを介して接
続され、前記ディジタルＩＣがそのデータ出力端子側の
等価回路を介して前記発振回路の一部を構成し、前記デ
ィジタルＩＣの前記データ出力端子から出力されるデー
タ出力電圧の２つの論理値における前記等価回路のイン
ピーダンスの相違に基づいて、前記発振回路の発振条件
を変えて変調を行うことを特徴とする変調器。
【請求項４】前記発振回路が１ポート型ＳＡＷ共振子
を発振子とするコルピッツ型発振回路であることを特徴
とする請求項１から請求項３のいずれかに記載の変調
器。
【請求項５】移相型発振回路の帰還回路に、変調部を
構成するディジタルＩＣのデータ出力端子がコンデンサ
を介して接続され、前記ディジタルＩＣの前記データ出
力端子から出力されるデータ出力電圧の２つの論理値に
おけるデータ出力端子側のインピーダンスの相違に基づ
いて、前記発振回路の発振条件を変えて変調を行うこと
を特徴とする変調器。
【請求項６】前記移相型発振回路が固体共振素子を発
振子とし、位相回路を備えていることを特徴とする請求
項５記載の変調器。