JPH1056342A - アンプ - Google Patents

Abstract

(57)【要約】 【課題】 トランジスタの初期電圧が低くても、高いゲ
インを実現するアンプを提供する。 【解決手段】 例えばオペアンプ等のアンプにおいて、
低い供給電圧にかかわらずゲインの高い差動段が設けら
れている。従来の入力段Ｑ１〜Ｑ４に、他の入力段Ｑ１
１〜Ｑ１５を付加し、このようにして形成した一対の電
圧緩衝回路を差動対とし、出力トランジスタＱ５，Ｑ１
５を差動対として配置することにより、ＰＮＰトランジ
スタＱ３，Ｑ１３，Ｑ１７の初期電圧が低くても、高い
ゲインを実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアンプに関するもの
である。

【０００２】

【従来の技術】本発明は特に、送受信器（ｔｒａｎｓｃ
ｅｉｖｅｒ）中において各ＲＦチャンネル周波数の合成
用に使用される位相ロック回路中のオペアンプに関する
ものであり、主にＷＬＡＮ（Ｗｉｒｅｌｅｓｓ Ｌｏｃ
ａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）用の送受信器に用い
られるものに関する。

【０００３】後者の一つの応用として、ホストコンピュ
ータと通信を行うラップトップコンピュータなどのポー
タブル端末機や売り上げ端末機があり、この場合、例え
ばＰＣＭＣＩＡ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ
Ｍｅｍｏｒｙ ＣａｒｄＩｎｔｅｒｎａｔｉｏｎａｌ
Ａｓｓｏｃｉａｔｉｏｎ）サイズのカードなどの標準
ＰＣ拡張カード内に送受信器が搭載される。しかし、こ
のカードは標準供給電圧が３．０ボルト±１０％である
ため、要求される大きな出力電流を供給するに必要な十
分に大きなゲインを達成し、”レール・ツー・レール”
のスイングを適切なコストのままで達成することが困難
である。

【０００４】図５に例としてオペアンプの典型的な入力
段を示す。この入力段は高入力インピーダンス、低出力
インピーダンスの電圧緩衝回路である。

【０００５】電流ミラーＱ３，Ｑ４は、トランジスタＱ
１，Ｑ２よりなる差動対のコレクタ負荷となる。ここで
ダイオードとして接続されているトランジスタＱ４は標
準電流を形成する。電流Ｉ1 は前記差動対にバイアスを
掛ける。入力段の出力Ｖは、電流源Ｉ2 がバイアスする
ドライバ段Ｑ５に供給される。

【０００６】図５の入力段のゲイン（Ｖ／δ：ここでδ
は差動入力電圧、Ｖは回路がバランスされている場合の
差動対の出力における電圧である。）は、図６に示した
アンバランス回路の例を参照することにより推定するこ
とができる（電流がＩ／２であることに注意）。

【０００７】

【数１】

【０００８】

【数２】

【０００９】なお、ｋはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷である。

【００１０】図５において、交流信号に対しては、ＲL
はトランジスタＱ２とトランジスタＱ３のコレクタイン
ピーダンスの並列結合よりなるとみなすことができるこ
とがわかる。トランジスタＱ２のコレクタインピーダン
スは次式で与えられる。

【００１１】

【数３】

【００１２】ここで、ＶA（Ｎ） はＮＰＮトランジスタ
の初期電圧である。トランジスタＱ３のコレクタインピ
ーダンスは次式で与えられる。

【００１３】

【数４】

【００１４】ここで、ＶA（Ｐ） はＰＮＰトランジスタ
の初期電圧である。ＰＮＰトランジスタの初期電圧はＮ
ＰＮトランジスタの３５ボルトと比較して小さい（約１
０ボルト）。ＰＮＰトランジスタＱ３の初期電圧の例を
図７に示す。

【００１５】従って、ＲL は各コレクタインピーダンス
の並列結合（つまり積／和）となり、次式で表される。

【００１６】

【数５】

【００１７】ＶA （ｅｆｆ）は従って図５に示した差動
入力段の実効初期電圧である。すなわち、

【００１８】

【数６】

【００１９】

【発明が解決しようとする課題】ＶA （Ｐ）よりさらに
小さいこのＶA （ｅｆｆ）の値は、可能なＧａｉｎ Ａ
ｖｄの値全体を小さく制限してしまう。

【００２０】

【課題を解決するための手段】本発明は、以下のような
特徴を有するアンプを提供する。該アンプは、第１の出
力電極を有した第１のトランジスタの制御電極に出力が
接続された比較的高入力インピーダンス・低出力インピ
ーダンスを有する第１の電圧緩衝回路と、第１の出力電
極を有した第２のトランジスタの制御電極に出力が接続
された比較的高入力インピーダンス・低出力インピーダ
ンスを有する第２の電圧緩衝回路とを備えており、前記
２つの電圧緩衝回路は差動対として配置され、前記各入
力はアンプの入力を形成し、前記第１および第２のトラ
ンジスタは差動対として配置され、前記２つのトランジ
スタの第２の出力電極は互いに接続され、前記第１の出
力電極のうちの少なくとも一つがアンプの出力として接
続されている。

【００２１】このような配置により、ＰＮＰトランジス
タが用いられている場合においても、低い双極供給電圧
のもとで高いゲインを達成することが可能となる。

【００２２】

【発明の実施の形態】以下、本発明を各添付図面の参照
により例示して説明する。まず、図１を参照する。局所
的オシレータを形成しているこの位相ロック回路は、Ｗ
ＬＡＮ用に使用される送受信器中において各ＲＦ周波数
チャンネルの合成に用いられるものであり、ホスト計算
機への送信を行う可般端末機内に装着されるＰＣＭＣＩ
Ａサイズのカードに収納されるものである。

【００２３】各ＲＦチャンネル（約２．４〜２．５ＧＨ
ｚ）は電圧制御オシレータ（ＶＣＯ）１の出力において
合成される。この電圧制御オシレータ１は、その制御電
圧をオペアンプ２から供給され、オペアンプ２には３次
フィルタ（ｔｈｉｒｄ ｏｒｄｅｒ ｆｉｌｔｅｒ）３
が反転入力端子にフィードバックモードで接続されてい
る。

【００２４】オペアンプ２の反転入力は、位相検出器５
により制御される電荷ポンプ（ｃｈａｒｇｅ ｐｕｍ
ｐ）４に接続されている。位相検出器５は標準オシレー
タ６の位相と、電圧制御オシレータ１の出力をカウンタ
７においてＮで除したものの位相とを比較する。このカ
ウンタ７における除算率は、回路を別の出力周波数にロ
ックさせるために増減させることもできる。

【００２５】電荷ポンプ４はオペアンプ２の反転入力に
パルスを供給する。このパルスは位相エラーに従ってそ
のパルス幅と極性が変化するが、振幅は常に同一の値を
とる。適切な電荷ポンプ４がＧＢ−Ｂ−２ ２４９ ４
４３号公報に記載されている。なお、非反転入力端子は
標準電位に保持される。

【００２６】上記の回路において、反転入力端子に流入
するオフセット電流を極力小さくして反転入力端子を実
質的アースに極力近くするためには、反転入力端子にお
いて電荷ポンプ４から供給されるパルスが回路フィルタ
付近の出力より供給される電流によりできるだけ打ち消
される必要があり、このため、オペアンプ２には高いゲ
インが要求される。

【００２７】電荷ポンプ４が生成供給する電流の周波数
は例えば１ＭＨｚとすることができ、パルス持続時間は
０から７００ｎｓの間で変化させることができ、振幅は
例えば１ｍＡ（正／負）とすることができる。

【００２８】なお、位相ロック回路の適切な同調幅を持
たせるためには、オペアンプ２の出力は、前記の３ボル
ト±１０％の制限のために２．７ボルト程度の低い値と
なる供給電圧の間をほぼレール・ツー・レールにスイン
グできる必要がある。

【００２９】本発明に従えば、周知の入力段の部品Ｑ１
からＱ５およびＩ1 と同等な部品Ｑ１１からＱ１５およ
びバイアス電流源Ｉ11により示されるもう一つの入力段
が、図５に示した従来の入力段に付加される。

【００３０】差動入力はトランジスタＱ１とトランジス
タＱ１２のベースに接続され、トランジスタＱ５とトラ
ンジスタＱ１５は互いに接続されてコレクタ負荷に電流
ミラーＱ１６，１７を有した形の差動対を形成する。ト
ランジスタＱ１６はダイオードとして接続されており、
トランジスタＱ１７は出力を形成する。

【００３１】

【数７】

【００３２】上式中の出力Ｖ0 はオペアンプ２の出力で
はなくオペアンプ２の入力段の出力である。オペアンプ
２は入力段のほかにドライバ段と出力段を有する。

【００３３】本発明の入力段の全ゲインは以下のように
して計算することができる。まず、Ａ段についてのゲイ
ン（Ｇａｉｎ Ａｖｄ）は次式により与えられる。

【００３４】

【数８】

【００３５】従って、

【００３６】

【数９】

【００３７】Ｂ段についてのゲイン（Ｇａｉｎ Ａｖ
ｄ）は、同様に次式により与えられる。

【００３８】

【数１０】

【００３９】従って、

【００４０】

【数１１】

【００４１】Ｃ段についてのゲイン（Ｇａｉｎ Ａｖ
ｄ）は次式により与えられる。

【００４２】

【数１２】

【００４３】従って、

【００４４】

【数１３】

【００４５】ここでＶB1＝ＶB2＝ＶB であり、ＶOA＝Ｖ
1 ，ＶOB＝Ｖ2 であることを思い出すと、入力段の全ゲ
インＡV（ｔｏｔａｌ） は次式となる。

【００４６】

【数１４】

【００４７】なお、この解析においてはＡ，Ｂ，Ｃ段に
おける各出力コレクタへの負荷は等しいものと仮定して
いる。

【００４８】電圧緩衝回路Ｑ１〜Ｑ４およびＱ１１〜Ｑ
１４を差動対Ｑ５，Ｑ１５，Ｑ１６，Ｑ１７への入力に
組み入れることは、この第１段によって約１０4 のゲイ
ンが達成できることを意味する。これに比して、図５の
入力段のゲインは１０2 程度である。

【００４９】

【発明の効果】図３のグラフは電圧ゲインにおける本発
明の効果を示している。下の曲線は図１の従来の入力
段、上の曲線はこの改良された入力段を示す。

【００５０】ＰＮＰトランジスタＱ３，Ｑ１３，Ｑ１７
は、トランジスタＱ１，Ｑ２，Ｑ１１，Ｑ１２，および
Ｑ５，Ｑ１５よりなる各差動対のコレクタ回路中におい
てその影響を受けるため、コレクタアーム中のインピー
ダンスを抑制して前記各差動段によるゲインを制限する
が、ＰＮＰトランジスタＱ３，Ｑ１３，Ｑ１７の低い初
期電圧に起因する低いＶA （ｅｆｆ）の値は、上述の改
良されたゲインにより補われる。

【００５１】そして、適切な設計のドライバ段と出力段
と接続すれば、出力電圧をほとんどレール・ツー・レー
ルにスイングさせることが可能となる。

【００５２】図４に適切なドライバ段（Ｑ１８，Ｑ１
９）および出力段（Ｑ２０）を示す。この出力は、電圧
制御オシレータ１のバリキャップ（ｖａｒｉｃａｐ）を
駆動する。

【００５３】実用においては、図２の回路は各ＰＮＰト
ランジスタにエミッタ縮退を持たせることができ、トラ
ンジスタＱ５，Ｑ１５のベースに保護回路を持たせてト
ランジスタＱ２，Ｑ１１が逆バイアス状態（Ｖｃｅ（飽
和）を越えることもあり、逆モード動作が発生する。）
に入ることを防止することができる。各電流源にはバン
ドギャップを用いたトランジスタを使用してもよい。ま
た、補償キャパシタンスをいくつか取り付けてもよい。

【００５４】なお、本発明の範囲を逸脱することなく種
々の変形例をつくり出すことができることはいうまでも
ない。従って例えば、本発明を位相ロック回路以外に使
用されるオペアンプや、フィードバックを有しないアン
プなどに適用することも可能である。同様に、アンプは
ここに示したような単出力のものでなく差動出力を有す
るものとしてもよい。

【図面の簡単な説明】

【図１】本発明に従って構成された合成器の位相ロック
回路のブロック回路図である。

【図２】図１の位相ロック回路のオペアンプの回路の一
部を示す回路図である。

【図３】図５の回路と図２の回路の電圧ゲインを示すグ
ラフである。

【図４】ドライバ段（Ｑ１８，Ｑ１９）および出力段
（Ｑ２０）を示す図である。

【図５】従来の入力段を示す回路図である。

【図６】共通エミッタモードのシングルトランジスタア
ンプを示す回路図である。

【図７】図５の回路の１トランジスタの初期電圧を示す
グラフである。

【符号の説明】

１ 電圧制御オシレータ ２ オペアンプ ３ ３次フィルタ ４ 電荷ポンプ ５ 位相検出器 ６ 標準オシレータ ７ カウンタ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１の出力電極を有した第１のトランジ
   スタの制御電極に出力が接続された比較的高入力インピ
   ーダンス・低出力インピーダンスを有する第１の電圧緩
   衝回路と、 第１の出力電極を有した第２のトランジスタの制御電極
   に出力が接続された比較的高入力インピーダンス・低出
   力インピーダンスを有する第２の電圧緩衝回路とを備
   え、 前記２つの電圧緩衝回路は差動対として配置され、前記
   各入力はアンプの入力を形成し、前記第１および第２の
   トランジスタは差動対として配置され、前記２つのトラ
   ンジスタの第２の出力電極は互いに接続され、前記第１
   の出力電極のうちの少なくとも一つがアンプの出力とし
   て接続されていることを特徴とするアンプ。
2. 【請求項２】 各電圧緩衝回路は、コレクタ電極に電流
   ミラーを有したトランジスタの差動対を有することを特
   徴とする請求項１記載のアンプ。
3. 【請求項３】 前記電流ミラーがＰＮＰトランジスタに
   よりなることを特徴とする請求項２記載のアンプ。
4. 【請求項４】 コレクタが前記第１および第２のトラン
   ジスタの前記第１の出力電極を形成し、エミッタが前記
   各トランジスタの前記第２の出力電極を形成することを
   特徴とする請求項１から３のうちのいずれか１項に記載
   のアンプ。
5. 【請求項５】 図３から図５を参照して明細書中に説明
   されたものと実質的に同一であるアンプ。
6. 【請求項６】 請求項１から５のうちのいずれか１項に
   記載のアンプをループアンプとして備えた位相ロック回
   路。
7. 【請求項７】 請求項６記載の位相ロック回路をＲＦチ
   ャンネル合成用に備えた送受信器。