JPH1056565A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】画像の劣化を生じることなくビット幅の小さい
メモリを記憶装置として用いることができ、コストダウ
ンを実現できるようにする。 【解決手段】演算器１は、入力された画像データを２値
化し、演算器２から入力された補正データを加算してビ
ット数ｍの画素データをデータバス５に出力する。デー
タバス５上のデータのうち、上位ｎビットのデータが記
憶装置３に入力され、記憶装置３は、所定のタイミング
でｎビットのデータをデータバス６に出力する。ビット
補完器４は、ビット数（ｍ−ｎ）と同じビット数の補完
データを生成し、この補完データを記憶装置３から出力
されたデータの下位に連続するタイミングでデータバス
６に出力する。データバス６は、記憶装置３の出力デー
タを上位ビットとし、ビット補完器４の出力データを下
位ビットとして両者を１つの画素データとして扱い、こ
の画素データが演算器２に入力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スキャナ等の画
像読取装置が読み取った画像データやワークステーショ
ンにおいて作成された画像データに対して所定の加工処
理を行う画像処理装置に関する。

【０００２】

【従来の技術】画像処理装置は、画像読取装置やワーク
ステーションから出力される画像データに対してシェー
ディング補正や階調補正等の加工処理を施す。この画像
処理装置は、加工処理前後において入出力される画像デ
ータを一時蓄積するための記憶装置を備えている。一般
に画像データは大容量であるため、加工処理を高速で実
行するためには大容量の記憶装置が必要となり、コスト
の上昇を招く。

【０００３】そこで、従来の画像処理装置では、特開平
３−２６１５７５号公報及び特開平７−３１９６６６号
公報に開示されているように、記憶装置としてファース
トインファーストアウト（以下、ＦＩＦＯと言う。）処
理を行うＦＩＦＯメモリを用いたものがある。ＦＩＦＯ
メモリを用いることにより、外部のデータ処理速度に拘
らず画像処理を高速で行うことができる。ＦＩＦＯメモ
リを用いた画像処理装置は図３に示すように、ＦＩＦＯ
メモリである記憶装置３３にデータバス３５及び３６を
介して演算器３１及び３２を接続している。

【０００４】

【発明が解決しようとする課題】しかしながら、スキャ
ナやワークステーションの高機能化に伴い、画像処理装
置が扱う画像データの階調数も増加し、画像処理装置の
記憶装置に一時蓄積する画像データのビット幅も増加す
る傾向にあり、ビット幅の大きい画像データをそのまま
記憶装置に蓄積することとすると、ビット幅に比例して
記憶装置のコストが上昇する。また、画像処理装置に入
力する画像データの階調数を下げたり、演算内容を簡略
化することにより、画像データのビット幅を削減する
と、画質の劣化を招く。

【０００５】例えば、図３に示した画像処理装置におい
て、多階調の画像データを２階調の画像データに変換す
る場合を考える。画像処理装置は、２階調変換に先立っ
て誤差拡散処理を行う。先ず、誤差拡散処理において、
演算器３２は処理対象画素の近傍の画像データを閾値と
比較し、この比較結果に基づいて処理対象画素の画像デ
ータの誤差データを演算器３１に出力する。演算器３１
は、誤差データを処理対象画素の画像データに加算す
る。次に、２階調変換処理において、演算器３２は、誤
差拡散処理を終了した画像データを再度閾値と比較し、
“０”又は“２５５”のいずれかの階調の画像データを
出力する。

【０００６】具体的には、演算器３１に処理対象画素の
画素データが入力された際に、演算器３２はその処理対
象画素の１ライン前において対応する画素、及び、その
左右に位置する画素の画素データを閾値と比較する。即
ち、図５において、画素データＤａが演算器３１に入力
された処理対象画素の画素データであり、画素データＤ
ｂ、Ｄｃ，Ｄｄが演算器３２内に存在する画素データで
ある。

【０００７】演算器３２が画素データＤｂ、Ｄｃ，Ｄｄ
と比較する閾値を“１２８”とすると、画素データＤ
ｂ、Ｄｃ，Ｄｄが“１２８”未満であれば画素データＤ
ｂ、Ｄｃ，Ｄｄの内容をそのまま誤差データとして演算
器３１に出力し、画素データＤｂ、Ｄｃ，Ｄｄが“１２
８”以上であれば画素データＤｂ、Ｄｃ，Ｄｄの内容か
ら所定値“２５５”を差し引いた値を誤差データとして
演算器３１に出力する。演算器３１は、演算器３２から
出力された誤差データを処理対象画素の画素データＤａ
に加算する。

【０００８】図５に示す画像データＤａ〜Ｄｄについて
は、画像データＤｂ、Ｄｃ，Ｄｄが閾値１２８未満であ
ることから、演算器３１は、 Ｄａ＝Ｄａ＋Ｄｂ＋Ｄｃ＋Ｄｄ＝２５５＋１２７＋１２
７＋１２７＝６３６ を出力する。この演算器３１の出力を２進数で表すと
“１００１１１１１００”の１０ビットのデータとな
る。この１０ビットのデータは、２階調変換処理及び次
の誤差拡散処理のために記憶装置３３を介して演算器３
２に入力される。演算器３２は、２階調変換処理におい
て“６３６”を閾値“２５５”と比較し、６３６＞２５
５より画像データＤａとして“２５５”を出力する。ま
た、演算器３２は、次の誤差拡散処理において“６３
６”を閾値“１２８”と比較し、６３６＞１２８より６
３６−２５５＝３８１を誤差データとして演算器３１に
出力する。図３に示す構成の画像処理装置において、記
憶装置３３のビット幅が８ビットであるとすると、演算
器３１から出力された１０ビットのデータを記憶装置３
３に蓄積することができない。そこで、図４に示すよう
に、演算器３１と記憶装置３３との間に演算器３７を挿
入し、この演算器３７においてオーバーフロー／アンダ
ーフロー処理を行う。このオーバーフロー／アンダーフ
ロー処理は、例えば、“０”以下のデータを“０”と
し、“２５５”以上のデータを“２５５”とする処理で
ある。

【０００９】このオーバーフロー／アンダーフロー処理
により、演算器３１から出力された“６３６”を表す１
０ビットのデータは、“２５５”を表す８ビットとして
記憶装置３３を介して演算器３２に入力されることにな
る。この結果、演算器３２における２階調変換処理で
は、２５５＝２５５より画像データＤａとして“２５
５”が出力され、図３に示した構成と同一の結果とな
る。しかし、次の誤差拡散処理では、２５５＞１２８よ
り２５５−２５５＝０が誤差データとして演算器３１に
出力され、図３に示した構成における“３８１”と大き
な差を生じる。

【００１０】以上のように、１０ビットのデータを、演
算器３２における２階調変換処理及び次の誤差拡散処理
のために記憶装置３３にそのまま蓄積しようとすると、
記憶装置３３として少なくともビット幅が１０ビットの
高価なメモリが必要となり、コストの上昇を招く。一
方、ＦＩＦＯ処理等を行って、よりビット幅の小さいメ
モリを用いると、画像処理結果に大きな差を生じて画像
の劣化を生じる。

【００１１】この発明の目的は、画像の劣化を生じるこ
となくビット幅の小さいメモリを記憶装置として用いる
ことができ、コストダウンを実現できる画像処理装置を
提供することにある。

【００１２】

【課題を解決するための手段】請求項１に記載した発明
は、記憶装置が、演算器から出力された画素データのビ
ット数ｍが記憶装置のビット幅ｎより大きい場合に、画
素データの上位ビットからｎビットのデータを蓄積する
記憶装置であって、記憶装置から出力される画素データ
の下位に付加すべき（ｍ−ｎ）ビットの補完データを出
力するビット補完器を設けたことを特徴とする。

【００１３】したがって、画素データのうち記憶装置に
蓄積されなかった下位のビットのデータが、ビット補完
器から出力される補完データにより補完され、記憶装置
に対して入出力される画素データのビット数は一致す
る。

【００１４】請求項２に記載した発明は、前記ビット補
完器が、処理対象画素の近隣画素の画素データの一部又
は全部を用いて生成した補完データを出力することを特
徴とする。

【００１５】したがって、記憶装置から出力される画素
データの下位ビットに、近隣画素の画素データの一部又
は全部を用いて生成した補完データが付加される。

【００１６】請求項３に記載した発明は、前記ビット補
完器が、領域分離処理結果に基づいて生成した補完デー
タを出力することを特徴とする。

【００１７】したがって、記憶装置から出力される画素
データの下位ビットに、領域分離処理結果に基づいて生
成した補完データが付加される。

【００１８】

【発明の実施の形態】図１は、この発明の実施形態の一
例である画像処理装置の構成を示す図である。画像処理
装置１０は、演算器１、演算器２、記憶装置３、ビット
補完器４、データバス５及びデータバス６により構成さ
れている。この画像処理装置１０がディジタル複写機に
備えられている場合、ディジタル複写機の画像読取装置
に含まれるＣＣＤラインセンサが読み取った画像データ
が、演算器１に入力される。演算器１は、演算器２から
入力される補正データを用いて入力された画像データに
対する所定の画像処理を施す。演算器１から出力された
画像データは、データバス５を介して記憶装置３に入力
される。記憶装置３は、所定のタイミングで画像データ
をデータバス６に出力する。ビット補完器４は、データ
バス６に補完データを出力する。演算器２には、データ
バス６上の記憶装置３から出力されたデータ及びビット
補完器４から出力された補完データが入力される。演算
器３は、入力されたデータを２値化処理して画像データ
として出力するとともに、補正データを作成して演算器
１に出力する。

【００１９】図２は、上記画像処理装置の処理手順を示
すＰＡＤ図である。演算器１には、“０”〜“２５５”
の輝度の階調を表すｎ（この場合は８）ビットの画像デ
ータが入力される（ｓ１）。演算器１は、入力された画
像データを閾値“１２８”と比較して“０”または“２
５５”の画像データに２値化し、２値化した“０”また
は“２５５”の値に演算器２から入力された補正データ
を加算してデータバス５に出力する（ｓ２）。したがっ
て、演算器１から出力されるデータのビット幅は、ｍ
（ｍ＞ｎ）になる場合がある。

【００２０】データバス５上のデータのうち、記憶装置
３のビット幅によって定まる上位ｎビットのデータが記
憶装置３に入力される（ｓ３）。記憶装置３は、所定の
タイミングでｎビットのデータをデータバス６に出力す
る（ｓ４）。次いで、ビット補完器４は、記憶装置３の
データの出力タイミングに同期して、補完データをデー
タバス６に出力する（ｓ５）。即ち、ビット補完器４
は、データバス５上のデータのうち、記憶装置３に入力
することができなかったビット数（ｍ−ｎ）と同じビッ
ト数の補完データを生成し、この補完データを記憶装置
３から出力されたデータの下位に連続するタイミングで
出力する。このとき、ビット補完器４は、演算器１から
入力される画素データの上位２ビットの内容により、画
素データのビット数ｍを認識する。即ち、画素データの
上位２ビットが“１１”又は“１０”である場合には画
素データのビット数は最大値ｍであり、“０１”である
場合には画素データのビット数は（ｍ−１）であり、
“００”である場合には画素データのビット数は（ｍ−
２）である。記憶装置３のビット幅ｎは固定値であり、
ビット補完器４に予め設定しておくことができる。

【００２１】データバス６は、記憶装置３の出力データ
を上位ビットとし、ビット補完器４の出力データを下位
ビットとして両者を１つの画素データとして扱い、この
画素データが演算器２に入力される（ｓ６）。演算器２
は、データバス６から入力された画素データを閾値“１
２８”と比較し（ｓ７）、“０”または“２５５”に２
値化して画像データとして出力する（ｓ９，ｓ１１）。
これとともに、演算器２は、画素データが閾値“１２
８”未満であればその値をそのまま、閾値“１２８”以
上であればその値から所定値“２５５”を差し引いた値
を補正データとして演算器１に出力する（ｓ８〜ｓ１
０）。

【００２２】上記ｓ５におけるビット補完器４からの補
完データの出力処理において、ビット補完器４は、（ｍ
−ｎ）ビットで表すことができる正の整数の平均値に
０．５を加算した値を補完データとして出力する。即
ち、ビット補完器４は、出力すべき補完データＤｒを Ｄｒ＝｛（２^(m-n) −１）／２｝＋０．５ により求める。

【００２３】以下に、ビット幅が８ビットである記憶装
置３を用いた場合を例にあげて説明する。演算器２は、
上記ｓ７，ｓ８，ｓ１０の処理において、常に３画素分
の画素データを記憶している。つまり、図５に示すよう
に処理対象画素Ｄａの画素データが演算器１に入力され
る場合には、演算器２には画素Ｄｂ，Ｄｃ，Ｄｄの画素
データが存在している。演算器２は、画素Ｄｂ，Ｄｃ，
Ｄｄの画素データを閾値“１２８”と比較し、画素デー
タが閾値未満であれば画素データの値をそのまま補正デ
ータとして演算器１に出力し、画素データが閾値以上で
ある場合には画素データの値から所定値“２５５”を減
算した値を補正データとして演算器１に出力する。図５
に示す例では、画素Ｄｂ，Ｄｃ，Ｄｄについて画素デー
タ“１２７”がそのまま出力される。

【００２４】演算器１は、上記ｓ２の処理において、演
算器２から入力された補正データを２値化した処理対象
画素Ａの画素データに加算する。２値化した処理対象画
素Ａの画素データが“２５５”である場合、この加算結
果は、 Ａ＋Ｂ＋Ｃ＋Ｄ＝２５５＋１２７＋１２７＋１２７ ＝６３６ となり、２進数で表すと“１００１１１１１００”の１
０ビットの画素データとなる。この画素データのうち上
位８ビットのデータ“１００１１１１１”が、データバ
ス５を介してビット幅が８ビットの記憶装置３に入力さ
れる。記憶装置３は、上記ｓ４の処理において、この８
ビットのデータをデータバス６に出力する。

【００２５】一方、ビット補完器４は、画素データのビ
ット数ｍが１０ビット、記憶装置３のビット幅ｎが８ビ
ットであることから、補完データＤｒの値として、 Ｄｒ＝｛（２^(10-8)−１）／２｝＋０．５ ＝｛（２² −１）／２｝＋０．５ ＝（４−１）／２＋０．５ ＝２ を算出する。この値を（ｍ−ｎ）ビット、即ち、２ビッ
トで表すと“１０”となる。ビット補完器４は、この
“１０”のデータをデータバス６に出力する。ビット補
完器４から出力されたデータは、データバス６上におい
て記憶装置３から出力された８ビットのデータ“１００
１１１１１”の下位に付加される。これによって、“１
００１１１１１１０”の１０ビットの画素データが演算
器２に入力される。

【００２６】ここで、演算器１から出力された画素デー
タと演算器２に入力される画素データとを比較すると、
演算器２に入力される画素データ“１００１１１１１１
０”を１０進数で表すと“６３８”となり、演算器１か
ら出力された画素データ“６３６”との誤差は極めて小
さい。したがって、演算器１において発生する画素デー
タの最大のビット数よりビット幅が小さい記憶装置３を
用いた場合でも、演算器２における最終的な２値化処理
の結果に差異が生じる可能性を低く抑えることができ
る。

【００２７】なお、上記の例では、ビット補完器４から
出力する補完データを、演算器１から出力される画素デ
ータのビット数、及び、記憶装置３のビット幅に基づい
て演算により求めることとしたが、ビット補完器４から
予め設定された固定値を補完データとして出力すること
もできる。例えば、（ｍ−ｎ）ビットの全てを“０”又
は“１”のいずれかとした補完データを出力することに
より、画素データを全体的に濃く、又は、淡くすること
ができ、印刷装置の状態に対応した明度補正を行うこと
ができる。

【００２８】また、ビット補完器４を（ｍ−ｎ）ビット
のレジスタで構成することにより、補完データを任意に
設定することができる。この場合、（ｍ−ｎ）の値が大
きい程、画素データの明度の調整幅が大きくなる。

【００２９】さらに、ビット補完器４として、近隣画素
データの一部又は全部を用いて補完データを生成する手
段を設けたものを用いることができる。一例として、近
接画素の２値データの上位（ｍ−ｎ）ビットを補完デー
タとして出力する。これによって、例えば、画像読取装
置の読取誤差により、原稿の白地部分をハイライト“２
５５”と読み取れず、“２５５”に近い値となった場合
でも、画素データの下位（ｍ−ｎ）ビットに“１”を付
加することができ、画素データの明度を上げて原稿の白
地部分をより白くすることができる。“２５５”に近い
値を２進数で表した場合、上位数ビットは必ず“１”に
なるからである。

【００３０】加えて、ビット補完器４として、領域分離
手段を設けたものを用いることができる。即ち、演算器
１に入力される画素データがビット補完器４にも入力さ
れ、ビット補完器４は入力された画素データを用いて領
域分離処理を実行する。この領域分離処理により、画像
データにおいてエッジ部が検出された場合には処理対象
画素の上位（ｍ−ｎ）ビットを補完データとして出力
し、画像データにおいてエッジ部が検出されなかった場
合には処理対象画素の上位（ｍ−ｎ）ビットを反転して
補完データとして出力する。これによって、補完データ
により画素データに対するエッジ強調処理を行うことが
できる。

【００３１】

【発明の効果】請求項１に記載した発明によれば、画素
データのうち記憶装置に蓄積されなかった下位のビット
のデータを、ビット補完器から出力される補完データに
より補完することができ、記憶装置に対して入出力され
る画素データのビット数を一致させることができる。し
たがって、演算器において発生する画素データの最大の
ビット数よりビット幅が小さい記憶装置を用いても、画
素データに大きな誤差を生じることがなく、画像の劣化
を生じることなく装置のコストダウンを実現できる。

【００３２】請求項２に記載した発明によれば、記憶装
置から出力される画素データの下位ビットに、近隣画素
の画素データの一部又は全部を用いて生成した補完デー
タを付加することにより、画像処理装置に入力される前
に画素データに生じた誤差を吸収してより鮮明な画像デ
ータを得ることができる。

【００３３】請求項３に記載した発明によれば、記憶装
置から出力される画素データの下位ビットに、領域分離
処理結果に基づいて生成した補完データを付加すること
により、画像のエッジ部を強調することができる。

【図面の簡単な説明】

【図１】この発明の実施形態の一例である画像処理装置
の構成を示す図である。

【図２】上記画像処理装置の処理手順を示すＰＡＤ図で
ある。

【図３】従来の画像処理装置の構成を示す図である。

【図４】従来の別の画像処理装置の構成を示す図であ
る。

【図５】一般的な画像処理装置の演算器の誤差拡散処理
における画素データを示す図である。

【符号の説明】

１−演算器 ２−演算器 ３−記憶装置 ４−ビット補完器 ５−データバス ６−データバス

Claims (3)

【特許請求の範囲】
1. 【請求項１】画素データに対して所定の加工処理を行う
   演算器と、演算器に入出力される画素データを一時蓄積
   する記憶装置と、を備えた画像処理装置において、 前記記憶装置が、演算器から出力された画素データのビ
   ット数ｍが記憶装置のビット幅ｎより大きい場合に、画
   素データの上位ビットからｎビットのデータを蓄積する
   記憶装置であって、記憶装置から出力される画素データ
   の下位に付加すべき（ｍ−ｎ）ビットの補完データを出
   力するビット補完器を設けたことを特徴とする画像処理
   装置。
2. 【請求項２】前記ビット補完器が、処理対象画素の近隣
   画素の画素データの一部又は全部を用いて生成した補完
   データを出力する請求項１に記載の画像処理装置。
3. 【請求項３】前記ビット補完器が、領域分離処理結果に
   基づいて生成した補完データを出力する請求項１に記載
   の画像処理装置。