JPH1056771A - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JPH1056771A JPH1056771A JP8210363A JP21036396A JPH1056771A JP H1056771 A JPH1056771 A JP H1056771A JP 8210363 A JP8210363 A JP 8210363A JP 21036396 A JP21036396 A JP 21036396A JP H1056771 A JPH1056771 A JP H1056771A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- diode
- terminal
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】電圧制御形半導体デバイスのターンオフ時の蓄
積電荷を直流電源に回生するゲート駆動回路を提供す
る。 【解決手段】ゲート駆動回路を直流電源１１と、パルス
発生器１４と、トランジスタ２１，２３，２６と、ダイ
オード２２，２４，２７と、リアクトル２５と、抵抗２
８とで構成し、ＭＯＳＦＥＴ１のターンオフ時にリアク
トル２５を介してＭＯＳＦＥＴ１のゲート−ソース間の
蓄積電荷を直流電源１１に回生する。
積電荷を直流電源に回生するゲート駆動回路を提供す
る。 【解決手段】ゲート駆動回路を直流電源１１と、パルス
発生器１４と、トランジスタ２１，２３，２６と、ダイ
オード２２，２４，２７と、リアクトル２５と、抵抗２
８とで構成し、ＭＯＳＦＥＴ１のターンオフ時にリアク
トル２５を介してＭＯＳＦＥＴ１のゲート−ソース間の
蓄積電荷を直流電源１１に回生する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳＦＥＴ，
ＩＧＢＴなどの電圧駆動形半導体デバイスをオン・オフ
させるゲート駆動回路に関する。
ＩＧＢＴなどの電圧駆動形半導体デバイスをオン・オフ
させるゲート駆動回路に関する。
【０００２】
【従来の技術】図７にこの種のゲート駆動回路の従来例
を示し、１は電圧駆動形半導体デバイスとしてのＭＯＳ
ＦＥＴ、１０はゲート駆動回路である。ゲート駆動回路
１０は、ＭＯＳＦＥＴ１のゲート電源である直流電源１
１と、トランジスタ１２と、トランジスタ１３と、パル
ス発生器１４とから構成されている。
を示し、１は電圧駆動形半導体デバイスとしてのＭＯＳ
ＦＥＴ、１０はゲート駆動回路である。ゲート駆動回路
１０は、ＭＯＳＦＥＴ１のゲート電源である直流電源１
１と、トランジスタ１２と、トランジスタ１３と、パル
ス発生器１４とから構成されている。
【０００３】ここで、パルス発生器１４はＭＯＳＦＥＴ
１をオン・オフさせる信号、例えばパルス幅変調（ＰＷ
Ｍ）信号などを出力するものである。このゲート駆動回
路１０の動作を、図８に示す動作波形図を参照しつつ、
以下に説明する。図８において、パルス発生器１４の出
力が零電位から正電圧に切り換わると（図８（イ）参
照）、トランジスタ１２がオンし（図８（ハ）参照）、
図８（イ）に示す期間で、ＭＯＳＦＥＴ１のゲート−
ソース間の容量にトランジスタ１２を介して直流電源１
１による充電が行われ、ＭＯＳＦＥＴ１がオンする（図
８（ロ）参照）。図８（イ）に示す期間では、パルス
発生器１４の出力が正電圧を継続しているので、ＭＯＳ
ＦＥＴ１がオン状態を継続する。
１をオン・オフさせる信号、例えばパルス幅変調（ＰＷ
Ｍ）信号などを出力するものである。このゲート駆動回
路１０の動作を、図８に示す動作波形図を参照しつつ、
以下に説明する。図８において、パルス発生器１４の出
力が零電位から正電圧に切り換わると（図８（イ）参
照）、トランジスタ１２がオンし（図８（ハ）参照）、
図８（イ）に示す期間で、ＭＯＳＦＥＴ１のゲート−
ソース間の容量にトランジスタ１２を介して直流電源１
１による充電が行われ、ＭＯＳＦＥＴ１がオンする（図
８（ロ）参照）。図８（イ）に示す期間では、パルス
発生器１４の出力が正電圧を継続しているので、ＭＯＳ
ＦＥＴ１がオン状態を継続する。
【０００４】次に、パルス発生器１４の出力が正電圧か
ら零電位に切り換わると（図８（イ）参照）、トランジ
スタ１２がオフすると共にトランジスタ１３がオンし
（図８（ニ）参照）、図８（イ）に示す期間で、ＭＯ
ＳＦＥＴ１のゲート−ソース間の容量に蓄えられた電荷
がトランジスタ１３を介して放電し（図８（ロ）参
照）、この電荷が零になるとＭＯＳＦＥＴ１がオフす
る。図８（イ）に示す期間ではパルス発生器１４の出
力が零電位を継続しているので、ＭＯＳＦＥＴ１がオフ
状態を継続する。
ら零電位に切り換わると（図８（イ）参照）、トランジ
スタ１２がオフすると共にトランジスタ１３がオンし
（図８（ニ）参照）、図８（イ）に示す期間で、ＭＯ
ＳＦＥＴ１のゲート−ソース間の容量に蓄えられた電荷
がトランジスタ１３を介して放電し（図８（ロ）参
照）、この電荷が零になるとＭＯＳＦＥＴ１がオフす
る。図８（イ）に示す期間ではパルス発生器１４の出
力が零電位を継続しているので、ＭＯＳＦＥＴ１がオフ
状態を継続する。
【０００５】
【発明が解決しようとする課題】上記従来のゲート駆動
回路において、ＭＯＳＦＥＴ１がオンからオフ時に、Ｍ
ＯＳＦＥＴ１のゲート−ソース間の容量に蓄えられた電
荷をトランジスタ１３が消費する。このとき、ＭＯＳＦ
ＥＴ１のゲート−ソース間の蓄積電荷をＱ、直流電源１
１の電圧をＥ、ＭＯＳＦＥＴ１のオン・オフの繰り返し
周波数をｆとすると、トランジスタ１３で消費されるエ
ネルギーＰは式（１）で表される。
回路において、ＭＯＳＦＥＴ１がオンからオフ時に、Ｍ
ＯＳＦＥＴ１のゲート−ソース間の容量に蓄えられた電
荷をトランジスタ１３が消費する。このとき、ＭＯＳＦ
ＥＴ１のゲート−ソース間の蓄積電荷をＱ、直流電源１
１の電圧をＥ、ＭＯＳＦＥＴ１のオン・オフの繰り返し
周波数をｆとすると、トランジスタ１３で消費されるエ
ネルギーＰは式（１）で表される。
【０００６】
【数１】Ｐ∝（１／２）×Ｑ×Ｅ×ｆ …（１） すなわち式（１）において、蓄積電荷Ｑが大きくなる
と、又は繰り返し周波数ｆが高くなると、トランジスタ
１３で消費されるエネルギーＰが大きくなり、このゲー
ト駆動回路とＭＯＳＦＥＴなどを含む装置の変換効率が
低下し、また、トランジスタ１３には冷却フィンなどに
よる冷却構造を必要とし、ゲート駆動回路が大形になる
という問題があった。
と、又は繰り返し周波数ｆが高くなると、トランジスタ
１３で消費されるエネルギーＰが大きくなり、このゲー
ト駆動回路とＭＯＳＦＥＴなどを含む装置の変換効率が
低下し、また、トランジスタ１３には冷却フィンなどに
よる冷却構造を必要とし、ゲート駆動回路が大形になる
という問題があった。
【０００７】この発明の目的は、ゲート駆動回路を大形
化させず、前記装置の変換効率を向上させることにあ
る。
化させず、前記装置の変換効率を向上させることにあ
る。
【０００８】
【課題を解決するための手段】この第１の発明は、直流
電源の正極側端子と電圧駆動形半導体デバイスのゲート
端子との間に第１トランジスタを接続し、前記直流電源
の負極側端子に前記半導体デバイスのソース又はエミッ
タ端子を接続し、前記半導体デバイスのゲート端子に第
１ダイオードの陽極を接続し、前記直流電源の正極側端
子と第１ダイオードの陰極との間に第２トランジスタを
接続し、第１ダイオードと第２トランジスタとの接続点
に、第２ダイオードの陰極とリアクトルの一端とをそれ
ぞれ接続し、前記リアクトルの他端と前記直流電源の負
極側端子との間に第３トランジスタを接続し、前記直流
電源の負極側端子に第２ダイオードの陽極を接続し、前
記リアクトルと第３トランジスタとの接続点に第３ダイ
オードの陽極を接続し、前記直流電源の正極側端子に第
３ダイオードの陰極を接続し、前記第１，第２，第３ト
ランジスタそれぞれのベース又はゲート端子の並列接続
点と前記直流電源の負極側端子との間に前記半導体デバ
イスをオン・オフさせる指令を発生するパルス発生器を
接続したゲート駆動回路とする。
電源の正極側端子と電圧駆動形半導体デバイスのゲート
端子との間に第１トランジスタを接続し、前記直流電源
の負極側端子に前記半導体デバイスのソース又はエミッ
タ端子を接続し、前記半導体デバイスのゲート端子に第
１ダイオードの陽極を接続し、前記直流電源の正極側端
子と第１ダイオードの陰極との間に第２トランジスタを
接続し、第１ダイオードと第２トランジスタとの接続点
に、第２ダイオードの陰極とリアクトルの一端とをそれ
ぞれ接続し、前記リアクトルの他端と前記直流電源の負
極側端子との間に第３トランジスタを接続し、前記直流
電源の負極側端子に第２ダイオードの陽極を接続し、前
記リアクトルと第３トランジスタとの接続点に第３ダイ
オードの陽極を接続し、前記直流電源の正極側端子に第
３ダイオードの陰極を接続し、前記第１，第２，第３ト
ランジスタそれぞれのベース又はゲート端子の並列接続
点と前記直流電源の負極側端子との間に前記半導体デバ
イスをオン・オフさせる指令を発生するパルス発生器を
接続したゲート駆動回路とする。
【０００９】また第２の発明は、前記第１の発明におけ
る第１，第２トランジスタそれぞれのベース又はゲート
端子の並列接続点と前記直流電源の負極側端子との間に
前記半導体デバイスをオン・オフさせる指令を発生する
パルス発生器を接続し、前記並列接続点と前記第３トラ
ンジスタのベース又はゲート端子との間にオフディレー
タイマを接続したゲート駆動回路とする。
る第１，第２トランジスタそれぞれのベース又はゲート
端子の並列接続点と前記直流電源の負極側端子との間に
前記半導体デバイスをオン・オフさせる指令を発生する
パルス発生器を接続し、前記並列接続点と前記第３トラ
ンジスタのベース又はゲート端子との間にオフディレー
タイマを接続したゲート駆動回路とする。
【００１０】この第３の発明は、直流電源の正極側端子
と電圧駆動形半導体デバイスのゲート端子との間に第１
トランジスタを接続し、前記直流電源の負極側端子に前
記半導体デバイスのソース又はエミッタ端子を接続し、
前記半導体デバイスのゲート端子に、第１ダイオードの
陰極とリアクトルの一端とをそれぞれ接続し、前記リア
クトルの他端と前記直流電源の負極側端子との間に第２
トランジスタを接続し、前記直流電源の負極側端子に第
１ダイオードの陽極を接続し、前記リアクトルと第２ト
ランジスタとの接続点に第２ダイオードの陽極を接続
し、前記直流電源の正極側端子に第２ダイオードの陰極
と接続し、前記第１，第２トランジスタそれぞれのベー
ス又はゲート端子の並列接続点と前記直流電源の負極側
端子との間に前記半導体デバイスをオン・オフさせる指
令を発生するパルス発生器を接続したゲート駆動回路と
する。
と電圧駆動形半導体デバイスのゲート端子との間に第１
トランジスタを接続し、前記直流電源の負極側端子に前
記半導体デバイスのソース又はエミッタ端子を接続し、
前記半導体デバイスのゲート端子に、第１ダイオードの
陰極とリアクトルの一端とをそれぞれ接続し、前記リア
クトルの他端と前記直流電源の負極側端子との間に第２
トランジスタを接続し、前記直流電源の負極側端子に第
１ダイオードの陽極を接続し、前記リアクトルと第２ト
ランジスタとの接続点に第２ダイオードの陽極を接続
し、前記直流電源の正極側端子に第２ダイオードの陰極
と接続し、前記第１，第２トランジスタそれぞれのベー
ス又はゲート端子の並列接続点と前記直流電源の負極側
端子との間に前記半導体デバイスをオン・オフさせる指
令を発生するパルス発生器を接続したゲート駆動回路と
する。
【００１１】また第４の発明は、前記第３の発明におけ
る第１トランジスタのベース又はゲート端子と前記直流
電源の負極側端子との間に前記半導体デバイスをオン・
オフさせる指令を発生するパルス発生器を接続し、前記
第１トランジスタとパルス発生器との接続点と、第２ト
ランジスタのベース又はゲート端子との間にオフディレ
ータイマを接続したゲート駆動回路とする。
る第１トランジスタのベース又はゲート端子と前記直流
電源の負極側端子との間に前記半導体デバイスをオン・
オフさせる指令を発生するパルス発生器を接続し、前記
第１トランジスタとパルス発生器との接続点と、第２ト
ランジスタのベース又はゲート端子との間にオフディレ
ータイマを接続したゲート駆動回路とする。
【００１２】この発明によれば、電圧駆動形半導体デバ
イスのターンオフ時のゲート−ソース間の蓄積電荷を直
流電源に回生できる。また、第２，第４の発明によれ
ば、電圧駆動形半導体デバイスをオンさせている期間が
少ないときにも、該半導体デバイスのターンオフ時のゲ
ート−ソース間の蓄積電荷を直流電源に回生できる。
イスのターンオフ時のゲート−ソース間の蓄積電荷を直
流電源に回生できる。また、第２，第４の発明によれ
ば、電圧駆動形半導体デバイスをオンさせている期間が
少ないときにも、該半導体デバイスのターンオフ時のゲ
ート−ソース間の蓄積電荷を直流電源に回生できる。
【００１３】
【発明の実施の形態】図１は、この発明の第１の実施例
を示すゲート駆動回路の回路構成図であり、この発明の
請求項１に対応し、図７に示した従来のゲート駆動回路
と同一機能を有するものには同一符号を付している。す
なわち図１において、ゲート駆動回路２０は直流電源１
１と、バルス発生器１４と、第１トランジスタとしての
トランジスタ２１と、第１ダイオードとしてのダイオー
ド２２と、第２トランジスタとしてのトランジスタ２３
と、第２ダイオードとしてのダイオード２４と、リアク
トル２５と、第３トランジスタとしてのトランジスタ２
６と、第３ダイオードとしてのダイオード２７と、抵抗
２８とから構成されている。
を示すゲート駆動回路の回路構成図であり、この発明の
請求項１に対応し、図７に示した従来のゲート駆動回路
と同一機能を有するものには同一符号を付している。す
なわち図１において、ゲート駆動回路２０は直流電源１
１と、バルス発生器１４と、第１トランジスタとしての
トランジスタ２１と、第１ダイオードとしてのダイオー
ド２２と、第２トランジスタとしてのトランジスタ２３
と、第２ダイオードとしてのダイオード２４と、リアク
トル２５と、第３トランジスタとしてのトランジスタ２
６と、第３ダイオードとしてのダイオード２７と、抵抗
２８とから構成されている。
【００１４】このゲート駆動回路２０の動作を、図２に
示す動作波形図を参照しつつ、以下に説明する。図２に
おいて、先ず、パルス発生器１４の出力が零電位から正
電圧に切り換わると（図２（イ）参照）、トランジスタ
２１がオンし（図２（ハ）参照）、同時にトランジスタ
２３，２６もオンする。
示す動作波形図を参照しつつ、以下に説明する。図２に
おいて、先ず、パルス発生器１４の出力が零電位から正
電圧に切り換わると（図２（イ）参照）、トランジスタ
２１がオンし（図２（ハ）参照）、同時にトランジスタ
２３，２６もオンする。
【００１５】図２（イ）に示す期間では、ＭＯＳＦＥ
Ｔ１のゲート−ソース間の容量にトランジスタ２１を介
して直流電源１１による充電が行われ（図２（ロ）参
照）、ＭＯＳＦＥＴ１がオンする。図２（イ）に示す期
間では、パルス発生器１４の出力が正電圧を継続して
いるので、ＭＯＳＦＥＴ１がオン状態を継続する。
Ｔ１のゲート−ソース間の容量にトランジスタ２１を介
して直流電源１１による充電が行われ（図２（ロ）参
照）、ＭＯＳＦＥＴ１がオンする。図２（イ）に示す期
間では、パルス発生器１４の出力が正電圧を継続して
いるので、ＭＯＳＦＥＴ１がオン状態を継続する。
【００１６】また、図２（イ）に示す期間，では、
トランジスタ２３，２６がオンしているので、直流電源
１１→トランジスタ２３→リアクトル２５→トランジス
タ２６の経路で電流が流れ、図２（ニ）に示す如く、リ
アクトル２５にエネルギーを蓄える。次に、パルス発生
器１４の出力が正電圧から零電位に切り換わると（図２
（イ）参照）、トランジスタ２１がオフすると共にトラ
ンジスタ２３，２６もオフする。
トランジスタ２３，２６がオンしているので、直流電源
１１→トランジスタ２３→リアクトル２５→トランジス
タ２６の経路で電流が流れ、図２（ニ）に示す如く、リ
アクトル２５にエネルギーを蓄える。次に、パルス発生
器１４の出力が正電圧から零電位に切り換わると（図２
（イ）参照）、トランジスタ２１がオフすると共にトラ
ンジスタ２３，２６もオフする。
【００１７】図２（イ）に示す期間では、リアクトル
２５のダイオード２７側が正の高電位となり、リアクト
ル２５に蓄えたエネルギーとＭＯＳＦＥＴ１のゲート−
ソース間の容量に蓄えられた電荷とが、リアクトル２５
→ダイオード２７→直流電源１１→ＭＯＳＦＥＴ１のソ
ース端子→ＭＯＳＦＥＴ１のゲート端子→ダイオード２
２の経路で直流電源１１に回生され（図２（ホ）参
照）、該電荷が零になるとＭＯＳＦＥＴ１がオフする
（図２（ロ）参照）。
２５のダイオード２７側が正の高電位となり、リアクト
ル２５に蓄えたエネルギーとＭＯＳＦＥＴ１のゲート−
ソース間の容量に蓄えられた電荷とが、リアクトル２５
→ダイオード２７→直流電源１１→ＭＯＳＦＥＴ１のソ
ース端子→ＭＯＳＦＥＴ１のゲート端子→ダイオード２
２の経路で直流電源１１に回生され（図２（ホ）参
照）、該電荷が零になるとＭＯＳＦＥＴ１がオフする
（図２（ロ）参照）。
【００１８】図２（イ）に示す期間では、パルス発生
器１４の出力が零電位を継続しているので、ＭＯＳＦＥ
Ｔ１がオフ状態を継続し、リアクトル２５に残っている
エネルギーがある場合には、リアクトル２５→ダイオー
ド２７→直流電源１１→ダイオード２４の経路で直流電
源１１に回生する（図２（ニ），（ホ）参照）。図３
は、この発明の第２の実施例を示すゲート駆動回路の回
路構成図であり、この発明の請求項２に対応し、図１に
示した第１の実施例と同一機能を有するものには同一符
号を付している。
器１４の出力が零電位を継続しているので、ＭＯＳＦＥ
Ｔ１がオフ状態を継続し、リアクトル２５に残っている
エネルギーがある場合には、リアクトル２５→ダイオー
ド２７→直流電源１１→ダイオード２４の経路で直流電
源１１に回生する（図２（ニ），（ホ）参照）。図３
は、この発明の第２の実施例を示すゲート駆動回路の回
路構成図であり、この発明の請求項２に対応し、図１に
示した第１の実施例と同一機能を有するものには同一符
号を付している。
【００１９】すなわちゲート駆動回路３０において、図
１に示したゲート駆動回路２０と異なる箇所は、パルス
発生器１４の出力とトランジスタ２６のベース又はゲー
ト端子との間にオフディレータイマ３１を挿入したこと
である。オフディレータイマ３１は、パルス発生器１４
の出力が零電位から正電位に切り換わると同時にオフデ
ィレータイマ３１の出力も零電位から正電位に切り換わ
り、パルス発生器１４の出力が正電位を継続している期
間は、オフディレータイマ３１の出力も正電位を継続す
る機能を有している。
１に示したゲート駆動回路２０と異なる箇所は、パルス
発生器１４の出力とトランジスタ２６のベース又はゲー
ト端子との間にオフディレータイマ３１を挿入したこと
である。オフディレータイマ３１は、パルス発生器１４
の出力が零電位から正電位に切り換わると同時にオフデ
ィレータイマ３１の出力も零電位から正電位に切り換わ
り、パルス発生器１４の出力が正電位を継続している期
間は、オフディレータイマ３１の出力も正電位を継続す
る機能を有している。
【００２０】さらにオフディレータイマ３１は、パルス
発生器１４の出力が正電位から零電位に切り換わるとオ
フディレータイマ３１の出力は所定の期間、正電位を継
続した後に正電位から零電位に切り換わり、パルス発生
器１４の出力の残りの零電位期間は、オフディレータイ
マ３１の出力も零電位となる機能を有している。このゲ
ート駆動回路３０の動作を、図４に示す動作波形図を参
照しつつ、以下に説明する。
発生器１４の出力が正電位から零電位に切り換わるとオ
フディレータイマ３１の出力は所定の期間、正電位を継
続した後に正電位から零電位に切り換わり、パルス発生
器１４の出力の残りの零電位期間は、オフディレータイ
マ３１の出力も零電位となる機能を有している。このゲ
ート駆動回路３０の動作を、図４に示す動作波形図を参
照しつつ、以下に説明する。
【００２１】図４において、ゲート駆動回路３０は、図
４（イ）に示す如く、パルス発生器１４の出力が零電位
から正電圧に切り換わった後の区間，では、図２に
示したゲート駆動回路２０の動作波形の区間，と同
様な動作をする。次に、パルス発生器１４の出力が正電
圧から零電位に切り換わると（図４（イ）参照）、トラ
ンジスタ２１，２３がオフすると共に、トランジスタ２
６は、図４（ロ）に示す如く、オフディレータイマ３１
の出力によりオンを継続する。
４（イ）に示す如く、パルス発生器１４の出力が零電位
から正電圧に切り換わった後の区間，では、図２に
示したゲート駆動回路２０の動作波形の区間，と同
様な動作をする。次に、パルス発生器１４の出力が正電
圧から零電位に切り換わると（図４（イ）参照）、トラ
ンジスタ２１，２３がオフすると共に、トランジスタ２
６は、図４（ロ）に示す如く、オフディレータイマ３１
の出力によりオンを継続する。
【００２２】図４（イ）に示す期間では、ＭＯＳＦＥ
Ｔ１のゲート−ソース間の容量に蓄えられた電荷が、Ｍ
ＯＳＦＥＴ１のゲート端子→ダイオード２２→リアクト
ル２５→トランジスタ２６→ＭＯＳＦＥＴ１のソース端
子の経路で放電され、該電荷が零になるとＭＯＳＦＥＴ
１はオフし（図４（ハ）参照）、この放電電流によるエ
ネルギーはリアクトル２５に蓄えらている（図４（ホ）
参照）。
Ｔ１のゲート−ソース間の容量に蓄えられた電荷が、Ｍ
ＯＳＦＥＴ１のゲート端子→ダイオード２２→リアクト
ル２５→トランジスタ２６→ＭＯＳＦＥＴ１のソース端
子の経路で放電され、該電荷が零になるとＭＯＳＦＥＴ
１はオフし（図４（ハ）参照）、この放電電流によるエ
ネルギーはリアクトル２５に蓄えらている（図４（ホ）
参照）。
【００２３】図４（イ）に示す区間では、トランジス
タ２６は、図４（ロ）に示す如くオフディレータイマ３
１の出力によりオンを継続しているので、リアクトル２
５に蓄えたエネルギーにより、リアクトル２５→トラン
ジスタ２６→ダイオード２４の経路で電流を流し続ける
（図４（ホ），（ヘ）参照）。さらに図４（イ）に示す
期間では、パルス発生器１４の出力が零電位を継続し
ているので、ＭＯＳＦＥＴ１がオフ状態を継続し、リア
クトル２５に蓄えたエネルギーは、リアクトル２５→ダ
イオード２７→直流電源１１→ダイオード２４の経路で
直流電源１１に回生する（図４（ホ），（ヘ）参照）。
タ２６は、図４（ロ）に示す如くオフディレータイマ３
１の出力によりオンを継続しているので、リアクトル２
５に蓄えたエネルギーにより、リアクトル２５→トラン
ジスタ２６→ダイオード２４の経路で電流を流し続ける
（図４（ホ），（ヘ）参照）。さらに図４（イ）に示す
期間では、パルス発生器１４の出力が零電位を継続し
ているので、ＭＯＳＦＥＴ１がオフ状態を継続し、リア
クトル２５に蓄えたエネルギーは、リアクトル２５→ダ
イオード２７→直流電源１１→ダイオード２４の経路で
直流電源１１に回生する（図４（ホ），（ヘ）参照）。
【００２４】上述の如く、オフディレータイマ３１を備
えることにより、例えばパルス幅変調（ＰＷＭ）された
指令を発生するパルス発生器１４の場合のオン指令の継
続期間が短くなっても、ＭＯＳＦＥＴ１のターンオフ時
のＭＯＳＦＥＴ１のゲート−ソース間の蓄積電荷を直流
電源１に回生することができる。図５は、この発明の第
３の実施例を示すゲート駆動回路の回路構成図であり、
この発明の請求項４に対応し、図７に示した従来のゲー
ト駆動回路と同一機能を有するものには同一符号を付し
ている。
えることにより、例えばパルス幅変調（ＰＷＭ）された
指令を発生するパルス発生器１４の場合のオン指令の継
続期間が短くなっても、ＭＯＳＦＥＴ１のターンオフ時
のＭＯＳＦＥＴ１のゲート−ソース間の蓄積電荷を直流
電源１に回生することができる。図５は、この発明の第
３の実施例を示すゲート駆動回路の回路構成図であり、
この発明の請求項４に対応し、図７に示した従来のゲー
ト駆動回路と同一機能を有するものには同一符号を付し
ている。
【００２５】すなわち図５において、ゲート駆動回路４
０は直流電源１１と、バルス発生器１４と、第１トラン
ジスタとしてのトランジスタ４１と、第１ダイオードと
してのダイオード４２と、リアクトル４３と、第２トラ
ンジスタとしてのトランジスタ４４と、第２ダイオード
としてのダイオード４５と、抵抗４６とから構成されて
いる。
０は直流電源１１と、バルス発生器１４と、第１トラン
ジスタとしてのトランジスタ４１と、第１ダイオードと
してのダイオード４２と、リアクトル４３と、第２トラ
ンジスタとしてのトランジスタ４４と、第２ダイオード
としてのダイオード４５と、抵抗４６とから構成されて
いる。
【００２６】このゲート駆動回路４０の動作を以下に説
明する。パルス発生器１４の出力が正電圧の期間はトラ
ンジスタ４１，４４がオンし、ＭＯＳＦＥＴ１のゲート
−ソース端子間の容量をトランジスタ４１を介して直流
電源１１の電圧まで充電され、ＭＯＳＦＥＴ１はオンす
る。同時にトランジスタ４４のオンにより、直流電源１
１→トランジスタ４１→リアクトル４３→トランジスタ
４４の経路で電流が流れ、リアクトル４４にエネルギー
を蓄える。
明する。パルス発生器１４の出力が正電圧の期間はトラ
ンジスタ４１，４４がオンし、ＭＯＳＦＥＴ１のゲート
−ソース端子間の容量をトランジスタ４１を介して直流
電源１１の電圧まで充電され、ＭＯＳＦＥＴ１はオンす
る。同時にトランジスタ４４のオンにより、直流電源１
１→トランジスタ４１→リアクトル４３→トランジスタ
４４の経路で電流が流れ、リアクトル４４にエネルギー
を蓄える。
【００２７】また、パルス発生器１４の出力が零電圧の
期間はトランジスタ４１，４４がオフし、リアクトル４
３の蓄えたエネルギーおよびＭＯＳＦＥＴ１のゲート−
ソース端子間の容量の蓄積電荷を、リアクトル４３→ダ
イオード４５→直流電源１１→ＭＯＳＦＥＴ１のソース
端子→ＭＯＳＦＥＴ１のゲート端子の経路で直流電源１
１に回生する。またＭＯＳＦＥＴ１のゲート−ソース端
子間の容量の蓄積電荷が上記経路で放電して零になる
と、ＭＯＳＦＥＴ１はオフする。
期間はトランジスタ４１，４４がオフし、リアクトル４
３の蓄えたエネルギーおよびＭＯＳＦＥＴ１のゲート−
ソース端子間の容量の蓄積電荷を、リアクトル４３→ダ
イオード４５→直流電源１１→ＭＯＳＦＥＴ１のソース
端子→ＭＯＳＦＥＴ１のゲート端子の経路で直流電源１
１に回生する。またＭＯＳＦＥＴ１のゲート−ソース端
子間の容量の蓄積電荷が上記経路で放電して零になる
と、ＭＯＳＦＥＴ１はオフする。
【００２８】その後、リアクトル４３に残っているエネ
ルギーがある場合には、リアクトル４３→ダイオード４
５→直流電源１１→ダイオード４２の経路で電流を流
し、直流電源１１に回生する。図６は、この発明の第４
の実施例を示すゲート駆動回路の回路構成図であり、こ
の発明の請求項４に対応し、図５に示した第３の実施例
と同一機能を有するものには同一符号を付している。
ルギーがある場合には、リアクトル４３→ダイオード４
５→直流電源１１→ダイオード４２の経路で電流を流
し、直流電源１１に回生する。図６は、この発明の第４
の実施例を示すゲート駆動回路の回路構成図であり、こ
の発明の請求項４に対応し、図５に示した第３の実施例
と同一機能を有するものには同一符号を付している。
【００２９】すなわちゲート駆動回路５０において、図
５に示したゲート駆動回路４０と異なる箇所は、パルス
発生器１４の出力とトランジスタ４４のベース又はゲー
ト端子との間にオフディレータイマ５１を挿入したこと
である。このオフディレータイマ５１は、先述の第２の
実施例のオフディレータイマ３１と同じ機能をする。
５に示したゲート駆動回路４０と異なる箇所は、パルス
発生器１４の出力とトランジスタ４４のベース又はゲー
ト端子との間にオフディレータイマ５１を挿入したこと
である。このオフディレータイマ５１は、先述の第２の
実施例のオフディレータイマ３１と同じ機能をする。
【００３０】このゲート駆動回路５０の動作を以下に説
明する。パルス発生器１４の出力が正電圧の期間はトラ
ンジスタ４１，４４がオンし、ＭＯＳＦＥＴ１のゲート
−ソース端子間の容量をトランジスタ４１を介して直流
電源１１の電圧まで充電し、ＭＯＳＦＥＴ１はオンす
る。同時にトランジスタ４４のオンにより、直流電源１
１→トランジスタ４１→リアクトル４３→トランジスタ
４４の経路で電流が流れ、リアクトル４４にエネルギー
を蓄える。
明する。パルス発生器１４の出力が正電圧の期間はトラ
ンジスタ４１，４４がオンし、ＭＯＳＦＥＴ１のゲート
−ソース端子間の容量をトランジスタ４１を介して直流
電源１１の電圧まで充電し、ＭＯＳＦＥＴ１はオンす
る。同時にトランジスタ４４のオンにより、直流電源１
１→トランジスタ４１→リアクトル４３→トランジスタ
４４の経路で電流が流れ、リアクトル４４にエネルギー
を蓄える。
【００３１】また、パルス発生器１４の出力が零電圧の
期間の内、トランジスタ４１がオフ、トランジスタ４４
がオンの期間は、ＭＯＳＦＥＴ１の蓄積電荷をＭＯＳＦ
ＥＴＴ１のゲート端子→リアクトル４３→トランジスタ
４４→ＭＯＳＦＥＴＴ１のゲート端子の経路でリアクト
ル４３に蓄えて、該蓄積電荷を零にし、ＭＯＳＦＥＴ１
はオフする。このときに蓄えたエネルギーにより、リア
クトル４３→トランジスタ４４→ダイオード４２の経路
に電流が流れ続ける。
期間の内、トランジスタ４１がオフ、トランジスタ４４
がオンの期間は、ＭＯＳＦＥＴ１の蓄積電荷をＭＯＳＦ
ＥＴＴ１のゲート端子→リアクトル４３→トランジスタ
４４→ＭＯＳＦＥＴＴ１のゲート端子の経路でリアクト
ル４３に蓄えて、該蓄積電荷を零にし、ＭＯＳＦＥＴ１
はオフする。このときに蓄えたエネルギーにより、リア
クトル４３→トランジスタ４４→ダイオード４２の経路
に電流が流れ続ける。
【００３２】次に、パルス発生器１４の出力が零電圧の
期間の内、トランジスタ４１，４４が共にオフの期間に
なると、リアクトル４３のエネルギーにより、リアクト
ル４３→ダイオード４５→直流電源１１→ダイオード４
２の経路で電流を流し、直流電源１１に回生する。上述
の如く、オフディレータイマ５１を備えることにより、
例えばパルス幅変調（ＰＷＭ）された指令を発生するパ
ルス発生器１４の場合のオン指令の継続期間が短くなっ
ても、ＭＯＳＦＥＴ１のターンオフ時のＭＯＳＦＥＴ１
のゲート−ソース間の蓄積電荷を直流電源１１に回生す
ることができる。
期間の内、トランジスタ４１，４４が共にオフの期間に
なると、リアクトル４３のエネルギーにより、リアクト
ル４３→ダイオード４５→直流電源１１→ダイオード４
２の経路で電流を流し、直流電源１１に回生する。上述
の如く、オフディレータイマ５１を備えることにより、
例えばパルス幅変調（ＰＷＭ）された指令を発生するパ
ルス発生器１４の場合のオン指令の継続期間が短くなっ
ても、ＭＯＳＦＥＴ１のターンオフ時のＭＯＳＦＥＴ１
のゲート−ソース間の蓄積電荷を直流電源１１に回生す
ることができる。
【００３３】
【発明の効果】この発明によれば、電圧駆動形半導体デ
バイスのターンオフ時のゲート−ソース間の蓄積電荷を
直流電源に回生するので、ゲート駆動回路での損失が少
なくなって該駆動回路が小形化され、このゲート駆動回
路とＩＧＢＴなどを含む装置の変換効率が改善されるの
で、例えば携帯用機器などで１個の小形蓄電池より数種
類の直流電圧を必要とする用途に最適である。
バイスのターンオフ時のゲート−ソース間の蓄積電荷を
直流電源に回生するので、ゲート駆動回路での損失が少
なくなって該駆動回路が小形化され、このゲート駆動回
路とＩＧＢＴなどを含む装置の変換効率が改善されるの
で、例えば携帯用機器などで１個の小形蓄電池より数種
類の直流電圧を必要とする用途に最適である。
【図１】この発明の第１の実施例を示すゲード駆動回路
の回路構成図
の回路構成図
【図２】図１の動作を説明する波形図
【図３】この発明の第２の実施例を示すゲード駆動回路
の回路構成図
の回路構成図
【図４】図３の動作を説明する波形図
【図５】この発明の第３の実施例を示すゲード駆動回路
の回路構成図
の回路構成図
【図６】この発明の第４の実施例を示すゲード駆動回路
の回路構成図
の回路構成図
【図７】従来例を示すゲード駆動回路の回路構成図
【図８】図７の動作を説明する波形図
１…ＭＯＳＦＥＴ、１０…ゲート駆動回路、１１…直流
電源、１２，１３…トランジスタ、１４…パルス発生
器、２０…ゲート駆動回路、２１…トランジスタ、２２
…ダイオード、２３…トランジスタ、２４…ダイオー
ド、２５…リアクトル、２６…トランジスタ、２７…ダ
イオード、２８…抵抗、３０…ゲート駆動回路、３１…
オフディレータイマ、４０…ゲート駆動回路、４１…ト
ランジスタ、４２…ダイオード、４３…リアクトル、４
４…トランジスタ、４５…ダイオード、４６…抵抗、５
０…ゲート駆動回路、５１…オフディレータイマ。
電源、１２，１３…トランジスタ、１４…パルス発生
器、２０…ゲート駆動回路、２１…トランジスタ、２２
…ダイオード、２３…トランジスタ、２４…ダイオー
ド、２５…リアクトル、２６…トランジスタ、２７…ダ
イオード、２８…抵抗、３０…ゲート駆動回路、３１…
オフディレータイマ、４０…ゲート駆動回路、４１…ト
ランジスタ、４２…ダイオード、４３…リアクトル、４
４…トランジスタ、４５…ダイオード、４６…抵抗、５
０…ゲート駆動回路、５１…オフディレータイマ。
Claims (4)
- 【請求項１】直流電源の正極側端子と電圧駆動形半導体
デバイスのゲート端子との間に第１トランジスタを接続
し、 前記直流電源の負極側端子に前記半導体デバイスのソー
ス又はエミッタ端子を接続し、 前記半導体デバイスのゲート端子に第１ダイオードの陽
極を接続し、 前記直流電源の正極側端子と第１ダイオードの陰極との
間に第２トランジスタを接続し、 第１ダイオードと第２トランジスタとの接続点に、第２
ダイオードの陰極とリアクトルの一端とをそれぞれ接続
し、 前記リアクトルの他端と前記直流電源の負極側端子との
間に第３トランジスタを接続し、 前記直流電源の負極側端子に第２ダイオードの陽極を接
続し、 前記リアクトルと第３トランジスタとの接続点に第３ダ
イオードの陽極を接続し、 前記直流電源の正極側端子に第３ダイオードの陰極を接
続し、 前記第１，第２，第３トランジスタそれぞれのベース又
はゲート端子の並列接続点と前記直流電源の負極側端子
との間に前記半導体デバイスをオン・オフさせる指令を
発生するパルス発生器を接続したことを特徴とするゲー
ト駆動回路。 - 【請求項２】直流電源の正極側端子と電圧駆動形半導体
デバイスのゲート端子との間に第１トランジスタを接続
し、 前記直流電源の負極側端子に前記半導体デバイスのソー
ス又はエミッタ端子を接続し、 前記半導体デバイスのゲート端子に第１ダイオードの陽
極を接続し、 前記直流電源の正極側端子と第１ダイオードの陰極との
間に第２トランジスタを接続し、 第１ダイオードと第２トランジスタとの接続点に、第２
ダイオードの陰極とリアクトルの一端とをそれぞれ接続
し、 前記リアクトルの他端と前記直流電源の負極側端子との
間に第３トランジスタを接続し、 前記直流電源の負極側端子に第２ダイオードの陽極を接
続し、 前記リアクトルと第３トランジスタとの接続点に第３ダ
イオードの陽極を接続し、 前記直流電源の正極側端子に第３ダイオードの陰極を接
続し、 前記第１，第２トランジスタそれぞれのベース又はゲー
ト端子の並列接続点と前記直流電源の負極側端子との間
に前記半導体デバイスをオン・オフさせる指令を発生す
るパルス発生器を接続し、 前記並列接続点と前記第３トランジスタのベース又はゲ
ート端子との間にオフディレータイマを接続したことを
特徴とするゲート駆動回路。 - 【請求項３】直流電源の正極側端子と電圧駆動形半導体
デバイスのゲート端子との間に第１トランジスタを接続
し、 前記直流電源の負極側端子に前記半導体デバイスのソー
ス又はエミッタ端子を接続し、 前記半導体デバイスのゲート端子に、第１ダイオードの
陰極とリアクトルの一端とをそれぞれ接続し、 前記リアクトルの他端と前記直流電源の負極側端子との
間に第２トランジスタを接続し、 前記直流電源の負極側端子に第１ダイオードの陽極を接
続し、 前記リアクトルと第２トランジスタとの接続点に第２ダ
イオードの陽極を接続し、 前記直流電源の正極側端子に第２ダイオードの陰極を接
続し、 前記第１，第２トランジスタそれぞれのベース又はゲー
ト端子の並列接続点と前記直流電源の負極側端子との間
に前記半導体デバイスをオン・オフさせる指令を発生す
るパルス発生器を接続したことを特徴とするゲート駆動
回路。 - 【請求項４】直流電源の正極側端子と電圧駆動形半導体
デバイスのゲート端子との間に第１トランジスタを接続
し、 前記直流電源の負極側端子に前記半導体デバイスのソー
ス又はエミッタ端子を接続し、 前記半導体デバイスのゲート端子に、第１ダイオードの
陰極とリアクトルの一端とをそれぞれ接続し、 前記リアクトルの他端と前記直流電源の負極側端子との
間に第２トランジスタを接続し、 前記直流電源の負極側端子に第１ダイオードの陽極を接
続し、 前記リアクトルと第２トランジスタとの接続点に第２ダ
イオードの陽極を接続し、 前記直流電源の正極側端子に第２ダイオードの陰極を接
続し、 前記第１トランジスタのベース又はゲート端子と前記直
流電源の負極側端子との間に前記半導体デバイスをオン
・オフさせる指令を発生するパルス発生器を接続し、 前記第１トランジスタとパルス発生器との接続点と第２
トランジスタのベース又はゲート端子との間にオフディ
レータイマを接続したことを特徴とするゲート駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8210363A JPH1056771A (ja) | 1996-08-09 | 1996-08-09 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8210363A JPH1056771A (ja) | 1996-08-09 | 1996-08-09 | ゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056771A true JPH1056771A (ja) | 1998-02-24 |
Family
ID=16588135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8210363A Pending JPH1056771A (ja) | 1996-08-09 | 1996-08-09 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056771A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006230166A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | ゲート駆動回路 |
| JP2008226723A (ja) * | 2007-03-14 | 2008-09-25 | Toshiba Corp | 半導体スイッチング素子のドライブ回路及びｘ線高電圧装置 |
| CN113711481A (zh) * | 2019-04-25 | 2021-11-26 | 株式会社电装 | 驱动电路 |
-
1996
- 1996-08-09 JP JP8210363A patent/JPH1056771A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006230166A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | ゲート駆動回路 |
| JP2008226723A (ja) * | 2007-03-14 | 2008-09-25 | Toshiba Corp | 半導体スイッチング素子のドライブ回路及びｘ線高電圧装置 |
| CN113711481A (zh) * | 2019-04-25 | 2021-11-26 | 株式会社电装 | 驱动电路 |
| CN113711481B (zh) * | 2019-04-25 | 2024-03-22 | 株式会社电装 | 驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007013916A (ja) | 信号生成装置 | |
| JP2006314154A (ja) | 電力変換器 | |
| JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
| JPH1056771A (ja) | ゲート駆動回路 | |
| US5107292A (en) | Electronic flash unit | |
| JPH10136638A (ja) | ゲート駆動回路 | |
| JP4443859B2 (ja) | チャージポンプ駆動回路 | |
| US20020122321A1 (en) | Voltage converter | |
| JPH10337000A (ja) | ゲート駆動回路 | |
| JP2507147B2 (ja) | ストロボ装置 | |
| JPH11145810A (ja) | ドライブ回路 | |
| JP2002044937A (ja) | 同期整流回路 | |
| JPH08317651A (ja) | スイッチングモード電源供給装置のスイッチング素子駆動回路 | |
| JPH05207730A (ja) | 零電圧スイッチング方式駆動回路 | |
| JP2998767B2 (ja) | 共振形駆動回路 | |
| JP3174273B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH09140122A (ja) | Ｉｇｂｔ駆動の逆バイアス回路 | |
| JP2001306156A (ja) | 温度制御装置 | |
| JPH11122952A (ja) | 電力変換器の駆動回路の電源 | |
| JP4215408B2 (ja) | スイッチング電源装置 | |
| JPH06261535A (ja) | ドライブ回路 | |
| JP3927616B2 (ja) | 閃光装置 | |
| JP4400992B2 (ja) | 駆動信号供給回路 | |
| JP2004222394A (ja) | 昇圧回路 | |
| JPS61230425A (ja) | Ｍｏｓ型ｆｅｔのゲ−トドライブ回路 |