JPH1063379A - 外部データ・ドライブのインテリジェント駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 パラレル・ポート・コネクタを介して外部デ
バイスが電力を受ける。 【解決手段】 パラレル・ポート・コネクタ（４８）を
介してパラレル・ポート・フロッピー・ドライブに電力
を供給することを含むノートブック・コンピュータ（１
０）。コンピュータ（１０）は、プリンタ又はフロッピ
ー・ドライブのいずれがパラレル・ポート・コネクタ
（４８）に接続されるかを検出する電力スイッチ回路
（３０）を有する。フロッピー・ドライブ（２４）が接
続される場合、パラレル・ポート・コネクタ（４８）を
介して電力がイネーブルされる。プリンタが接続される
場合は、パラレル・ポート・コネクタ（４８）を介して
電力がディスエーブルされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般的にコンピュータに
関し、更に詳細には外部データ・ドライブ用のインテリ
ジェント駆動回路を有するコンピュータに関連する。

【０００２】

【従来の技術及びその課題】長年にわたり、ポータブル
・コンピュータの大きさ及び重さが減少されてくるにつ
れて、ポータブル・コンピュータの人気が高まってきて
いる。初期のポータブル・コンピュータは、運ぶことは
できたため「かろうじて運搬可能な（luggable）」コン
ピュータとして知られていたが、デスクトップ・コンピ
ュータと比較してわずかに小さく軽いだけであった。
「ラップトップ」コンピュータは、より小型でより軽量
であったが、回路の殆どが拡張ボードのオプションのな
いラップトップのマザーボードに設計される必要があっ
たため、概して機能性や適応性に欠けていた。

【０００３】「ノートブック」コンピュータは、ラップ
トップ・コンピュータに比べ、著しくより小型でより軽
量である。これらのコンピュータは、ブリーフケースに
入れ容易に運ぶことができる。デスクトップ・コンピュ
ータとは異なり、ノートブック・コンピュータは一般
に、付加メモリ以外の周辺機器用の内部バス・スロット
を備えていない。ハードドライブ、シリアル及びパラレ
ル・ポート、及び時にはモデムなどの多くの一般の周辺
機器が、ノートブック・コンピュータのシステム・ボー
ドに組込まれる。ネットワーク・インタフェース及びよ
り高速のモデムなどの他の周辺機器は、外部接続可能な
一つ又はそれ以上の周辺スロットを介してユーザに用い
られ得る。過去に幾つかの専用スロットが用いられてき
たが、周辺スロットを提供する殆どのノートブック・コ
ンピュータは、一つ又はそれ以上のＰＣＭＣＩＡ（ＰＣ
カードとしても知られている）スロット、又はＰＣＭＣ
ＩＡの後継であるカード・バス・スロット（ここでは総
称して「周辺スロット」と呼ぶ）を用いている。

【０００４】フロッピー・ドライブは特殊な問題を提起
する。一般にフロッピー・ドライブは、プログラムをロ
ードし、他のコンピュータで用いるためにデータを転送
し、少量のデータをアーカイブするために主として用い
られる。フロッピー・ドライブは頻繁には用いられない
ため、コンピュータのパラレル・ポートへのインタフェ
ースを有するフロッピー・ドライブが用いられ得る。同
様に、ＣＤ−ＲＯＭドライブやテープ・ドライブなどの
他のデータ・ドライブも、コンピュータへ接続するため
にパラレル・ポートを用いる。

【０００５】パラレル・ポートを介してインタフェース
するデータ・ドライブの一つの欠点は、ドライブの駆動
に関係する。パラレル・ポートは、データ信号を含む低
電圧レベル以外は、接続されるデバイスに電力を供給し
ない。従って、パラレル・ポートを介してインタフェー
スするデータ・ドライブは、典型的に、個別のポートを
介してデータ・ドライブに接続されるＡＣ／ＤＣコンバ
ータを用いる専用の電力供給源を有する。個別の電力供
給源を用いることにより、外部データ・ドライブの携帯
性が損なわれ不便になる。外部電力が必要な場合、ＡＣ
電源が使えないか又は不便な場所に設置されている多く
の状況において、データ・ドライブを作動できない。

【０００６】別の設計により、データ信号及び電力の両
方を供給する専用フロッピー・ポートが提供されるが、
この設計には、付加するコネクタのコスト及び重量が加
わり、フロッピー・ドライブのための専用インタフェー
スが必要となる。

【０００７】従って、外部データ・ドライブがそれを介
して電力を受けることのできる標準コネクタを有するコ
ンピュータ装置がこの分野で必要とされている。

【０００８】

【課題を達成するための手段及び作用】本発明は処理回
路と、処理回路に結合される入力／出力ポートを有する
コンピュータ装置を提供する。入力／出力ポートは信号
を転送する複数の入力／出力ピンを有する。データ・ド
ライブ検出回路は、入力／出力ポート・コネクタへのデ
ータ・ドライブの接続を検出し、電力スイッチ回路は検
出されたデータ・ドライブを駆動するためピンの少なく
とも一つに選択的に電力を供給する。

【０００９】本発明は、従来技術に比べ著しい利点を提
供する。第１に、コンピュータのパラレル・ポートは、
付加的な電源又は個別のポートなく直接データ・ドライ
ブを駆動することが可能である。第２に、この設計は現
存のパラレル・ポート・データ・ドライブへの極く僅か
な変更しか必要としない。現存のコンピュータ設計を、
パラレル・ポートを介してデータ・ドライブに電力を供
給するように、容易に適応させることができる。

【００１０】

【実施例】本発明の一実施例を図面を参照して説明す
る。本発明は図１から図５の図面を参照することによっ
て最もよく理解される。同様の番号が別の図面の同様の
要素に用いられている。

【００１１】図１は、ＰＣＭＣＩＡ又はカード・バス・
モデム、ネットワーク・インタフェース、ハード・ドラ
イブ又はサウンド・カード等の２つの周辺機器を受ける
２つの周辺機器用アッセンブリ１１を有するノートブッ
ク・コンピュータ装置１０の斜視図を示す。モジュラー
・ベイ１２は、フロッピー・ドライブ、ハードディスク
・ドライブ、ＣＤ−ＲＯＭ、光磁気ディスク（ＭＯ）、
バッテリー、又はセルラー・テレコミュニケーション・
デバイス等のより大きなデバイスに用いられる。コンピ
ュータ装置１０は、コンピュータ電子機器が中に搭載さ
れるメイン・ハウジング１６を有する。周辺機器用アッ
センブリ１１は、そのハウジングを介しアクセスし得
る。キーボード１８は、メイン・ハウジング１６の上部
に配置される。好ましい実施例においてキーボード１８
は、タッチパッド１９のようなポインティング・デバイ
スを有する。ディスプレイ２０は、メインハウジング１
６に取付けられる。典型的に、ディスプレイ２０は、コ
ンピュータ１０が使用されているときメインハウジング
１６から折り開かれ、コンピュータ１０が使用されてい
ないとき携帯できるようにメインハウジング１６と同一
平面にたたまれるように、ヒンジでメインハウジング１
６に取付けられる。マルチメディア・コンピュータ用
に、メインハウジング１６にスピーカ２２が提供されて
示されている。

【００１２】フロッピー・ドライブ２４は、コンピュー
タ１０のパラレル・ポート（図示せず）に接続される。
フロッピー・ドライブ２４は、コンピュータのパラレル
・ポートを介してデータを受信及び送信できるタイプで
あり、そのようなドライブはノートブック・コンピュー
タの分野では典型的である。フロッピー・ドライブ２４
は個別の電源を用いず、その電力をパラレル・ポートを
介してノートブック・コンピュータのバッテリから受け
る。本発明では、パラレル・ポート・フロッピー・ドラ
イブと関連して説明するが、パラレル・ポートＣＤ−Ｒ
ＯＭ、高密度の取外し可能なディスク・ドライブ、及び
パラレル・ポート・テープ・ドライブ等の他の種類のデ
ータ・ドライブも、図３から図５に示される回路を用い
てパラレル・ポートを介して電力を受けるように適応さ
せることが可能である。

【００１３】図１は特定のノートブック・コンピュータ
設計を示すが、多くの変更が成され得ることに注意され
たい。例えば、マウスやトラックボール又はインテグレ
イテッド・ジョイスティックなどの多くの異なるポイン
ティング・デバイスが用いられ得る。当技術に習熟した
者であれば周知である様に、スピーカ及びモジュラー・
ベイなどの他の特性はオプションであり、本発明を実行
するのに必ずしも必要ではない。

【００１４】図２は、ＩＢＭ ＰＣ互換のアーキテクチ
ャ用のコンピュータ１０の基本的ブロック図を示す。電
源２６（即ち、ポータブル・コンピュータ用バッテリー
又はＡＣ／ＤＣコンバータ）は、処理回路２８、ディス
プレイ２０、キーボード１８、及び電力スイッチ回路３
０に結合される。処理回路２８は、ＣＰＵ（中央処理装
置）３２、ＢＩＯＳ（ベイシック・インプット・アウト
プット・システム）３４、メイン・メモリ３６、大型記
憶装置３８、キーボード・インタフェース４０、ビデオ
回路４２（フレーム・バッファを含む）、及び入力／出
力回路４４を有する。処理回路２８の全体の設計は従来
通りであり、当技術に習熟した者には周知な様に、処理
回路の設計の詳細は変えることが可能である。入力／出
力回路４４のパラレル・ポート・インタフェース４６
は、外部デバイス４９への物理的接続を提供するパラレ
ル・ポート・コネクタ４８に接続される。同様に、入力
／出力回路４４のシリアル・ポート・インタフェース５
０は、外部シリアル・デバイスへの物理的接続を提供す
るシリアル・ポート・コネクタ５２に接続される。電力
スイッチ回路３０はパラレル・ポート・コネクタ４８及
び電源２６に結合される。

【００１５】動作において、パラレル・ポートは、
（１）パラレル・ポートを介して電力を受けないプリン
タ又は他のデバイスに、又は（２）パラレル・ポートを
介して電力を受けることのできるフロッピー・ドライブ
又は他のデータ・ドライブに結合され得る。デバイスが
ある場合は、どのデバイスがパラレル・ポートに接続さ
れるかに応じて、電力スイッチ回路３０は、（１）パラ
レル・ポート・コネクタ４８を介して電力をディスエー
ブルするか、又は（２）パラレル・ポート・コネクタ４
８の一つ又はそれ以上のパラレル・ポート・ピンを介し
て供給される電力をイネーブルする。

【００１６】電力スイッチ回路３０のブロック図が図３
に示されている。デバイス検出回路５４は、パラレル・
ポート・コネクタ４８のピンＡ及びピンＢに結合され
る。デバイス検出回路５４の出力は、パワー・イネーブ
ル回路５６及びロジック５８に結合される。パワー・イ
ネーブル回路５６は、電源Ｖ_cc及びピンＢに結合され
る。

【００１７】動作において、デバイス検出回路は、ピン
Ａ及びピンＢ上の外部デバイス４９への接続に応じて、
プリンタ又はフロッピーのどちらがパラレル・ポートに
結合される（又はいずれも結合されない）かを検出す
る。フロッピー（又は他の同様に構成されたデータ・ド
ライブ）がパラレル・ポート・コネクタ４８に結合され
る場合、パワー・イネーブル回路５６はピンＢに電力を
流す。プリンタがパラレル・ポート・コネクタ４８に接
続される場合、パワー・イネーブル回路はピンＢへの電
力をディスエーブルする。

【００１８】好ましい実施例において、ピンＡはパラレ
ル・インタフェース上のピン「２０」であり、ピンＢは
パラレル・インタフェース上のピン「２４」である。パ
ラレル・ポート・コネクタ４８にプラグされる外部デバ
イス２９がないとき、ピンＡ及びピンＢはどちらも浮遊
する。プリンタがパラレル・ポート・コネクタ４８にプ
ラグされるとき、ピンＡ及びピンＢはどちらもプリンタ
によって接地に結合される。以下に詳しく説明するよう
に、図示された実施例のパラレル・ポート・コネクタ４
８に接続されるパラレル・ポート・フロッピー・ドライ
ブは、ピンＡを接地し、フロッピー・ドライブのパワー
・レールをピンＢに結合する。

【００１９】パラレル・ポート・コネクタのピン「２
０」及び「２４」は、図示された実施例では電力スイッ
チ回路と共に用いられているが、パラレル・ポート・コ
ネクタ４８に結合されるデバイスを識別するために他の
ピンを用いることもできる。

【００２０】ロジック５８も、パラレル・ポート・コネ
クタ４８へのフロッピー・ドライブの接続を検出する。
好ましい実施例において、ロジック５８は、フロッピー
・ドライブがパラレル・ポート４８に接続されるか又は
パラレル・ポート４８から接続を解除されるとき、必ず
ＳＭＩ（システム・マネジメント・インタラプト）を生
成する。これにより、システムのオペレーティング・シ
ステムが現在のハードウェア構成を説明する構成情報を
再算出することが可能になる。ＳＭＩ処理ルーティン
は、典型的にシステムＢＩＯＳにセットされる。

【００２１】図４は、好ましいレジスタ（抵抗）値を有
する電力スイッチ回路３０の第１の実施例の略図を示
す。ピンＡは演算増幅器（以下「オペ・アンプ」）６０
の反転入力に結合される。ピンＡはプル・アップ・レジ
スタ６１（２ ＭΩ）を介してＶ_ccにも結合される。オ
ペ・アンプ６０の非反転入力は、オペ・アンプ６２の反
転入力と基準電圧Ｖ_ref とに結合される。Ｖ_ref は、プ
ル・アップ・レジスタ６４（３３ ＫΩ）を介してＶ_cc
に結合され、及びショットキー・ダイオード６６ａ及び
６６ｂを介して接地に結合されるノードで生成される。
従って、Ｖ_ref は約０．６−０．７ボルトである。オペ
・アンプ６０及び６２の出力は、Ｎチャネル・トランジ
スタ６８のゲートとＶ_ccとの間に結合されるプル・アッ
プ・レジスタ６９（１００ ＫΩ）と共に、Ｎチャネル
・トランジスタ６８のゲートに結合される。Ｎチャネル
・トランジスタ６８のソースは接地に結合され、Ｎチャ
ネル・トランジスタ６８のドレインはＰチャネル・トラ
ンジスタ７０のゲートに結合される。Ｐチャネル・トラ
ンジスタ７０のゲートは更に、レジスタ７２（２ Ｍ
Ω）を介しＰチャネル・トランジスタ７０のソースに、
及びロジック５８に結合される。Ｐチャネル・トランジ
スタ７０のゲートの信号は、ＰＷＲＥＮ＃信号として示
される。

【００２２】Ｐチャネル・トランジスタ７０のソース
は、電源（Ｖ_cc）２８に更に結合される。Ｐチャネル・
トランジスタ７０のドレインは、熱保護レジスタ（ＴＰ
Ｒ）７４の第１の端子に結合される。ＴＰＲ７４の第２
の端子は、ピンＢに結合される。レジスタ７６（６８
ＫΩ）は電源２８に結合される第１の端子と、ピンＢに
結合される第２の端子とを有する。ピンＢは、オペ・ア
ンプ６２の非反転入力に更に結合される。

【００２３】図４の回路の動作は、３つの起こり得る状
態と関連して説明される。（１）パラレル・ポート・コ
ネクタ４８に結合される外部デバイス２９がない。
（２）フロッピー・ドライブがパラレル・ポート・コネ
クタ４８に結合される。（３）プリンタがパラレル・ポ
ート・コネクタ４８に結合される。

【００２４】パラレル・ポート・コネクタ４８に結合さ
れる外部デバイス２９がない第１のケースにおいて、パ
ラレル・ポート・コネクタ４８のピンＡはプル・アップ
・レジスタ６１を介してＶ_ccまで引き寄せられる。従っ
て、反転入力は、非反転入力電圧（Ｖ_ref ）より高い電
圧（Ｖ_cc）を有し、オペ・アンプ６０はその出力をゼロ
ボルトに保つ。結果として、Ｎチャネル・トランジスタ
６８のゲートはゼロボルトに保たれ、それによりトラン
ジスタ６８をオフにする。Ｎチャネル・トランジスタ６
８がオフになると、Ｐチャネル・トランジスタ７０のゲ
ートはプル・アップ・レジスタ７２を介してＶ_ccまで引
き寄せられる。このため、Ｐチャネル・トランジスタ７
０はオフにされ、約６８ ＫΩの高抵抗レベルを有する
レジスタ７６を介する以外ピンＢからの電源２８の結合
を解除する。しかし、ピンＢは浮遊しているため、電流
はレジスタ７６を介して流れない。

【００２５】フロッピー・ドライブ又は他の適切に構成
されたデータ・ドライブがパラレル・ポート・コネクタ
４８に結合される第２のケースにおいて、パラレル・ポ
ート・コネクタ４８のピンＡはプル・アップ・レジスタ
６１を介する電圧に打ち勝つフロッピー・ドライブ上の
接地まで引き寄せられる。従って、反転入力は非反転入
力より低い電圧を有し、オペ・アンプ６０は、それがＮ
チャネル・トランジスタ６８をオンにしないオープン・
ドレイン・モードにある。ピンＢは、同等の抵抗
（Ｒ_if）および静電容量（Ｃ_if）を有するフロッピー・
ドライブのパワー・レールに結合される。レジスタ７６
を介する電流は、オペ・アンプ６２の非反転入力での電
圧がＶ_ref より大きいようにＣ_ifを充電する。従って、
オペ・アンプ６２はオープン・ドレイン・モードにあ
り、Ｎチャネル・トランジスタのゲートはプル・アップ
・レジスタ６９を介してＶ_ccまで引き寄せられる。

【００２６】トランジスタ６８がイネーブルされると、
Ｐチャネル・トランジスタ７０のゲートは接地まで引き
上げられ、フロッピー・ドライブを駆動するためピンＢ
へトランジスタ７０のソースおよびドレインを介してＶ
_ccを流すことが可能となる。ＴＰＲ７４は、過度の熱が
発生した場合、電流の流れを止めるヒューズの役目をす
る。

【００２７】プリンタがパラレル・ポート・コネクタ４
８に結合される第３のケースの場合、ピンＡ及びピンＢ
はいずれも（通常の方法で）接地に接続される。そのた
め、ピンＡがオペ・アンプ６０をオープン・ドレイン出
力にセットする一方、ピンＢはゼロボルトのままである
（レジスタ７６を介する電流が接地されたピンＢを充電
することができないため）。従って、Ｎチャネル・トラ
ンジスタ６８はオフにされ、Ｐチャネル・トランジスタ
７０はそのゲートがレジスタ７２を介してＶ_ccまで引き
寄せられるためオフにされる。トランジスタ７２がオフ
にされることにより、高抵抗レベルを有するレジスタ７
６を介する以外、ピンＢは電源２８から結合を解除さ
れ、僅かな量（約０．０７ミリアンプ）の電流のみがピ
ンＢへ流れるようになる。

【００２８】レジスタ７６を介してプリンタへ流れる電
流の量は小さいが、ノートブック・コンピュータのバッ
テリー寿命を伸ばすためには、この電流をなくすことが
望ましい。図５は図４の回路と同じ電力スイッチ機能を
行い、一方、パラレル・ポート・コネクタ４８がプリン
タに接続される間電力消費を減少する回路を示す。

【００２９】図説のため、図４の参照番号の多くが図５
に取り入れられている。ピンＡはオペ・アンプ６０の非
反転入力に結合される（図４では、ピンＡはオペ・アン
プ６０の反転入力に結合されたことに注意された
い。）。ピンＡはプル・アップ・レジスタ６１を介して
Ｖ_ccにも結合される。オペ・アンプ６０の反転入力は、
オペ・アンプ６２の反転入力、及びプル・アップ・レジ
スタ６４を介してＶ_ccに結合され且つショットキー・ダ
イオード６６ａ及び６６ｂを介して接地に結合されるノ
ードで生成される基準電圧Ｖ_ref に結合される。このた
め、Ｖ_ref は約０．６−０．７ボルトである。オペ・ア
ンプ６０の出力は、プル・アップ・レジスタ８０（１０
０ ＫΩ）を介してＶ_ccに、及びＮチャネル・トランジ
スタ８２のゲートに結合される。Ｎチャネル・トランジ
スタ８２は、接地に接続されるソースと、及び、オペア
ンプ６２の出力とＮチャネル・トランジスタ６８のゲー
トとＶ_ccとの間に結合されるプル・アップ・レジスタ６
９と共にＮチャネル・トランジスタ６８のゲートに結合
されるドレインとを有する。Ｎチャネル・トランジスタ
６８のソースは接地に結合され、Ｎチャネル・トランジ
スタ６８のドレインはＰチャネル・トランジスタ７０の
ゲートに結合される。Ｐチャネル・トランジスタ７０の
ゲートは、レジスタ７２を介しＰチャネル・トランジス
タ７０のソースにも結合され、さらにロジック５８に結
合される。Ｐチャネル・トランジスタ７０のゲートの信
号は、ＰＷＲＥＮ＃信号として示される。

【００３０】Ｐチャネル・トランジスタ７０のソース
は、電源（Ｖ_cc）２８にも結合される。Ｐチャネル・ト
ランジスタ７０のドレインは、熱保護レジスタ（ＴＰ
Ｒ）７４の第１の端子に結合される。熱保護レジスタ
（ＴＰＲ）７４の第２の端子はピンＢに結合される。オ
ペ・アンプ６０の出力はキャパシタ８８（２．２ μ
Ｆ）を介してＰチャネル・トランジスタ８６のゲートに
結合される。Ｐチャネル・トランジスタ８６のゲートは
レジスタ９０（２．２ ＭΩ）を介してＰチャネル・ト
ランジスタ８６のソースにも結合される。Ｐチャネル・
トランジスタ８６のソースはＶ_ccにも結合される。レジ
スタ７６はＰチャネル・トランジスタ８６のドレインに
結合される第１の端子と、ピンＢに結合される第２の端
子を有する。ピンＢはオペ・アンプ６２の非反転入力に
も接続される。

【００３１】図５の回路の動作は３つの起こり得る状態
と関連して説明される。（１）パラレル・ポート・コネ
クタ４８に結合される外部デバイス２９がない。（２）
フロッピー・ドライブがパラレル・ポート・コネクタ４
８に結合される。（３）プリンタがパラレル・ポート・
コネクタ４８に結合される。

【００３２】パラレル・ポート・コネクタ４８に結合さ
れる外部デバイス２９がない第１のケースにおいて、ピ
ンＡはプル・アップ・レジスタ６１を介してＶ_ccまで引
きあげられる。オペ・アンプ６０の非反転入力はＶ_ccで
あるため、Ｖ_ref に接続されるオペ・アンプ６０の反転
入力での電圧より高く、オペ・アンプ６０の出力はオー
プン・ドレインであり、Ｎチャネル・トランジスタ８２
のゲートはＶ_ccまで引き寄せられる。トランジスタ８２
はイネーブルされ、トランジスタ６８のゲートは接地ま
で引き寄せられ、トランジスタ６８をオフにする。同様
にＰチャネル・トランジスタ７０は、そのゲートがレジ
スタ７２を介してＶ_ccまで引き寄せられるためオフにさ
れる。Ｐチャネル・トランジスタ８６もオフにされる。

【００３３】従って、Ｐチャネル・トランジスタ７０ま
たはＰチャネル・トランジスタ８６のいずれかを介して
流す適当な電流がない。さらに、Ｐチャネル・トランジ
スタ８６がこの状況でイネーブルされたとしても、この
地点でピンＢに結合されるデバイスはなく、そのためＰ
チャネル・トランジスタ８６を介して流し得る電流はな
い。

【００３４】フロッピー・ドライブがパラレル・ポート
・コネクタ４８に結合される第２のケースにおいて、ピ
ンＡは接地に結合され、それにより非反転入力が反転入
力より低い電圧であるため、オペ・アンプ６０からゼロ
ボルト出力が生成される。結果として、Ｎチャネル・ト
ランジスタ８２はオフにされる。トランジスタ８６（Ｖ
_ccであり得る）のゲートとオペ・アンプ６０（ゼロボル
トである）の出力との間に結合されるキャパシタ８８
は、その端子を通ってＶ_ccの電位までオーバータイム充
電される。充電の速度は、レジスタ９０及びキャパシタ
８８の値によって調整され得る。

【００３５】キャパシタ８８が充電される間、Ｐチャネ
ル・トランジスタ８６のゲートは接地からＶ_ccに転移す
る。従って、フロッピー・ドライブがパラレル・ポート
・コネクタ４８に接続されるときＰチャネル・トランジ
スタ８６は内的にイネーブルされ、そのゲートがトラン
ジスタ８６のスレッショルド電圧内の電圧に達するとオ
フにされる。Ｐチャネル・トランジスタ８６がオンにさ
れると、電流はレジスタ７６を介してピンＢに流れ、ピ
ンＢをＶ_ref より高い電圧まで充電し、オペ・アンプ６
２の出力をオープン・ドレイン・モードにする（place
）。Ｎチャネル・トランジスタ６８のゲートはＶ_ccま
で引き寄せられ、それによりトランジスタ６８をイネー
ブルする。トランジスタ６８はＰチャネル・トランジス
タ７０のゲートを接地まで引き寄せ、電流がＰチャネル
・トランジスタ７０を介してピンＢへ流れるようにす
る。このためフロッピー・ドライブは、Ｐチャネル・ト
ランジスタ７０を介して駆動され得る。

【００３６】キャパシタ８８が充電された後、Ｐチャネ
ル・トランジスタ８６はオフにされる。Ｐチャネル・ト
ランジスタ７０がオンになった後Ｐチャネル・トランジ
スタ８６がオフである限り、電源自体はピンＢをＶ_ccよ
り上に保つため、Ｐチャネル・トランジスタ７０は電源
からピンＢへ電流を流し続ける。

【００３７】プリンタがパラレル・ポート・コネクタ４
８に結合される場合、ピンＡ及びピンＢの両方が接地ま
で引き寄せられる。フロッピー・ドライブの場合と同じ
く、接地されたピンＡはトランジスタ８２をオフにし、
キャパシタ８８に充電させる。キャパシタ８８が充電す
ると、Ｐチャネル・トランジスタ８６がイネーブルされ
るが、ピンＢが接地であるため、ピンＢをＶ_ref より上
の電圧に充電することはできない。したがって、オペ・
アンプ６２の出力はゼロボルトのままであり、Ｎチャネ
ル・トランジスタ６８及びＰチャネル・トランジスタ７
０をオフに保つ。キャパシタ８８が所定の電位まで充電
された後、Ｐチャネル・トランジスタ８６がオフになる
とき、電流はＰチャネル・トランジスタ８６を介してス
トップされる。そのため、ピンＢへ流れる電流はなくな
る。

【００３８】従って、フロッピー・ドライブ又はプリン
タなどのデバイスへの接続に応じ、図５の回路は、ピン
Ｂへ電流を流すためにタイミング回路を用いる。そのデ
バイスが適切に構成されたピンＢを有するフロッピー・
ドライブである場合、電流はＶ_ref を越える電圧までピ
ンＢを充電し、Ｐチャネル・トランジスタ７０をオンに
し、デバイスを駆動する。そのデバイスがプリンタであ
り、ピンＢが接地される場合、所定の時間（例えば１０
秒）後にタイミング回路はオフになり、デバイスに電流
は流れなくなる。充電時間は式Ｔ＝１．６１×Ｒ×Ｃに
よって決定され得、ここでＲはレジスタ９０の値で単位
はオーム、Ｃはキャパシタ８８の値で単位はファラッド
である。

【００３９】本発明の詳細な説明が或る例示用の実施例
に関してなされたが、これらの実施例の種々の変形及び
他の実施例は、この技術の分野の習熟者に想起され得
る。例えば、Ｎチャネル・トランジスタは、ＮＰＮトラ
ンジスタ、ＪＦＥＴ（接合電界効果）トランジスタ、又
はＢＪＴ（バイポーラ接合）トランジスタで置き換えて
もよい。Ｐチャネル・トランジスタ及び関連するレジス
タは、ハイブリッドＭＯＳＦＥＴトランジスタ（テキサ
ス・インスツルメンツ・インコーポレイテッド製のＴＰ
Ｓ２０１２０など）又はＰＮＰトランジスタを用いて置
換され得る。キャパシタ８８、Ｐチャネル・トランジス
タ８６及びレジスタ９０を含むタイミング回路は、低イ
ンピーダンス・コイルを有するリレー、低イネーブルを
有するフォト・スイッチなどの多数のタイミング回路で
置き換えられ得る。本発明は、特許請求の範囲を越える
ことなく、あらゆる変形又は他の実施例を包含する。

【００４０】以上の説明に関して更に次の項を開示す
る。 （１） コンピュータ装置であって、処理回路と、信号
を転送するための複数の入力／出力ピンを含み、前記処
理回路に結合される入力／出力ポート・コネクタと、前
記入力／出力ポート・コネクタへのデータ・ドライブの
接続を検出するデータ・ドライブ検出回路と、検出され
たデータ・ドライブを駆動するため前記ピンの一つに選
択的に電力を供給するための電力スイッチ回路と、を含
むコンピュータ装置。

【００４１】（２） 第１項に記載のコンピュータであ
って、前記データ・ドライブ検出回路は、第１のピン上
の所定の信号を検出する回路と、前記第１のピン上の前
記所定の信号の検出に応じて第２のピンに電流を供給す
る回路と、前記第２のピン上の電圧に応じて所定の出力
を生成する回路と、を含むコンピュータ。 （３） 第１項に記載のコンピュータであって、前記所
定の信号は接地電圧信号であるコンピュータ。 （４） 第１項に記載のコンピュータであって、前記第
２のピンは、プリンタが前記入力／出力ポートに接続さ
れる場合は接地に、前記入力／出力ポートがデータ・ド
ライブに結合される場合はロードに接続されるコンピュ
ータ。 （５） 第１項に記載のコンピュータであって、前記入
力／出力ポート・コネクタがパラレル・ポート・コネク
タであるコンピュータ。 （６） 第２項に記載のコンピュータであって、前記デ
ータ・ドライブ検出回路は、更に前記第２のピンへの電
流をディスエーブルする回路を含むコンピュータ。 （７） 第６項に記載のコンピュータであって、電流を
ディスエーブルする前記回路は、所定時間後に前記第２
のピンへの電流をディスエーブルする回路を含むコンピ
ュータ。 （８） 第１項に記載のコンピュータであって、オーバ
ーヒーティングに応じて前記データ・ドライブへの電力
をディスエーブルする熱保護回路を更に含むコンピュー
タ。

【００４２】（９） コンピュータであって、処理回路
と、接続されたデータ・ドライブ又はプリンタのいずれ
か一方に信号を転送するための複数の入力／出力ピンを
有する、前記処理回路に結合されるパラレル・ポート・
コネクタと、データ・ドライブ又はプリンタのいずれが
前記パラレル・ポート・コネクタに接続されているかを
検出するためのデータ・ドライブ検出回路と、検出され
たデータ・ドライブを駆動するため前記ピンの一つに選
択的に電力を供給し、検出されたプリンタへの電力をデ
ィスエーブルする電力スイッチ回路とを含むコンピュー
タ。

【００４３】（１０） 第９項に記載のコンピュータで
あって、前記データ検出回路は、前記第１のピン及び基
準電圧に結合される第１の演算増幅器と、第２のピン及
び前記基準電圧に結合される第２の演算増幅器とを含
み、前記第１の演算増幅器の出力は前記第１のピンが所
定の電圧に結合されているかどうかに応じ、前記第２の
演算増幅器の出力は前記第２のピンが電圧レールに結合
されているかどうかに応答するコンピュータ。 （１１） 第１０項に記載のコンピュータであって、前
記データ・ドライブ検出回路は、前記第２のピンに電流
を供給するための回路を更に含むコンピュータ。 （１２） 第１１項に記載のコンピュータであって、前
記第２のピンに電流を供給するための回路は、所定時間
の期間、前記第２のピンに電流を供給するための回路を
含むコンピュータ。 （１３） 第９項に記載のコンピュータであって、前記
電力スイッチ回路はトランジスタを含むコンピュータ。 （１４） 第９項に記載のコンピュータであって、前記
データ・ドライブ検出回路の出力に応じて、データ・ド
ライブが前記パラレル・ポート・コネクタに結合される
かどうかを表す信号を生成するロジックを更に含むコン
ピュータ。 （１５） 複数のピンを有する入力／出力ポート・コネ
クタに結合されるデバイスに選択的に電力を供給する回
路であって、前記入力／出力ポート・コネクタへの前記
デバイスの接続を検出するためのデバイス検出回路と、
前記入力／出力ポート・コネクタの第１のピンに結合さ
れるパワー・レールを前記デバイスが有するかどうかを
判定するためのデバイス識別回路と、前記デバイス識別
回路に応じてデバイスを駆動するため前記第１のピンに
選択的に電力を供給するための電力スイッチ回路とを含
む回路。 （１６） 第１５項に記載の電力供給回路であって、前
記デバイス検出回路は、第２のピン上の接地信号に応答
する回路を含む電力供給回路。 （１７） 第１５項に記載の電力供給回路であって、前
記識別回路は、前記第１のピンがパワー・レールに結合
されるかどうかに応じて識別信号を生成するための回路
を含む電力供給回路。 （１８） 第１７項に記載の電力供給回路であって、識
別信号を生成するため前記回路は、前記第１のピンに電
流を供給するための回路を含む電力供給回路。 （１９） 第１７項に記載の電力供給回路であって、識
別信号を生成するため前記回路は、所定の期間、前記第
１のピンに電流を供給する回路を含む電力供給回路。 （２０） 第１５項に記載の電力供給回路であって、前
記電力スイッチ回路は、前記識別信号に応じて前記第１
のピンに電流を流すための回路を含む電力供給回路。 （２１） 第１８項に記載の電力供給回路であって、前
記電力スイッチ回路は、前記識別信号によって駆動され
る制御ゲートを有するトランジスタを含む電力供給回
路。

【００４４】（２２） 複数のピンを有する入力／出力
ポート・コネクタに結合されるデバイスに電力を供給す
る方法であって、入力／出力ポート・コネクタへのデバ
イスの接続を検出し、前記入力／出力ポート・コネクタ
の第１のピンに結合されるパワー・レールをデバイスが
有するかどうかを判定し、前記判定工程に応じて、デバ
イスを駆動するため前記第１のピンに電源を結合する工
程を含む方法。 （２３） 第２２項に記載の方法であって、前記検出工
程は、第２のピンが接地に接続されるかどうかを検出す
る工程を含む方法。 （２４） 第２２項に記載の方法であって、前記判定工
程は、第１のピンがパワー・レール結合されるかどうか
に応じて識別信号を生成する工程を含む方法。 （２５） 第２４項に記載の方法であって、前記生成工
程は、前記第１のピンに電流を供給する工程を含む方
法。 （２６） 第２４項に記載の方法であって、前記生成工
程は、所定の時間の期間、前記第１のピンに電流を供給
する工程を含む方法。 （２７） 第２２項に記載の方法であって、前記結合工
程は、前記識別信号に応じて第１のピンに電源を結合す
る工程を含む方法。

【００４５】（２８） パラレル・ポート・コネクタ４
８を介してパラレル・ポート・フロッピー・ドライブに
電力を供給することを含むノートブック・コンピュータ
１０。コンピュータ１０は、プリンタ又はフロッピー・
ドライブのいずれがパラレル・ポート・コネクタ４８に
接続されるかを検出する電力スイッチ回路３０を有す
る。フロッピー・ドライブ２４が接続される場合、パラ
レル・ポート・コネクタ４８を介して電力がイネーブル
される。プリンタが接続される場合は、パラレル・ポー
ト・コネクタ４８を介して電力がディスエーブルされ
る。

【図面の簡単な説明】

【図１】外部データ・ドライブに結合されるコンピュー
タの斜視図。

【図２】図１のコンピュータのブロック図。

【図３】図２の電力スイッチ回路のブロック図。

【図４】入力／出力ポートを介して外部データ・ドライ
ブを駆動する回路の第１の実施例の略図。

【図５】入力／出力ポートを介して外部データ・ドライ
ブを駆動する回路の第２の実施例の略図。

【符号の説明】

１０ コンピュータ ２４ フロッピー・ドライブ ３０ 電力スイッチ回路 ４８ パラレル・ポート・コネクタ

フロントページの続き (72)発明者 セオン エス．シン アメリカ合衆国カリフォルニア州クパーチ ノ，シダー スプリング コート 11656

Claims (2)

【特許請求の範囲】
1. 【請求項１】 コンピュータ装置であって、 処理回路と、 信号を転送するための複数の入力／出力ピンを含み、前
   記処理回路に結合される入力／出力ポート・コネクタ
   と、 前記入力／出力ポート・コネクタへのデータ・ドライブ
   の接続を検出するデータ・ドライブ検出回路と、 検出されたデータ・ドライブを駆動するため前記ピンの
   一つに選択的に電力を供給するための電力スイッチ回路
   と、 を含むコンピュータ装置。
2. 【請求項２】 複数のピンを有する入力／出力ポート・
   コネクタに結合されるデバイスに電力を供給する方法で
   あって、 入力／出力ポート・コネクタへのデバイスの接続を検出
   し、 前記入力／出力ポート・コネクタの第１のピンに結合さ
   れるパワー・レールをデバイスが有するかどうかを判定
   し、 前記判定工程に応じて、デバイスを駆動するため前記第
   １のピンに電源を結合する工程を含む方法。