JPH1064100A

JPH1064100A - ディジタル情報記録装置

Info

Publication number: JPH1064100A
Application number: JP8221588A
Authority: JP
Inventors: Satoshi Uchiumi; 聡内海
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1996-08-22
Filing date: 1996-08-22
Publication date: 1998-03-06
Also published as: US5917793A

Abstract

(57)【要約】【課題】ＤＶＤ−Ｒに適用可能な分解能、精度並びに
再現性を具備しつつ変調信号を記録信号に変換し、記録
すべきディジタル情報に対応して正確な記録を行うこと
ができると共に、安価且つ簡易な構成で既存の素子を用
いて実現可能なディジタル情報記録装置を提供する。【解決手段】変調信号Ｓ_REの波形に対応する波形変換
率（パルス削除率）信号Ｓ_PNに基づくアナログ電圧値
（Ｓ_NA、Ｓ_NB）を生成し、一方、基準クロック毎に鋸歯
状波形を有する鋸歯状信号（Ｓ_CA、Ｓ_CB）を生成する。
そして、アナログ電圧値（Ｓ_NA、Ｓ_NB）と鋸歯状信号
（Ｓ_CA、Ｓ_CB）を比較し、基準クロック毎に比較信号
（Ｓ_HA、Ｓ_HB）とマーク信号（Ｓ_MA、Ｓ_MB）との論理積
を算出し、当該論理積信号（Ｓ_KA、Ｓ_KB）を変調信号Ｓ
_REに対応する記録信号Ｓ_DとしてＤＶＤ−Ｒに記録す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、従来のＣＤ−Ｒ
（Compact Disk-Recordable ）に対して約７倍の高密度
記録が可能なＤＶＤ−Ｒ（DVD-Recordable）等の情報記
録媒体に対してディジタル情報を記録するためのディジ
タル情報記録装置の技術分野に属する。

【０００２】

【従来の技術】近年、従来のＣＤに対して約７倍に記録
容量を向上させた情報記録媒体として、いわゆるＤＶＤ
の研究開発が盛んに行われているが、この中で、一回の
み記録可能な追記型のＤＶＤであるＤＶＤ−Ｒについて
の開発も盛んに行われている。

【０００３】このＤＶＤ−Ｒは、情報を記録する記録層
として色素膜を用い、当該色素膜上に予め形成された記
録トラック（グルーブ（案内溝）又はランド）における
微小面積部分（後述の記録ピットとなる部分）に対し
て、当該微小面積に対応して合焦された記録レーザ光
（記録すべきディジタル情報に対応して変調されてい
る。）を照射してこれを熱エネルギーに変換して当該微
小部分の色素膜を加熱し、これにより当該微小部分の色
素膜の反射率等の特性を変化させることにより記録ピッ
トを形成して記録を行う。更に、ディジタル情報の再生
時には、記録ピットと記録レーザ光未照射部分との再生
レーザ光に対する反射率等の特性の相違によりディジタ
ル情報を読み出すものである。このとき、ＤＶＤ−Ｒと
しての上述の記憶容量を確保するためには、形成すべき
記録ピットの大きさは、ＤＶＤ−Ｒの半径方向の長さ
（記録ピットの幅）が約０．４μｍ程度、ＤＶＤ−Ｒの
周方向の長さ（記録ピットの長さ）については、最短記
録ピットについて約０．４μｍ程度、最長記録ピットに
ついて約１．９μｍ程度とする必要がある。

【０００４】ところで、従来のＣＤ−Ｒにおいて、上記
色素膜を用いた場合に、記録すべきディジタル情報によ
り変調されたレーザ光により記録ピットを形成し、それ
を再生したとき、再生波形が歪む場合があるという問題
点がある。この歪の原因としては、記録ピットの形状が
ＣＤ−Ｒの周方向について前後対称でなく、先端部で細
く終端部で太くなって涙滴状に歪むことが挙げられる。
すなわち、図７に示すように、図７（ａ）のようなレー
ザ光の変調波形で記録した場合、色素膜における当該レ
ーザ光が照射された位置の到達温度が蓄熱現象により図
７（ｂ）に示すように先端部で低く終端部で高くなり、
従って、図７（ｃ）に示すような涙滴状の記録ピットが
形成されてしまうのである。

【０００５】また、記録ピットの形状の対称性を悪化さ
せる他の要因として、レーザ光の照射位置に形成される
光スポットが記録ピットを形成すべき領域からはみ出す
ことが挙げられる。すなわち、記録ピットを形成すべき
領域の端部をレーザ光が照射する際に、光スポットが記
録ピットを形成すべき領域以外の部分にはみ出し、記録
ピットの先端部と終端部で記録すべきディジタル情報に
対して対称性の悪い記録ピットが形成されてしまうので
ある。

【０００６】これらの問題点を解決するために、従来で
は、図７（ａ）に示すような、パルス信号を単純に記録
すべきディジタル情報で変調したのみの変調信号を用い
てレーザ光を変調するのではなく、当該記録すべきディ
ジタル情報で変調した後の波形を更に波形変換して、記
録すべきディジタル情報に対応した記録信号を得、当該
記録信号を用いてレーザ光を変調することにより記録ピ
ットを形成する方法が用いられている。

【０００７】すなわち、図８に示すように、記録すべき
ディジタル情報により変調された変調信号（図８
（ａ））を更に波形変換し、記録ピットの先端部に対応
する波形を所定期間削除すると共に、記録ピットの後半
部に対応する波形を周期の短いパルス波の連続により構
成して記録信号（図８（ｂ））を生成するのである。図
８に示す場合には、図８（ａ）に示す１１Ｔの長さ（Ｔ
は記録すべきディジタル情報における一基準クロックに
相当する長さであり、ＤＶＤ−Ｒにおける記録すべきデ
ィジタル情報の場合は、３Ｔの長さのパルスから１１Ｔ
の長さのパルスまでの９種類のデータパルスと１４Ｔの
長さの同期パルスの組合わせで構成されることが規格化
されている。）の信号について、その先端部分を１．５
Ｔ分削除し、更に後半部分を０．５Ｔの長さを有するパ
ルス波が連続するように変換し、図８（ｂ）に示す記録
信号を生成し、当該記録信号によりレーザ光を変調して
色素膜に照射するのである。このように波形変換された
記録信号によりレーザ光を変調することにより、色素膜
においては図７（ｂ）に示す温度変化になることはな
く、記録すべきディジタル情報に対応した対称性のよい
長円形の記録ピットを形成することができる。

【０００８】ここで、従来、図８（ａ）に示す変調信号
を図８（ｂ）に示す記録信号に波形変換するためには、
少なくとも遅延回路を用いた変換回路を必要としてい
た。すなわち、例えば、変調信号の先端部を１．５Ｔ分
削除するためには、図９（ａ）に示すように、当該変調
信号を遅延回路１０１で１．５Ｔ分だけ遅延させた遅延
信号と元の変調波形との論理積を論理積回路１００によ
り算出することにより当該１．５Ｔ分の削除が可能とな
る。また、変調信号の後半部を短パルスが連続する波形
に変換するには、図９（ｂ）に示すように、変調信号に
基づいて基準クロックをトリガとしてフリップフロップ
回路１０２を動作させ、当該フリップフロップ回路１０
２の出力と基準クロックを遅延回路１０４で所定時間遅
延させたクロック遅延信号との論理積を論理積回路１０
３により算出することにより短パルスの連続波形を得て
いた。従って、いずれの場合にも遅延回路が必要とな
る。

【０００９】ところで、従来、この種の遅延回路として
は、アナログ式のディレイラインを用いたものとディジ
タル式の遅延回路とがある。このうち、アナログディレ
イラインとしては、集中定数素子で構成する場合、分布
定数素子で構成する場合又は論理ゲート等の能動素子を
使用する場合等があり、また、ディジタル式の遅延回路
としては、所要段数（＝所要遅延時間／基準クロック周
期）のシフトレジスタで構成する場合、カウンタで所要
基準クロック数をカウントする場合等がある。これらの
方法は、主として必要とされる遅延時間とその精度、及
び実現性等の要素を考慮して決定されるものである。更
に、必要に応じて、遅延時間を可変とすることができる
ディレイラインを用いることもできる。

【００１０】一方、従来のＣＤ−Ｒにおいては、基準ク
ロック周期は２３０nsec程度であって、変調信号から記
録信号への波形変換の精度は１０nsec程度で必要十分で
あるので、上記従来のディレイライン等を用いて波形変
換回路を容易に構成することができた。

【００１１】ところが、上記ＤＶＤ−Ｒにおいては、高
記録容量化のため、基準クロック周期が３８nsec程度と
されており、更に波形変換の精度についても非常に高精
度であることが必要である。より具体的には、数nsec程
度（可能ならば１nsec）の精度の分解能及び再現性が要
求される。更に、当該精度で種々の設定変更（変換する
波形の変更等）を可能とする必要もある。

【００１２】

【発明が解決しようとする課題】しかしながら、従来の
遅延回路として利用可能なディレイラインにおいては、
その分解能は５nsec程度であり、更に全遅延時間に対し
て±１０％程度の精度誤差及び使用中の変動を考慮して
おく必要がある。また、各素子を結ぶ配線間の遅延ばら
つきをも考慮すると、実質的な精度は更に低下してしま
うという問題点があった。

【００１３】更に、遅延回路をディジタル的に構成する
場合にも、１nsec程度の分解能を得るためには１ＧHz程
度の周波数のクロック信号を用いる必要があるが、いわ
ゆるＥＣＬ（Emitter Coupled Logic ）回路等の一部の
超高速論理素子を除く一般的なＣＭＯＳ（Complementar
y Metal-Oxide-Semiconductor ）論理回路において利用
可能なクロック信号の周波数は１００ＭHz程度が限界で
あって、この状態では得られる分解能は１０nsec程度で
しかないという問題点もあった。

【００１４】更に、遅延時間を可変とする構成において
は、特殊な高分解能ディレイラインを多数縦続接続する
必要があり、夫々のディレイラインのばらつきに起因し
て全体としての分解能が低下するという問題点もあっ
た。

【００１５】更にまた、高分解能の遅延回路を実現する
ために、上述のＥＣＬ回路や高分解能ディレイラインを
用いると、構成が複雑となって消費電力が増加すると共
に、構成自体が高価となるという問題点もあった。

【００１６】そこで、本発明は、上記の各問題点に鑑み
て成されたもので、その課題は、ＤＶＤ−Ｒに適用可能
な分解能、精度並びに再現性を具備しつつ変調信号を記
録信号に変換し、記録すべきディジタル情報に対応して
正確な記録を行うことができると共に、安価且つ簡易な
構成で既存の素子を用いて実現可能なディジタル情報記
録装置を提供することにある。

【００１７】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明は、入力された記録すべき
ディジタル情報のパルス波形を認識する入力分析部等の
波形認識手段と、前記ディジタル情報における複数種類
の前記パルス波形に対応して、前記ディジタル情報にお
ける基準クロック毎に予め設定された複数種類の波形変
換率を記憶すると共に、当該波形変換率のうち、前記認
識されたパルス波形に対応する前記波形変換率を出力す
るレジスタ部等の変換率記憶手段と、前記出力された波
形変換率を対応するアナログ電圧値に変換する電圧変換
手段と、前記基準クロック毎の鋸歯状波形を有する鋸歯
状信号を生成する鋸歯状波発生部等の生成手段と、前記
変換されたアナログ電圧値と、前記生成された鋸歯状信
号を比較し、比較信号を出力する比較部等の比較手段
と、前記基準クロック毎に、前記出力された比較信号と
前記ディジタル情報との論理積を算出し、論理積信号を
出力する論理積部等の算出手段と、前記算出された論理
積信号を前記ディジタル情報に対応する記録信号として
情報記録媒体に記録するピックアップ等の記録手段と、
を備える。

【００１８】請求項１に記載の発明の作用によれば、波
形認識手段は、入力されたディジタル情報のパルス波形
を認識する。そして、変換率記憶手段は、パルス波形に
対応して基準クロック毎に予め設定された複数種類の波
形変換率を記憶すると共に、当該波形変換率のうち、認
識されたパルス波形に対応する波形変換率を出力する。

【００１９】その後、電圧変換手段は、出力された波形
変換率を対応するアナログ電圧値に変換する。そして、
生成手段は、基準クロック毎に鋸歯状信号を生成する。

【００２０】これらにより、比較手段は、変換されたア
ナログ電圧値と生成された鋸歯状信号を比較し、比較信
号を出力する。そして、算出手段は、基準クロック毎に
出力された比較信号とディジタル情報との論理積を算出
し、論理積信号を出力する。

【００２１】最後に、記録手段は、算出された論理積信
号を記録信号として情報記録媒体に記録する。よって、
パルス波形を認識し、当該パルス波形に対応した波形変
換率に基づくアナログ電圧値と鋸歯状信号のレベルとを
基準クロック毎に比較し、比較結果に基づいて論理積信
号を出力して記録するので、アナログ電圧値を波形変換
率に対応して細分化することによりディジタル情報のパ
ルス波形を基準クロック毎に細かく変換でき、当該ディ
ジタル情報を高精度且つ再現性良く記録信号に変換でき
る。

【００２２】上記の課題を解決するために、請求項２に
記載の発明は、請求項１に記載のディジタル情報記録装
置において、少なくとも前記アナログ電圧値の最大値と
前記鋸歯状信号の最大値とを一致させるスケール補正部
等のスケール補正手段を更に備え、前記比較手段は、少
なくとも前記アナログ電圧値の最大値と前記鋸歯状信号
の最大値とが一致した状態で、当該アナログ電圧値と当
該鋸歯状信号とを比較するように構成される。

【００２３】請求項２に記載の発明の作用によれば、請
求項１に記載の発明の作用に加えて、スケール補正手段
は、少なくともアナログ電圧値の最大値と鋸歯状信号の
最大値とを一致させる。

【００２４】そして、比較手段は、少なくともアナログ
電圧値の最大値と鋸歯状信号の最大値とが一致した状態
で、当該アナログ電圧値と当該鋸歯状信号とを比較す
る。よって、アナログ電圧値のフルスケール（ダイナミ
ックレンジ）と鋸歯状信号のフルスケール（ダイナミッ
クレンジ）とを一致させて比較するので、波形変換率に
正確に対応し高精度な比較信号を出力することができ
る。

【００２５】上記の課題を解決するために、請求項３に
記載の発明は、請求項２に記載のディジタル情報記録装
置において、前記スケール補正手段は、前記ディジタル
情報における「０」に対応するスペース情報が入力され
ている期間において、少なくとも前記アナログ電圧値の
最大値と前記鋸歯状信号の最大値とを一致させる補正を
行うと共に、当該スケール補正手段は、前記補正を行っ
ているとき、前記論理積信号の出力を停止させるべく前
記算出手段を制御するように構成される。

【００２６】請求項３に記載の発明の作用によれば、請
求項２に記載の発明の作用に加えて、スケール補正手段
は、ディジタル情報におけるスペース情報が入力されて
いる期間において、少なくともアナログ電圧値の最大値
と鋸歯状信号の最大値とを一致させる補正を行うと共
に、当該補正を行っているとき、論理積信号の出力を停
止させるべく算出手段を制御する。

【００２７】よって、スペース情報が入力されている期
間において補正を行うと共に、当該補正中は論理積信号
の出力を停止するので、当該補正による波形が記録信号
に影響を及ぼすことなく補正を行うことができる。

【００２８】上記の課題を解決するために、請求項４に
記載の発明は、請求項１から３のいずれか一項に記載の
ディジタル情報記録装置において、前記電圧変換手段
は、奇数番目の前記基準クロックである奇数クロックに
対応する前記波形変換率と偶数番目の前記基準クロック
である偶数クロックに対応する前記波形変換率とを別個
に前記アナログ電圧値に変換し、夫々対応する奇数アナ
ログ電圧値と偶数アナログ電圧値とを出力すると共に、
前記生成手段は、前記奇数クロックに対応する前記鋸歯
状信号である奇数鋸歯状信号と前記偶数クロックに対応
する前記鋸歯状信号である偶数鋸歯状信号を夫々別個に
生成し、前記比較手段は、前記奇数鋸歯状信号と前記奇
数アナログ電圧値とを比較して前記奇数クロックに対応
する前記比較信号である奇数比較信号を出力すると共
に、前記偶数鋸歯状信号と前記偶数アナログ電圧値とを
比較して前記偶数クロックに対応する前記比較信号であ
る偶数比較信号を出力し、更に、前記算出手段は、前記
奇数比較信号と当該奇数クロックに対応する前記ディジ
タル情報との論理積を算出して前記奇数クロックに対応
する前記論理積信号である奇数論理積信号を出力すると
共に、前記偶数比較信号と当該偶数クロックに対応する
前記ディジタル情報との論理積を算出して前記偶数クロ
ックに対応する前記論理積信号である偶数論理積信号を
出力し、前記記録手段は、前記奇数論理積信号と前記偶
数論理積信号との論理和に対応する論理和信号を生成
し、当該論理和信号を前記記録信号として前記情報記録
媒体に記録するように構成される。

【００２９】請求項４に記載の発明の作用によれば、請
求項１から３のいずれか一項に記載の発明の作用に加え
て、電圧変換手段は、奇数クロックに対応する波形変換
率と偶数クロックに対応する波形変換率とを別個にアナ
ログ電圧値に変換し、夫々対応する奇数アナログ電圧値
と偶数アナログ電圧値とを出力する。

【００３０】そして、生成手段は、奇数鋸歯状信号と偶
数鋸歯状信号を夫々別個に生成する。更に比較手段は、
奇数鋸歯状信号と奇数アナログ電圧値とを比較して奇数
比較信号を出力すると共に、偶数鋸歯状信号と偶数アナ
ログ電圧値とを比較して偶数比較信号を出力する。

【００３１】更にまた、算出手段は、奇数比較信号と奇
数クロックに対応するディジタル情報との論理積を算出
して奇数論理積信号を出力すると共に、偶数比較信号と
偶数クロックに対応するディジタル情報との論理積を算
出して偶数論理積信号を出力する。

【００３２】そして、記録手段は、奇数論理積信号と偶
数論理積信号との論理和に対応する論理和信号を生成
し、当該論理和信号を記録信号として情報記録媒体に記
録する。

【００３３】よって、ディジタル情報を一つおきの基準
クロック毎に分離して記録信号への変換処理を行うの
で、鋸歯状信号の立下がり時間等を余裕を持って確保す
ることができると共に、波形変換率をアナログ電圧値へ
変換するために必要な変換時間を確保でき、より高精度
に記録信号への変換ができる。

【００３４】上記の課題を解決するために、請求項５に
記載の発明は、請求項１から４のいずれか一項に記載の
ディジタル情報記録装置において、前記変換率記憶手段
は、前記ディジタル情報における「１」に対応するマー
ク情報が入力されたとき、当該マーク情報における最初
の前記基準クロックに対応する第１期間は、前記記録信
号におけるパルスを出力しないようにするべく前記波形
変換率を出力すると共に、前記マーク情報における二番
目の前記基準クロックに対応する第２期間は、当該第２
期間の半分だけ前記記録信号におけるパルスを出力する
べく前記波形変換率を出力し、更に、前記マーク情報に
おける三番目の前記基準クロックに対応する第３期間
は、当該第３期間中継続して前記記録信号におけるパル
スを出力するべく前記波形変換率を出力するように構成
される。

【００３５】請求項５に記載の発明の作用によれば、請
求項１から４のいずれか一項に記載の発明の作用に加え
て、変換率記憶手段は、ディジタル情報におけるマーク
情報が入力されたとき、当該マーク情報における第１期
間は、記録信号におけるパルスを出力しないようにする
べく波形変換率を出力すると共に、マーク情報における
第２期間は、当該第２期間の半分だけ記録信号における
パルスを出力するべく波形変換率を出力し、更に、マー
ク情報における第３期間は、当該第３期間中継続して記
録信号におけるパルスを出力するべく波形変換率を出力
する。

【００３６】よって、マーク情報における最初の１．５
基準クロック分に対応する期間は、記録信号におけるパ
ルスが存在しないので、ディジタル情報に対応して高精
度に正確な形状を有する記録ピットを情報記録媒体に形
成することができる。

【００３７】上記の課題を解決するために、請求項６に
記載の発明は、請求項１から５のいずれか一項に記載の
ディジタル情報記録装置において、前記電圧変換手段
は、８ビットのディジタル／アナログ変換器であるよう
に構成される。

【００３８】請求項６に記載の発明の作用によれば、請
求項１から５のいずれか一項に記載の発明の作用に加え
て、電圧変換手段は８ビットのディジタル／アナログ変
換器であるので、アナログ電圧値を一の基準クロックに
つき２５６通り設定でき、必要且つ十分な高分解能、高
精度で記録信号への変換ができる。

【００３９】

【発明の実施の形態】次に、本発明に好適な実施の形態
について、図面に基づいて説明する。なお、以下の説明
は、ホストコンピュータから送信されてくるディジタル
情報を上記ＤＶＤ−Ｒに対して記録するための情報記録
装置について本発明を適用した実施の形態を説明するも
のである。（Ｉ）情報記録装置の実施の形態始めに、本実施形態に係る情報記録装置の全体構成及び
動作について、図１を用いて説明する。なお、以下の実
施の形態では、ＤＶＤ−Ｒにおいて、当該ＤＶＤ−Ｒ上
のアドレス情報等を記録したプリピットが、ディジタル
情報を記録すべき記録トラック上等に予め形成されてお
り、ディジタル情報の記録時には、当該プリピットを予
め検出することによりＤＶＤ−Ｒ上のアドレス情報を
得、これによりディジタル情報を記録するＤＶＤ−Ｒ上
の記録位置を検出して記録するものとする。

【００４０】図１に示すように、実施形態の情報記録装
置Ｓは、記録手段としてのピックアップ２と、再生増幅
器３と、デコーダ４と、プリピット信号デコーダ５と、
スピンドルモータ６と、サーボ回路７と、プロセッサ８
と、エンコーダ９と、主として本発明に係るパワー制御
回路１１と、記録手段としてのレーザ駆動回路１２と、
インターフェース１３とにより構成されている。また、
当該情報記録装置Ｓには、外部のホストコンピュータ１
４から記録すべきディジタル情報Ｓ_Rがインターフェー
ス１３を介して入力されている。

【００４１】次に、全体の動作を説明する。ピックアッ
プ２は、図示しないレーザダイオード、偏向ビームスプ
リッタ、対物レンズ、光検出器等を含み、レーザ駆動信
号Ｓ_DLに基づいて光ビームＢをＤＶＤ−Ｒ１の情報記録
面に照射し、その反射光に基づいて上記プリピットを検
出して記録すべきディジタル情報を記録すると共に、既
に記録されているディジタル情報がある場合には、上記
光ビームＢの反射光に基づいて当該既に記録されている
ディジタル情報を検出する。

【００４２】そして、再生増幅器３は、ピックアップ２
から出力されたプリピットに対応する情報を含む検出信
号Ｓ_DTを増幅し、プリピットに対応するプリピット信号
Ｓ_PPを出力すると共に、既に記録されているディジタル
情報に対応する増幅信号Ｓ_Pを出力する。

【００４３】その後、デコーダ４は、増幅信号Ｓ_Pに対
して８−１６復調及びデインターリーブを施すことによ
り当該増幅信号Ｓ_Pをデコードし、復調信号Ｓ_DM及びサ
ーボ復調信号Ｓ_SDを出力する。

【００４４】一方、プリピット信号デコーダ５は、プリ
ピット信号Ｓ_PPをデコードして復調プリピット信号Ｓ_PD
を出力する。そして、サーボ回路７は、復調プリピット
信号Ｓ_PD及びサーボ復調信号Ｓ_SDに基づいて、ピックア
ップ２におけるフォーカスサーボ制御及びトラッキング
サーボ制御のためのピックアップサーボ信号Ｓ_SPを出力
すると共に、ＤＶＤ−Ｒ１を回転させるためのスピンド
ルモータ６の回転をサーボ制御するためのスピンドルサ
ーボ信号Ｓ_SSを出力する。

【００４５】これらと並行して、プロセッサ８は、復調
信号Ｓ_DMに基づいて既に記録されていたディジタル情報
に対応する再生信号Ｓ_OTを外部に出力すると共に、情報
記録装置Ｓ全体を主として制御する。

【００４６】一方、インターフェース１３は、プロセッ
サ８の制御の下、ホストコンピュータ１４から送信され
てくるディジタル情報Ｓ_Rに対して、これを情報記録装
置Ｓに取り込むためのインターフェース動作を行い、当
該ディジタル情報Ｓ_Rをエンコーダ９に出力する。

【００４７】そして、エンコーダ９は、図示しないＥＣ
Ｃ（Error Correcting Code ）ジェネレータ、８−１６
変調部、スクランブラ等を含み、ディジタル情報Ｓ_Rに
基づいて、再生時のエラー訂正を行う単位であるＥＣＣ
ブロックを構成すると共に、当該ＥＣＣブロックに対し
てインターリーブ及び８−１６変調並びにスクランブル
処理を施し、変調信号Ｓ_REを生成する。

【００４８】そして、パワー制御回路１１は、変調信号
Ｓ_REに基づいて、ピックアップ２内の図示しないレーザ
ダイオードの出力を制御するための記録信号Ｓ_Dを出力
する。

【００４９】その後、レーザ駆動回路１２は、記録信号
Ｓ_Dに基づいて、実際に上記レーザダイオードを駆動し
て光ビームＢを出射させるためのレーザ駆動信号Ｓ_DLを
出力する。

【００５０】なお、上記の情報記録装置Ｓは、ＤＶＤ−
Ｒ１に記録されている情報を再生することも可能であ
り、その際には、復調信号Ｓ_DMに基づいてプロセッサ８
を介して再生信号Ｓ_OTが外部に出力されることとなる。（II）パワー制御回路の実施の形態次に、パワー制御回路１１の内部構成及び動作につい
て、図２を用いて説明する。

【００５１】図２に示すように、パワー制御回路１１
は、本発明に係る波形変換回路２０と、基準電圧設定回
路２１と、定電流源２２及び２３と、スイッチ２４とに
より構成されている。

【００５２】次に、動作を説明する。基準電圧設定回路
２１は、記録信号Ｓ_Dにおける記録レベル（図８（ｂ）
参照）と再生レベル（図８（ｂ）参照）に夫々対応した
基準電圧を生成し、夫々のレベルに対応した定電流Ｉ_a
及びＩ_bを出力する定電流源２２及び２３を駆動する。
このとき、定電流Ｉ_bは、記録信号Ｓ_Dにおける再生レ
ベルの電圧を発生する値に相当する定電流であり、定電
流Ｉ_aは、当該定電流Ｉ_aをスイッチ２４の制御により
定電流Ｉ_bに重畳することにより、記録信号Ｓ_Dにおけ
る記録レベルの電圧を発生する値に相当する定電流であ
る。従って、記録信号Ｓ_Dにおける記録レベルの電圧を
発生するときには、当該記録信号Ｓ_Dにおける電流値
は、Ｉ_a＋Ｉ_bとなっている。

【００５３】このとき、波形変換回路２０は、変調信号
Ｓ_REに基づいてこれを波形変換し、スイッチ２４の開閉
を制御するための制御信号Ｓ_Aを生成する。そして、当
該制御信号Ｓ_Aに基づいてスイッチ２４が開閉されるこ
とにより制御信号Ｓ_Aに基づくタイミングで定電流Ｉ_b
に定電流Ｉ_aが重畳され、変調信号Ｓ_REに基づいて波形
変換され、記録すべきディジタル情報Ｓ_Rに対応した正
確な形状を有した記録ピットを形成するための記録信号
Ｓ_Dが生成され、レーザ駆動回路１２に供給される。（III ）波形変換回路の実施の形態次に、本発明に係る波形変換回路２０の構成及び動作に
ついて、図３乃至図５を用いて説明する。

【００５４】始めに、波形変換回路２０の構成につい
て、図３を用いて説明する。図３に示すように、実施形
態の波形変換回路２０は、分析部３０と、波形変換部４
０と、スケール補正手段としてのスケール補正部５０と
により構成されている。

【００５５】また、分析部３０は、波形認識手段として
の入力分析部３１と、変換率記憶手段としてのレジスタ
部３２と、分岐部３３と、電圧変換手段としてのＤ／Ａ
コンバータ（ＤＡＣ）３４及び３５とにより構成されて
いる。

【００５６】更に、波形変換部４０は、分岐部４１と、
生成手段としての鋸歯状波発生部４２及び４３と、比較
手段としての比較部４４及び４５と、算出手段としての
論理積部４６及び４７と、記録手段としての論理和部４
８とにより構成されている。

【００５７】更にまた、スケール補正部５０は、検出部
５１及び５２と、加減算部５３及び５４と、Ｄ／Ａコン
バータ５５及び５６と、スケール補正制御部５７とによ
り構成されている。

【００５８】次に、各部の動作を、図３及び図４を用い
て説明する。なお、以下の説明においては、ディジタル
情報Ｓ_Rに基づく変調信号Ｓ_REのうち、４Ｔの長さを有
する変調信号Ｓ_REを波形変換して上記スイッチ２４を制
御するための制御信号Ｓ_Aを得るための動作を説明する
ものとする。更に、以下の説明においては、当該４Ｔの
長さを有する変調信号Ｓ_REを、最初の１．５Ｔについて
はパルスを削除（「０」に相当する記録信号Ｓ_Dに相当
（再生レベル）する信号とする。）し、次の１．５Ｔに
ついては「１」に相当（記録レベル）のままとし、次の
１Ｔについては、前半の０．５Ｔ分だけパルスを削除し
て記録信号Ｓ_D（制御信号Ｓ_A）を得る場合（図８
（ｂ）において、１１Ｔの長さの変調信号を４Ｔの長さ
に置換した場合に相当する。）について説明するものと
する。

【００５９】更に、動作の前提として、分析部３０にお
ける入力分析部３１、レジスタ部３２及び分岐部３３、
並びに波形変換部４０における分岐部４１に対して、変
調信号Ｓ_REに対応する基準クロック信号Ｓ_CLが夫々供給
されているものとする。また、以下の説明においては、
変調信号Ｓ_REにおける「１」に相当する期間をマーク期
間といい、「０」に相当する期間をスペース期間という
ものとする（例えば、４Ｔの長さを有する変調信号Ｓ_RE
では、マーク期間が４Ｔとなる）。

【００６０】波形変換回路２０においては、始めに、エ
ンコーダ９から変調信号Ｓ_REが入力されると、入力分析
部３１は、当該変調信号Ｓ_REにおける波形（の形状）を
認識し、認識結果信号Ｓ_Kをレジスタ部３２に出力す
る。本実施の形態においては、４Ｔマークであることを
示す認識結果信号Ｓ_Kがレジスタ部３２に出力されるこ
ととなる。一方、これと並行して、入力分析部３１は、
変調信号Ｓ_REに基づいて、マーク期間のみを示す信号で
あるマーク信号Ｓ_Mとスペース期間のみを示す信号であ
るスペース信号Ｓ_Sを、変調信号Ｓ_REに比して波形認識
に要する時間だけ遅延させて生成し、当該マーク信号Ｓ
_Mを分岐部４１に出力すると共に、当該スペース信号Ｓ
_Sをスケール補正制御部５７に出力する。このとき、マ
ーク信号Ｓ _Mは、波形認識に要する時間だけ遅延させた
変調信号Ｓ_REそのものとなる。

【００６１】次に、認識結果信号Ｓ_Kが入力されたレジ
スタ部３２は、当該認識結果信号Ｓ _Kに基づいて、予め
記憶していた変調信号Ｓ_REにおけるマーク期間（３Ｔ乃
至１１Ｔの９種類）に対応する複数種類の波形変換率の
うち、４Ｔマーク期間に対応する波形変換率信号_PNを分
岐部３３に出力する。

【００６２】ここで、レジスタ部３２に予め記憶されて
いる波形変換率について説明すると、本実施の形態にお
いては、変調信号Ｓ_REにおける夫々のマーク期間につい
て、最初の１．５Ｔの期間についてはパルスを削除し、
次の１．５Ｔの期間については「１」に相当のままと
し、以降の各基準クロック毎の波形については、前半の
０．５Ｔ分だけパルスを削除すべく波形変換率が構成さ
れている。より具体的には、例えば、４Ｔのマーク期間
の変調信号Ｓ_REに対応する波形変換率（換言すれば、波
形削除率）は、一の基準クロック毎に、｜１００％｜５０％｜０％｜５０％｜となり（図４参照）、また、８Ｔのマーク期間の変調信
号Ｓ_REに対応する波形変換率は、一の基準クロック毎
に、｜１００％｜５０％｜０％｜５０％｜５０％｜５０％｜
５０％｜５０％｜となり、夫々対応する波形変換率信号Ｓ_PNがレジスタ部
３２から出力される。

【００６３】次に、分岐部３３は、予め入力されている
基準クロック信号Ｓ_CLに基づいて、波形変換率信号Ｓ_PN
を、図４に示すように、基準クロック一つおきに分割
し、夫々２Ｔの期間毎に変化する第１波形変換率信号Ｓ
_PNA及び第２波形変換率信号Ｓ _PNBをＤ／Ａコンバータ
３４及び３５に出力する。このとき、第１波形変換率信
号Ｓ_PNAは、４Ｔの期間中に、｜１００％｜０％｜に対応する波形変換率の情報を含んでおり、第２波形変
換率信号Ｓ_PNBは、４Ｔの期間中に、｜５０％｜５０％｜に対応する波形変換率の情報を含んでいることとなる
（図４参照）。

【００６４】次に、Ｄ／Ａコンバータ３４及び３５は、
入力された第１波形変換率信号Ｓ_PN _A及び波第２形変換
率信号Ｓ_PNBを、夫々対応するアナログ電圧値に変換
し、第１アナログ電圧値Ｓ_NA及び第２アナログ電圧値Ｓ
_NBとして、夫々比較部４４及び４５に出力する。

【００６５】ここで、第１波形変換率信号Ｓ_PNAが入力
されるＤ／Ａコンバータ３５は、当該第１波形変換率信
号Ｓ_PNAのタイミングに同期して、図４に示すような１
００％に相当する最大値の第１アナログ電圧値Ｓ_NAと、
０％に相当する零値の第１アナログ電圧値Ｓ_NAを出力す
る。このとき、マーク信号Ｓ_Mより前に相当する前値の
第１アナログ電圧値Ｓ_NAから最大値の第１アナログ電圧
値Ｓ_NAへの遷移及び最大値の第１アナログ電圧値Ｓ_NAか
ら零値の第１アナログ電圧値Ｓ_NAへの遷移は、図４に示
すように、夫々１Ｔの期間中に行われる。このため、Ｄ
／Ａコンバータ３５は、当該１Ｔの期間中に遷移が終了
するように、高速型のものが用いられ、具体的には、２
５６通りのアナログ電圧値に対応する場合には、テレビ
等においてビデオ信号の変換に用いられる８ビットのＤ
／Ａコンバータが用いられる。

【００６６】一方、第２波形変換率信号Ｓ_PNBが入力さ
れるＤ／Ａコンバータ３４は、当該第２波形変換率信号
Ｓ_PNBのタイミングに同期して、図４に示すような５０
％に相当する最大値の１／２の値の第２アナログ電圧値
Ｓ_NBを連続して出力する。なお、Ｄ／Ａコンバータ３４
についても、例えば、上記Ｄ／Ａコンバータ３５と同様
に、ビデオ変換用の８ビットのＤ／Ａコンバータが用い
られる。

【００６７】次に、波形変換部４０の動作について説明
する。入力分析部３１からのマーク信号Ｓ_Mと基準クロ
ック信号Ｓ_CLが入力されている分岐部４１は、当該基準
クロックに同期して、マーク信号Ｓ_Mにおけるマーク期
間を、図４に示すように基準クロック一つおきに分割
し、第１マーク信号Ｓ_MA及び第２マーク信号Ｓ_MBを出力
する。このとき夫々のマーク信号は、図４に示すよう
に、元のマーク信号Ｓ_Mに対応する期間に対応して一の
基準クロック毎に「０」と「１」を繰返す信号となる。

【００６８】次に、分岐部４１から出力された第１マー
ク信号Ｓ_MAは鋸歯状波発生部４２及び論理積部４６に入
力される。このうち、鋸歯状波発生部４２は、入力され
た第１マーク信号Ｓ_MAに基づいて、当該第１マーク信号
Ｓ_MAの立上がりと同期して立上がり始め、第１マーク信
号Ｓ_MAの立下がりに同期して最大値となると共に立下が
り始める鋸歯状波形を有する第１鋸歯状信号Ｓ_CAを生成
し、比較部４４に出力する。

【００６９】そして、比較部４４においては、図４に示
すように、上述の第１アナログ電圧値Ｓ_NAと第１鋸歯状
信号Ｓ_CAとを比較し、第１比較信号Ｓ_HAを出力する。こ
のとき、第１アナログ電圧値Ｓ_NAのフルスケール（ダイ
ナミックレンジ）と第１鋸歯状信号Ｓ_CAのフルスケール
（ダイナミックレンジ）とは、変調信号Ｓ_REのスペース
期間における後述のスケール補正部５０の動作により一
致するよう設定されている。

【００７０】また、第１比較信号Ｓ_HAの波形について
は、図４に示すように、最大値の第１アナログ電圧値Ｓ
_NAに相当するタイミングでは、「０」に相当する第１比
較信号Ｓ_HAが出力され、零値の第１アナログ電圧値Ｓ_NA
に相当するタイミングでは、「１」に相当する第１比較
信号Ｓ_HAが出力される。なお、図４において、零値の第
１アナログ電圧値Ｓ_NAに相当するタイミングにおける第
１比較信号Ｓ_HAは、その立上がり部分と立下がり部分が
夫々不定期間となっているが、これは、零値の第１アナ
ログ電圧値Ｓ_NAに相当するタイミングにおいては、比較
部４４において零値の第１アナログ電圧値Ｓ_NAと第１鋸
歯状波信号Ｓ_CAが比較されるため、その双方が零値であ
る期間について、比較結果である第１比較信号Ｓ_HAが雑
音等より変動することに起因するものである。

【００７１】次に、第１比較信号Ｓ_HAは、第１マーク信
号Ｓ_MAと共に論理積部４６に入力され、双方の論理積が
算出され、第１論理積信号Ｓ_KAとして出力される。この
とき、第１論理積信号Ｓ_KAは、第１比較信号Ｓ_HAと第１
マーク信号Ｓ_MAとの論理積であるため、図４に示すよう
に不定部分は解消され、当該第１マーク信号Ｓ_MAに対応
するパルス削除率（｜１００％｜０％｜）に対応した長
さのパルス波形を有する信号となっている。

【００７２】一方、分岐部４１から出力された第２マー
ク信号Ｓ_MBは鋸歯状波発生部４３及び論理積部４７に入
力される。鋸歯状波発生部４３は、入力された第２マー
ク信号Ｓ_MBに基づいて、当該第２マーク信号Ｓ_MBの立上
がりと同期して立上がり始め、第２マーク信号Ｓ_MBの立
下がりに同期して最大値となると共に立下がり始める鋸
歯状波形を有する第２鋸歯状信号Ｓ_CBを生成し、比較部
４５に出力する。

【００７３】そして、比較部４５においては、図４に示
すように、上述の第２アナログ電圧値Ｓ_NBと第２鋸歯状
信号Ｓ_CBとを比較し、第２比較信号Ｓ_HBを出力する。こ
のとき、第２アナログ電圧値Ｓ_NBのフルスケールと第２
鋸歯状信号Ｓ_CBのフルスケールとは、後述のスケール補
正部５０の動作により一致するよう設定されている。

【００７４】また、第２比較信号Ｓ_HBの波形について
は、図４に示すように、最大値の１／２の値の第２アナ
ログ電圧値Ｓ_NBに相当するタイミングで、夫々１Ｔの略
１／２に相当する期間だけ「１」に相当する信号となっ
ている。なお、第２比較信号Ｓ _HBにおいては、上記第１
比較信号Ｓ_HAのように零値同士が比較される期間がない
ので、第１比較信号Ｓ_HAのような不定期間は発生しな
い。

【００７５】次に、第２比較信号Ｓ_HBは、第２マーク信
号Ｓ_MBと共に論理積部４７に入力され、双方の論理積が
算出され、第２論理積信号Ｓ_KBとして出力される。この
とき、第２論理積信号Ｓ_KBは、第２比較信号Ｓ_HBと第２
マーク信号Ｓ_MBとの論理積であるため、図４に示すよう
に、当該第２マーク信号Ｓ_MBに対応するパルス削除率
（｜５０％｜５０％｜）に対応した長さのパルス波形を
有する信号となっている。

【００７６】次に、上記第１論理積信号Ｓ_KAと第２論理
積信号Ｓ_KBは、夫々論理和部４８に入力され、夫々の信
号の論理和が算出され、最終的に４Ｔのマーク期間を有
する変調信号Ｓ_REに対して、最初の１．５Ｔ期間のパル
スが削除され、次の１．５Ｔ期間のパルスがそのままと
され、次の１Ｔ期間のパルスの５０％だけが削除された
制御信号Ｓ_Aが出力される。そして、当該制御信号Ｓ_A
により開閉されるスイッチ２４により定電流Ｉ_aとＩ_b
が重畳され、当該制御信号Ｓ_Aと同じタイミングでオン
／オフが切り換えられる駆動信号Ｓ_Dが出力されること
となる。

【００７７】その後は、当該駆動信号Ｓ_Dによりレーザ
駆動信号Ｓ_DLが生成され、制御信号Ｓ_Aと同じタイミン
グで光ビームＢがオン／オフされて記録ピットが形成さ
れることとなる。これにより、変調信号Ｓ_REにより直接
レーザ駆動信号Ｓ_DLを生成する場合に比して、パルス波
形が部分的に削除されているので、当該変調信号Ｓ_REに
対応して正確な記録ピットが形成されることとなる。

【００７８】次に、変調信号Ｓ_REのスペース期間におけ
るスケール補正部５０の動作について、図３を用いて説
明する。図３に示すように、変調信号Ｓ_REのスペース期
間において、当該スペース期間に対応するスペース信号
Ｓ_Sがスケール補正制御部５７に入力されると、当該ス
ケール補正制御部５７は、上記マーク信号Ｓ_Mに相当す
る疑似マーク信号Ｓ_RMを出力する。そして、当該疑似マ
ーク信号Ｓ_RMは、分岐部４１を介して鋸歯状波発生部４
２及び４３に同時に入力され、夫々上記第１鋸歯状信号
Ｓ_CA及び第１鋸歯状信号Ｓ_CBと同様の立上がり勾配及び
最大値を有する鋸歯状波信号を生成する。

【００７９】一方、疑似マーク信号Ｓ_RMは、論理積部４
６及び４７にも出力され、当該スペース期間、すなわ
ち、フルスケールの補正期間において論理積部４６及び
４７がいずれの信号をも出力しないように制御する。

【００８０】さらに、疑似マーク信号Ｓ_RMは、レジスタ
部３２にも出力され、当該レジスタ部３２から｜１００
％｜に相当する削除率の波形変換率信号Ｓ_PNが出力され
るように制御する。そして、分岐部３３及びＤ／Ａコン
バータ３４及び３５は、疑似マーク信号Ｓ_RMに基づく波
形変換率信号Ｓ_PNに対して上述と同様の動作を実行し、
夫々に１００％に相当する最大値の第１アナログ電圧値
Ｓ_NAと第２アナログ電圧値Ｓ_NBを出力する。

【００８１】一方、検出部５１及び５２は、疑似マーク
信号Ｓ_RMが出力されている期間について、比較部４４及
び４５を監視し、第１比較信号Ｓ_HA又は第２比較信号Ｓ
_HBが出力されたか否かを検出する。

【００８２】このとき、比較部４４には、１００％に相
当する最大値の第１アナログ電圧値Ｓ_NAと第１鋸歯状信
号Ｓ_CAと同様の立上がり勾配及び最大値を有する鋸歯状
波信号が入力されているので、この条件で比較器４４か
ら第１比較信号Ｓ_HAが出力されれば、そのときの鋸歯状
波信号のピーク値が最大値の第１アナログ電圧値Ｓ_NAよ
り高いこととなり、これとは逆に比較器４４から第１比
較信号Ｓ_HAが出力されなければ、そのときの鋸歯状波信
号のピーク値が最大値の第１アナログ電圧値Ｓ _NAより低
いこととなる。

【００８３】そこで、比較部４４から出力があったこと
を検出部５１からの検出信号Ｓ_DAにより認識した加減算
部５３は、スケール補正制御部５７からの制御信号Ｓ_GA
に基づいて、直前の当該加減算部５３の加減算出力Ｓ_TA
に対してフィードバックを掛けて当該加減算出力Ｓ_TAの
値を減少させる。そして、減少された加減算出力Ｓ_TAが
Ｄ／Ａコンバータ５５によりアナログ信号Ｓ_AAに変換さ
れ、当該アナログ信号Ｓ_AAが鋸歯状波発生部４２に入力
され、第１鋸歯状信号Ｓ_CAと同様の立上がり勾配及び最
大値を有する鋸歯状波信号のピーク値を減少させる。こ
れにより、第１鋸歯状信号Ｓ_CAの立上がり勾配が低くな
ると共にピーク値も減少し、当該第１鋸歯状信号Ｓ_CAの
フルスケールと第１アナログ電圧値Ｓ_NAのフルスケール
が一致するようになる。

【００８４】一方、比較部４４からいずれの出力もない
場合に、それを検出部５１からの検出信号Ｓ_DAにより認
識した加減算部５３は、直前の当該加減算部５３の加減
算出力Ｓ_TAに対してフィードバックを掛けて当該加減算
出力Ｓ_TAの値を増加させる。そして、増加された加減算
出力Ｓ_TAがＤ／Ａコンバータ５５によりアナログ信号Ｓ
_AAに変換され、当該アナログ信号Ｓ_AAが鋸歯状波発生部
４２に入力され、そのときに出力されている鋸歯状波信
号のピーク値を増加させる。これにより、第１鋸歯状信
号Ｓ_CAの立上がり勾配が高くなると共にピーク値も増大
し、当該第１鋸歯状信号Ｓ_CAのフルスケールと第１アナ
ログ電圧値Ｓ_NAのフルスケールが一致するようになる。

【００８５】以上説明した第１鋸歯状信号Ｓ_CAと同様の
立上がり勾配及び最大値を有する鋸歯状波信号に対する
最大値の補正動作が変調信号Ｓ_REのスペース期間中に繰
返されることにより、第１鋸歯状信号Ｓ_CAのピーク値と
１００％に相当する最大値の第１アナログ電圧値Ｓ_NAと
が一致することとなり、当該第１鋸歯状信号Ｓ_CAのフル
スケールと第１アナログ電圧値Ｓ_NAのフルスケールとが
自動的に一致することとなる。

【００８６】また、鋸歯状波発生部４３に対しても、上
記検出部５２、加減算部５４及びＤ／Ａコンバータ５６
により、第２鋸歯状信号Ｓ_CBと同様の立上がり勾配及び
最大値を有する鋸歯状波信号に対する最大値の補正動作
が変調信号Ｓ_REのスペース期間中に繰返されることによ
り、第２鋸歯状信号Ｓ_CBのピーク値と１００％に相当す
る最大値の第２アナログ電圧値Ｓ_NBとが一致することと
なり、当該第２鋸歯状信号Ｓ_CBのフルスケールと第２ア
ナログ電圧値Ｓ_NBのフルスケールとが自動的に一致する
こととなる。

【００８７】なお、上記加減算部５３及び５４並びにＤ
／Ａコンバータ５５及び５６については、その分解能
は、上記Ｄ／Ａコンバータ３４又は３５と同程度のもの
を活用することができる。

【００８８】更に、上記入力分析部３１、レジスタ部３
２及び分岐部３３、分岐部４１並びに鋸歯状波発生部４
２及び４３の具体的な構成については、上記動作を有す
るものであればいずれの構成を備えるものでもよいが、
一例を示せば図５及び図６に示すような構成とすること
ができる。

【００８９】すなわち、入力分析部３１の具体的な構成
の一例について図５（ａ）を用いて説明すると、当該入
力分析部３１は、基準クロック信号Ｓ_CLに基づいて、変
調信号Ｓ_REを一時的に記憶し、その一部をマーク信号Ｓ
_Mとして出力するシフトレジスタ３１Ａと、シフトレジ
スタ３１Ａからの各出力信号に基づいて、当該変調信号
Ｓ_REにおけるマーク期間の波形のパターンを検出（認
識）して認識結果信号Ｓ _Kを出力するパターン検出部３
１Ｂとにより構成することができる。

【００９０】また、レジスタ部３２及び分岐部３３の具
体的な構成の一例について図５（ｂ）を用いて説明する
と、当該レジスタ部３２は、変調信号Ｓ_REにおける夫々
のマーク期間の長さ（３Ｔ〜１１Ｔ）に対応した波形変
換率（パルス削除率）を予め記憶し、基準クロック信号
Ｓ_CLに基づいて波形変換率信号Ｓ_PNとして出力するＲＯ
Ｍ（Read Only Memory）３２Ａにより構成することがで
き、更に、当該分岐部３３は、基準クロック信号Ｓ_CLと
波形変換率信号Ｓ_PNに基づいてこれを一の基準クロック
毎に分離し、第１波形変換率信号Ｓ_PNA及び第２波形変
換率信号Ｓ_PNBとして夫々Ｄ／Ａコンバータ３４及び３
５に出力するマルチプレクサ３３Ａにより構成すること
ができる。

【００９１】更にまた、分岐部４１の具体的な構成の一
例について図６（ａ）を用いて説明すると、当該分岐部
４１は、マーク信号Ｓ_Mと疑似マーク信号Ｓ_RMとの論理
和を算出し、そのいずれか一方を出力する論理和回路４
１Ｄと、論理和回路４１Ｄの出力を初期化信号とし、こ
れと基準クロック信号Ｓ_CLとに基づいて、双安定マルチ
バイブレータとして機能し、出力信号及び反転出力信号
を出力するフリップフロップ回路４１Ａと、フリップフ
ロップ回路４１Ａの出力信号に基づいて第１マーク信号
Ｓ_MAを出力するモノマルチバイブレータ４１Ｂと、フリ
ップフロップ回路４１Ａの反転出力信号に基づいて第２
マーク信号Ｓ_MBを出力するモノマルチバイブレータ４１
Ｃとにより構成することができる。

【００９２】最後に、鋸歯状波発生部４２の具体的な構
成の一例について図６（ｂ）を用いて説明すると、当該
鋸歯状波発生部４２は、Ｄ／Ａコンバータ５５からのア
ナログ信号Ｓ_AAに基づいて出力する電流値が制御される
可変電流源４２Ａと、出力する第１鋸歯状信号Ｓ_CAの立
上がり部の勾配を決定する時定数を設定するためのコン
デンサ４２Ｂ及び抵抗４２Ｃと、第１マーク信号Ｓ_MAに
より開閉が制御されるスイッチ４２Ｄとにより構成する
ことができる。このとき、スイッチ４２Ｄは、第１マー
ク信号Ｓ_MAにおける“Ｈ”（「１」に相当）の期間で開
成され、“Ｌ”（「０」に相当）の期間で閉成されるよ
うに動作する。なお、鋸歯状波発生部４３についても、
鋸歯状波発生部４２と同様な構成及び動作とすることが
できる。

【００９３】以上説明したように、実施形態の波形変換
部２０の動作によれば、変調信号Ｓ _REの波形を認識し、
当該波形に対応した波形変換率に基づく第１アナログ電
圧値Ｓ_NAと第１鋸歯状信号Ｓ_CA（又は第２アナログ電圧
値Ｓ_NBと第２鋸歯状信号Ｓ_CB）のレベルとを基準クロッ
ク毎に比較し、比較結果に基づいて第１論理積信号Ｓ _KA
（又は第２論理積信号Ｓ_KB）を出力して記録するので、
例えば、Ｄ／Ａコンバータ３４又は３５を８ビットで構
成すれば、第１アナログ電圧値Ｓ_NA又は第２アナログ電
圧値Ｓ_NBを波形変換率に対応して２５６通りに細分化す
ることができ、これによりディジタル情報Ｓ_Rのパルス
波形を基準クロック毎に細かく（２５６通り）記録信号
Ｓ_Dに変換でき、当該ディジタル情報Ｓ_Rを高精度且つ
再現性良く記録信号Ｓ_Dに変換できる。

【００９４】従って、高速且つ高精度の素子を用いるこ
となく、既存の素子を用いて、ディジタル情報Ｓ_Rを高
精度に記録信号に変換して記録することができ、記録す
べきディジタル情報Ｓ_Rに対応して正確な記録を行うこ
とが可能な情報報記録装置Ｓを安価且つ簡易に構成する
ことができる。

【００９５】また、スケール補正部５０により、第１ア
ナログ電圧値Ｓ_NA又は第２アナログ電圧値Ｓ_NBの最大値
と第１鋸歯状信号Ｓ_CA又は第２鋸歯状信号Ｓ_CBの最大値
とを一致させるので、第１アナログ電圧値Ｓ_NA又は第２
アナログ電圧値Ｓ_NBのフルスケールと第１鋸歯状信号Ｓ
_CA又は第２鋸歯状信号Ｓ_CBのフルスケールとを一致させ
て比較することとなり、波形変換率に正確に対応し高精
度な第１比較信号Ｓ_HA又は第２比較信号Ｓ_HBを出力する
ことができ、従ってより高精度且つ正確なディジタル情
報Ｓ_Rの記録が可能となる。

【００９６】更に、スケール補正部５０は、ディジタル
情報Ｓ_Rにおけるスペース期間において、第１アナログ
電圧値Ｓ_NA又は第２アナログ電圧値Ｓ_NBの最大値と第１
鋸歯状信号Ｓ_CA又は第２鋸歯状信号Ｓ_CBの最大値とを一
致させる補正を行うと共に、当該補正を行っていると
き、第１論理積信号Ｓ_KA又は第２論理積信号Ｓ_KBの出力
を停止させるので、当該補正による波形が記録信号Ｓ_D
に影響を及ぼすことなく補正を行うことができる。

【００９７】更にまた、ディジタル情報Ｓ_Rを一つおき
の基準クロック毎に分離して記録信号Ｓ_Dへの変換処理
を行うので、第１鋸歯状信号Ｓ_CA又は第２鋸歯状信号Ｓ
_CBの立下がり時間等を余裕を持って確保することができ
ると共に、第１波形変換率信号Ｓ_PNA又は第２波形変換
率信号Ｓ_PNBを第１アナログ電圧値Ｓ_NA又は第２アナロ
グ電圧値Ｓ_NBに変換するための変換時間を確保でき、よ
り高精度に記録信号Ｓ _Dへの変換ができる。

【００９８】また、レジスタ部３２に記憶されている波
形変換率が、マーク期間における最初の１．５Ｔ分の波
形を削除し、次の１．５Ｔ期間分はそのままとし、以降
の１Ｔ期間においては、削除率を５０％とするように設
定されているので、ディジタル情報Ｓ_Rに対応してより
高精度に正確な形状を有する記録ピットをＤＶＤ−Ｒ１
上に形成することができる。

【００９９】なお、上記の実施の形態においては、レジ
スタ部３２を夫々の波形変換率を予め記憶したＲＯＭ３
２Ａにより構成することとしたが、これ以外に、当該レ
ジスタ部３２を書込み可能なＥＰＲＯＭ（Erasable and
Programmable ROM ）又はＲＡＭ（Random Access Memo
ry）等により構成し、プロセッサ８の制御に基づいて、
記憶される波形変換率を情報記録媒体の種類に対応して
最適な値に変更可能なように構成することもできる。

【０１００】更に、上記の実施の形態におけるスケール
補正部５０は、第１アナログ電圧値Ｓ_NA又は第２アナロ
グ電圧値Ｓ_NBの最大値と第１鋸歯状信号Ｓ_CA又は第２鋸
歯状信号Ｓ_CBの最大値とを一致させることにより、第１
アナログ電圧値Ｓ_NA又は第２アナログ電圧値Ｓ_NBのフル
スケールと第１鋸歯状信号Ｓ_CA又は第２鋸歯状信号Ｓ _CB
のフルスケールとを一致させたが、これに限らず、第１
アナログ電圧値Ｓ_NA又は第２アナログ電圧値Ｓ_NBの最小
値をも第１鋸歯状信号Ｓ_CA又は第２鋸歯状信号Ｓ_CBの最
小値と一致させて、第１アナログ電圧値Ｓ_NA又は第２ア
ナログ電圧値Ｓ _NBのフルスケールと第１鋸歯状信号Ｓ_CA
又は第２鋸歯状信号Ｓ_CBのフルスケールとを一致させる
ようにすることもできる。

【０１０１】なお、第１アナログ電圧値Ｓ_NA又は第２ア
ナログ電圧値Ｓ_NBのフルスケールと第１鋸歯状信号Ｓ_CA
又は第２鋸歯状信号Ｓ_CBのフルスケールとを一致させる
補正に関して、上述の説明においては、第１鋸歯状信号
Ｓ_CA又は第２鋸歯状信号Ｓ_CBの振幅を変化させて当該補
正を行う形態について説明したが、これに限らず、第１
波形変化率信号Ｓ_PNA又は第２波形変化率信号Ｓ_PNBを
第１アナログ電圧値Ｓ _NA又は第２アナログ電圧値Ｓ_NBに
変換する際の比例定数を変化させることにより第１アナ
ログ電圧値Ｓ_NA又は第２アナログ電圧値Ｓ_NBのフルスケ
ールの方を変化させるようにしてもよい。すなわち、第
１アナログ電圧値Ｓ_NA又は第２アナログ電圧値Ｓ_NBと第
１鋸歯状信号Ｓ_CA又は第２鋸歯状信号Ｓ_CBとの間におい
て、相対的に相互のフルスケールを一致させることがで
きるのであれば、いずれの信号のフルスケールを変化さ
せてもよいのである。

【０１０２】更に、上記各実施の形態は、ＤＶＤ−Ｒ１
に対してディジタル情報Ｓ_Rを記録する場合について説
明したが、これ限らず、従来のＣＤ−Ｒや光磁気ディス
クなどの光記録媒体又はＨＤ（Hard Disk ）やＦＤ（Fl
exible Disk ）等の磁気記録媒体に対して適用すること
も可能である。また、ＤＶＤの応用例の一つであり、複
数回の読み書きが可能な、いわゆるＤＶＤ−ＲＡＭにデ
ィジタル情報を記録する際にも適用することができる。

【０１０３】

【発明の効果】以上説明したように、請求項１に記載の
発明によれば、パルス波形を認識し、当該パルス波形に
対応した波形変換率に基づくアナログ電圧値と鋸歯状信
号のレベルとを基準クロック毎に比較し、比較結果に基
づいて論理積信号を出力して記録するので、アナログ電
圧値を波形変換率に対応して細分化することによりディ
ジタル情報のパルス波形を基準クロック毎に細かく変換
でき、当該ディジタル情報を高精度且つ再現性良く記録
信号に変換できる。

【０１０４】従って、高速且つ高精度の素子を用いるこ
となく、既存の素子を用いて、ディジタル情報を高精度
に記録信号に変換して記録することができ、記録すべき
ディジタル情報に対応して正確な記録を行うことが可能
なディジタル情報記録装置を安価且つ簡易に構成するこ
とができる。

【０１０５】請求項２に記載の発明によれば、請求項１
に記載の発明の効果に加えて、スケール補正手段は、少
なくともアナログ電圧値の最大値と鋸歯状信号の最大値
とを一致させ、比較手段は、少なくともアナログ電圧値
の最大値と鋸歯状信号の最大値とが一致した状態で、当
該アナログ電圧値と当該鋸歯状信号とを比較する。

【０１０６】よって、アナログ電圧値のフルスケール
（ダイナミックレンジ）と鋸歯状信号のフルスケール
（ダイナミックレンジ）とを一致させて比較するので、
波形変換率に正確に対応し高精度な比較信号を出力する
ことができ、従ってより高精度且つ正確なディジタル情
報の記録が可能となる。

【０１０７】請求項３に記載の発明によれば、請求項２
に記載の発明の効果に加えて、スケール補正手段は、デ
ィジタル情報におけるスペース情報が入力されている期
間において、少なくともアナログ電圧値の最大値と鋸歯
状信号の最大値とを一致させる補正を行うと共に、当該
補正を行っているとき、論理積信号の出力を停止させる
べく算出手段を制御する。

【０１０８】よって、スペース情報が入力されている期
間において補正を行うと共に、当該補正中は論理積信号
の出力を停止するので、当該補正による波形が記録信号
に影響を及ぼすことなく補正を行うことができる。

【０１０９】請求項４に記載の発明によれば、請求項１
から３のいずれか一項に記載の発明の効果に加えて、デ
ィジタル情報を一つおきの基準クロック毎に分離して記
録信号への変換処理を行うので、鋸歯状信号の立下がり
時間等を余裕を持って確保することができると共に、波
形変換率をアナログ電圧値で変換するために必要な変換
時間を確保でき、より高精度に記録信号への変換ができ
る。

【０１１０】請求項５に記載の発明によれば、請求項１
から４のいずれか一項に記載の発明の効果に加えて、変
換率記憶手段は、ディジタル情報におけるマーク情報が
入力されたとき、当該マーク情報における第１期間は、
記録信号におけるパルスを出力しないようにするべく波
形変換率を出力すると共に、マーク情報における第２期
間は、当該第２期間の半分だけ記録信号におけるパルス
を出力するべく波形変換率を出力し、更に、マーク情報
における第３期間は、当該第３期間中継続して記録信号
におけるパルスを出力するべく波形変換率を出力する。

【０１１１】よって、マーク情報のおける最初の１．５
基準クロック分に対応する期間は、記録信号におけるパ
ルスが存在しないので、ディジタル情報に対応して高精
度に正確な形状を有する記録ピットを情報記録媒体に形
成することができる。

【０１１２】請求項６に記載の発明によれば、請求項１
から５のいずれか一項に記載の発明の効果に加えて、電
圧変換手段は、８ビットのディジタル／アナログ変換器
であるので、アナログ電圧値を一の基準クロックにつき
２５６通り設定でき、必要且つ十分な高分解能、高精度
で記録信号への変換ができる。

【図面の簡単な説明】

【図１】情報記録装置の概要構成を示すブロック図であ
る。

【図２】実施形態のパワー制御回路の概要構成を示すブ
ロック図である。

【図３】実施形態の波形変換回路の概要構成を示すブロ
ック図である。

【図４】実施形態の波形変換回路の主要部の波形を示す
タイミングチャートである。

【図５】入力分析部とレジスタ部及び分岐部の細部構成
を示すブロック図であり、（ａ）は入力分析部の細部構
成を示すブロック図であり、（ｂ）はレジスタ部及び分
岐部の細部構成を示すブロック図である。

【図６】分岐部と鋸歯状波発生部の細部構成を示すブロ
ック図であり、（ａ）は分岐部の細部構成を示すブロッ
ク図であり、（ｂ）は鋸歯状波発生部の細部構成を示す
ブロック図である。

【図７】従来技術の問題点を示す図であり、（ａ）はレ
ーザパワーの時間的変化を示す図であり、（ｂ）は色素
膜の到達温度の位置的変化を示す図であり、（ｃ）は記
録ピットの形状の平面図である。

【図８】変調信号と当該変調信号を波形変換した記録信
号の関係を示す図であり、（ａ）は変調信号の波形の一
例であり、（ｂ）は当該変調信号を波形変換した記録信
号の波形である。

【図９】従来の波形遅延回路と短パルス列生成回路の概
要構成及び動作を示す図であり、（ａ）は従来の波形遅
延回路の概要構成及び動作を示す図であり、（ｂ）は従
来の短パルス列生成回路の概要構成及び動作を示す図で
ある。

【符号の説明】

１…ＤＶＤ−Ｒ２…ピックアップ３…再生増幅器４…デコーダ５…プリピット信号デコーダ６…スピンドルモータ７…サーボ回路８…プロセッサ９…エンコーダ１１…パワー制御回路１２…レーザ駆動回路１３…インターフェース１４…ホストコンピュータ２０…波形変換回路２１…基準電圧設定回路２２、２３…定電流源２４、４２Ｄ…スイッチ３０…分析部３１…入力分析部３１Ａ…シフトレジスタ３１Ｂ…パターン検出部３２…レジスタ部３２Ａ…ＲＯＭ３３、４１…分岐部３３Ａ…マルチプレクサ４１Ａ、１０２…フリップフロップ回路４１Ｂ、４１Ｃ…モノマルチバイブレータ４１Ｄ…論理和回路３４、３５、５５、５６…Ｄ／Ａコンバータ４２、４３…鋸歯状波発生部４２Ａ…可変電流源４２Ｂ…コンデンサ４２Ｃ…抵抗４４、４５…比較部４６、４７…論理積部４８…論理和部５１、５２…検出部５３、５４…加減算部５７…スケール補正制御部４０…波形変換部５０…スケール補正部１００、１０３…論理積回路１０１、１０４…遅延回路Ｂ…光ビームＳ…情報記録装置Ｓ_R…ディジタル情報Ｓ_RE…変調信号Ｓ_D…記録信号Ｓ_DL…レーザ駆動信号Ｓ_OT…再生信号Ｓ_P…増幅信号Ｓ_PP…プリピット信号Ｓ_DM…復調信号Ｓ_SD…サーボ復調信号Ｓ_PD…復調プリピット信号Ｓ_SP…ピックアップサーボ信号Ｓ_SS…スピンドルサーボ信号Ｓ_K…認識結果信号Ｓ_CL…基準クロック信号Ｓ_PN…波形変換率信号Ｓ_PNA…第１波形変換率信号Ｓ_PNB…第２波形変換率信号Ｓ_NA…第１アナログ電圧値Ｓ_NB…第２アナログ電圧値Ｓ_M…マーク信号Ｓ_S…スペース信号Ｓ_MA…第１マーク信号Ｓ_MB…第２マーク信号Ｓ_CA…第１鋸歯状信号Ｓ_CB…第２鋸歯状信号Ｓ_HA…第１比較信号Ｓ_HB…第２比較信号Ｓ_KA…第１論理積信号Ｓ_KB…第２論理積信号Ｓ_A、Ｓ_GA、Ｓ_GB…制御信号Ｓ_DA、Ｓ_DB、Ｓ_DT…検出信号Ｓ_TA、Ｓ_TB…加減算出力Ｓ_AA、Ｓ_AB…アナログ信号Ｓ_RM…疑似マーク信号

Claims

【特許請求の範囲】

【請求項１】入力された記録すべきディジタル情報の
パルス波形を認識する波形認識手段と、前記ディジタル情報における複数種類の前記パルス波形
に対応して、前記ディジタル情報における基準クロック
毎に予め設定された複数種類の波形変換率を記憶すると
共に、当該波形変換率のうち、前記認識されたパルス波
形に対応する前記波形変換率を出力する変換率記憶手段
と、前記出力された波形変換率を対応するアナログ電圧値に
変換する電圧変換手段と、前記基準クロック毎の鋸歯状波形を有する鋸歯状信号を
生成する生成手段と、前記変換されたアナログ電圧値と、前記生成された鋸歯
状信号を比較し、比較信号を出力する比較手段と、前記基準クロック毎に、前記出力された比較信号と前記
ディジタル情報との論理積を算出し、論理積信号を出力
する算出手段と、前記算出された論理積信号を前記ディジタル情報に対応
する記録信号として情報記録媒体に記録する記録手段
と、を備えたことを特徴とするディジタル情報記録装置。
【請求項２】請求項１に記載のディジタル情報記録装
置において、少なくとも前記アナログ電圧値の最大値と前記鋸歯状信
号の最大値とを一致させるスケール補正手段を更に備
え、前記比較手段は、少なくとも前記アナログ電圧値の最大
値と前記鋸歯状信号の最大値とが一致した状態で、当該
アナログ電圧値と当該鋸歯状信号とを比較することを特
徴とするディジタル情報記録装置。
【請求項３】請求項２に記載のディジタル情報記録装
置において、前記スケール補正手段は、前記ディジタル情報における
「０」に対応するスペース情報が入力されている期間に
おいて、少なくとも前記アナログ電圧値の最大値と前記
鋸歯状信号の最大値とを一致させる補正を行うと共に、当該スケール補正手段は、前記補正を行っているとき、
前記論理積信号の出力を停止させるべく前記算出手段を
制御することを特徴とするディジタル情報記録装置。
【請求項４】請求項１から３のいずれか一項に記載の
ディジタル情報記録装置において、前記電圧変換手段は、奇数番目の前記基準クロックであ
る奇数クロックに対応する前記波形変換率と偶数番目の
前記基準クロックである偶数クロックに対応する前記波
形変換率とを別個に前記アナログ電圧値に変換し、夫々
対応する奇数アナログ電圧値と偶数アナログ電圧値とを
出力すると共に、前記生成手段は、前記奇数クロックに対応する前記鋸歯
状信号である奇数鋸歯状信号と前記偶数クロックに対応
する前記鋸歯状信号である偶数鋸歯状信号を夫々別個に
生成し、前記比較手段は、前記奇数鋸歯状信号と前記奇数アナロ
グ電圧値とを比較して前記奇数クロックに対応する前記
比較信号である奇数比較信号を出力すると共に、前記偶
数鋸歯状信号と前記偶数アナログ電圧値とを比較して前
記偶数クロックに対応する前記比較信号である偶数比較
信号を出力し、更に、前記算出手段は、前記奇数比較信号と当該奇数ク
ロックに対応する前記ディジタル情報との論理積を算出
して前記奇数クロックに対応する前記論理積信号である
奇数論理積信号を出力すると共に、前記偶数比較信号と
当該偶数クロックに対応する前記ディジタル情報との論
理積を算出して前記偶数クロックに対応する前記論理積
信号である偶数論理積信号を出力し、前記記録手段は、前記奇数論理積信号と前記偶数論理積
信号との論理和に対応する論理和信号を生成し、当該論
理和信号を前記記録信号として前記情報記録媒体に記録
することを特徴とするディジタル情報記録装置。
【請求項５】請求項１から４のいずれか一項に記載の
ディジタル情報記録装置において、前記変換率記憶手段は、前記ディジタル情報における
「１」に対応するマーク情報が入力されたとき、当該マ
ーク情報における最初の前記基準クロックに対応する第
１期間は、前記記録信号におけるパルスを出力しないよ
うにするべく前記波形変換率を出力すると共に、前記マ
ーク情報における二番目の前記基準クロックに対応する
第２期間は、当該第２期間の半分だけ前記記録信号にお
けるパルスを出力するべく前記波形変換率を出力し、更
に、前記マーク情報における三番目の前記基準クロック
に対応する第３期間は、当該第３期間中継続して前記記
録信号におけるパルスを出力するべく前記波形変換率を
出力することを特徴とするディジタル情報記録装置。
【請求項６】請求項１から５のいずれか一項に記載の
ディジタル情報記録装置において、前記電圧変換手段は、８ビットのディジタル／アナログ
変換器であることを特徴とするディジタル情報記録装
置。