JPH1064902A - アルミニウム材料の成膜方法及び成膜装置 - Google Patents

アルミニウム材料の成膜方法及び成膜装置

Info

Publication number
JPH1064902A
JPH1064902A JP8183729A JP18372996A JPH1064902A JP H1064902 A JPH1064902 A JP H1064902A JP 8183729 A JP8183729 A JP 8183729A JP 18372996 A JP18372996 A JP 18372996A JP H1064902 A JPH1064902 A JP H1064902A
Authority
JP
Japan
Prior art keywords
chamber
semiconductor wafer
film
aluminum material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8183729A
Other languages
English (en)
Inventor
Michio Ariga
美知雄 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to JP8183729A priority Critical patent/JPH1064902A/ja
Priority to US08/893,871 priority patent/US5877086A/en
Publication of JPH1064902A publication Critical patent/JPH1064902A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0461—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the presence of two or more transfer chambers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/059—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by reflowing or applying pressure

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェハのコンタクトホールの内部にア
ルミニウム材料を低温で埋め込むアルミニウム材料の成
膜方法及び装置を提供することを目的とする。 【解決手段】 本発明では、アルミニウム材料の成膜装
置（１０）を用いて、ＰＶＤ法及びＣＶＤ法が真空下で
一貫して行われる。まず、第１のＰＶＤチャンバ（１
８）内で半導体ウェハ上にバリアメタル膜（１１０）の
成膜させる。その後、ＣＶＤチャンバ（２８）内でシリ
コンからなる濡れ性改善膜（１１２）を被覆させる。つ
ぎに、第２のＰＶＤチャンバ（２０）内でアルミニウム
（１１４）を成膜させる。そして、第３のＰＶＤチャン
バ（２２）で半導体ウェハ（１００）を加熱し、ホール
（１０４）の内部にアルミニウム（１１４）を埋め込む
と共に表面を平坦化させる。この方法は真空下で行なわ
れる連続的なプロセスなので、歩留り良い半導体デバイ
スの大量製造が可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造等で用
いられるアルミニウム材料の成膜技術、ないしは、平坦
化技術に関する。ここで、アルミニウム材料とはアルミ
ニウム又はその合金をいうものとする。
【０００２】
【従来の技術】近年、超ＬＳＩのような素子が高集積化
された半導体デバイスでは、微細化及び多層化が進む傾
向にある。そのような半導体デバイスにおいては、各素
子間の電路となるコンタクトホール又はスルーホール
（以下単に「ホール」という。）のアスペクト比が高い
ので、各素子間を接続する電極配線の技術も微細化・多
層化へと向かっている。また、多層化に伴ない、段差の
ない理想的な多層電極配線構造が形成されることが要求
されるので、半導体ウェハ表面の平坦化技術が重要もな
る。なお、本明細書において、「半導体体ウェハ」と
は、半導体基板上に、半導体デバイスを構成する薄膜が
形成されたものをいう。
【０００３】従来の平坦化技術として、アルミニウムを
用いたものが知られている。この平坦化技術において
は、アルミニウムを加熱し、ホールに溶融アルミニウム
を埋め込むと同時に、半導体ウェハ表面のアルミニウム
の平坦化を図っていた。従来の平坦化技術によって、例
えば図５に示すような半導体ウェハ１にアルミニウムを
成膜させる場合、次のように行なわれていた。図示の半
導体ウェハ１は半導体基板２上にホール３を有する多層
の絶縁膜４，５を備えており、多層の絶縁膜４，５の間
には、アルミニウムからなる電極配線（図示せず）が形
成されている。このような下地としての半導体ウェハ１
上に、チタン（以下「Ｔｉ」という）及び窒化チタン
（以下「ＴｉＮ」という）をＰＶＤ（Physical Vapor D
eposition:物理的気相堆積）法の１つであるスパッタリ
ング法で順次成膜させる。これによって、バリアメタル
膜６が形成され、電極配線が下地シリコン又は下層配線
と反応しないようにしている。つぎに、このバリアメタ
ル膜６上にアルミニウムとの濡れ性が優れたＴｉからな
る濡れ性改善膜７をスパッタリング法で成膜させた後、
アルミニウム８を室温で成膜させる。そして、半導体ウ
ェハ１に熱を加えることにより、アルミニウム１をリフ
ローさせたり、又はアルミニウム１を高温スパッタリン
グ法にて成膜させながら同時にホール３に流し込んだり
する。
【０００４】
【発明が解決しようとする課題】ところが、上述の従来
の方法では、アルミニウム１がホール３の内部に完全に
埋め込まれず、その底部に空隙が生じる傾向がある。こ
れは、スパッタリング法ではホール側壁面の最下部まで
濡れ性改善膜７を十分に被覆させることができないから
である。濡れ性改善膜７のホール側壁面におけるカバレ
ッジを改善するために、ＣＶＤ法によってＴｉを成膜さ
せることも実際には可能である。しかし、この成膜は高
温で一般に行なわれるので、近年の低温プロセスの流れ
とは逆行している。
【０００５】そこで本発明は、上記のようなホールの内
部にアルミニウム材料を低温で十分に埋め込むことがで
きるアルミニウム材料の成膜方法及び成膜装置を提供す
ることを目的としている。
【０００６】
【課題を解決するための手段】本発明のアルミニウム材
料の成膜方法によれば、コンタクトホール又はスルーホ
ールを有する半導体ウェハにアルミニウム材料を成膜さ
せる成膜方法において、半導体ウェハ上にシリコン又は
シリサイドからなる濡れ性改善膜をＣＶＤ法によって成
膜させる第１工程と、濡れ性改善膜上に、アルミニウム
材料をＰＶＤ法によって成膜させる第２工程と、半導体
ウェハを加熱することによってアルミニウム材料を溶融
し、コンタクトホール又はスルーホールの内部に埋め込
む第３工程とを備え、各工程間の半導体ウェハの移送を
真空下で行なうことを特徴とする。この方法では、ＣＶ
Ｄ法を用いているので、コンタクトホール又はスルーホ
ールの内面を濡れ性改善膜で十分に被覆することができ
る。また、半導体ウェハを大気に晒さないので、濡れ性
改善膜に対する大気による影響を防止できる。よって、
成膜させたアルミニウム材料をコンタクトホール又はス
ルーホールの内部に完全に埋め込むことができる。
【０００７】また、第３工程は、半導体ウェハを加熱す
ることによってアルミニウム材料を溶融させると同時
に、アルミニウム材料をＰＶＤ法によって成膜させるこ
とによって、コンタクトホール又はスルーホールの内部
にアルミニウム材料を埋め込む２ステップ法であっても
よい。これによって、上記と同程度若しくはそれ以上の
効果でもって、成膜させたアルミニウム材料をコンタク
トホール又はスルーホールの内部に埋め込むことができ
る。
【０００８】また、半導体ウェハに積層して形成された
各素子を電気的に接続するアルミニウム材料からなる電
極配線が、第１工程の前に予め形成されたものの場合、
本発明は特に有効である。すなわち、本発明の技術で
は、低温プロセスが可能であり、多層化された電極配線
を製造することができ、集積度の高い半導体デバイスの
製造が可能となる。したがって、第１の工程は半導体ウ
ェハの表面温度を３００℃〜４５０℃にしてなされ、第
３の工程は半導体ウェハの表面温度を４５０℃以下にし
てなされるのが好適である。
【０００９】一方、本発明のアルミニウム材料の成膜装
置によれば、半導体ウェハの上にシリコン又はシリサイ
ドからなる濡れ性改善膜をＣＶＤ法によって成膜させる
ＣＶＤチャンバと、濡れ性改善膜の反応物である反応ガ
スを供給するガス供給手段と、濡れ性改善膜の上に、ア
ルミニウム材料をＰＶＤ法によって成膜させるＰＶＤチ
ャンバと、ＣＶＤチャンバとＰＶＤチャンバとの間で、
半導体ウェハを真空下で搬送させる搬送手段とを備える
ことを特徴とする。これによって、半導体ウェハ表面が
大気に晒されずに一貫したプロセスでもってアルミニウ
ム材料を成膜させることができる。
【００１０】また、ＣＶＤチャンバは半導体ウェハを加
熱する第１のウェハ加熱装置を有していることを特徴と
してもよい。これによって、濡れ性改善膜の原料ガスを
熱分解させることによって濡れ性改善膜を成膜させるこ
とができる。。
【００１１】また、ＰＶＤチャンバは半導体ウェハを加
熱する第２のウェハ加熱装置を有していることを特徴と
してもよい。これによって、溶融したアルミニウム材料
をコンタクトホール又はスルーホールの内部に埋め込む
ことができる。。
【００１２】また、アルミニウム材料の成膜装置は、ガ
ス供給手段、第１のウェハ加熱装置及び第２のウェハ加
熱装置を制御する制御手段を備えていることを特徴とし
てもよい。これによって、所定の濡れ性改善膜の成膜及
びアルミニウムの埋め込みを適正且つ高度の再現性をも
って行なうことができる。
【００１３】
【発明の実施の形態】本発明の実施形態を図面を参照し
て説明する。
【００１４】図１は、本発明に係る成膜装置１０の断面
図である。上記装置においては、モノリス(monolith)と
呼ばれるアルミニウムの一体成形構造でもってメインフ
レーム１２が形成されており、溶接部分を極力省いて真
空度を高く維持できるようにしている。そして、メイン
フレーム１２はバッファチャンバ（第１の真空チャン
バ）１４及びトランスファチャンバ（第２の真空チャン
バ）１６の２つのチャンバから主として構成されてい
る。トランスファチャンバ１６の周りには、第１〜第３
のＰＶＤチャンバ１８，２０，２２と、デガスチャンバ
２４とが取り付けられている。第１のＰＶＤチャンバ１
８はスパッタリング法によってＴｉ及びＴｉＮからなる
バリアメタル等を成膜させるために用いられる。また、
第２及び第３のＰＶＤチャンバ２０，２２はスパッタリ
ング法によってアルミニウム又はその合金を成膜させる
ために用いられ、特に、第３のＰＶＤチャンバ２２は処
理すべき半導体デバイスを加熱するための装置（図示せ
ず）をも具備している。そして、デガスチャンバ２４は
半導体ウェハを高温で加熱処理するために用いられる。
【００１５】従来の成膜装置と異なり、バッファチャン
バ１４の周りにはＣＶＤ法による成膜を行なうためのＣ
ＶＤチャンバ２６，２８が取り付けられている。また、
ＣＶＤチャンバ２６，２８には、ジシラン（以下「Si2H
6」という）を供給するためのSi2H6ガス供給源（図示せ
ず）とＣＶＤチャンバ２６，２８を加熱する装置（図示
せず）とが接続されている。
【００１６】なお、バッファチャンバ１４の周りには、
２つのロードロックチャンバ３４ａ，３４ｂが配置され
ており、バッファ及びトランスファチャンバ１４，１６
を大気に開放せずに常に真空を保持することができる。
一方のロードロックチャンバ３４ａにのみ隣り合った位
置には、デガスオリエンタチャンバ３６が配置され、ホ
ールを有する半導体ウェハのデガス及びオリエンテーシ
ョンフラット（以下「オリフラ」という）の調整を行な
ったりしている。他方のロードロックチャンバ３４ｂに
隣り合った位置には、水冷式のクールダウンチャンバ３
８が配置されている。また、バッファチャンバ１４とト
ランスファチャンバ１６との間には、上記と同様なクー
ルダウンチャンバ４０と、半導体ウェハ表面に形成され
た酸化・窒化薄膜を前処理として除去するプレクリーン
チャンバ４２とが設けられている。
【００１７】上に述べたチャンバは全て連通しており、
各連通部分は開閉可能なシャッタ（開閉手段）（図示せ
ず）で仕切られている。これらシャッタによって、図１
に示すアルミニウム材料の成膜装置１０は、ロードロッ
クチャンバ３４ａ，３４ｂから第１〜第３のＰＶＤチャ
ンバ１８，２０，２２まで、５段のステージから分割構
成され、各ステージでの真空度を徐々に高めることがで
きる。すなわち、圧力をロードロックチャンバ３４ａ，
３４ｂでは1×10-5Torr台にし、バッファチャンバ１
４、デガスオリエンタ及びクールダウンチャンバ３６、
３８では1×10-6Torr台にし、プレクリーンチャンバ４
２では1×10-7Torr台にし、また、トランスファチャン
バ１６では1×10-8Torr台にし、そして、第１〜第３の
ＰＶＤチャンバ及びデガスチャンバ１８，２０，２２，
２４では1×10-9Torr台にすることができる。なお、Ｃ
ＶＤチャンバ２６、２８は、比較的低圧（例えば1×10
-6Torr台）とされる。このため、バッファ及びトランス
ファチャンバ１４、１６の間を仕切るシャッタが開いて
いるときにも、ＣＶＤチャンバ２６、２８でＣＶＤ法に
用いたSi2H6ガスが、トランスファチャンバ１６を通っ
て、第１〜第３のＰＶＤチャンバ及びデガスチャンバ１
８，２０，２２，２４に拡散しないようにしている。し
たがって、各チャンバ間のクロスコンタミネーションが
防止される。また、ＣＶＤチャンバ２６、２８は、バッ
ファチャンバ１４に隣接して設けられるが、使用圧力に
応じてトランスファチャンバ１６に隣接して設けてもよ
い。また、処理すべき半導体ウェハが各チャンバへ搬送
されるように、バッファ及びトランスファチャンバ１
４，１６の中央部には搬送用ロボットアーム３０，３２
が設けられている。さらに、図示しないが、上記各チャ
ンバはこの半導体ウェハを載置させるためのサセプタを
有している。
【００１８】このような成膜装置では、Si2H6ガス流
量、ＣＶＤチャンバ２６，２８及びＰＶＤチャンバ１
８，２０，２２内における半導体ウェハの温度が図２に
示すマイクロコンピュータ等の制御手段５０によって制
御されている。この制御手段５０は、図に示されるよう
に、制御装置５２を中心にして構成されている。制御装
置５２のＣＰＵ５３には入力インターフェース５４を介
してSi2H6ガス流量計５６、ＣＶＤチャンバ及び第３の
ＰＶＤチャンバ内における半導体ウェハの温度を測定す
る温度計５８，６０が接続され、その測定された信号が
制御装置５２に伝送されている。また、ＣＰＵ５３には
入力インターフェース６２を介して例えばキーボードか
らなる入力手段６４が接続されている。ガス流量及び温
度について所望の値がこの入力手段６４から入力される
と、上記の値が制御装置５２に伝送されるようにしてい
る。また、制御装置５２のＣＰＵ５３には、出力インタ
ーフェース６６を介してSi2H6ガス供給弁ドライバ６
８、及びＣＶＤチャンバ及びＰＶＤチャンバ内における
基板加熱装置ドライバ７０，７２が接続されており、さ
らに、それらはSi2H6ガス供給弁７４及び基板加熱装置
７６，７８にそれぞれ接続されている。したがって、こ
のように構成された制御手段５０が、測定された値及び
設定された値に基づいて、Si2H6ガス流量及び基板温度
を調節するようにしている。
【００１９】以上のように構成された装置を用いて、本
発明のアルミニウム材料の成膜方法に係る実施形態につ
いて、図３を参照して説明する。
【００２０】まず、真空ポンプ（図示せず）を用いて、
分割された各ステージ（ロードロック３４ａ，３４ｂ、
バッファ１４、プレクリーン４２、トランスファ１６、
及び第１〜第３のＰＶＤチャンバ１８〜２２）の真空度
を徐々に高め、特に、第２及び第３のＰＶＤチャンバ２
０，２２内では圧力を最終的に1×10-9Torrの超高真空
にする。つぎに、ロードロックチャンバ３４ａ，３４ｂ
とバッファチャンバ１４との連通部分をシャッタで閉
じ、ロードロックチャンバ３４ａ，３４ｂの内部を大気
圧にする。そして、その内部にあるサセプタに、単層の
絶縁膜１０６を有しホール１０４が形成された半導体ウ
ェハ１００（図３（ａ）参照）のオリフラを予め調整し
て半導体ウェハ１００を所定の位置に載置させる。そし
て、搬送用ロボットアーム３０を用いて半導体ウェハ１
００をデガスオリエンタチャンバ３６のサセプタに移載
させた後、半導体ウェハ１００表面のデガス及び半導体
ウェハ１００のオリフラの微調整を行なう。
【００２１】以上のようにされた半導体ウェハ１００を
搬送用ロボットアーム３０でプレクリーンチャンバ４２
内に移載させ、半導体ウェハ１００の表面の自然酸化膜
等を取り除く（図示せず）。つぎに、搬送用ロボットア
ーム３２を用いてこの半導体ウェハ１００を第１のＰＶ
Ｄチャンバ１８内のサセプタに移載させる。そして、従
来の方法と同様に、スパッタリング法により、半導体ウ
ェハ１００表面に、バリアメタル膜１１０としてのＴｉ
及びＴｉＮを順次成膜させる（図３（ｂ）参照）。ただ
し、ホールのアスペクト比は高く、スパッタリング法を
用いているので、成膜材料がホール１０４の側壁面１１
８の下部を十分に被覆できない場合がある。
【００２２】つぎに、半導体ウェハ１００を、搬送用ロ
ボットアーム３２、３０でトランスファ及びバッファチ
ャンバ１６，１４を経由し、ＣＶＤチャンバ２６，２８
内のいずれかのサセプタに移載させる。この成膜装置１
０は、複数のチャンバを備えたマルチチャンバシステム
を有するインテグレーション装置であるので、この半導
体ウェハ１００表面が大気に晒されて酸化されて、表面
状態が変化することはない。この状態で、Si2H6ガス供
給源から所要量のSi2H6ガスをＣＶＤチャンバ２６内に
導入して満たす。その後、ＣＶＤチャンバ２６内の圧力
及び温度をそれぞれ１Torr程度及び３００℃〜４５０℃
にすることによってSi2H6を熱分解させて、濡れ性改善
膜１１２としてのシリコンを薄く成膜させる。この場
合、ＣＶＤ法による成膜であるので、ホール１０４の内
面は濡れ性改善膜１１２により完全に被覆される（図３
（ｃ）参照）。なお、ジシランの熱分解によってシリコ
ンを成膜させる代わりに、フッ化タングステン(WF6)と
シラン(SiH4)との反応によってタングステンシリサイド
(WSix)を濡れ性改善膜１１２として成膜させても上記と
同様の作用が生じる。
【００２３】このように、ＣＶＤ法によると、解決すべ
き課題に述べたようなホール１０４のアスペクト比又は
バリアメタル膜１１２の成膜の状態によらずに、ステッ
プカバレッジが高い状態でシリコンを成膜させることが
できる。しかし、ＰＶＤ法では、Ｔｉ及びＴｉＮにせ
よ、シリコンにせよそのようにすることはできない。
【００２４】つぎに、濡れ性改善膜１１２を成膜させた
半導体ウェハ１００を再びバッファ及びトランスファチ
ャンバ１４，１６を経由して、今度は第２のＰＶＤチャ
ンバ２０内のサセプタに移載させる。その後、半導体ウ
ェハ１００上にスパッタリング法によってアルミニウム
１１４を室温で成膜させる。引続いて、半導体ウェハ１
００を第３のＰＶＤチャンバ２２のサセプタに移載さ
せ、前述したリフロー法を用いて半導体ウェハ１００を
４５０℃程度に加熱することによって、成膜されたアル
ミニウム１１４の一部をホール１０４の内部１１６に埋
め込むと共に、半導体ウェハ１００表面のアルミニウム
１１４を平坦化させる（図３（ｄ）参照）。
【００２５】本発明では濡れ性改善膜１１２を組成する
シリコン又はタングステンの一部がアルミニウム１１４
へ均一に分散される。しかし、仮にシリコンとアルミニ
ウムとの膜厚がそれぞれ0.01μｍ及び１μｍの場合、ア
ルミニウム中へのシリコンの含有量は１％程度であっ
て、従来から用いられているシリコン含有のアルミニウ
ムと同程度の量であるので、特に問題は生じない。ま
た、タングステンの適度な拡散はエレクトロマイグレー
ション（ＥＭ）を抑制する。
【００２６】また、従来においては、ホールの内面を十
分に被覆させるために、半導体ウェハの平坦部分には非
常に厚いＴｉやＴｉＮの膜が形成されることとなってい
た。よって、それらの上にアルミニウムを成膜させる
と、コンタクトホール又はスルーホールの内部に埋め込
まれる実効的なアルミニウムが減少していた。その上、
ＴｉやＴｉＮの膜と反応してアルミニウムに対して約３
倍の体積を有するＴｉＡｌ3が生成され、結果として有
効に作用するアルミニウムの量が減少するだけでなく、
半導体デバイスが肥大化していた。しかし、本発明にお
いては、そのような問題は生じないことは明白である。
【００２７】ところで、本発明は上記実施形態のように
絶縁膜が単層からなる場合だけに限定されない。図４に
示されるように絶縁膜２０６、２０８が半導体基板２０
２上に多層になして、アルミニウムからなる電極配線
（図示せず）が予め形成されている半導体ウェハ２００
の場合にでも、本発明のアルミニウム材料の成膜方法は
適用され得る。図４に示される半導体ウェハ２００は、
多層になしている絶縁膜２０６，２０８をエッチングす
ることにより形成されたホール２０４を有している（図
４（ａ）参照）。しかしこのホール２０４の側壁面２１
８は、例えば各絶縁膜２０６，２０８のエッチング速度
の相異により、各絶縁膜２０６，２０８の境界部分２２
０が削り取られるので、一般的に、ホール２０４の側壁
面２１８の平坦性が失われていることが多い。したがっ
て、そのような場合、バリアメタル膜２１０の成膜状態
は（図４（ｂ）参照）のように断続的となる傾向が強く
なる。しかも、ホール２０４のアスペクト比がたとえ前
記実施形態の場合と同程度であっても、ホール側壁面２
１８のステップカバレッジが一層低下している恐れがあ
る。
【００２８】しかしながら、この様な場合でも、本発明
では、図４（ｃ）に示すように、ＣＶＤ法を用いて濡れ
性改善膜２１２をホール内面に十分且つ完全に被覆させ
ることができる。しかも、濡れ性改善膜２１２を被覆さ
せる場合には、例えばSi2H6が熱分解する上記温度範囲
は、アルミニウムの融点（660.2℃）よりも低い値であ
るので、既に成膜されたアルミニウムに影響を及ぼすこ
とはない。よって、上記のように、アルミニウム２１４
をホール２０４内部に結果として埋め込むことができる
（図４（ｄ）参照）。
【００２９】ところで、ＣＶＤ法によってもＴｉやＴｉ
Ｎを成膜させることは可能である。しかしながら、それ
らのソースガスの熱分解温度がSi2H6の熱分解温度より
高温であるので、半導体デバイスが多層構造をなすとき
に既に成膜されたアルミニウムの電極配線等が熱負荷を
受ける。よって、ＣＶＤ法によるＴｉやＴｉＮの成膜は
製品となる半導体デバイスの諸特性に影響を及ぼし、現
時点では実施が極めて困難であると考えられる。
【００３０】なお、上に述べた２つの実施形態ではアル
ミニウムを成膜させたが、アルミニウムのエレクトロマ
イグレーションの抑制等に有効なアルミニウム合金を成
膜させてもよい。また、アルミニウム又はその合金の成
膜方法はリフロー法だけ限らず、２ステップ法を用いて
もよい。２ステップ法がリフロー法と異なる点は、半導
体ウェハを第３のＰＶＤチャンバ２２内で半導体ウェハ
を３００℃〜４５０℃の範囲で加熱しながら、スパッタ
リング法によってアルミニウム又はその合金を更に成膜
させることである。
【００３１】
【発明の効果】本発明のアルミニウム材料の成膜方法及
び装置によれば、コンタクトホール又はスルーホールの
内面、特に側壁面の形状、又は、バリアメタル膜の成膜
の状態によらずに、ステップカバレッジが高いシリコン
を比較的低温で成膜させることができる。よって、その
後、リフロー法又は２ステップ法で半導体ウェハに成膜
させたアルミニウムを加熱してコンタクトホール又はス
ルーホールの内部に完全に埋め込むと同時に、アルミニ
ウムを平坦化させることができる。そのとき、半導体ウ
ェハ上に有害な副生物が生じることはない。しかも本発
明による方法及び装置では、半導体ウェハを大気に晒す
ことなく、一貫したプロセスでもって行なうことができ
る。したがって、歩留り良い小型の半導体デバイスを大
量に製造できる。
【図面の簡単な説明】
【図１】本発明が適用された成膜装置の一実施形態を概
略的に示した断面図である。
【図２】本発明のアルミニウム材料の成膜装置の制御手
段、及び、その接続要素の一例を示したブロック図であ
る。
【図３】本発明のアルミニウム材料の成膜方法の一実施
形態を示す工程図である。
【図４】本発明のアルミニウム材料の成膜方法の他の実
施形態を示す工程図である。
【図５】従来の半導体デバイスの構造を概略的に示した
拡大断面図である。
【符号の説明】
１０…アルミニウム材料の成膜装置、１２…メインフレ
ーム、１４…バッファチャンバ、１６…トランスファチ
ャンバ、１８…第１のＰＶＤチャンバ、２０…第２のＰ
ＶＤチャンバ、２２…第３のＰＶＤチャンバ、２４…デ
ガスチャンバ、２６…ＣＶＤチャンバ、２８…ＣＶＤチ
ャンバ、３０…ロボットアーム、３２…ロボットアー
ム、３４ａ，ｂ…ロードロックチャンバ、３６…デガス
オリエンタチャンバ、３８…クールダウンチャンバ、４
０…クールダウンチャンバ、４２…プレクリーンチャン
バ、５０…制御手段、１００…半導体ウェハ、１０２…
半導体基板、１０４…ホール、１０６…絶縁膜、１１０
…バリアメタル膜、１１２…濡れ性改善膜、１１４…ア
ルミニウム、１１６…内部、１１８…ホール側壁面、１
２０…境界部分。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 コンタクトホール又はスルーホールを有
    する半導体ウェハにアルミニウム材料を成膜させる成膜
    方法において、 前記半導体ウェハ上にシリコン又はシリサイドからなる
    濡れ性改善膜をＣＶＤ法によって成膜させる第１工程
    と、 前記濡れ性改善膜上に、前記アルミニウム材料をＰＶＤ
    法によって成膜させる第２工程と、 前記半導体ウェハを加熱することによって前記アルミニ
    ウム材料を溶融し、前記コンタクトホール又はスルーホ
    ールの内部に埋め込む第３工程と、を備え、前記各工程
    間の前記半導体ウェハの移送を真空下で行なうことを特
    徴とするアルミニウム材料の成膜方法。
  2. 【請求項２】 前記第３工程は、前記半導体ウェハを加
    熱することによって前記アルミニウム材料を溶融させる
    と同時に、前記アルミニウム材料をＰＶＤ法によって成
    膜させることによって、前記コンタクトホール又はスル
    ーホールの内部に前記アルミニウム材料を埋め込む２ス
    テップ法である請求項１に記載のアルミニウム材料の成
    膜方法。
  3. 【請求項３】 前記半導体ウェハは、前記半導体ウェハ
    に積層して形成された各素子を電気的に接続するアルミ
    ニウム材料からなる電極配線を、前記第１工程の前に予
    め形成したことを特徴とする請求項１又は２に記載のア
    ルミニウム材料の成膜方法。
  4. 【請求項４】 前記第１の工程は、前記半導体ウェハの
    表面温度を３００℃〜４５０℃にしてなされることを特
    徴とする請求項１〜３のいずれか１項に記載のアルミニ
    ウム材料の成膜方法。
  5. 【請求項５】 前記第３の工程は、前記半導体ウェハの
    表面温度を４５０℃以下にしてなされることを特徴とす
    る請求項１〜４のいずれか１項に記載のアルミニウム材
    料の成膜方法。
  6. 【請求項６】 半導体ウェハの上にシリコン又はシリサ
    イドからなる濡れ性改善膜をＣＶＤ法によって成膜させ
    るＣＶＤチャンバと、 前記濡れ性改善膜の反応物である反応ガスを供給するガ
    ス供給手段と、 前記濡れ性改善膜の上に、アルミニウム材料をＰＶＤ法
    によって成膜させるＰＶＤチャンバと、 前記ＣＶＤチャンバ及び前記ＰＶＤチャンバの間で、前
    記半導体ウェハを真空下で搬送させる搬送手段と、を備
    えることを特徴とするアルミニウム材料の成膜装置。
  7. 【請求項７】 前記ＣＶＤチャンバは前記半導体ウェハ
    を加熱する第１のウェハ加熱装置を有していることを特
    徴とする請求項６記載のアルミニウム材料の成膜装置。
  8. 【請求項８】 前記ＰＶＤチャンバは前記半導体ウェハ
    を加熱する第２のウェハ加熱装置を有していることを特
    徴とする請求項６又は７に記載のアルミニウム材料の成
    膜装置。
  9. 【請求項９】 前記アルミニウム材料の成膜装置は、前
    記ガス供給手段、前記第１のウェハ加熱装置及び前記第
    ２のウェハ加熱装置を制御する制御手段を備えているこ
    とを特徴とする請求項６〜８のいずれか１項に記載のア
    ルミニウム材料の成膜装置。
  10. 【請求項１０】 第１の真空チャンバと、 前記第１の真空チャンバと連通し、前記第１の真空チャ
    ンバより低い内部圧力を有する第２の真空チャンバと、 前記第１の真空チャンバに連通して設けられ、前記第１
    の真空チャンバに半導体ウェハを導入するロードロック
    チャンバと、 前記第１の真空チャンバに連通して設けられており、、
    内部で前記半導体ウェハの上にシリコン又はシリサイド
    からなる濡れ性改善膜をＣＶＤ法によって成膜させるＣ
    ＶＤチャンバと、 前記濡れ性改善膜の反応物である反応ガスを供給するガ
    ス供給手段と、 前記第２の真空チャンバに連通して設けられており、内
    部で前記濡れ性改善膜の上にアルミニウム材料をＰＶＤ
    法によって成膜させるＰＶＤチャンバと、 前記第２の真空チャンバに連通して設けられており、内
    部で前記半導体ウェハを加熱してデガス処理するデガス
    チャンバと、 前記第１の真空チャンバの内部に設けられ、前記ロード
    ロックチャンバ、前記ＣＶＤチャンバ及び前記第２のチ
    ャンバの間で、前記半導体ウェハを真空下で搬送させる
    第１の搬送手段と、 前記第２の真空チャンバの内部に設けられ、前記ＰＶＤ
    チャンバ及び前記第１のチャンバの間で、前記半導体ウ
    ェハを真空下で搬送させる第２の搬送手段と、 連通しているチャンバ同士の間に設けられた開閉手段
    と、を備えていることを特徴とするアルミニウム材料の
    成膜装置。
  11. 【請求項１１】 前記ＣＶＤチャンバは前記半導体ウェ
    ハを加熱する第１のウェハ加熱装置を有していることを
    特徴とする請求項１０記載のアルミニウム材料の成膜装
    置。
  12. 【請求項１２】 前記ＰＶＤチャンバは前記半導体ウェ
    ハを加熱する第２のウェハ加熱装置を有していることを
    特徴とする請求項１０又は１１に記載のアルミニウム材
    料の成膜装置。
  13. 【請求項１３】 前記アルミニウム材料の成膜装置は、
    前記ガス供給手段、前記第１のウェハ加熱装置及び前記
    第２のウェハ加熱装置を制御する制御手段を備えている
    ことを特徴とする請求項１０〜１２のいずれか１項に記
    載のアルミニウム材料の成膜装置。
JP8183729A 1996-07-12 1996-07-12 アルミニウム材料の成膜方法及び成膜装置 Withdrawn JPH1064902A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8183729A JPH1064902A (ja) 1996-07-12 1996-07-12 アルミニウム材料の成膜方法及び成膜装置
US08/893,871 US5877086A (en) 1996-07-12 1997-07-11 Metal planarization using a CVD wetting film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8183729A JPH1064902A (ja) 1996-07-12 1996-07-12 アルミニウム材料の成膜方法及び成膜装置

Publications (1)

Publication Number Publication Date
JPH1064902A true JPH1064902A (ja) 1998-03-06

Family

ID=16140953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8183729A Withdrawn JPH1064902A (ja) 1996-07-12 1996-07-12 アルミニウム材料の成膜方法及び成膜装置

Country Status (2)

Country Link
US (1) US5877086A (ja)
JP (1) JPH1064902A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345174A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 自発光装置及びその作製方法
KR100457843B1 (ko) * 2002-09-18 2004-11-18 삼성전자주식회사 반도체 장치에서 콘택 형성 방법
KR100475117B1 (ko) * 2002-11-19 2005-03-11 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
JP2006237371A (ja) * 2005-02-25 2006-09-07 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2010093276A (ja) * 2009-11-26 2010-04-22 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2010114450A (ja) * 2009-11-26 2010-05-20 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
CN103579098A (zh) * 2012-07-30 2014-02-12 格罗方德半导体公司 用来减少角落接口的接口材料的可湿性的方法及相关装置
JP2015528056A (ja) * 2012-07-05 2015-09-24 インテヴァック インコーポレイテッド 透明な基板のための高度に透明な水素化炭素保護コーティングの生産方法
JP2015534264A (ja) * 2012-09-10 2015-11-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板処理システム及び基板を処理する方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456391B2 (ja) * 1997-07-03 2003-10-14 セイコーエプソン株式会社 半導体装置の製造方法
US6171957B1 (en) * 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process
JP3381767B2 (ja) * 1997-09-22 2003-03-04 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法
US6177350B1 (en) * 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate
US6121134A (en) * 1998-04-21 2000-09-19 Micron Technology, Inc. High aspect ratio metallization structures and processes for fabricating the same
US5990004A (en) * 1998-07-15 1999-11-23 United Microelectronics Corp. Method for forming a tungsten plug and a barrier layer in a contact of high aspect ratio
US6720654B2 (en) * 1998-08-20 2004-04-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with cesium barrier film and process for making same
US6734558B2 (en) * 1998-08-20 2004-05-11 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with barium barrier film and process for making same
US6217272B1 (en) 1998-10-01 2001-04-17 Applied Science And Technology, Inc. In-line sputter deposition system
US6328858B1 (en) 1998-10-01 2001-12-11 Nexx Systems Packaging, Llc Multi-layer sputter deposition apparatus
US6274253B1 (en) * 1998-11-13 2001-08-14 Micron Technology, Inc. Processing methods for providing metal-comprising materials within high aspect ratio openings
JP4515550B2 (ja) * 1999-03-18 2010-08-04 東芝モバイルディスプレイ株式会社 薄膜形成方法
US6207558B1 (en) 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
JP3480416B2 (ja) 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
JP3449333B2 (ja) 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法
US6530733B2 (en) 2000-07-27 2003-03-11 Nexx Systems Packaging, Llc Substrate processing pallet and related substrate processing method and machine
US6821912B2 (en) 2000-07-27 2004-11-23 Nexx Systems Packaging, Llc Substrate processing pallet and related substrate processing method and machine
US6682288B2 (en) 2000-07-27 2004-01-27 Nexx Systems Packaging, Llc Substrate processing pallet and related substrate processing method and machine
US6492281B1 (en) * 2000-09-22 2002-12-10 Advanced Micro Devices, Inc. Method of fabricating conductor structures with metal comb bridging avoidance
KR100399417B1 (ko) 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
SE524075C2 (sv) * 2001-10-04 2004-06-22 Bjurenvall Ingemar Förfarande för fraktionering av oljefröpresskakor och mjöl
EP1523761A1 (en) * 2002-06-21 2005-04-20 Applied Materials, Inc. Transfer chamber for vacuum processing system
DE10247051A1 (de) * 2002-10-09 2004-04-22 Polymer Latex Gmbh & Co Kg Latex und Verfahren zu seiner Herstellung
KR100480632B1 (ko) * 2002-11-16 2005-03-31 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US7100954B2 (en) * 2003-07-11 2006-09-05 Nexx Systems, Inc. Ultra-thin wafer handling system
US20060201074A1 (en) * 2004-06-02 2006-09-14 Shinichi Kurita Electronic device manufacturing chamber and methods of forming the same
CN101866828B (zh) * 2004-06-02 2013-03-20 应用材料公司 电子装置制造室及其形成方法
US7784164B2 (en) * 2004-06-02 2010-08-31 Applied Materials, Inc. Electronic device manufacturing chamber method
DE102005029246B4 (de) * 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
TWI295816B (en) * 2005-07-19 2008-04-11 Applied Materials Inc Hybrid pvd-cvd system
US20080242088A1 (en) * 2007-03-29 2008-10-02 Tokyo Electron Limited Method of forming low resistivity copper film structures
US7704879B2 (en) * 2007-09-27 2010-04-27 Tokyo Electron Limited Method of forming low-resistivity recessed features in copper metallization
US7884012B2 (en) * 2007-09-28 2011-02-08 Tokyo Electron Limited Void-free copper filling of recessed features for semiconductor devices
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
JP7394771B2 (ja) 2018-01-29 2023-12-08 アプライド マテリアルズ インコーポレイテッド 光学装置改善のための湿潤層

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639925A (ja) * 1986-06-30 1988-01-16 Nec Corp 半導体装置の製造方法
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
JPS63160328A (ja) * 1986-12-24 1988-07-04 Mitsubishi Electric Corp 半導体装置の製造方法
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4938996A (en) * 1988-04-12 1990-07-03 Ziv Alan R Via filling by selective laser chemical vapor deposition
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
US5147819A (en) * 1991-02-21 1992-09-15 Micron Technology, Inc. Semiconductor metallization method
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5292558A (en) * 1991-08-08 1994-03-08 University Of Texas At Austin, Texas Process for metal deposition for microelectronic interconnections
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
US5585308A (en) * 1993-12-23 1996-12-17 Sgs-Thomson Microelectronics, Inc. Method for improved pre-metal planarization
US5647952A (en) * 1996-04-01 1997-07-15 Industrial Technology Research Institute Chemical/mechanical polish (CMP) endpoint method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345174A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 自発光装置及びその作製方法
KR100457843B1 (ko) * 2002-09-18 2004-11-18 삼성전자주식회사 반도체 장치에서 콘택 형성 방법
US6905960B2 (en) 2002-09-18 2005-06-14 Samsung Electronics Co., Ltd Method of forming a contact in a semiconductor device
KR100475117B1 (ko) * 2002-11-19 2005-03-11 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
JP2006237371A (ja) * 2005-02-25 2006-09-07 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2010093276A (ja) * 2009-11-26 2010-04-22 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2010114450A (ja) * 2009-11-26 2010-05-20 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2015528056A (ja) * 2012-07-05 2015-09-24 インテヴァック インコーポレイテッド 透明な基板のための高度に透明な水素化炭素保護コーティングの生産方法
KR20210010667A (ko) * 2012-07-05 2021-01-27 인테벡, 인코포레이티드 투명한 기판들을 위한 고도로 투명한 수소화된 탄소 보호 코팅을 생산하는 방법
CN103579098A (zh) * 2012-07-30 2014-02-12 格罗方德半导体公司 用来减少角落接口的接口材料的可湿性的方法及相关装置
JP2015534264A (ja) * 2012-09-10 2015-11-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板処理システム及び基板を処理する方法

Also Published As

Publication number Publication date
US5877086A (en) 1999-03-02

Similar Documents

Publication Publication Date Title
JPH1064902A (ja) アルミニウム材料の成膜方法及び成膜装置
US6218301B1 (en) Deposition of tungsten films from W(CO)6
KR100763221B1 (ko) 반도체 소자의 제조 방법
US10629433B2 (en) Method of manufacturing ruthenium wiring
JPH05102075A (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
JP2008060603A (ja) 成膜方法
JPS62267472A (ja) メタルシリサイドの低圧化学蒸着
JP2742590B2 (ja) 半導体装置の製造方法
CN100431134C (zh) 使用低温形成的阻挡金属层制作金属互连线的方法
JP3381774B2 (ja) ＣＶＤ−Ｔｉ膜の成膜方法
JPH0669157A (ja) チタン膜の形成方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP2005527098A (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
JP4103461B2 (ja) 成膜方法
US5851581A (en) Semiconductor device fabrication method for preventing tungsten from removing
JP4798688B2 (ja) 半導体装置の製造方法
JPH05129231A (ja) 電極配線
JPH1032248A (ja) タングステン膜形成法
JPH09260306A (ja) 薄膜形成方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
US6048794A (en) Selective W CVD plug process with a RTA self-aligned W-silicide barrier layer
US6180513B1 (en) Apparatus and method for manufacturing a semiconductor device having a multi-wiring layer structure
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007