JPH106515A

JPH106515A - 記録ヘッド用基体、該記録ヘッド用基体を用いた記録ヘッド及び該記録ヘッドを用いた記録装置

Info

Publication number: JPH106515A
Application number: JP8166089A
Authority: JP
Inventors: Yoshiyuki Imanaka; 良行今仲; Masami Kasamoto; 雅巳笠本; Teruo Ozaki; 照夫尾崎; Muga Mochizuki; 無我望月
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-26
Filing date: 1996-06-26
Publication date: 1998-01-13

Abstract

(57)【要約】【課題】消費電力を増大させること無く、また、別電源
を設けたり電圧変動の虞無く、パワートランジスタの前
段に発熱体の駆動電圧に耐えるＰＭＯＳ又はＮＭＯＳ型
素子を備えたＣＭＯＳインバータ回路を構成する。【解決手段】ゲート電圧昇圧回路１１０は、低濃度Ｐ型
不純物層をＰＭＯＳトランジスタのドレイン高濃度Ｐ型
不純物層とゲートの間に設け、耐圧を２５０Ｖ以上とし
たオフセットＰＭＯＳトランジスタ１０１と、発熱体１
０２を駆動するためのオフセットＮＭＯＳパワートラン
ジスタ１０３と、オフセットＮＭＯＳトランジスタ１０
３と同様の構造のＮＭＯＳトランジスタ１０４、１０５
と、昇圧用抵抗１０６を有し、低濃度Ｐ型不純物層の深
さをオフセットＮＭＯＳ１０４を構成する低濃度Ｎ型不
純物層よりも深く拡散させ、且つオフセットＰＭＯＳ１
０１を構成するサブストレートのＮ型領域よりも浅い構
造とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録ヘッド用基
体、該記録ヘッド用基体を用いた記録ヘッド及び該記録
ヘッドを用いた記録装置に関するものである。

【０００２】

【従来の技術】インクジェット記録方式（即ち、液体噴
射による記録方式）は、記録時に発生する騒音が無視し
得る程度に極めて小さいという点で高速記録が可能であ
り、しかも所謂普通紙への定着処理という特別な処理を
必要とせずに記録が行える点において最近関心を集めて
いる。

【０００３】このインクジェット記録方式の中で、例え
ば、特開昭５４−５１８３７号公報、ドイツ公開（DOL
S）第２８４３０６４号公報に記載されている液体噴射
記録方式は、熱エネルギーを液体に作用させて液滴吐出
のための原動力を得るという点において、他の液体噴射
記録方式とは異なる特徴を有している。

【０００４】即ち、上記公開公報に開示されている記録
方式は、熱エネルギーの作用を受けた液体が急峻な体積
の増大を伴う状態変化を起し、この状態変化に基づく作
用によって、記録ヘッド先端のオリフィスより液体が吐
出されて、飛翔的液滴が形成され、該液滴が被記録部材
に付着し記録が行なわれるという特徴がある。

【０００５】ことに、DOLS第２８４３０６４号公報に開
示されている液体噴射記録方式は、所謂drop-on demand
記録方式に極めて有効に適用されるばかりではなく、記
録ヘッドをfull lineタイプで高密度マルチオリフィス
化された記録ヘッドが容易に具現化できるので、高解像
度、高品質の画像の高速記録が可能となるという特徴を
有している。

【０００６】上記記録方式を適用した記録ヘッドは、液
体を吐出するために設けられたオリフィスと、該オリフ
ィスに連通し、液滴を吐出するための熱エネルギーを液
体に作用させる部分である熱作用部と、この熱作用部を
構成の一部とする液流路とを有する液吐出部と、熱エネ
ルギーを発生する手段としての電気熱変換体（発熱体）
とを具備する記録ヘッド用基体とから成る。

【０００７】近年、そうした記録ヘッド用基体は、複数
の発熱体を基板上に構成するだけでなく、それぞれの発
熱体駆動ドライバーに対して直列に入力される画像デー
タを、それぞれのドライバーに並列に送るためのラッチ
回路等の制御ロジック回路を同一基板内に構成できる。
このラッチ回路は発熱体と同一ビット数のシフトレジス
タとこれらシフトレジスタから出力されるデータを一時
記憶するために設けられる。

【０００８】図７は従来の記録ヘッド用基体の回路構成
図である。７００が基体、７０１が発熱体、７０２がパ
ワートランジスタ、７０３がラッチ回路、７０４がシフ
トレジスタ、７１５は発熱体７０１の抵抗や基体温度モ
ニタ用のセンサ等である。７０５〜７１４は入力パッド
部を表わし、入力信号としてシフトレジスタを駆動する
ためのクロック７０５、画像データを直列で受け取る画
像データ入力７０６、ラッチ回路７０３で画像データを
保持させるためのラッチクロック７０７、パワートラン
ジスタのオン時間、即ち、発熱体７０１に電流を通電さ
せて駆動する時間を外部からコントロールするための駆
動信号入力（ヒートパルス）７０８、発熱体７０１をい
くつかのブロックに分けて時分割駆動する場合のブロッ
ク選択を行なうブロック選択信号（ブロックイネーブ
ル）７１３−（１）〜（ｎ）、シフトレジスタ７０４、
ラッチ回路７０３を初期化するリセット７１２、センサ
駆動７１４ａ、ｂ、ロジック回路駆動電源（５Ｖ）７０
９、ＧＮＤ７１０、発熱体駆動電源７１１等を有する。

【０００９】駆動シーケンスは、まず記録装置本体より
画像データをクロックに同期してシリアルに記録ヘッド
内部の記録ヘッド用基体に送られ、それを基体内シフト
レジスタ７０４で取り込む。シフトレジスタ７０４で取
り込んだ画像データをラッチ回路７０３で一時記憶し、
画像データに応じたオン／オフ出力がラッチ回路７０３
よりなされる。この状態でヒートパルス７０８からパル
スが入力されると、画像データの出力がオンされ、かつ
ブロック選択されている部分の１つ若しくは複数のパワ
ートランジスタ７０２がヒートパルスの時間だけオンさ
れて、画像データの出力がオンされた１つ若しくは複数
の発熱体に電流が通電され、熱エネルギーが発生し、発
熱体のインクが発泡し、そのエネルギーでインクが吐出
する。

【００１０】ここで、パワートランジスタをＭＯＳ化
し，ＢｉＣＭＯＳプロセスからＣＭＯＳプロセスだけで
記録ヘッド用基体を構成する方法がある。これにより、
プロセスの工程数を減らすことができ、素子分離のスペ
ースが削減され、小型化できる等のメリットがある。

【００１１】図４Ａ〜Ｆを参照して説明すると、従来の
バイポーラパワートランジスタ４００（図４Ａ）をＭＯ
Ｓトランジスタ４１０（図４Ｃ）にすることにより、Ｃ
ＭＯＳ形成とは別に必要とされる図４Ｂに示すコレクタ
用高濃度ｎ型領域４０６、４０７、ｎ型エピタキシャル
層４０５、Ｐ型素子分離４０９等が不要となる。ここ
で、ＣＭＯＳロジック部はＢｉＣＭＯＳと同じ構成とな
るが、オフ時にドレインに２０Ｖ以上かかるパワートラ
ンジスタでは、耐圧を確保するために、図４Ｄのように
ドレイン領域に低濃度のＮ型領域４１２を構成するのが
一般的である（以下、この構造をオフセットＭＯＳと呼
ぶ）。その他の構造は、従来のロジック回路に用いてい
たＣＭＯＳ構造と同様であり、図４Ｅ、Ｆでは、パワー
トランジスタをＭＯＳ化する前後で濃度の調整を必要と
するが基本的には同じである。

【００１２】

【発明が解決しようとする課題】上記従来技術ではＭＯ
Ｓパワートランジスタの説明を行なったが、ここで図４
Ｃのように、ロジック出力（一般的に５Ｖ）をパワート
ランジスタのゲートに印加しただけでは、インクを発泡
させるために必要とされる少なくとも１００〜２００ｍ
Ａの電流を通電することは困難であり、仮に通電できた
場合においても、ドレイン・ソース間のオン電圧が大き
くなり、無駄な電力を消費することになる。そこで、駆
動能力をアップさせるためにゲート電圧を上げる方法が
あり、図６Ａ、Ｂにその従来例としての回路図を示す。

【００１３】第１の従来例として、図６Ａに示すよう
に、オフセットＮＭＯＳを用いたＮＭＯＳパワートラン
ジスタ４１０の前段にオフセットＮＭＯＳ６０１ａを用
いたＮＭＯＳインバータ回路をゲート昇圧回路６０５と
して設ける方法がある。しかしながら、この方法では、
発熱体４０１が駆動されない状態、即ちパワートランジ
スタ４１０がオフ時には、ＮＭＯＳ６０１ａがオンとな
り、昇圧用抵抗６０２を介して、電源（ＶＨ）６０４か
ら貫通電流が流れ、この電流は発熱体４０１がオフして
いる間も流れ続けるため、無駄な電力を消費するだけで
なく、発熱体４０１の個数が増加した場合、その貫通電
流だけでヘッド自身を昇温させてしまう虞がある。

【００１４】一方、上述の貫通電流が通電されない第２
の従来例として、図６Ｂに示すように、ＮＭＯＳパワー
トランジスタ４１０の前段にオフセットＮＭＯＳ６０１
ｂ、６０１ｃ、ＰＭＯＳ６０６（耐圧１０〜１４Ｖ）を
用いたインバータ回路をゲート昇圧回路６０８として設
け、パワートランジスタ４１０の前段のインバータ回路
６０１ｂ、６０６をＣＭＯＳとして用いることもでき
る。この場合、パワートランジスタ４１０がオフ時に
は、ＣＭＯＳのため貫通電流を防ぐことができる。しか
しながら、ＣＭＯＳインバータ回路のＰＭＯＳ６０６で
は、発熱体４１０を駆動する電源電圧（ＶＨ）６０４が
約２０Ｖなのに対して同程度の耐圧を得ることが回路構
成上困難であり、ＰＭＯＳ６０６の耐圧を１０〜１４Ｖ
として、外部から１４Ｖ以下の別電源６０９を別途供給
する必要が生じる。一方、内部で電源電圧ＶＨ６０４よ
り降圧してインバータ回路用電源とすることもできるが
（図示せず）、この場合、降圧によるパワーロスやイン
バータ回路の電源電圧で発熱体を同時駆動する個数によ
って電圧変動等の問題がある（図示せず）。

【００１５】以上、パワートランジスタの駆動、ゲート
電圧昇圧回路の構成上の問題点等について説明したが、
これらとは別にＢｉＣＭＯＳからＣＭＯＳだけのプロセ
スに移行することで発生する問題がある。それは、温度
センサ、特に、ダイオードを用いた場合であり、図５を
参照して説明する。

【００１６】図５に示すように、従来技術のＭＯＳ構造
にてダイオードを構成する場合、例えば、ＣＭＯＳロジ
ックＰＭＯＳソース・ドレイン領域４１５の「Ｐ型高
濃度領域」をアノードとし、ＣＭＯＳロジックＰＭＯＳ
のサブストレート領域４１６の［Ｎ型領域」をカソー
ドとしてダイオードを構成するしかない。この場合、ア
ノードからカソードに順方向電流を流すと、Ｎ型領域
４１６の下は、Ｐ基板４１４となり、ここにＰＮＰ構造
ができ、寄生のＰＮＰトランジスタ５０１が動作し、基
板に電流が流れ、特にＣＭＯＳの場合、ラッチアップ等
の問題につながる可能性がある。また、この構造のダイ
オードをセンサの出力振幅アップ、複数点のセンサの平
均化等を目的として、２段或いはそれ以上を一連に接続
した場合、定電流駆動を行っても、１段目で基板に電流
が流れるため、２段目以降には、寄生トランジスタの1/
{ｈFE}の電流しか流れないので「何段目かによって、温
度特性が異なる」、「トランジスタの電流利得ｈFE、即
ち半導体製造プロセスのバラツキの影響が大」等の理由
により、事実上一連の接続は不可能となる。

【００１７】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、消費電力を増大させ
ること無く、また、別電源を設けたり電圧変動の虞無
く、パワートランジスタの前段に発熱体の駆動電圧に耐
えるＰＭＯＳ又はＮＭＯＳ型素子を備えたＣＭＯＳイン
バータ回路を構成できる記録ヘッド用基体、該記録ヘッ
ド用基体を用いた記録ヘッド及び該記録ヘッドを用いた
記録装置を提供することである。

【００１８】加えて、ＣＭＯＳインバータ回路のＰＭＯ
Ｓ或いはＮＭＯＳ型素子に低濃度Ｐ型層又はＮ型層を追
加した構造とすることで、ダイオードセンサの構成をＮ
ＰＮＰ構造又はＰＮＰＮ構造とし、ダイオードセンサを
Ｐ基板又はＮ基板から完全に分離させ、寄生のトランジ
スタによる影響をなくし、一連の接続を実現可能とする
記録ヘッド用基体、該記録ヘッド用基体を用いた記録ヘ
ッド及び該記録ヘッドを用いた記録装置を提供すること
である。

【００１９】

【課題を解決するための手段】上述の課題を解決し、目
的を達成するために、本発明の記録ヘッド用基体は、以
下の構成を備える。即ち、複数の記録素子を通電駆動し
て画像データを記録媒体に記録する記録ヘッドに用いら
れ、該複数の記録素子が形成された記録ヘッド用基体で
あって、前記記録ヘッド用基体に、少なくとも前記記録
素子を通電駆動するためのＮＭＯＳ型パワートランジス
タと、前記画像データに基づいて該パワートランジスタ
を駆動するためのＣＭＯＳ論理回路を設け、前記ＣＭＯ
Ｓ論理回路は、前記パワートランジスタのゲートに印加
される電圧を決定するＮＭＯＳ型素子及びＰＭＯＳ型素
子を有するＣＭＯＳインバータ回路を有し、該ＮＭＯＳ
型素子及びＰＭＯＳ型素子の両ドレインに低濃度領域を
設けた。

【００２０】また、本発明の記録ヘッド用基体は、以下
の構成を備える。即ち、複数の記録素子を通電駆動して
画像データを記録媒体に記録する記録ヘッドに用いら
れ、該複数の記録素子が形成された記録ヘッド用基体で
あって、前記記録ヘッド用基体に、少なくとも前記記録
素子を通電駆動するためのＰＭＯＳ型パワートランジス
タと、前記画像データに基づいて該パワートランジスタ
を駆動するためのＣＭＯＳ論理回路を設け、前記ＣＭＯ
Ｓ論理回路は、前記パワートランジスタのゲートに印加
される電圧を決定するＮＭＯＳ型素子及びＰＭＯＳ型素
子を有するＣＭＯＳインバータ回路を有し、該ＮＭＯＳ
型素子及びＰＭＯＳ型素子の両ドレインに低濃度領域を
設けた。

【００２１】また、本発明の記録ヘッドは、上記記録ヘ
ッド用基体を用いるようにした。

【００２２】また、本発明の記録装置は、上記記録ヘッ
ドを搭載するようにした。

【００２３】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて添付の図面を参照して詳細に説明する。

【００２４】［第１の実施形態］以下、本発明の第１の
実施形態について、図面を参照しながら説明する。

【００２５】図１は、本発明に係る実施形態のインクジ
ェット記録ヘッド用基体に搭載される発熱体駆動回路図
であって、ロジック回路出力１０８からインバータ素子
１０７を介してゲート電圧昇圧回路１１０、ＮＭＯＳパ
ワートランジスタ１０３までの回路図である。

【００２６】図１において、部番１０１は本実施形態の
特徴部分を示し、図２Ａに示す低濃度Ｐ型不純物層２０
２をＰＭＯＳトランジスタのドレイン高濃度Ｐ型不純物
層２０１とゲートＧの間に設け、耐圧を従来の１０〜１
４Ｖ程度から２５０Ｖ以上としたインバータ回路を構成
する高耐圧のオフセットＰＭＯＳトランジスタである。
また、部番１０２は発熱体、部番１０３は発熱体１０２
を駆動するための図２Ｂに示す構造のオフセットＮＭＯ
Ｓパワートランジスタ、部番１０４、１０５はオフセッ
トＮＭＯＳトランジスタ１０３と同様の構造であり、オ
フセットＮＭＯＳパワートランジスタ１０３のゲートに
付加する電圧をロジック回路出力１０８及びインバータ
素子１０７（０Ｖ〜５Ｖ）から電源電圧ＶＨ１０９（１
５〜２５Ｖ）まで昇圧するためのゲート電圧昇圧回路１
１０の高耐圧（２５Ｖ以上）のオフセットＮＭＯＳトラ
ンジスタ、部番１０６は昇圧用抵抗である。

【００２７】次に、第１の実施形態のインクジェット記
録ヘッドに搭載される発熱体駆動回路による動作を説明
する。

【００２８】図１を参照すると、ＮＭＯＳパワートラン
ジスタ１０３がオフ時、即ち、発熱体１０２を駆動して
いない状態（記録装置のパワーオン状態においては、イ
ンクジェット記録での発熱体１０２への電圧印加時間が
周期１００〜２００μＳに対し３〜７μＳ程度であるこ
とから、ほとんどがパワートランジスタのオフ状態であ
り、このオフ状態での消費電力を特にバッテリ駆動等に
おいて小さくすることが重要となる）において、前段の
インバータ回路１０１、１０４では、ＮＭＯＳトランジ
スタ１０４がオンとなる。しかしながら、ＰＭＯＳトラ
ンジスタ１０１がオフであるため貫通電流は通電されな
い。更に、その前段のＮＭＯＳトランジスタ１０５は、
この状態でオフであることから、この段においても貫通
電流は流れず、非駆動時の消費電力は限りなく「０」と
なる。従って、第１の実施形態の回路構造を採ることに
より、図６Ａを参照して従来技術で説明したように、電
源ＶＨ６０４→昇圧用抵抗６０２→ＮＭＯＳトランジス
タ６０１ａ→ＧＮＤと非駆動時に流れる貫通電流を無く
すことができ、更にＰＭＯＳトランジスタ１０１の耐圧
を２５Ｖ以上とすることにより、図６Ｂに示す回路図で
必要であった電源ＶＨ６０４とは別の電源６０９も、電
源電圧ＶＨ６０４と共有が可能となり、電源コストの削
減、装置の小型化が同時に達成できるようになる。

【００２９】更に、第１の実施形態においては、図２
Ａ、図２Ｂに示すように、その特徴点である低濃度Ｐ型
不純物層２０２の深さをオフセットＮＭＯＳ１０４を構
成する低濃度Ｎ型不純物層２１２よりも深く拡散させ、
且つオフセットＰＭＯＳ１０１を構成するサブストレー
トのＮ型領域２０３よりも浅い構造とすることにより、
図３に示すダイオードセンサを同時に設けることができ
る。ここで、図３に示す部番２１１は、オフセットＮＭ
ＯＳのドレイン・ソースを構成する高濃度Ｎ型不純物層
であり、ダイオードセンサのカソード（Ｋ）となり、部
番２０２は、オフセットＰＭＯＳ２０２（図２Ａ）の低
濃度Ｐ型不純物層と同じであり、ダイオードセンサのア
ノード（Ａ）となる。

【００３０】以上説明した構造により、図５に示す従来
のトランジスタ構造において、Ｐ+（４１５）−Ｎ（４
１６）−Ｐ基板（４１４）により寄生的にできたＰＮＰ
トランジスタ等による基板へのリーク電流等、アノード
Ａ・カソードＫ以外へ流れる電流を完全になくすことが
でき、リーク電流によるラッチアップ等の問題を防ぐこ
とができるうえ、従来技術で説明した一連の接続ができ
ない問題も同時に解決し、ダイオードセンサの一連の接
続が可能となる。

【００３１】更に、第１の実施形態によるメリットは、
ダイオードセンサの温度特性がＰＮ接合の主に濃度が低
い不純物層に依存すること、このダイオードのアノード
Ａを構成する低濃度Ｐ型不純物層２０２（図３）がＰＭ
ＯＳの耐圧を得られる濃度であれば良いことから第１の
実施形態によるトランジスタ構造により、ダイオードセ
ンサの温度特性を広い範囲で設定できることである。

【００３２】また、従来のＭＯＳプロセス構造に低濃度
のＰ型不純物層をＣＭＯＳロジックのＰＭＯＳのサブス
トレートを構成するＮ型層よりも浅くかつＣＭＯＳロジ
ックのＮＭＯＳドレイン・ソースを構成するＮ型高濃度
層よりも深く追加することにより、パワートランジスタ
の前段に発熱体駆動電圧（ＶＨ）に耐えるＰＭＯＳを備
えたＣＭＯＳインバータ回路を構成できる。

【００３３】加えて、この低濃度Ｐ型層の追加により、
ダイオードセンサ部の構成を、ＮＰＮＰ構造とし、ダイ
オードセンサをＰ基板から完全に分離させ、寄生のトラ
ンジスタによる影響をなくし、一連の接続を実現でき
る。

【００３４】尚、第１の実施形態においては、ＮＭＯＳ
パワートランジスタを用いた場合を一例として説明した
が、不純物層を全て逆転させて、ＰＭＯＳパワートラン
ジスタを用いたトランジスタ構造としても簡単に適用で
きることは明らかであり、本発明の技術的範囲であるも
のと考えられる。

【００３５】＜インクジェット記録ヘッド用基体＞次
に、第１の実施形態のトランジスタ構造を有するインク
ジェット記録ヘッド用基体について説明する。図８は、
インクジェット記録ヘッド用基体の詳細構成を示す斜視
図である。

【００３６】図８に示すように、インクジェット記録ヘ
ッド用基体は、複数の吐出口８００に連通した液路８０
５を形成するための流路壁部材８０１と、インク供給口
８０３を有する天板８０２とを組み付けることにより、
インクジェット記録方式の記録ヘッド８１０を構成でき
る。この場合、インク供給口８０３から注入されるイン
クが内部の共通液室８０４へ蓄えられて各液路８０５へ
供給され、その状態で基体８０８、発熱部８０６を駆動
することで吐出口８００からインクの吐出がなされる。

【００３７】また、図８に示す記録ヘッド８１０をイン
クジェット記録装置本体に装着し、装置本体から記録ヘ
ッド８１０へ付与される信号をコントロールすることに
より、高速記録、高画質記録を実現できるインクジェッ
ト記録装置を提供することができる。

【００３８】＜インクジェット記録装置本体＞次に、第
１の実施形態の記録ヘッド８１０を用いたインクジェッ
ト記録装置について説明する。図９は、本発明に係る実
施形態のインクジェット記録装置９００を示す外観斜視
図である。

【００３９】図９において、記録ヘッド８１０は、駆動
モータ９０１の正逆回転に連動して駆動力伝達ギア９０
２、９０３を介して回転するリードスクリュー９０４の
螺旋溝９２１に対して係合するキャリッジ９２０上に搭
載されており、駆動モータ９０１の駆動力によってキャ
リッジ９２０と共にガイド９１９に沿って矢印ａ又はｂ
方向に往復移動可能となっている。不図示の記録媒体給
送装置によってプラテン９０６上に搬送される記録用紙
Ｐ用の紙押え板９０５は、キャリッジ移動方向に沿って
記録用紙Ｐをプラテン９０６に対して押圧する。

【００４０】フォトプラ９０７、９０８は、キャリッジ
９２０に設けられたレバー９０９のフォトプラ９０７、
９０８が設けられた領域での存在を確認して駆動モータ
９０１の回転方向の切換等を行うためのホームポジショ
ン検知手段である。支持部材９１０は記録ヘッド８１０
の全面をキャップするキャップ部材９１１を支持し、吸
引手段９１２はキャップ部材９１１内を吸引し、キャッ
プ内開口５１３を介して記録ヘッド８１０の吸引回復を
行う。移動部材９１５は、クリーニングブレード９１４
を前後方向に移動可能にし、クリーニングブレード９１
４及び移動部材９１５は、本体支持板９１６に支持され
ている。クリーニングブレード９１４は、図示の形態で
なく周知のクリーニングブレードが本実施形態にも適用
できることは言うまでもない。また、レバー９１７は、
吸引回復の吸引を開始するために設けられ、キャリッジ
９２０と係合するカム９１８の移動に伴って移動し、駆
動モータ９０１からの駆動力がクラッチ切換等の公知の
伝達手段で移動制御される。記録ヘッド８１０に設けら
れた発熱部８０６に信号を付与したり、駆動モータ９０
１等の各機構の駆動制御を司る記録制御部（不図示）
は、装置本体側に設けられている。

【００４１】上述のような構成のインクジェット記録装
置９００は、記録媒体給送装置によってプラテン９０６
上に搬送される記録用紙Ｐに対し、記録ヘッド８１０が
記録用紙Ｐの全幅にわたって往復移動しながら記録を行
うものであり、記録ヘッド８１０は、前述の第１の実施
形態のトランジスタ構造を有するインクジェット記録ヘ
ッド用基体を用いて製造されているため、高精度で高速
な記録が可能となる。

【００４２】以上の説明においては、インクジェット記
録ヘッド用基体をインクジェット方式の記録ヘッドに採
用した例について説明したが、本発明に基づく基体構造
は、たとえば、サーマルヘッド用基体にも応用できるも
のである。

【００４３】本発明は、特にインクジェット記録方式の
中でも出願人の提唱する、熱エネルギーを利用してイン
クを吐出する方式の記録ヘッド、記録装置において、優
れた効果をもたらすものである。

【００４４】その代表的な構成や原理については、例え
ば、米国特許大4,723,129号明細書、同第4,740,796号明
細書に開示されている基本的な原理を用いて行なうもの
が好ましい。この方法はいわゆるオンデマンド型、コン
ティニュアス型のいずれにも適用可能であるが、特に、
オンデマンド型の場合には、液体（インク）が保持され
ているシートや液路に対応して配置されている電気熱変
換体に、記録情報に対応していて該沸騰を越える急速な
温度上昇を与える少なくとも一つの駆動信号を印加する
ことによって、電気熱変換体に熱エネルギーを発生せし
め、記録ヘッドの熱作用面に膜沸騰させて、結果的にこ
の駆動信号に一対一対応し液体（インク）内の気泡を形
成出来るので有効である。この気泡の成長、収縮により
吐出用開口を介して液体（インク）を吐出させて、少な
くとも一つの滴を形成する。この駆動信号をパルス形状
とすると、即時適切に気泡の成長収縮が行なわれるの
で、特に応答性に優れた液体（インク）の吐出が達成で
き、より好ましい。このパルス形状の駆動信号として
は、米国特許第4,463,359号明細書、同第4,345,262号明
細書に記載されているようなものが適している。なお、
上記熱作用面の温度上昇率に関する発明の米国特許第4,
313,124号明細書に記載されている条件を採用すると、
さらに優れた記録を行なうことができる。

【００４５】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電器熱変換体
の組み合わせ構成（直線状液流路または直角液流路）の
他に熱作用部が屈曲する領域に配置されている構成を開
示する米国特許第4,558,333号明細書、米国特許第4,45
9,600号明細書を用いた構成も本発明に含まれるもので
ある。加えて、複数の電気熱変換体に対して、共通する
スリットを電気熱変換体の吐出部とする構成を開示する
特開昭５９年第１２３６７０号公報や熱エネルギーの圧
力波を吸収する開口を吐出部に対応させる構成を開示す
る特開昭５９年第１３８４６１号公報に基づいた構成と
しても本発明は有効である。

【００４６】更に、記録装置が記録出来る最大記録媒体
の幅に対応した長さを有する降るラインタイプの記録ヘ
ッドとしては、上述した明細書に開示されているような
複うう記録ヘッドの組み合わせによって、その長さを満
たす構成や一体的に形成された一個の記録ヘッドとして
の構成のいずれでもよいが、本発明は、上述した効果を
一層有効に発揮することができる。

【００４７】［他の実施形態］尚、本発明は、複数の機
器（例えばホストコンピュータ，インタフェイス機器、
リーダ、プリンタなど）から構成されるシステムに適用
しても、一つの機器からなる装置（例えば、複写機、フ
ァクシミリ装置等）に適用してもよい。

【００４８】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（又はＣＰＵや
ＭＰＵ）が記憶媒体に格納されたプログラムコードを読
出し実行することによっても、達成されることは言うま
でもない。

【００４９】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００５０】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭな
どを用いることができる。

【００５１】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。

【００５２】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【００５３】

【発明の効果】以上説明したように、本発明によれば、
記録ヘッド用基体のＣＭＯＳインバータ回路において、
ＮＭＯＳ型素子及びＰＭＯＳ型素子の両ドレインに低濃
度領域を設け、従来の素子構造に対してＰ型低濃度領域
又はＮ型低濃度領域を追加したので、消費電力を増大さ
せること無く、また、別電源を設けたり電圧変動の虞無
く、パワートランジスタの前段に発熱体の駆動電圧に耐
えるＰＭＯＳ又はＮＭＯＳ型素子を備えたＣＭＯＳイン
バータ回路を構成して、パワートランジスタ駆動用の高
耐圧ＣＭＯＳインバータ回路を実現できる。

【００５４】また、ＣＭＯＳインバータ回路のＰＭＯＳ
或いはＮＭＯＳ型素子に低濃度Ｐ型層又はＮ型層を追加
した構造とすることで、ダイオードセンサの構成をＮＰ
ＮＰ構造又はＰＮＰＮ構造とし、ダイオードセンサをＰ
基板又はＮ基板から完全に分離させ、寄生のトランジス
タによる影響をなくし、完全に素子分離されたダイオー
ドセンサを同時に作り込むことが可能となる。

【００５５】また、ダイオードセンサを完全に分離でき
るので、ダイオードセンサの一連の接続が可能となり、
センサ用の端子数の増加を防ぎ、一連に接続したことに
よる高精度なダイナミックレンジアップが達成できる。

【００５６】また、電源は記録素子駆動用の電源から共
通に供給すれば良いので、電源を追加したり、降圧回路
を無くすことができ、且つＣＭＯＳであることから貫通
電流を無くすことができ、記録ヘッドの温度上昇を防止
し、エネルギーの省力化を図れるので、バッテリ駆動方
式の記録装置等に対応できる。

【００５７】また、本発明の記録ヘッドは上記記録ヘッ
ド用基体を用い、本発明の記録装置は上記記録ヘッドを
搭載するので、電源コストの削減や装置の小型化を図る
ことができる。

【００５８】

【図面の簡単な説明】

【図１】本発明に係る第１の実施形態のインクジェット
記録ヘッド用基体に搭載される発熱体駆動回路図であ
る。

【図２Ａ】図１に示すオフセットＰＭＯＳトランジスタ
の構造を示す断面図である。

【図２Ｂ】図１に示すオフセットＮＭＯＳトランジスタ
の構造を示す断面図である。

【図３】ダイオードセンサの構造を示す断面図である。

【図４Ａ】従来技術に係るバイポーラパワートランジス
タを用いた発熱体の駆動回路図である。

【図４Ｂ】図４Ａに示すバイポーラパワートランジスタ
の構造を示す断面図である。

【図４Ｃ】従来技術に係るＭＯＳパワートランジスタを
用いた発熱体の駆動回路図である。

【図４Ｄ】従来技術に係るオフセットＮＭＯＳパワート
ランジスタの構造を示す断面図である。

【図４Ｅ】図６Ａ、６Ｂに示すゲート電圧昇圧回路のＮ
ＭＯＳトランジスタの構造を示す断面図である。

【図４Ｆ】図６Ｂに示すゲート電圧昇圧回路のＰＭＯＳ
トランジスタの構造を示す断面図である。

【図５】従来のダイオードセンサの構造を示す断面図で
ある。

【図６Ａ】第１の従来技術としてパワートランジスタの
ゲート電圧を増加するための回路図である。

【図６Ｂ】第２の従来技術としてパワートランジスタの
ゲート電圧を増加するための回路図である。

【図７】従来技術に係るインクジェット記録ヘッド用基
体の回路図である。

【図８】本実施形態のインクジェット記録ヘッドの概略
構成を示す図である。

【図９】本実施形態のインクジェット記録装置本体の外
観斜視図である。

【符号の説明】

１０１…高耐圧オフセットＰＭＯＳ１０２…発熱体１０３…ＮＭＯＳパワートランジスタ１０４、１０５…オフセットＮＭＯＳ１０６…昇圧用抵抗１０７…インバータ素子１０８…ロジック回路出力１０９…ＶＨ電源１１０…ゲート電圧昇圧回路２０１…高濃度ＰＭＯＳ２０２…低濃度ＰＭＯＳ２０３…Ｎ型サブストレート２０４…Ｐ基板２１１…高濃度ＮＭＯＳ２１２…低濃度ＮＭＯＳ２１３…Ｐ型サブストレート８１０…インクジェット記録ヘッド９００…インクジェット記録装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者望月無我東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】複数の記録素子を通電駆動して画像デー
タを記録媒体に記録する記録ヘッドに用いられ、該複数
の記録素子が形成された記録ヘッド用基体であって、前記記録ヘッド用基体に、少なくとも前記記録素子を通
電駆動するためのＮＭＯＳ型パワートランジスタと、前
記画像データに基づいて該パワートランジスタを駆動す
るためのＣＭＯＳ論理回路を設け、前記ＣＭＯＳ論理回路は、前記パワートランジスタのゲ
ートに印加される電圧を決定するＮＭＯＳ型素子及びＰ
ＭＯＳ型素子を有するＣＭＯＳインバータ回路を有し、
該ＮＭＯＳ型素子及びＰＭＯＳ型素子の両ドレインに低
濃度領域を設けたことを特徴とする記録ヘッド用基体。
【請求項２】前記ＰＭＯＳ型素子のドレインにおける
低濃度Ｐ型不純物領域の深さは、前記ＣＭＯＳ論理回路
のＰＭＯＳサブストレートをなすＮ型領域よりも浅く、
且つ該ＣＭＯＳ論理回路のＮＭＯＳ型素子のドレイン及
びソースをなす高濃度Ｎ型不純物領域の深さより深く構
成されていることを特徴とする請求項１に記載の記録ヘ
ッド用基体。
【請求項３】前記ＮＭＯＳ型素子のドレイン及びソー
スをなす高濃度Ｎ型不純物領域、前記ＰＭＯＳ型素子の
ドレインに設けた低濃度Ｐ型不純物領域、前記ＣＭＯＳ
論理回路のＰＭＯＳサブストレートをなすＮ型領域及び
Ｐ型基板からなるＮＰＮＰ構造において、前記高濃度Ｎ
型不純物領域をカソード、前記低濃度Ｐ型不純物領域を
アノードとしてダイオードによる温度センサを設けたこ
とを特徴とする請求項１乃至請求項２に記載の記録ヘッ
ド用基体。
【請求項４】前記記録素子を通電駆動するための電圧
電源と、前記ＮＭＯＳ型パワートランジスタのゲートに
印加される電圧を決定するＣＭＯＳインバータ回路を駆
動するための電源電圧とを共通化することを特徴とする
請求項１乃至請求項３のいずれかに記載の記録ヘッド用
基体。
【請求項５】複数の記録素子を通電駆動して画像デー
タを記録媒体に記録する記録ヘッドに用いられ、該複数
の記録素子が形成された記録ヘッド用基体であって、前記記録ヘッド用基体に、少なくとも前記記録素子を通
電駆動するためのＰＭＯＳ型パワートランジスタと、前
記画像データに基づいて該パワートランジスタを駆動す
るためのＣＭＯＳ論理回路を設け、前記ＣＭＯＳ論理回路は、前記パワートランジスタのゲ
ートに印加される電圧を決定するＮＭＯＳ型素子及びＰ
ＭＯＳ型素子を有するＣＭＯＳインバータ回路を有し、
該ＮＭＯＳ型素子及びＰＭＯＳ型素子の両ドレインに低
濃度領域を設けたことを特徴とする記録ヘッド用基体。
【請求項６】前記ＮＭＯＳ型素子のドレインにおける
低濃度Ｎ型不純物領域の深さは、前記ＣＭＯＳ論理回路
のＮＭＯＳサブストレートをなすＰ型領域よりも浅く、
且つ該ＣＭＯＳ論理回路のＰＭＯＳ型素子のドレイン及
びソースをなす高濃度Ｐ型不純物領域の深さより深く構
成されていることを特徴とする請求項５に記載の記録ヘ
ッド用基体。
【請求項７】前記ＰＭＯＳ型素子のドレイン及びソー
スをなす高濃度Ｐ型不純物領域、前記ＮＭＯＳ型素子の
ドレインに設けた低濃度Ｎ型不純物領域、前記ＣＭＯＳ
論理回路のＮＭＯＳサブストレートをなすＰ型領域及び
Ｎ型基板からなるＰＮＰＮ構造において、前記高濃度Ｐ
型不純物領域をアノード、前記低濃度Ｎ型不純物領域を
カソードとしてダイオードによる温度センサを設けたこ
とを特徴とする請求項５乃至請求項６に記載の記録ヘッ
ド用基体。
【請求項８】前記記録素子を通電駆動するための電圧
電源と、前記ＰＭＯＳ型パワートランジスタのゲートに
印加される電圧を決定するＣＭＯＳインバータ回路を駆
動するための電源電圧とを共通化することを特徴とする
請求項５乃至請求項７のいずれかに記載の記録ヘッド用
基体。
【請求項９】請求項１乃至請求項８のいずれかに記載
の記録ヘッド用基体を用いたことを特徴とする記録ヘッ
ド。
【請求項１０】前記記録ヘッドは、インクを吐出して
記録を行うインクジェット記録ヘッドであることを特徴
とする請求項９に記載の記録ヘッド。
【請求項１１】前記記録ヘッドは、熱エネルギーを利
用してインクを吐出する記録ヘッドであって、インクに
与える熱エネルギーを発生するための熱エネルギー変換
体を備えていることを特徴とする請求項９乃至請求項１
０のいずれかに記載の記録ヘッド。
【請求項１２】請求項９乃至請求項１１のいずれかに
記載の記録ヘッドを搭載することを特徴とする記録装
置。