JPH1065205A

JPH1065205A - 半導体受光素子の製造方法

Info

Publication number: JPH1065205A
Application number: JP8220191A
Authority: JP
Inventors: Yasumasa Miyamoto; 育昌宮本; Takeshi Nakamura; 毅中村; Takayuki Yamada; 高幸山田; Shinya Kyozuka; 信也経塚
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1996-08-21
Filing date: 1996-08-21
Publication date: 1998-03-06

Abstract

(57)【要約】【課題】良好な界面特性をもつ傾斜超格子型アバラン
シェフォトダイオードを提供する。【解決手段】本発明では、結晶半導体薄膜からなる井
戸層と結晶半導体薄膜からなる障壁層とを順次積層して
なる半導体受光素子の製造に際し、十分な膜厚の第１の
アモルファス半導体薄膜を成膜し、アニールにより前記
第１のアモルファス半導体薄膜とを結晶し、第１の結晶
半導体薄膜を形成する工程と、前記第１のアモルファス
半導体薄膜と同一材料からなり前記第１のアモルファス
半導体薄膜よりも薄い第２のアモルファス半導体薄膜を
成膜する工程と、この上層に前記結晶半導体薄膜からな
る障壁層を成膜する工程と、前記第２のアモルファス半
導体薄膜に、前記第１の結晶半導体薄膜を核として再結
晶化する程度のエネルギーを付与し第２の結晶半導体薄
膜を形成する工程とを含むことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体受光素子の
製造方法にかかり、特に複写機、ファクシミリなどの画
像読取り用のラインイメージセンサ、ビデオカメラなど
の画像入力用の二次元イメージセンサなどに用いられる
半導体受光素子、特に光によって生成されたキャリアを
衝突電離により増倍するアバランシェ効果を利用した半
導体受光素子の製造方法に関する。

【０００２】

【従来の技術】従来、可視光領域の光を読取るための素
子としては広くＣＣＤが用いられており、また、半導体
薄膜を用いた薄膜型イメージセンサも一部で実用化され
るようになってきている。これらの受光素子は何れも光
センシング部にはフォトダイオードを用いており、原理
的に光子１個に対して生成される電子は１個以下であり
増幅作用のないものである。一般的には受光素子外部に
増幅回路を持ち、これにより電子の増幅を行って感度を
向上させることが広く行われているが、この方法では受
光素子部分におけるノイズ成分も同時に増幅してしまう
ため、Ｓ／Ｎ比の低下を伴ってしまうという問題があっ
た。従ってこれらの素子を用いて鮮明な画像を得るため
には、読取り対象に強い光をあてて十分な反射光を得ら
れる状態にして撮像を行わなければならないという欠点
がある。

【０００３】この欠点を補うことを目的とし、本発明者
らは、レーザアニール法を用いて形成した多結晶シリコ
ン薄膜／炭化シリコン薄膜超格子において障壁層を鋸刃
状のポテンシャル構造とした傾斜超格子構造のアバラン
シェフォトダイオード（ＡＰＤ）を提案している。

【０００４】このアバランシェフォトダイオードは、図
１６〜１９にその製造工程図を示すように基板１上にス
パッタリング法により、下部電極２としてタンタル（Ｔ
ａ）薄膜を形成した後、プラズマＣＶＤ法により正孔注
入阻止層３としてｎ型水素化アモルファスシリコン（ａ
−Ｓｉ：Ｈ）層を形成する。ついでＬＰＣＶＤ法により
アモルファスシリコン（ａ−Ｓｉ）層９を形成し、エキ
シマレーザを用いてレーザエネルギー１０を照射し結晶
化する（図１６）。

【０００５】これにより、図１７に示すように、アモル
ファスシリコン層９は井戸層４としての多結晶シリコン
層となる。

【０００６】この後プラズマＣＶＤ法により、障壁層５
としての炭化シリコン層、光吸収層６としての水素化ア
モルファスシリコン層、電子注入層７としてのｐ型水素
化アモルファスシリコン層を連続的に堆積し、さらに図
１８に示すように、この上層にスパッタリング法により
酸化インジウム錫（ＩＴＯ）層からなる上部電極８を形
成する。

【０００７】そしてパターニングし、図１９に示すよう
に、多結晶シリコン層と炭化シリコン層とが積層された
超格子構造のアバランシェフォトダイオードを形成する
ことができる。

【０００８】このようにして形成されたアバランシェフ
ォトダイオードにおいては、光吸収層で生成されたフォ
トキャリアを、この増倍層で増幅し、上部および下部電
極を介して電流として取り出すことにより、増幅作用を
もつものとなる。

【０００９】

【発明が解決しようとする課題】しかしながら、この方
法では、増倍層としての多結晶シリコン／炭化シリコン
超格子を形成するに際し、アモルファスシリコン層の成
膜、その結晶化、そして炭化シリコン層の成膜というよ
うに、成膜工程の間に結晶化を行わなければならない。
従って、障壁層となる炭化シリコン層と井戸層となる多
結晶シリコン層との界面は、成膜装置とアニール装置と
の間を搬送する際に、不純物の付着などにより、界面の
欠陥準位を増加させ、結果としてアバランシェフォトダ
イオードの暗電流を増大し、増倍率、Ｓ／Ｎ比を低下さ
せてしまっていた。また、不純物の付着を改善するため
に洗浄工程が必要となり、スループットがさらに悪化す
るという問題があった。

【００１０】そこでまた、アモルファスシリコンと炭化
シリコンとを連続的に堆積した後レーザアニールにより
結晶化を行うという方法も提案されているが、その場合
にはアモルファスシリコンが溶融した際に炭化シリコン
からの炭素の拡散が膜全体に起こり、アモルファスシリ
コンと炭化シリコンとの界面でのバンドギャップの急峻
性が失われてしまい、これが増倍率の向上を阻む原因と
なっていた。

【００１１】本発明は前記実情に鑑みてなされたもの
で、良好な界面特性をもつ傾斜超格子型アバランシェフ
ォトダイオードを提供することを目的とする。

【００１２】

【課題を解決するための手段】そこで本発明では、結晶
半導体薄膜からなる井戸層と結晶半導体薄膜からなる障
壁層とを順次積層してなる半導体受光素子の製造に際
し、十分な膜厚の第１のアモルファス半導体薄膜を成膜
し、アニールにより前記第１のアモルファス半導体薄膜
とを結晶し、第１の結晶半導体薄膜を形成する工程と、
前記第１のアモルファス半導体薄膜と同一材料からなり
前記第１のアモルファス半導体薄膜よりも薄い第２のア
モルファス半導体薄膜を成膜する工程と、この上層に前
記結晶半導体薄膜からなる障壁層を成膜する工程と、前
記第２のアモルファス半導体薄膜に、前記第１の結晶半
導体薄膜を種として再結晶化する程度のエネルギーを付
与して結晶化し第２の結晶半導体薄膜を形成する工程と
を含むことを特徴とする。

【００１３】望ましくは、前記第１および第２のアモル
ファス半導体薄膜はアモルファスシリコンであり、前記
１および第２の結晶半導体薄膜は多結晶シリコンであ
り、前記障壁層は炭化シリコンであることを特徴とす
る。

【００１４】望ましくは、前記第２のアモルファス半導
体薄膜と障壁層とは真空を破ることなく連続的に成膜さ
れることを特徴とする。

【００１５】前記第２のアモルファス半導体薄膜をアニ
ールする工程はレーザ光を用いたアニール工程であるこ
とを特徴とする。

【００１６】すなわち、本発明の方法では、あらかじめ
第１のアモルファス半導体薄膜の結晶化に十分なエネル
ギーを付与し結晶化し、十分に粒径の大きな多結晶半導
体薄膜を得たのち、薄い第２のアモルファス半導体薄膜
を形成し、さらに障壁層を形成した後、第２のアモルフ
ァス半導体薄膜が既に結晶化されている多結晶半導体薄
膜と融合する程度のエネルギーを付与することにより、
多結晶半導体薄膜の結晶性を維持しつつ第２の結晶半導
体薄膜を形成する。従って、障壁層の形成後のアニール
工程で溶融するのは薄い第２のアモルファス半導体薄膜
だけであり、従って炭化シリコンから炭素が拡散するの
は最大第２のアモルファス半導体薄膜の厚さ分だけであ
り、従来のように結晶半導体薄膜全体にわたって炭素が
拡散した場合に比べ、バンドギャップの急峻性を大幅に
改善することができる。

【００１７】また、第２のアモルファス半導体薄膜と障
壁層とを真空を破ることなく連続的に成膜しているた
め、膜の表面が汚染されることもなく、欠陥準位の少な
いアバランシェフォトダイオードを形成することが可能
となる。また、同一チャンバー内で成膜するようにすれ
ば、装置間での搬送に際して汚染されることなくより良
好な薄膜形成が可能となる。

【００１８】また、アモルファスシリコンを結晶化する
場合、レーザ光を用いて波長を適切に選択すれば、表面
層のみを選択的に結晶化することができる。

【００１９】なお、第１および第２のアモルファス半導
体薄膜の膜厚の比は２〜１０：１、エネルギーについて
は、５００ｍＪ／ｃｍ²以下とするのが望ましい。

【００２０】また、ここで第１および第２の結晶半導体
薄膜とは、通常多結晶を示すが、単結晶であってもよ
い。

【００２１】

【発明の実施の形態】以下、本発明について、図面を参
照しつつ説明する。

【００２２】図１乃至図４は本発明の半導体受光素子の
製造方法を原理的に説明する図である。すなわち、本発
明の方法では、第１のアモルファス半導体薄膜の結晶化
に十分なエネルギーを付与し結晶化し、十分に粒径の大
きな多結晶半導体薄膜を得たのち、薄い第２のアモルフ
ァス半導体薄膜を形成し、さらに障壁層を形成した後、
第２のアモルファス半導体薄膜が既に結晶化されている
多結晶半導体薄膜と融合する程度のエネルギーを付与す
ることにより、多結晶半導体薄膜の結晶性を維持しつつ
第２の結晶半導体薄膜を形成することにより、アモルフ
ァスシリコン薄膜と炭化シリコン薄膜との傾斜超格子構
造の光電変換層を形成することを特徴とする。

【００２３】まず、図１に示すように基板１上に第１の
アモルファスシリコン（ａ−Ｓｉ）層９を形成し、エキ
シマレーザを用いてレーザエネルギー１０を照射し結晶
化する。

【００２４】これにより、図２に示すように、粒径の大
きな多結晶シリコン層４が形成される。

【００２５】この後、図３に示すように、薄い第２のア
モルファスシリコン薄膜９、炭化シリコン層５を形成
し、これにエキシマレーザを用いて前記工程よりもエネ
ルギー密度の低いレーザエネルギー１０を照射し結晶化
する。

【００２６】このとき最上層の炭化シリコン層５の透過
率は１００％程度であるため、この光は良好に薄いアモ
ルファスシリコン層９に到達し、結晶化に作用し、下地
の多結晶シリコン層４の結晶性を引き継ぎながらこれを
核として連続して第２のアモルファスシリコン層９は結
晶化され図４に示すように、既に形成された多結晶シリ
コン層と共に極めて結晶性の高い井戸層としての多結晶
シリコン層４を構成する。

【００２７】このようにエキシマレーザにより再結晶化
をおこなった場合には、膜厚と同程度の粒径をもつ柱状
結晶からなる多結晶シリコンが形成される。粒径が大き
くなるにつれて膜中の結晶粒界の占める体積が相対的に
低くなり、その結果粒界に存在する欠陥準位の膜中の総
量が低減される。

【００２８】そしてこのようにして十分に粒径が大きく
なるように結晶化した多結晶シリコン層を核として、上
層の薄いアモルファスシリコン層の結晶化が起こり、最
終的に粒径が大きい多結晶シリコンが形成される。

【００２９】そしてまた、障壁層の形成後のアニール工
程で溶融するのは薄いアモルファスシリコンであり、従
って炭化シリコンから炭素が拡散するのは最大第２のア
モルファスシリコン薄膜の厚さ分だけであり、従来のよ
うに結晶半導体薄膜全体にわたって炭素が拡散した場合
に比べ、バンドギャップの急峻性を大幅に改善すること
ができる。

【００３０】また、第２のアモルファスシリコン薄膜と
障壁層とを連続的に成膜しているため、装置間での搬送
に際して膜の表面が汚染されることもなく、欠陥準位の
少ない光電変換層を形成することが可能となる。

【００３１】さらにまた、炉アニールを用いることによ
りさらに粒径の大きな多結晶シリコンを得ることができ
る。但し、炉アニールは低温で行う程長時間のアニール
が必要であり、スループットに大きく影響する。

【００３２】次に本発明第１の実施例のアバランシェフ
ォトダイオードの製造工程について説明する。まず図５
に示すようにガラス基板１上にスパッタリング法によ
り、下部電極２としてタンタル（Ｔａ）薄膜を５００ｎ
ｍ程度の膜厚となるように形成した後、プラズマＣＶＤ
法により正孔注入阻止層３として膜厚５０ｎｍ程度のｎ
型水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層を形
成する。ついで、ＬＰＣＶＤ法により膜厚１００ｎｍ程
度の第１のアモルファスシリコン（ａ−Ｓｉ）層９を形
成し、発振波長３５１ｎｍのＸｅＦエキシマレーザを用
いて３００ｍＪ／ｃｍ²程度のレーザ光１０を照射し結
晶化する。

【００３３】これにより第１のアモルファスシリコン層
９は溶融再結晶化し、第１の多結晶シリコン層となる。
そしてこの上層に膜厚２０ｎｍの第２のアモルファスシ
リコン層９をＬＰＣＶＤ法により形成し、さらにプラズ
マＣＶＤ法により膜厚５０ｎｍ程度の炭化シリコン（Ｓ
ｉＣ）層５を形成し、同様に図６に示すようにＸｅＦエ
キシマレーザを用いて１００ｍＪ／ｃｍ²程度のレーザ
エネルギー１０を照射し結晶化する。

【００３４】これにより、最上層の炭化シリコン層５の
透過率は１００％程度であるため、この光は良好にアモ
ルファスシリコン層９に到達し、この層は透過率が極め
て低いためこの層で良好に吸収され、照射エネルギーの
大半がこの層の結晶化に作用し図８に示すように、アモ
ルファスシリコン層９は下層の多結晶シリコン層４を核
として結晶性の高い柱状の多結晶を形成し井戸層として
膜厚１２０ｎｍ程度の多結晶シリコン層４を構成する。
この多結晶シリコン層は粒径１００ｎｍであった。

【００３５】この後プラズマＣＶＤ法により、光吸収層
６として膜厚１μｍの水素化アモルファスシリコン層、
電子注入阻止層７としてのｐ型水素化アモルファスシリ
コン層を連続的に堆積し、さらに図８に示すように、こ
の上層にスパッタリング法により酸化インジウム錫（Ｉ
ＴＯ）層からなる膜厚６０ｎｍの上部電極８を形成す
る。

【００３６】そしてパターニングし図９に示すように、
多結晶シリコン層と炭化シリコン層とからなる超格子構
造のアバランシェフォトダイオードが形成される。

【００３７】このようにして形成されたアバランシェフ
ォトダイオードの、多結晶シリコン／炭化シリコン界面
での欠陥準位を調べたところ、従来に比べて大幅に改善
されていることがわかった。また炭素の拡散も多結晶シ
リコン層の上層部の薄い領域のみにしか起こっていない
ことが確認された。

【００３８】このアバランシェフォトダイオードに光を
照射し、特性を測定した結果を図１０および図１１に示
す。図１０は、印加電圧と増倍率との関係を示し、図１
１は印加電圧と暗電流との関係を示す。いずれにおいて
も、実線は本発明実施例の方法で形成したアバランシェ
フォトダイオードについての測定結果であり、点線は従
来例の方法で形成したアバランシェフォトダイオードの
測定結果を示す図である。この結果からも本発明の方
法によれば、暗電流が低減され、Ｓ／Ｎ比も大幅に向上
していることがわかる。

【００３９】これは次のような理由によるものと考えら
れる。この方法では、井戸層と障壁層の界面に不純物の
混入もなく、また、結晶性のよい多結晶シリコンが形成
される。従って、このアバランシェフォトダイオードに
逆バイアスを印加する場合、井戸層に対して障壁層が高
抵抗となっているため、井戸層には電解が殆どかから
ず、不要な電子／正孔対の生成が皆無となって暗電流の
発生が抑制され得、また、この多結晶シリコンは高移動
度をもつため、高感度となる。

【００４０】次に本発明の第２の実施例について説明す
る。ここでは、第１のアモルファスシリコン層を形成し
アニールして第１の多結晶シリコン層４を形成する工程
までは、前記第１の実施例と同様の方法を用いて行い、
この後第２のアモルファスシリコン層９から上部電極８
まで順次積層し、この後基板面側からレーザ光を照射す
る様にしたことを特徴とする。

【００４１】まず、前記第１の実施例と同様にして、図
１２に示すようにガラス基板１上にスパッタリング法に
より、下部電極２として透光性のＩＴＯ薄膜を１００ｎ
ｍ程度の膜厚となるように形成した後、プラズマＣＶＤ
法により正孔注入阻止層３として膜厚５０ｎｍ程度のｎ
型水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層を形
成する。ついでＬＰＣＶＤ法により膜厚１００ｎｍ程度
の第１のアモルファスシリコン（ａ−Ｓｉ）層９を形成
し、発振波長３５１ｎｍのＸｅＦエキシマレーザを用い
て３００ｍＪ／ｃｍ²程度のレーザ光１０を照射し結晶
化する。

【００４２】これにより第１のアモルファスシリコン層
９は溶融再結晶化し、第１の多結晶シリコン層となる。
そしてこの上層に膜厚２０ｎｍの第２のアモルファスシ
リコン層９をＬＰＣＶＤ法により形成し、さらにプラズ
マＣＶＤ法により膜厚５０ｎｍ程度の炭化シリコン（Ｓ
ｉＣ）層５を形成し、さらに光吸収層６として膜厚１μ
ｍの水素化アモルファスシリコン層、電子注入阻止層７
としての膜厚５０ｎｍ程度のｐ型水素化アモルファスシ
リコン層を連続的に堆積し、さらにこの上層にスパッタ
リング法により酸化インジウム錫（ＩＴＯ）層からなる
膜厚６０ｎｍの上部電極８を形成する。ここで酸化イン
ジウム錫層以外はすべて連続工程で形成することができ
る。そして、ガラス基板側から、発振波長６２０ｎｍの
パルス色素レーザを用いて１００ｍＪ／ｃｍ²のレーザ
光１０を照射し第２のアモルファスシリコン層を再結晶
化する（図１３）。

【００４３】これにより、下部電極２としてのＩＴＯ
層、正孔注入阻止層３としてのｎ型水素化アモルファス
シリコン層、炭化シリコン層５の透過率は１００％程度
であリ、また、結晶化された第１の多結晶シリコン層４
の透過率もほぼ８０％であるため、この光は良好にアモ
ルファスシリコン層９に到達し、この層は透過率が極め
て低いためこの層で良好に吸収され、照射エネルギーの
大半がこの層の結晶化に作用し図１４に示すように、第
２のアモルファスシリコン層９は溶融再結晶化され極め
て結晶性の高い井戸層としての多結晶シリコン層４を構
成する。

【００４４】この後パターニングし図１５に示すよう
に、多結晶シリコン層と炭化シリコン層とが積層された
超格子構造のアバランシェフォトダイオードが形成され
る。

【００４５】このようにして形成されたアバランシェフ
ォトダイオードも、前記第１の実施例の方法で形成した
アバランシェフォトダイオードと同様暗電流が大幅に低
減された。

【００４６】なお、前記実施例では、基板としてガラス
基板を用いたが、セラミック、石英、ポリイミドなど他
の絶縁性材料を用いても良く、また金属板などの導電性
材料も、アバランシェフォトダイオードの用途によって
は使用可能である。ただし基板側からレーザ光を照射す
る場合には、レーザ光を透過する材質を選択する必要が
ある。また下部電極としてはタンタルの他、モリブデ
ン、チタン、タングステンなどの金属材料、タンタルシ
リサイド、モリブデンシリサイド、チタンシリサイド、
タングステンシリサイドなどの金属シリサイドを用いて
もよい。さらに正孔注入阻止層としてもｎ型水素化アモ
ルファスシリコンに限定されることなく結晶シリコン、
多結晶シリコンなどでもよい。セレン、ゲルマニウムな
ども適用可能である。また電子注入阻止層としてもｐ型
水素化アモルファスシリコンに限定されることなく結晶
シリコン、多結晶シリコンなどでもよい。障壁層として
も炭化シリコンに限定されることなく窒化シリコンなど
も適用可能である。光吸収層としても水素化アモルファ
スシリコンに限定されることなくセレン、ゲルマニウム
なども適用可能である。上部電極としても酸化インジウ
ム錫に限定されることなく酸化錫など適宜変更可能であ
る。

【００４７】そして叉、アモルファス半導体層、結晶半
導体層の形成方法としてはＬＰＣＶＤ、プラズマＣＶＤ
法に限定されることなく，ＥＣＲＣＶＤ，光ＣＶＤ、ス
パッタリング、蒸着など他の方法を用いてもよいことは
いうまでもない。

【００４８】また、前記実施例では、アニール工程で
は、レーザとして、エキシマレーザ、色素レーザなどを
を用いたが、クリプトンレーザ，ルビーレーザ，Ａｒレ
ーザ、ＣＷ色素レーザ、Ｑスィッチレーザなどを用いて
も良くまた、ランプアニール、熱アニールも適用可能で
ある。

【００４９】さらにまた、前記実施例ではアバランシェ
フォトダイオードとして基板に対して素子側から光を検
知するようにしたが、基板側からの光を検知するように
構成してもよい。また増倍層としては井戸層と障壁層を
１周期ではなく多層構造にしてもよい。また電極につい
ても上部と下部とで挟むようにしたが、うにしてもよ
い。

【００５０】

【発明の効果】以上説明してきたように、本発明によれ
ば、多結晶シリコン層と炭化シリコン層界面の欠陥準位
を低減することができ、またバンドギャップ差の急峻性
を維持することができ、暗電流の少ない高品質のアバラ
ンシェフォトダイオードを得ることが可能となる。

【図面の簡単な説明】

【図１】本発明の方法の原理説明図

【図２】本発明の方法の原理説明図

【図３】本発明の方法の原理説明図

【図４】本発明の方法の原理説明図

【図５】本発明の第１の実施例のアバランシェフォトダ
イオードの製造工程図

【図６】本発明の第１の実施例のアバランシェフォトダ
イオードの製造工程図

【図７】本発明の第１の実施例のアバランシェフォトダ
イオードの製造工程図

【図８】本発明の第１の実施例のアバランシェフォトダ
イオードの製造工程図

【図９】本発明の第１の実施例のアバランシェフォトダ
イオードの製造工程図

【図１０】本発明の第１の実施例のアバランシェフォト
ダイオードの印加電圧と増倍率との関係を示す図

【図１１】本発明の第１の実施例のアバランシェフォト
ダイオードの印加電圧と暗電流との関係を示す図

【図１２】本発明の第２の実施例のアバランシェフォト
ダイオードの製造工程図

【図１３】本発明の第２の実施例のアバランシェフォト
ダイオードの製造工程図

【図１４】本発明の第２の実施例のアバランシェフォト
ダイオードの製造工程図

【図１５】本発明の第２の実施例のアバランシェフォト
ダイオードの製造工程図

【図１６】従来例のアバランシェフォトダイオードの製
造工程図

【図１７】従来例のアバランシェフォトダイオードの製
造工程図

【図１８】従来例のアバランシェフォトダイオードの製
造工程図

【図１９】従来例のアバランシェフォトダイオードの製
造工程図

【符号の説明】

１ガラス基板２下部電極３正孔注入阻止層４井戸層５障壁層６光吸収層７電子注入阻止層８上部電極９アモルファスシリコン層１０レーザ光

───────────────────────────────────────────────────── フロントページの続き (72)発明者経塚信也神奈川県足柄上郡中井町境430 グリーンテクなかい富士ゼロックス株式会社内

Claims

【特許請求の範囲】

【請求項１】１対の電極間に、結晶半導体薄膜からな
る井戸層と結晶半導体薄膜からなる障壁層とを積層して
なる増倍層を具備してなる半導体受光素子の製造方法に
おいて、前記増倍層の形成工程が、十分な膜厚の第１のアモルファス半導体薄膜を成膜し、
アニールにより前記第１のアモルファス半導体薄膜を結
晶化し、第１の結晶半導体薄膜を形成する工程と、前記第１のアモルファス半導体薄膜と同一材料からなり
前記第１のアモルファス半導体薄膜よりも薄い第２のア
モルファス半導体薄膜を成膜する工程と、この上層に
前記結晶半導体薄膜からなる障壁層を成膜する工程と、
前記第２のアモルファス半導体薄膜に、前記第１の結晶
半導体薄膜を核として再結晶化する程度のエネルギーを
付与して結晶化し第２の結晶半導体薄膜を形成する工程
とを含むことを特徴とする半導体受光素子の製造方法。
【請求項２】前記第１および２のアモルファス半導体
薄膜はアモルファスシリコンであり、前記１および第２の結晶半導体薄膜は多結晶シリコンで
あり、前記障壁層は炭化シリコンであることを特徴とする請求
項１記載の半導体受光素子の製造方法。
【請求項３】前記第２のアモルファス半導体薄膜と障
壁層とは、真空を破ることなく、連続的に成膜されるこ
とを特徴とする請求項１記載の半導体受光素子の製造方
法。
【請求項４】前記第２のアモルファス半導体薄膜をア
ニールする工程はレーザ光を用いたアニール工程である
ことを特徴とする請求項１記載の半導体受光素子の製造
方法。