JPH1065462A - 定電流回路およびこれを用いた差動増幅回路 - Google Patents
定電流回路およびこれを用いた差動増幅回路Info
- Publication number
- JPH1065462A JPH1065462A JP21633896A JP21633896A JPH1065462A JP H1065462 A JPH1065462 A JP H1065462A JP 21633896 A JP21633896 A JP 21633896A JP 21633896 A JP21633896 A JP 21633896A JP H1065462 A JPH1065462 A JP H1065462A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- constant current
- current
- constant
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 22
- 230000007423 decrease Effects 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 101150073536 FET3 gene Proteins 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 4
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 温度依存性の小さい定電流回路および差動増
幅回路を提供する。 【解決手段】 定電流回路１において、ＧａＡｓ系ショ
ットキーダイオードＤ１のカソード（端子Ｓ）は負電源
に接続され、ＧａＡｓ系Ｎ型電界効果トランジスタＦＥ
Ｔ３のゲート電極（端子Ｂ）には一定のバイアス電圧Ｖ
Ｂが印加されている。ＦＥＴ３のドレイン電極（端子
Ｌ）に定電流ｉを流す。温度上昇に対し、ＦＥＴ３はゲ
ート・ソース間電圧を増加させることによりドレイン電
流を一定に保つことができ、またＤ１は電極間電圧を減
少させることによりその電流を一定に保つことができる
ので、単独動作において、上記電圧増加量と電圧減少量
が等しいＦＥＴ３とＤ１を直列接続した定電流回路１で
はＦＥＴ３とＤ１の接続点の電位が下降し、また温度降
下に対してはこの接続点の電位が上昇して、電流ｉを一
定値に保つ。
幅回路を提供する。 【解決手段】 定電流回路１において、ＧａＡｓ系ショ
ットキーダイオードＤ１のカソード（端子Ｓ）は負電源
に接続され、ＧａＡｓ系Ｎ型電界効果トランジスタＦＥ
Ｔ３のゲート電極（端子Ｂ）には一定のバイアス電圧Ｖ
Ｂが印加されている。ＦＥＴ３のドレイン電極（端子
Ｌ）に定電流ｉを流す。温度上昇に対し、ＦＥＴ３はゲ
ート・ソース間電圧を増加させることによりドレイン電
流を一定に保つことができ、またＤ１は電極間電圧を減
少させることによりその電流を一定に保つことができる
ので、単独動作において、上記電圧増加量と電圧減少量
が等しいＦＥＴ３とＤ１を直列接続した定電流回路１で
はＦＥＴ３とＤ１の接続点の電位が下降し、また温度降
下に対してはこの接続点の電位が上昇して、電流ｉを一
定値に保つ。
Description
【０００１】
【発明の属する技術分野】この発明は、電界効果トラン
ジスタによる定電流回路、特に動作電流の温度変動が小
さい定電流回路、およびこれを用いた差動増幅回路に関
するものである。
ジスタによる定電流回路、特に動作電流の温度変動が小
さい定電流回路、およびこれを用いた差動増幅回路に関
するものである。
【０００２】
【従来の技術】図５は、従来の定電流源回路を用いた差
動増幅回路の一構成例を示す図であり、３つのＧａＡｓ
系Ｎ型電界効果トランジスタＦＥＴ１、ＦＥＴ２、およ
びＦＥＴ３と、２つの抵抗Ｒ１およびＲ２を有し、トラ
ンジスタＦＥＴ１とＦＥＴ２のゲート電極をそれぞれ正
相信号入力端子ＩＮ１、逆相信号入力端子ＩＮ２とし、
トランジスタＦＥＴ１とＦＥＴ２のドレイン電極をそれ
ぞれ正相信号出力端子ＯＵＴ１、逆相信号出力端子ΟＵ
Ｔ２とする。またトランジスタＦＥＴ３のソース電極を
電圧端子Ｓ、ゲート電極をバイアス端子Ｂとする。トラ
ンジスタＦＥＴ１およびＦＥＴ２のソース電極はともに
トランジスタＦＥＴ３のドレイン電極に接続され、また
抵抗Ｒ１およびＲ２はそれぞれトランジスタＦＥＴ１お
よびＦＥＴ２のドレイン電極と接地電源の間に挿入され
ている。
動増幅回路の一構成例を示す図であり、３つのＧａＡｓ
系Ｎ型電界効果トランジスタＦＥＴ１、ＦＥＴ２、およ
びＦＥＴ３と、２つの抵抗Ｒ１およびＲ２を有し、トラ
ンジスタＦＥＴ１とＦＥＴ２のゲート電極をそれぞれ正
相信号入力端子ＩＮ１、逆相信号入力端子ＩＮ２とし、
トランジスタＦＥＴ１とＦＥＴ２のドレイン電極をそれ
ぞれ正相信号出力端子ＯＵＴ１、逆相信号出力端子ΟＵ
Ｔ２とする。またトランジスタＦＥＴ３のソース電極を
電圧端子Ｓ、ゲート電極をバイアス端子Ｂとする。トラ
ンジスタＦＥＴ１およびＦＥＴ２のソース電極はともに
トランジスタＦＥＴ３のドレイン電極に接続され、また
抵抗Ｒ１およびＲ２はそれぞれトランジスタＦＥＴ１お
よびＦＥＴ２のドレイン電極と接地電源の間に挿入され
ている。
【０００３】図５において、トランジスタＦＥＴ１とＦ
ＥＴ２は同じ特性を持つものとし、Ｒ１とＲ２は同じ抵
抗値ｒを持つものとする。またバイアス端子Ｂには一定
のバイアス電圧が印加され、電源端子Ｓには定電圧が印
加されているものとする。
ＥＴ２は同じ特性を持つものとし、Ｒ１とＲ２は同じ抵
抗値ｒを持つものとする。またバイアス端子Ｂには一定
のバイアス電圧が印加され、電源端子Ｓには定電圧が印
加されているものとする。
【０００４】図５の差動増幅回路は、トランジスタＦＥ
Ｔ３を定電流回路１１として用いており、ＦＥＴ３は、
バイアス端子Ｂと電源端子Ｓ間の電圧（ゲート・ソース
間電圧）に応じた一定のドレイン電流ｉを流す。これに
より図５の差動増幅回路の入出力特性は、図２に示すよ
うにトランジスタＦＥＴ３のドレイン電流ｉと負荷抵抗
ｒにより出力振幅の最大値がｒ×ｉに制限された特性を
有する。
Ｔ３を定電流回路１１として用いており、ＦＥＴ３は、
バイアス端子Ｂと電源端子Ｓ間の電圧（ゲート・ソース
間電圧）に応じた一定のドレイン電流ｉを流す。これに
より図５の差動増幅回路の入出力特性は、図２に示すよ
うにトランジスタＦＥＴ３のドレイン電流ｉと負荷抵抗
ｒにより出力振幅の最大値がｒ×ｉに制限された特性を
有する。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の差動増幅回路では、動作温度が上昇した場合、定電流
回路であるトランジスタＦＥＴ３のドレイン電流が減少
してしまうため、差動増幅回路の出力振幅の最大値が減
少してしまうという問題があった。
の差動増幅回路では、動作温度が上昇した場合、定電流
回路であるトランジスタＦＥＴ３のドレイン電流が減少
してしまうため、差動増幅回路の出力振幅の最大値が減
少してしまうという問題があった。
【０００６】本発明は、このような従来の問題を解決
し、動作電流の温度変動が小さい定電流回路、および出
力の最大振幅の温度変動が小さい差動増幅回路を提供す
ることを目的とする。
し、動作電流の温度変動が小さい定電流回路、および出
力の最大振幅の温度変動が小さい差動増幅回路を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の定電流回路は、第１の電極を電源接続端子と
するダイオードと、ゲート電極が定バイアスされ、ソー
ス電極が前記ダイオードの第２の電極に接続され、ドレ
イン電極が外部負荷接続端子に接続され、この外部負荷
接続端子に所定の電流を流す電界効果トランジスタから
なる電流制御部とを有し、前記ダイオードと前記電流制
御部は、単独動作時において、前記所定の電流を流すと
きの温度変化に対する前記ダイオードの電極間電圧の変
化量と、前記所定の電流を流すときの前記温度変化に対
する前記電界効果トランジスタのゲート・ソース間電圧
の変化量の和がほぼ０となる温度特性をそれぞれ有する
ことを特徴とするものである。
に本発明の定電流回路は、第１の電極を電源接続端子と
するダイオードと、ゲート電極が定バイアスされ、ソー
ス電極が前記ダイオードの第２の電極に接続され、ドレ
イン電極が外部負荷接続端子に接続され、この外部負荷
接続端子に所定の電流を流す電界効果トランジスタから
なる電流制御部とを有し、前記ダイオードと前記電流制
御部は、単独動作時において、前記所定の電流を流すと
きの温度変化に対する前記ダイオードの電極間電圧の変
化量と、前記所定の電流を流すときの前記温度変化に対
する前記電界効果トランジスタのゲート・ソース間電圧
の変化量の和がほぼ０となる温度特性をそれぞれ有する
ことを特徴とするものである。
【０００８】温度上昇に対して、ＧａＡｓ系のＭＥＳＦ
ＥＴ（チャネル層にゲート絶縁膜を介さずに直接ゲート
電極を形成したＦＥＴ）、Ｓｉ系のＭＯＳＦＥＴ等の電
界効果トランジスタは、ゲート・ソース間電圧を増加さ
せることによりドレイン電流を一定に保つことができ、
またＧａＡｓ系のショットキーダイオード、Ｓｉ系のシ
ョットキーダイオードおよび接合型ダイオード等のダイ
オードは、電極間電圧を減少させることによりその電流
を一定に保つことができるので、両者を直列接続するこ
とにより、温度上昇に対しては電界効果トランジスタと
ダイオードの接続点の電位が下降し、また温度降下に対
してはこの接続点の電位が上昇して、外部負荷接続端子
に流れる電流（動作電流と称する）の変化を抑制する。
このとき、前記ダイオードと前記電流制御部が、前記所
定の電流を流すときの温度変化に対する前記ダイオード
の電極間電圧の変化量と、ドレイン電流として前記所定
の電流を流すときの前記温度変化に対する前記電界効果
トランジスタのゲート・ソース間電圧の変化量の和がほ
ぼ０になる温度特性を有するものであるときには、温度
変化に対して負荷接続端子電流を一定に保つことができ
る。
ＥＴ（チャネル層にゲート絶縁膜を介さずに直接ゲート
電極を形成したＦＥＴ）、Ｓｉ系のＭＯＳＦＥＴ等の電
界効果トランジスタは、ゲート・ソース間電圧を増加さ
せることによりドレイン電流を一定に保つことができ、
またＧａＡｓ系のショットキーダイオード、Ｓｉ系のシ
ョットキーダイオードおよび接合型ダイオード等のダイ
オードは、電極間電圧を減少させることによりその電流
を一定に保つことができるので、両者を直列接続するこ
とにより、温度上昇に対しては電界効果トランジスタと
ダイオードの接続点の電位が下降し、また温度降下に対
してはこの接続点の電位が上昇して、外部負荷接続端子
に流れる電流（動作電流と称する）の変化を抑制する。
このとき、前記ダイオードと前記電流制御部が、前記所
定の電流を流すときの温度変化に対する前記ダイオード
の電極間電圧の変化量と、ドレイン電流として前記所定
の電流を流すときの前記温度変化に対する前記電界効果
トランジスタのゲート・ソース間電圧の変化量の和がほ
ぼ０になる温度特性を有するものであるときには、温度
変化に対して負荷接続端子電流を一定に保つことができ
る。
【０００９】また前記電流制御部に、前記外部負荷接続
端子と前記電界効果トランジスタのドレイン電極の間に
直列に接続され、ゲート電極が個別に定バイアスされた
１つ以上の負荷電界効果トランジスタを設けることによ
り、外部負荷接続端子の電位変化に対する動作電流の変
化をさらに抑えることができる。
端子と前記電界効果トランジスタのドレイン電極の間に
直列に接続され、ゲート電極が個別に定バイアスされた
１つ以上の負荷電界効果トランジスタを設けることによ
り、外部負荷接続端子の電位変化に対する動作電流の変
化をさらに抑えることができる。
【００１０】次に本発明の差動増幅回路は、電源接続端
子を第１の電源に接続した上記の定電流回路と、ソース
電極がともに前記外部負荷接続端子に接続され、ゲート
電極を差動入力端子とする第１および第２の電界効果ト
ランジスタと、前記第１および第２の電界効果トランジ
スタのドレイン電極と第２の電源の間にそれぞれ設けら
れた第１および第２の負荷抵抗とを有することを特徴と
するものである。
子を第１の電源に接続した上記の定電流回路と、ソース
電極がともに前記外部負荷接続端子に接続され、ゲート
電極を差動入力端子とする第１および第２の電界効果ト
ランジスタと、前記第１および第２の電界効果トランジ
スタのドレイン電極と第２の電源の間にそれぞれ設けら
れた第１および第２の負荷抵抗とを有することを特徴と
するものである。
【００１１】
【発明の実施の形態】図１は本発明の定電流回路の実施
の形態を示す差動増幅回路の回路図であり、定電流回路
１と、差動対をなすＧａＡｓ系Ｎ型電界効果トランジス
タＦＥＴ１およびＦＥＴ２と、トランジスタＦＥＴ１お
よびＦＥＴ２の負荷抵抗Ｒ１およびＲ２とを有する。
の形態を示す差動増幅回路の回路図であり、定電流回路
１と、差動対をなすＧａＡｓ系Ｎ型電界効果トランジス
タＦＥＴ１およびＦＥＴ２と、トランジスタＦＥＴ１お
よびＦＥＴ２の負荷抵抗Ｒ１およびＲ２とを有する。
【００１２】定電流回路１は、カソード電極（第１の電
極）を電源端子（電源接続端子）ＳとするＧａＡｓ系シ
ョットキーダイオードＤ１と、ゲート電極をバイアス端
子Ｂとし、ソース電極がショットキーダイオードＤ１の
アノード電極（第２の電極）に接続され、ドレイン電極
を負荷端子（外部負荷接続端子）ＬとするＧａＡｓ系Ｎ
型電界効果トランジスタＦＥＴ３とを有し、負荷端子Ｌ
に定電流ｉを流す。電源端子Ｓは負電源ＶＳに接続さ
れ、バイアス端子Ｂには一定のバイアス電圧ＶＢが印加
されているものとする。尚、ＧａＡｓにおいては、良質
のゲート絶縁膜を形成するのが困難なため、通常、ダイ
オードはショットキー構造、電界効果トランジスタはＭ
ＥＳ構造となる。
極）を電源端子（電源接続端子）ＳとするＧａＡｓ系シ
ョットキーダイオードＤ１と、ゲート電極をバイアス端
子Ｂとし、ソース電極がショットキーダイオードＤ１の
アノード電極（第２の電極）に接続され、ドレイン電極
を負荷端子（外部負荷接続端子）ＬとするＧａＡｓ系Ｎ
型電界効果トランジスタＦＥＴ３とを有し、負荷端子Ｌ
に定電流ｉを流す。電源端子Ｓは負電源ＶＳに接続さ
れ、バイアス端子Ｂには一定のバイアス電圧ＶＢが印加
されているものとする。尚、ＧａＡｓにおいては、良質
のゲート絶縁膜を形成するのが困難なため、通常、ダイ
オードはショットキー構造、電界効果トランジスタはＭ
ＥＳ構造となる。
【００１３】トランジスタＦＥＴ１およびＦＥＴ２は、
ソースがともに負荷端子Ｌに接続され、ゲート電極をそ
れぞれ正相信号入力端子ΙＮ１、逆相信号入力端子ＩＮ
２とし、ドレイン電極をそれぞれ逆相信号出力端子ＯＵ
Ｔ２、正相信号出力端子ΟＵＴ１とする。また抵抗Ｒ１
およびＲ２は、それぞれトランジスタＦＥＴ１およびＦ
ＥＴ２のドレイン電極と接地電源（第２の電源）の間に
挿入されている。ここでは、トランジスタＦＥＴ１とＦ
ＥＴ２は同じ特性を持つものとし、抵抗Ｒ１とＲ２は同
じ抵抗値ｒを持つものとする。
ソースがともに負荷端子Ｌに接続され、ゲート電極をそ
れぞれ正相信号入力端子ΙＮ１、逆相信号入力端子ＩＮ
２とし、ドレイン電極をそれぞれ逆相信号出力端子ＯＵ
Ｔ２、正相信号出力端子ΟＵＴ１とする。また抵抗Ｒ１
およびＲ２は、それぞれトランジスタＦＥＴ１およびＦ
ＥＴ２のドレイン電極と接地電源（第２の電源）の間に
挿入されている。ここでは、トランジスタＦＥＴ１とＦ
ＥＴ２は同じ特性を持つものとし、抵抗Ｒ１とＲ２は同
じ抵抗値ｒを持つものとする。
【００１４】次に、図１の差動増幅回路の動作について
説明する。定電流回路１は、トランジスタＦＥＴ３のゲ
ート・ソース間電圧ＶＧＳ３によって決まる電流ｉを、
トランジスタＦＥＴ１およびＦＥＴ２のソース電極から
引き込んでいる。入力端子ΙＮ１の入力電圧ＶＩＮ１と
入力端子ＩＮ２の入力電圧ＶＩＮ２が等しいときは、ト
ランジスタＦＥＴ１のドレイン電流ｉ１とトランジスタ
ＦＥＴ２のドレイン電流ｉ２は等しく、出力端子ＯＵＴ
１の出力電圧ＶＯＵＴ１と出力端子ＯＵＴ２の出力電圧
ＶＯＵＴ２も等しい。
説明する。定電流回路１は、トランジスタＦＥＴ３のゲ
ート・ソース間電圧ＶＧＳ３によって決まる電流ｉを、
トランジスタＦＥＴ１およびＦＥＴ２のソース電極から
引き込んでいる。入力端子ΙＮ１の入力電圧ＶＩＮ１と
入力端子ＩＮ２の入力電圧ＶＩＮ２が等しいときは、ト
ランジスタＦＥＴ１のドレイン電流ｉ１とトランジスタ
ＦＥＴ２のドレイン電流ｉ２は等しく、出力端子ＯＵＴ
１の出力電圧ＶＯＵＴ１と出力端子ＯＵＴ２の出力電圧
ＶＯＵＴ２も等しい。
【００１５】入力電圧ＶＩＮ１がＶＩＮ２よりも大きい
ときは、電流ｉ１は電流ｉ２より大きくなり、出力電圧
ＶＯＵＴ１はＶＯＵＴ２よりも大きくなるが、定電流回
路１に流れる電流ｉ（＝ｉ１＋ｉ２）は変化しない（電
流ｉ１の増加分が電流ｉ２の減少分となる）。従って、
電流ｉ１およびｉ２はそれぞれ０からｉまでの間を変化
し、差動入力電圧ＶＩＮ１−ＶＩＮ２に対する出力電圧
ＶＯＵＴ１およびＶＯＵＴ２は図２に示すものとなり、
定電流ｉと負荷抵抗ｒにより出力振幅の最大値がｒ×ｉ
に制限された特性となる。
ときは、電流ｉ１は電流ｉ２より大きくなり、出力電圧
ＶＯＵＴ１はＶＯＵＴ２よりも大きくなるが、定電流回
路１に流れる電流ｉ（＝ｉ１＋ｉ２）は変化しない（電
流ｉ１の増加分が電流ｉ２の減少分となる）。従って、
電流ｉ１およびｉ２はそれぞれ０からｉまでの間を変化
し、差動入力電圧ＶＩＮ１−ＶＩＮ２に対する出力電圧
ＶＯＵＴ１およびＶＯＵＴ２は図２に示すものとなり、
定電流ｉと負荷抵抗ｒにより出力振幅の最大値がｒ×ｉ
に制限された特性となる。
【００１６】図３は定電流回路１の動作説明図であり、
（ａ）はトランジスタＦＥＴ３のゲート・ソース間電圧
ＶＧＳ３に対するドレイン電流ｉＤ３の特性図、（ｂ）
はダイオードＤ１の電極間電圧ＶＤ１に対するダイオー
ド電流ｉＤ１の特性図、（ｃ）は定電流回路１の動作電
流ｉの説明図である。尚、図中の破線は温度上昇時の特
性変化を示すものであり、また各特性曲線は定電流回路
１の動作を説明するために模式的に示したものである。
（ａ）はトランジスタＦＥＴ３のゲート・ソース間電圧
ＶＧＳ３に対するドレイン電流ｉＤ３の特性図、（ｂ）
はダイオードＤ１の電極間電圧ＶＤ１に対するダイオー
ド電流ｉＤ１の特性図、（ｃ）は定電流回路１の動作電
流ｉの説明図である。尚、図中の破線は温度上昇時の特
性変化を示すものであり、また各特性曲線は定電流回路
１の動作を説明するために模式的に示したものである。
【００１７】図３に実線で示した各特性について、
（ｃ）はＦＥＴ３の特性図にダイードＤ１の特性曲線を
負荷曲線として書き込んだものである。トランジスタＦ
ＥＴ３とダイードＤ１は直列接続されているので、両曲
線の交点の電流が定電流回路１の動作電流ｉとなる。ま
たドレイン電流ｉＤ３軸とダイオード電流ｉＤ１軸の間
隔は電源端子Ｓとバイアス端子Ｂの端子間電圧ＶＢＳに
等しく、この端子間電圧ＶＢＳを変化させることにより
電流ｉを調整することができる。
（ｃ）はＦＥＴ３の特性図にダイードＤ１の特性曲線を
負荷曲線として書き込んだものである。トランジスタＦ
ＥＴ３とダイードＤ１は直列接続されているので、両曲
線の交点の電流が定電流回路１の動作電流ｉとなる。ま
たドレイン電流ｉＤ３軸とダイオード電流ｉＤ１軸の間
隔は電源端子Ｓとバイアス端子Ｂの端子間電圧ＶＢＳに
等しく、この端子間電圧ＶＢＳを変化させることにより
電流ｉを調整することができる。
【００１８】次に、動作温度が上昇すると、図３（ａ）
に示すトランジスタＦＥＴ３のドレイン電流−ゲート・
ソース間電圧特性、および図３（ｂ）に示すダイオード
Ｄ１の電流−電圧特性は、それぞれ実線から破線に変化
する。すなわち動作温度の上昇に対しては、トランジス
タＦＥＴ３のゲート・ソース間電圧ＶＧＳ３を増加させ
ることによりドレイン電流ｉＤ３を一定に保つことがで
き、またダイオードＤ１の電極間電圧ＶＤ１を減少させ
ることによりダイオード電流ｉＤ１を一定に保つことが
できる。
に示すトランジスタＦＥＴ３のドレイン電流−ゲート・
ソース間電圧特性、および図３（ｂ）に示すダイオード
Ｄ１の電流−電圧特性は、それぞれ実線から破線に変化
する。すなわち動作温度の上昇に対しては、トランジス
タＦＥＴ３のゲート・ソース間電圧ＶＧＳ３を増加させ
ることによりドレイン電流ｉＤ３を一定に保つことがで
き、またダイオードＤ１の電極間電圧ＶＤ１を減少させ
ることによりダイオード電流ｉＤ１を一定に保つことが
できる。
【００１９】従ってトランジスタＦＥＴ３とダイードＤ
１を直列接続した定電流回路１においては、トランジス
タＦＥＴ３のゲート・ソース間電圧ＶＧＳ３が増加し、
その分ダイオードＤ１の電極間電圧ＶＤ１が減少して電
流ｉの変動が抑制される。このときトランジスタＦＥＴ
３とダイオードＤ１の温度特性が、図３（ａ）に示すΔ
ＶＧＳ３と図３（ｂ）に示すΔＶＤ１の絶対値が等しく
なるように設定されていれば（相補特性関係と称す
る）、図３（ｃ）に点線で示したように、電流ｉを温度
上昇前と同じ値に保つことができる。またこれにより図
１の差動増幅回路の出力振幅の最大値（ｒ×ｉ）も一定
に保たれる。
１を直列接続した定電流回路１においては、トランジス
タＦＥＴ３のゲート・ソース間電圧ＶＧＳ３が増加し、
その分ダイオードＤ１の電極間電圧ＶＤ１が減少して電
流ｉの変動が抑制される。このときトランジスタＦＥＴ
３とダイオードＤ１の温度特性が、図３（ａ）に示すΔ
ＶＧＳ３と図３（ｂ）に示すΔＶＤ１の絶対値が等しく
なるように設定されていれば（相補特性関係と称す
る）、図３（ｃ）に点線で示したように、電流ｉを温度
上昇前と同じ値に保つことができる。またこれにより図
１の差動増幅回路の出力振幅の最大値（ｒ×ｉ）も一定
に保たれる。
【００２０】同様に、動作温度が降下すると、上記と逆
にゲート・ソース間電圧ＶＧＳ３が減少し、その分ダイ
オードＤ１の電極間電圧ＶＤ１が増加して電流ｉの変動
が抑制され、トランジスタＦＥＴ３とダイオードＤ１が
相補特性関係であれば、電流ｉを一定に保つことがで
き、従って出力振幅の最大値も一定に保たれる。
にゲート・ソース間電圧ＶＧＳ３が減少し、その分ダイ
オードＤ１の電極間電圧ＶＤ１が増加して電流ｉの変動
が抑制され、トランジスタＦＥＴ３とダイオードＤ１が
相補特性関係であれば、電流ｉを一定に保つことがで
き、従って出力振幅の最大値も一定に保たれる。
【００２１】図４は従来の定電流回路（図５の定電流回
路１１）と本発明の定電流回路（図１の定電流回路１）
における動作電流の温度特性図である。図４において、
従来の定電流回路は動作電流は温度上昇とともに減少し
ているが、本発明の定電流回路１の動作電流は、２０℃
〜８０℃の温度変化に対して一定値（約１４．２［ｍ
Ａ］）を維持していることが判る。
路１１）と本発明の定電流回路（図１の定電流回路１）
における動作電流の温度特性図である。図４において、
従来の定電流回路は動作電流は温度上昇とともに減少し
ているが、本発明の定電流回路１の動作電流は、２０℃
〜８０℃の温度変化に対して一定値（約１４．２［ｍ
Ａ］）を維持していることが判る。
【００２２】このように上記実施の形態によれば、定電
流回路１を互いに相補特性関係にあるトランジスタＦＥ
Ｔ３とダイオードＤ１を直列接続した構成とすることに
より、温度変化に対して動作電流ｉを一定値に保つこと
ができる。またこの定電流回路１を用いて差動増幅回路
を構成することにより、温度変化に対して出力の最大振
幅を一定値に保つことができる。
流回路１を互いに相補特性関係にあるトランジスタＦＥ
Ｔ３とダイオードＤ１を直列接続した構成とすることに
より、温度変化に対して動作電流ｉを一定値に保つこと
ができる。またこの定電流回路１を用いて差動増幅回路
を構成することにより、温度変化に対して出力の最大振
幅を一定値に保つことができる。
【００２３】尚、上記実施の形態では、本発明の定電流
回路の差動増幅回路への適用について述べたが、本発明
の定電流回路は差動増幅回路に限らず、電子回路全般に
適用可能であることは言うまでもない。
回路の差動増幅回路への適用について述べたが、本発明
の定電流回路は差動増幅回路に限らず、電子回路全般に
適用可能であることは言うまでもない。
【００２４】また上記実施の形態においては、トランジ
スタＦＥＴ１〜ＦＥＴ３をＮ型としたが、これらをＰ型
とし、ダイオードＤ１のカソード電極をこのトランジス
タのソース電極に接続し、ダイオードＤ１のアノード電
極を正電源に接続した構成としても良い。さらにトラン
ジスタＦＥＴ１〜ＦＥＴ３としてＳｉ系のＭＯＳＦＥＴ
を用いても良く、またダイオードＤ１としてＳｉ系のシ
ョットキーダイオードあるいは接合型ダイオードを用い
ても良い。
スタＦＥＴ１〜ＦＥＴ３をＮ型としたが、これらをＰ型
とし、ダイオードＤ１のカソード電極をこのトランジス
タのソース電極に接続し、ダイオードＤ１のアノード電
極を正電源に接続した構成としても良い。さらにトラン
ジスタＦＥＴ１〜ＦＥＴ３としてＳｉ系のＭＯＳＦＥＴ
を用いても良く、またダイオードＤ１としてＳｉ系のシ
ョットキーダイオードあるいは接合型ダイオードを用い
ても良い。
【００２５】また、定電流回路１の負荷端子Ｌとトラン
ジスタＦＥＴ３のドレイン電極の間に、ゲート電極が個
別に定バイアスされた１つ以上の負荷電界効果トランジ
スタを直列接続して用いても良い。この場合、定電流回
路１の負荷端子Ｌの電位変化に対する動作電流ｉの変化
をさらに抑えることができる。
ジスタＦＥＴ３のドレイン電極の間に、ゲート電極が個
別に定バイアスされた１つ以上の負荷電界効果トランジ
スタを直列接続して用いても良い。この場合、定電流回
路１の負荷端子Ｌの電位変化に対する動作電流ｉの変化
をさらに抑えることができる。
【００２６】
【発明の効果】以上のように本発明の定電流回路によれ
ば、互いに相補特性関係にある電界効果トランジスタと
ショットキーダイオードを直列接続した構成とすること
により、温度変化に対して動作電流を一定値に保つこと
でき、安定動作が可能となるという効果がある。また本
発明の定電流回路を用いた差動増幅回路によれば、温度
変化に対して出力の最大振幅を一定値に保つことがで
き、出力を安定させることが可能となるという効果があ
る。
ば、互いに相補特性関係にある電界効果トランジスタと
ショットキーダイオードを直列接続した構成とすること
により、温度変化に対して動作電流を一定値に保つこと
でき、安定動作が可能となるという効果がある。また本
発明の定電流回路を用いた差動増幅回路によれば、温度
変化に対して出力の最大振幅を一定値に保つことがで
き、出力を安定させることが可能となるという効果があ
る。
【図１】本発明の定電流回路の実施の形態を示す差動増
幅回路の回路図である。
幅回路の回路図である。
【図２】差動増幅回路の入出力特性図である。
【図３】本発明の実施の形態の定電流回路の動作説明図
である。
である。
【図４】従来の定電流回路と本発明の定電流回路におけ
る動作電流の温度特性図である。
る動作電流の温度特性図である。
【図５】従来の定電流源回路を用いた差動増幅回路の一
構成例を示す図である。
構成例を示す図である。
１ 定電流回路 ＦＥＴ１〜ＦＥＴ３ ＧａＡＳ系Ｎ型電界効果トランジ
スタ Ｄ１ ＧａＡＳ系ショットキーダイオード Ｒ１、Ｒ２ 負荷抵抗 Ｓ 電源接続端子 Ｌ 外部負荷接続端子 Ｂ バイアス電圧印加端子 ＩＮ１ 正相信号入力端子 ＩＮ２ 逆相信号入力端子 ΟＵＴ１ 正相信号出力端子 ＯＵＴ２ 逆相信号出力端子
スタ Ｄ１ ＧａＡＳ系ショットキーダイオード Ｒ１、Ｒ２ 負荷抵抗 Ｓ 電源接続端子 Ｌ 外部負荷接続端子 Ｂ バイアス電圧印加端子 ＩＮ１ 正相信号入力端子 ＩＮ２ 逆相信号入力端子 ΟＵＴ１ 正相信号出力端子 ＯＵＴ２ 逆相信号出力端子
Claims (3)
- 【請求項１】 第１の電極を電源接続端子とするダイオ
ードと、 ゲート電極が定バイアスされ、ソース電極が前記ダイオ
ードの第２の電極に接続され、ドレイン電極が外部負荷
接続端子に接続され、この外部負荷接続端子に所定の電
流を流す電界効果トランジスタからなる電流制御部とを
有し、 前記ダイオードと前記電流制御部は、 単独動作時において、前記所定の電流を流すときの温度
変化に対する前記ダイオードの電極間電圧の変化量と、
前記所定の電流を流すときの前記温度変化に対する前記
電界効果トランジスタのゲート・ソース間電圧の変化量
の和がほぼ０となる温度特性をそれぞれ有することを特
徴とする定電流回路。 - 【請求項２】 前記電流制御部は、 さらに、前記外部負荷接続端子と前記電界効果トランジ
スタのドレイン電極の間に直列に接続され、ゲート電極
が個別に定バイアスされた１つ以上の負荷電界効果トラ
ンジスタを有することを特徴とする請求項１に記載の定
電流回路。 - 【請求項３】 前記電源接続端子を第１の電源に接続し
た請求項１または２に記載の定電流回路と、 ソース電極がともに前記負荷接続端子に接続され、ゲー
ト電極を差動入力端子とする第１および第２の電界効果
トランジスタと、 前記第１および第２の電界効果トランジスタのドレイン
電極と第２の電源の間にそれぞれ設けられた第１および
第２の負荷抵抗とを有することを特徴とする差動増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21633896A JPH1065462A (ja) | 1996-08-16 | 1996-08-16 | 定電流回路およびこれを用いた差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21633896A JPH1065462A (ja) | 1996-08-16 | 1996-08-16 | 定電流回路およびこれを用いた差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065462A true JPH1065462A (ja) | 1998-03-06 |
Family
ID=16686987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21633896A Pending JPH1065462A (ja) | 1996-08-16 | 1996-08-16 | 定電流回路およびこれを用いた差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1065462A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017211941A (ja) * | 2016-05-27 | 2017-11-30 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 低電圧駆動電流源回路 |
-
1996
- 1996-08-16 JP JP21633896A patent/JPH1065462A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017211941A (ja) * | 2016-05-27 | 2017-11-30 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 低電圧駆動電流源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885234B2 (en) | Resistance load source follower circuit | |
| US5726597A (en) | Method and circuit for reducing offset voltages for a differential input stage | |
| EP0168198B1 (en) | Cmos operational amplifier | |
| US5734296A (en) | Low voltage operational amplifier input stage and method | |
| US4583037A (en) | High swing CMOS cascode current mirror | |
| US5699015A (en) | Low voltage operational amplifier and method | |
| US3953807A (en) | Current amplifier | |
| JPH0888521A (ja) | 自己バイアスされたカスコード電流ミラー回路 | |
| US5798673A (en) | Low voltage operational amplifier bias circuit and method | |
| US4893091A (en) | Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier | |
| KR920010237B1 (ko) | 증폭회로 | |
| US4383223A (en) | CMOS Operational amplifier employing push-pull output stage | |
| US4602207A (en) | Temperature and power supply stable current source | |
| JPH06140915A (ja) | インターフェース回路 | |
| US11742812B2 (en) | Output pole-compensated operational amplifier | |
| US4387309A (en) | Input stage for N-channel junction field effect transistor operational amplifier | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| JPS59178005A (ja) | バイポ−ラトランジスタを有する差動増幅器 | |
| JP2830578B2 (ja) | 定電流発生回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH07249946A (ja) | Ａｂ級プッシュプル駆動回路、その駆動方法及びこれを用いたａｂ級電子回路 | |
| JPH0226816B2 (ja) | ||
| JP2661531B2 (ja) | 電圧電流変換回路 | |
| JPH088708A (ja) | アナログスイッチ回路 | |
| US5087836A (en) | Electronic circuit including a parallel combination of an E-FET and a D-FET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021224 |