JPH1068956A - 液晶表示素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 アレイ基板側に２枚の基板間距離を保持する
柱状突起を形成する場合に最適な液晶表示素子の製造方
法を提供する。 【解決手段】 アレイ基板上の柱状突起の対向基板側の
一部に画素電極材料と同じ材料の層が形成されるよう
に、透明電極をパターニングして画素電極及び画素電極
材料と同じ材料の層と形成することにより、画素電極形
成時のエッチングによる柱状突起の対向基板側が削り取
られる等の損傷を防止し、常に一定の高さの柱状突起を
得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係わ
り、特に２枚の基板間距離を保持する柱状スペーサに関
する。

【０００２】

【従来の技術】液晶表示素子は、特開平７−８４２６７
に示されるように、２枚の基板間の距離を一定に保つた
めのスペーサとして有機樹脂などからなる柱状突起を用
いることが考えられている。

【０００３】

【発明が解決しようとする課題】しかしながら、アレイ
基板側に柱状突起を形成する場合、画素電極を形成する
前にこの柱状突起を形成すると、画素電極をパターニン
グ形成する際のエッチング溶液で柱状突起を損傷させて
しまい、所定の高さの柱状突起を有する液晶表示素子を
常に一定に得ることが困難であり、表示性能を悪くする
可能性が高くなる。本発明は上記事情に鑑みなされたも
ので、歩留まりを高くし、かつ表示特性が良い液晶表示
素子及びその製造方法を提供することを目的とする。

【０００４】

【課題を解決するための手段】本発明の液晶表示素子及
びその製造方法によれば、柱状突起の対向基板側にも画
素電極材料と同じ材料の層を形成するため、この画素電
極材料と同じ材料の層部分の厚み分も２枚の基板間距離
を保持するスペーサとして機能し、アレイ基板側に形成
される柱状突起を、所望のスペーサ高さよりも画素電極
材料と同じ材料の層の厚み分低くできる。これは、特に
着色層と同一工程でスペーサ層を形成してこのスペーサ
層を積層して柱状突起を形成する場合に有効である。な
ぜなら、着色層は所望の色及び着色層自体の光透過率や
分光特性などにより膜厚設計の自由度が小さいためであ
る。所望の色と透過率を出す場合、一般に１〜２μｍの
厚さの着色層が必要であり、あまり厚すぎると透過率が
落ちる等のデメリットが生じる。例えば３色の着色層を
形成する場合、それぞれの着色層形成工程時に３色のス
ペーサ層を形成し、これを積層して柱状突起を形成する
と、この柱状突起の高さは着色層の膜厚に依存すること
になる。この場合、柱状突起は３層積層されて形成され
ていたとしても、１層目は実質着色層部分であるため液
晶層の厚みを規定するスペーサ層は２層となり、液晶層
の厚みとしては２〜４μｍとなる。一般には液晶層厚み
は４〜５μｍ程度に設計されており、着色層の透過率を
考慮すると柱状突起の高さは、所望の液晶層厚みよりも
小さくなりやすい傾向にあるため、その足りない分を画
素電極材料と同じ材料の層で補うことができる。

【０００５】また、アレイ基板側に柱状突起を形成する
場合、画素電極を形成する前に柱状突起を形成し、画素
電極をパターニング形成する際に、柱状突起の頂部に画
素電極材料と同じ材料の層が残るようにパターニングす
ることにより、エッチング溶液で柱状突起を損傷させる
ことがない。また、エッチング溶液を用いるウエットエ
ッチングではなく、ドライエッチングによって透明電極
をパターニングしても、同様の効果を得ることができ
る。

【０００６】

【発明の実施の形態】以下本発明の第１の実施形態につ
いて図１を用いて説明する。図１は液晶表示素子の断面
図を表す。図１に示すように、本実施形態の液晶表示素
子３０は、アレイ基板３１と対向基板３２との間隙に液
晶層２４を狭持し、アレイ基板３０と対向基板３１の基
板外周部に形成されたシール材（図示せず）により両基
板ははりあわされており、アレイ基板３０と対向基板３
１との基板間距離は柱状突起９により保持されている。

【０００７】アレイ基板３１には、基板１の一主面上に
複数の信号線（図示せず）と複数のゲート線２が交差す
るように形成され、これら信号線とゲート線３の交差部
毎にスイッチング素子２２としてのＴＦＴ（薄膜トラン
ジスタ）とこれに電気的接続している画素電極１０が形
成されている。スイッチング素子２２は、信号線と接続
して形成されたソース電極５と、信号線と同一層で形成
されたドレイン電極６とを半導体層４を介して形成され
る。ゲート線、信号線及びスイッチング素子を含む基板
全面にはＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の有機樹
脂膜からなる着色層が形成され、ＴＦＴに対応する位置
には柱状突起が形成されてており、この柱状突起は着色
層と同一工程で形成したスペーサ層を積層して形成され
てなる。隣り合う異なる色の着色層は互いに重なり合っ
て形成されており、この重なり合った着色層部分がそれ
ぞれの着色層のスペーサ層に相当し、これ以外の色の着
色層と同一工程で形成したスペーサ層はこの重なり合っ
た領域に形成され、これら３層のスペーサ層により柱状
突起が形成されている。画素電極１０は、ＴＦＴのドレ
イン電極と着色層部に形成されたスルーホールを介して
接続されている。そして、柱状突起を含む基板全面には
配向膜１２が形成されている。ＴＦＴに対応した位置に
はＴＦＴ部への光の入射を防止するために遮光層７が形
成されている。柱状突起９の対向基板側の全面には、画
素電極材料と同じ材料の層１１が形成されており、この
画素電極材料と同じ材料の層は画素電極１０と離間して
配置、すなわち非接続状態でパターニングされている。

【０００８】一方、対向基板３２は、基板２１上の全面
に対向電極２５、配向膜１２が順次形成されてなる。次
に本実施形態の製造工程を説明する。

【０００９】まず、対向基板３２の製造工程を説明す
る。基板２１上に、ＩＴＯ膜を１５００Å厚にスパッタ
法にて成膜し、対向電極２５を形成した。次に、配向膜
材料としてポリイミド（日本合成ゴム（株）製商品名Ａ
Ｌ−１０５１）を全面に５００オングストローム塗布
し、ラビング処理を行って配向膜１２を形成して対向基
板３２を形成した。

【００１０】次に、アレイ基板３１の製造工程を説明す
る。基板１上にＭｏＴａ（モリブデン・タングステン）
またはＭｏＴａ（モリブデン・タンタル）等をスパッタ
リングにより成膜し、これをフォトリソ法にパターニン
グして、ゲート電極及びゲート線２、図示しない補助容
量線とを形成した。次に、これらゲート線、ゲート電
極、補助容量線を含む基板全面に酸化ケイ素または窒化
ケイ素をプラズマＣＶＤ法により４０００オングストロ
ームの厚さに堆積し、ゲート絶縁膜３を形成した。

【００１１】その上に、ａ−Ｓｉ（アモルファスシリコ
ン）からなる半導体層４をプラズマＣＶＤ法により形成
して所定の形状にパターニングした。更に、オーミック
コンタクト層を介して、Ｍｏ／Ａｌ／Ｍｏからなる電極
を形成し、所定の形状にパターニングする事によってソ
ース電極５、ドレイン電極６、信号線を形成した。更
に、ＴＦＴ上には外光によるＴＦＴの誤動作を防止する
ために、黒色樹脂膜７を被覆した。

【００１２】次に赤色の顔料を分散させた紫外線硬化型
アクリル樹脂レジストＣＲ−２０００（富士ハントテク
ノロジー（株）製）をスピンナーにて全面塗布し、スペ
ーサの形成を所望する場所を含め赤を着色したい部分の
に光が照射されるようなフォトマスクを介し３６５ｎｍ
の波長で１００ｍＪ／ｃｍ２照射し、ＫＯＨの１％水溶
液で１０秒間現像し、赤の着色層８Ｒ及び柱状突起を構
成する赤のスペーサ層９Ｒを形成した。同様に緑、青の
着色層８Ｇ、８Ｂ、緑、青のスペーサ層９Ｇ、９Ｂを形
成した。ここでは緑の着色材料は、ＣＧ−２０００（富
士ハントテクノロジー（株）製）、青の着色層はＣＢ−
２０００（富士ハントテクノロジ（株）製）を用いた。
柱状突起は、３色のスペーサ層を積層するようにして形
成し、ＴＦＴに対応した位置に黒色樹脂膜７を介して配
置した。

【００１３】次に、着色層８にスルーホール９を形成
し、柱状突起を有する基板全面にＩＴＯからなる透明電
極を形成した。透明電極上全面にレジストを塗布し、画
素電極部及び柱状突起の対向基板側に形成される画素電
極材料と同じ材料の層部に対応した位置以外のレジスト
を除去し、レジスト除去部分の透明電極をドライエッチ
ングによって除去して、電極パターニング後にレジスト
を全て除去して、画素電極及び画素電極材料と同じ材料
の層を得た。この際、透明電極はドレイン電極６に接触
させるようにパターニングして画素電極１０を形成し
た。

【００１４】最後に、配向膜材料としてポリイミド（日
本合成ゴム（株）製商品名ＡＬ−１０５１）を全面に５
００オングストローム塗布し、ラビング処理を行って配
向膜１２を形成してアレイ基板３１を形成した。

【００１５】この後、対向基板３２の外周部に２枚の基
板を接着するためのシール剤を注入口（図示せず）を除
いて印刷し、アレイ基板３１から対向電極２５に電圧を
印加するための電極転移材をシール材塗布領域周辺の電
極転移電極上に形成した。次に２枚の基板を、配向膜１
２が対向し、それぞれの配向膜のラビング方向が９０度
となるよう基板３１、３２を配置し、加熱してシール剤
を硬化させ２枚の基板を貼り合わせた。

【００１６】次に通常の方法により注入口より液晶組成
物２０として、ＺＬＩ−１５６５（Ｅ．メルク社製）に
Ｓ８１１を０．１ｗｔ％添加したものを注入し、この後
注入口を紫外線硬化樹脂で封止して液晶表示素子３０を
形成した。

【００１７】このように、画素電極形成時に、柱状突起
の対向基板側にも画素電極材料と同じ材料の層を残すよ
うに設計されているため、柱状突起の対向基板側に形成
されるレジストがドライエッチングによる影響を遮断す
ることになり、柱状突起の対向基板側がエッチングによ
り削られるなどの損傷がない。従って、画素電極パター
ン形成時のエッチング工程による柱状突起の損傷による
高さの変化を考慮する必要がないため、基板間距離を保
持する柱状突起の高さを常に一定の高さで形成すること
が容易となる。

【００１８】次に第２の実施形態について図２を用いて
説明する。本実施の形態は、上記実施形態の半導体層が
ａ−Ｓｉであるのに対し、ｐ−Ｓｉを用いた液晶表示素
子を例にあげている。

【００１９】図２は液晶表示素子の断面図を表す。図２
に示すように、本実施形態の液晶表示素子３０は、アレ
イ基板３１と対向基板３２との間隙に液晶層２４を狭持
し、アレイ基板３０と対向基板３１の基板外周部に形成
されたシール材（図示せず）により両基板ははりあわさ
れており、アレイ基板３０と対向基板３１との基板間距
離は柱状突起９により保持されている。

【００２０】アレイ基板３１に、基板１の一主面上に複
数の信号線（図示せず）と複数のゲート線２が交差する
ように形成され、これら信号線とゲート線３の交差部毎
にスイッチング素子２２としてのＴＦＴ（薄膜トランジ
スタ）とこれに電気的接続している画素電極１０が形成
されている。詳細には、基板１上にｐ−Ｓｉからなる半
導体層４が形成され、この半導体層４を覆ってゲート絶
縁膜２３が形成されている。ゲート絶縁膜２３上におけ
る半導体層に５２に対応する箇所にはゲート２が形成さ
れ、ゲート絶縁膜２３及びゲート２を覆ってシリコン酸
化膜２９、シリコン窒化膜２６が形成されている。シリ
コン窒化膜２６、シリコン酸化膜２９、ゲート絶縁膜２
３にはスルーホールが形成されており、ドレイン電極６
及びソース５電極が半導体層４に電気的に接続されてい
る。これら各構造物を覆って、アクリル樹脂などの有機
絶縁膜２７が形成されており、この絶縁膜２７のドレイ
ン６上にはスルーホール部２８が開設され、このスルー
ホール部２８を介してドレイン６と画素電極１０が接続
されている。そしてこれら全面に配向膜１２が形成され
ている。

【００２１】一方、対向基板３２は、基板２１上の全面
に対向電極２５、配向膜１２が順次形成されてなる。本
実施例では、有機絶縁膜２７と柱状突起９とは別工程で
形成した。そして、画素電極のパターニングにおいては
ウエットエッチングを用いている。以下に、パターニン
グ工程の詳細についてのみ説明する。有機絶縁膜２７を
基板全面に形成した後、ＴＦＴに対応した位置に有機絶
縁膜２７と同一の材料でフォトリソグラフィ法により柱
状突起を形成した。有機絶縁膜２７にスルーホール２８
を形成した後、柱状突起を有する基板全面にＩＴＯから
なる透明電極を形成した。

【００２２】透明電極上全面にレジストを塗布し、画素
電極部に対応した位置、及び柱状突起のアレイ基板から
最も遠い部分、すなわち液晶表示素子としたときの対向
基板側に形成される画素電極材料と同じ材料の層に対応
した位置以外のレジストを除去し、レジスト除去部分の
透明電極を王水でエッチングして除去し、電極パターニ
ング後にレジストを全て除去して、画素電極１０及び画
素電極材料と同じ材料の層１１を得た。この際、スルー
ホール２８を介して画素電極１０とドレイン電極６とを
電気的に接続するように形成した。

【００２３】このように、画素画素電極材料と同じ材料
の層形成時に、柱状突起の対向基板側にも画素電極材料
と同じ材料の層を残すように設計されているため、柱状
突起の頂部に形成されるレジストがウエットエッチング
による影響を遮断することになり、柱状突起の頂部がエ
ッチングにより削られるなどの損傷がない。従って、画
素電極形成時のエッチング工程による柱状突起の損傷に
よる高さの変化を考慮する必要がないため、基板間距離
を保持する柱状突起の高さを常に一定の高さで形成する
ことが容易となる。

【００２４】上記第１の実施形態では、画素電極及び画
素電極材料と同じ材料の層の形成時にドライエッチング
を使用し、第２の実施形態では、王水によってエッチン
グを行うウエットエッチングを使用したが、どちらでも
同様の効果を得ることができる。すなわち、電極パター
ン時の柱状突起の対向基板側に形成されるレジストがエ
ッチングによる影響を遮断することになり、柱状突起の
対向基板側がエッチングにより削られるなどの損傷がな
い。

【００２５】また、上記第１の実施形態では、柱状突起
の対向基板側全面に画素電極材料と同じ材料の層を形成
し、第２の実施形態では、柱状突起の対向基板側の一部
に画素電極材料と同じ材料の層を形成したが、どちらで
も同様の効果を得ることができ、常に一定の高さの柱状
突起を得ることができる。しかしながら、高さに加えて
常に一定の太さの柱状突起を得るためには、柱状突起の
対向基板側全面に画素電極材料と同じ材料の層を形成し
た方が好ましく、この場合には常に一定の高さで一定の
太さの柱状突起を得ることができる。

【００２６】また、上記第１の実施形態では、画素電極
材料と同じ材料の層と画素電極とを非接続状態にし、第
２の実施形態では、画素電極と画素電極材料と同じ材料
の層が接続状態にしているが、どちらでも同様の効果を
得ることができ、常に一定の太さの柱状突起を得ること
ができる。しかし、画素電極と画素電極材料と同じ材料
の層が接続されている場合、画素電極と対向基板上の対
向電極との短絡の発生が生じ、表示不良となる可能性が
高いため、画素電極材料と同じ材料の層と画素電極とは
非接続状態であることが好ましい。このように画素電極
材料と同じ材料の層と画素電極とを非接続状態にする場
合、アレイ基板と概略平行な柱状突起の断面領域を、ア
レイ基板側から対向基板側へ向かって部分的に増加する
ようにして柱状突起を形成すれば、柱状突起を含む基板
全面に透明電極を形成する際に、柱状突起の側面に透明
電極が形成されにくくなり、更に短絡を防止することが
可能となる。

【００２７】また、上記２つの実施形態では、ゲート
線、信号線及びスイッチング素子を含む基板全面に着色
層あるいは有機絶縁膜が形成され、これら着色層または
有機絶縁膜を介して柱状突起を形成しているが、これら
着色層あるいは有機絶縁膜が形成されていなくとも、同
様の効果を得ることができる。上記実施形態のように着
色層や有機絶縁膜が形成されている場合、画素電極を、
絶縁膜を介して信号線またはゲート線と重なり合って形
成することが可能となるため、開口率をあげることが可
能となる。また、アレイ基板側に着色層を形成する場
合、対向基板側に着色層を形成する場合と比較して、画
素電極と着色層との位置合わせずれなどを考慮する必要
がないため、開口率をあげることが可能となる。また、
第１の実施形態では、着色層形成工程と同一工程で、柱
状突起を形成することができるため、柱状突起形成を着
色層形成工程と別に行うよりも工程数が削減できる。

【００２８】また、上記２つの実施形態では、柱状突起
をＴＦＴ上に形成したが、他に信号線やゲート線のよう
な非画素領域に形成することが可能である。また、上記
第１の実施形態では、隣り合う着色層が重なり合ってい
るため、その重なり合っている部分の光透過率は低くな
るため、配線層上にこの着色層の重なり合う領域が配置
される場合、重なり合わない場合とくらべて、配線層部
の光ぬけを防止することができる。

【００２９】尚、本発明は、上記実施形態に限定される
ものではない。以上、本発明では、柱状突起の対向基板
側にも画素電極材料と同じ材料の層を形成するため、こ
の画素電極材料と同じ材料の層部分の厚み分も２枚の基
板間距離を保持するスペーサとして機能し、アレイ基板
側に形成される柱状突起を、所望のスペーサ高さよりも
画素電極材料と同じ材料の層の厚み分低くできる。ま
た、本発明では、柱状突起を有する基板上に複数の画素
電極を形成する場合、柱状突起の対向基板側の一部に画
素電極材料と同じ材料の層が形成されるように製造する
ことにより、画素電極形成時のエッチングによる柱状突
起の頂部の損傷を防止し、常に一定の高さの柱状突起を
得ることができる。

【００３０】

【発明の効果】本発明によれば、柱状突起を有するアレ
イ基板上に複数の画素電極を形成する場合、アレイ基板
と対向する対向基板側の柱状突起の一部に画素電極材料
と同じ材料の層が形成されるように電極をパターニング
することにより、画素電極形成時のエッチングによる柱
状突起の頂部の損傷を防止し、常に一定の高さの柱状突
起を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す液晶表示素子の断面
図。

【図２】本発明の他の実施形態を示す液晶表示素子の断
面図。

【符号の説明】

１…基板 ２…ゲート線 ８…着色層 ９…柱状突起 １０…画素電極 １１…画素電極材料と同じ材料の層 ２１…基板 ２２…スイッチング素子 ２４…液晶層 ２５…対向電極 ３０…液晶表示素子 ３１…アレイ基板 ３２…対向基板

Claims (14)

【特許請求の範囲】
1. 【請求項１】 対向電極を有する対向基板と、 複数のゲート線と、前記ゲート線と交差するように複数
   の信号線と、前記ゲート線と前記信号線との交差部近傍
   にスイッチング素子と、前記スイッチング素子に接続す
   る画素電極と、前記ゲート線上、前記信号線上、前記ス
   イッチング素子上のいづれか１つに対応した位置に配置
   された柱状突起とを有するアレイ基板と前記対向基板と
   前記アレイ基板との間隙に配置された液晶層とからなる
   液晶表示素子において、前記柱状突起は、対向基板側の
   １部に前記画素電極材料と同じ材料の層が形成されてい
   ることを特徴とする液晶表示素子。
2. 【請求項２】 対向電極を有する対向基板と、 複数のゲート線と、前記ゲート線と交差するように複数
   の信号線と、前記ゲート線と前記信号線との交差部近傍
   にスイッチング素子とを有し、前記ゲート線、前記信号
   線及びスイッチング素子を含む基板全面に形成された有
   機絶縁膜と、前記ゲート線上、前記信号線上、前記スイ
   ッチング素子上のいづれか１つに対応した位置の前記有
   機絶縁膜上に配置された柱状突起と、前記柱状突起を含
   む前記有機絶縁膜上に形成された透明電極とを有するア
   レイ基板と、 前記対向基板と前記アレイ基板との間隙に形成された液
   晶層とからなる液晶表示素子において、前記柱状突起
   は、対向基板側の１部に前記画素電極材料と同じ材料の
   層が形成されていることを特徴とする液晶表示素子。
3. 【請求項３】 前記有機絶縁膜は複数色の着色層からな
   り、前記柱状突起は前記着色層と同一工程で形成したス
   ペーサ層を複数層積層して形成していることを特徴とす
   る請求項２記載の液晶表示素子。
4. 【請求項４】 隣り合う前記着色層は重なり合ってお
   り、この重なり合った部分は、前記柱状突起の一部を構
   成していることを特徴とする請求項３記載の液晶表示素
   子。
5. 【請求項５】 前記画素電極材料と同じ材料の層と前記
   画素電極とは、同一工程で形成されることを特徴とする
   請求項１乃至４いづれか１つ記載の液晶表示素子。
6. 【請求項６】 前記画素電極材料と同じ材料の層は、前
   記柱状突起の対向基板側全面に形成されていることを特
   徴とする請求項１乃至４いづれか１つ記載の液晶表示素
   子。
7. 【請求項７】 前記画素電極と前記画素電極材料と同じ
   材料の層は離間されて配置されていることを特徴とする
   請求項１乃至４いづれか１つ記載の液晶表示素子。
8. 【請求項８】 前記アレイ基板と概略平行な前記柱状突
   起の断面領域は、前記アレイ基板側から前記対向基板側
   へ向かって、部分的に増加していることを特徴とする請
   求項１乃至３いづれか１つ記載の液晶表示素子。
9. 【請求項９】対向電極を形成して対向基板を形成する工
   程と、 基板上に、複数のゲート線と、前記ゲート線と交差する
   ように複数の信号線と、前記ゲート線と前記信号線との
   交差部近傍にスイッチング素子とを形成する工程と、前
   記ゲート線上、前記信号線上、前記スイッチング素子上
   の少なくともいづれか１つに対応した位置に柱状突起を
   形成する工程と、前記柱状突起を含む基板全面に透明電
   極を形成する工程と、前記透明電極をパターニングし
   て、前記スイッチング素子に接続する画素電極と、前記
   柱状突起の前記アレイ基板から最も遠い部分の１部に前
   記画素電極材料と同じ材料の層を形成してアレイ基板を
   形成する工程と、前記対向基板と前記アレイ基板とを対
   向配置し、前記柱状突起によって基板間距離を保持した
   状態で、前記対向基板及び前記アレイ基板の基板外周部
   にシール材を配置して、前記対向基板と前記アレイ基板
   とをはりあわす工程と、前記対向基板及び前記アレイ基
   板との基板間隙に液晶層を形成する工程と、を有する液
   晶表示素子の製造方法。
10. 【請求項１０】 対向電極を形成して対向基板を形成す
    る工程と、 基板上に、複数のゲート線と、前記ゲート線と交差する
    ように複数の信号線と、前記ゲート線と前記信号線との
    交差部近傍にスイッチング素子とを形成する工程と、前
    記ゲート線、前記信号線及びスイッチング素子を含む基
    板全面に有機絶縁膜を形成する工程と、前記ゲート線
    上、前記信号線上、前記スイッチング素子上の少なくと
    もいづれか１つ対応した位置に前記有機絶縁膜上に柱状
    突起を形成する工程と、前記柱状突起を含む前記有機絶
    縁膜上に透明電極を形成する工程と、前記透明電極をパ
    ターニングして、前記スイッチング素子に接続する画素
    電極と、前記柱状突起の前記アレイ基板から最も遠い部
    分の１部に前記画素電極材料と同じ材料の層を形成して
    アレイ基板を形成する工程と、前記対向基板と前記アレ
    イ基板とを対向配置し、前記柱状突起によって基板間距
    離を保持した状態で、前記対向基板及び前記アレイ基板
    の基板外周部にシール材を配置して、前記対向基板と前
    記アレイ基板とをはりあわす工程と、前記対向基板及び
    前記アレイ基板との基板間隙に液晶層を形成する工程
    と、を有する液晶表示素子の製造方法。
11. 【請求項１１】 前記有機絶縁膜は複数色の着色層から
    なり、前記柱状突起は前記着色層と同一工程で形成した
    スペーサ層を複数層積層して形成していることを特徴と
    する請求項９記載の液晶表示素子の製造方法。
12. 【請求項１２】 前記画素電極材料と同じ材料からなる
    層は前記柱状突起の前記対向基板側全面に形成されてい
    ることを特徴とする請求項８乃至１０いづれか１つ記載
    の液晶表示素子の製造方法。
13. 【請求項１３】 前記画素電極と前記画素電極材料と同
    じ材料からなる層は、離間されてパターニングされてい
    ることを特徴とする請求項８乃至１０いづれか１つ記載
    の液晶表示素子の製造方法。
14. 【請求項１４】 前記アレイ基板と概略平行な前記柱状
    突起の断面領域は、前記アレイ基板側から前記対向基板
    側へ向かって、部分的に増加していることを特徴とする
    請求項８乃至１０いづれか１つ記載の液晶表示素子の製
    造方法。