JPH1069368A - グラフィックスコントローラ回路、コンピュータシステムおよびグラフィックスコントローラチップにおいてコマンドを実行する方法 - Google Patents

Abstract

(57)【要約】 【課題】 バスボトルネックを解消することによってパ
フォーマンスを向上したグラフィックスシステムを提供
する。 【解決手段】 ホストから受け取られるデータの量を最
小化するグラフィックスコントローラ回路が提供され
る。このグラフィックスコントローラ回路は、複数のレ
ジスタを含むレジスタファイルを備えている。グラフィ
ックスコントローラは、仮想レジスタへとアドレシング
されたコマンドを受け取り、レジスタファイル内の複数
のレジスタのうちの１つへとアクセスするインストラク
ションを含む複数のインストラクションを生成する。コ
マンドにおいてこのような仮想レジスタの数を用い、こ
れに応答していくつかのインストラクションを生成する
ことによって、本発明によるグラフィックスコントロー
ラ回路は、ホストがシステムバスを介して送るデータの
量を最小化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広くはコンピュー
タグラフィックスシステムに関する。具体的には、本発
明は、グラフィックスコントローラチップにおいてコマ
ンドを実行する方法および装置に関する。

【０００２】

【従来の技術】グラフィックスコントローラは、ホスト
システムからコマンドおよび表示データを受け取り、そ
れらの表示データおよびコマンドから表示信号を発生す
ることによって、ビデオイメージをディスプレイシステ
ム上に表示するように設計される。図１は、そのような
グラフィックスコントローラ１２０と、ホスト１１０
と、ディスプレイユニット１３０とを有するコンピュー
タシステム１００のブロック図である。

【０００３】グラフィックスコントローラ１２０は、ホ
スト１１０からシステムバス１１２を介してコマンドお
よび表示データを受け取り、ディスプレイバス１２３上
に表示信号を発生する過程でコマンドを実行することに
よって、表示データから構成されるビデオイメージをデ
ィスプレイユニット１３０上に表示することができる。
グラフィックスコントローラ１２０は、ホスト１１０か
ら受け取られたコマンドを実行する間に、さらなる表示
データを発生してもよい。表示データには、例えば、テ
キストデータや、ＲＧＢフォーマットによるグラフィッ
クス／ビデオデータなどが含まれている。

【０００４】グラフィックスコントローラ１２０は、デ
ィスプレイバス１２３上に対応する表示信号を発生する
前に、ディスプレイメモリ１４０に表示データを格納し
てもよい。ディスプレイメモリ１４０に格納される表示
データの各要素は、ディスプレイユニット上の１画素に
対応していてもよい。以下の説明では、このようなデー
タ要素を「画素データム」と呼び、そのような画素の集
合体を、「画素データ」と呼ぶことにする。

【０００５】ホスト１１０から受け取られたコマンド
は、例えば、移動ディスプレイブロック操作のような各
種操作を指定することができる。移動ディスプレイブロ
ック操作とは、グラフィックスコントローラ１２０に対
して、あるディスプレイブロック（以下、「ソースディ
スプレイブロック」と称する）を、ディスプレイメモリ
１４０のある領域からディスプレイメモリ１４０上の別
の領域（デスティネーションディスプレイブロック）へ
と移動することを指示する操作である。ある場合には、
ソースディスプレイブロックは、ホスト１１０内に位置
していてもよい。そのような場合、ホスト１１０は、ソ
ースディスプレイブロックの表示データをシステムバス
１１２を介して送ることもできる。これに応答して、グ
ラフィックスコントローラ１２０は、ソースディスプレ
イブロックの画素データを、ディスプレイメモリ１４０
内のデスティネーションディスプレイブロックに対応す
るメモリ位置へと移動させることができる。

【０００６】ホスト１１０は、それぞれの操作をおこな
うために、いくつかのコマンドをグラフィックスコント
ローラ１２０に送ることができる。例えば、移動ディス
プレイブロック操作をおこなうために、ホスト１１０
は、ソースディスプレイブロックの開始位置のＸ／Ｙ座
標を指定するコマンドを送り、ソースディスプレイブロ
ックのＸ範囲（つまり、ディスプレイブロックの、開始
アドレスに対するＸ軸方向の長さ）およびＹ範囲を指定
する別のコマンドを送った後、デスティネーションディ
スプレイブロックの開始アドレスのＸ／Ｙ座標を指定す
るさらに別のコマンドを送ることができる。ホスト１１
０は、最後に、ディスプレイメモリ１４０内のデスティ
ネーションディスプレイブロックに対応するメモリ位置
への表示データの移動開始を指定するさらに別のコマン
ドを送ることができる。

【０００７】グラフィックス専用アプリケーション（通
常、「グラフィックスユーザインタフェース（ＧＵ
Ｉ）」と呼ばれる）の出現に伴って、コンピュータシス
テム１００には、短い時間の間にいくつかのグラフィッ
クス操作をおこなうことが必要になることがある。例え
ば、コンピュータのユーザによるマウスのクリックが、
コンピュータシステム１００に対し、いくつかのグラフ
ィックス操作の実行を求めることがある。それぞれの操
作には、いくつかのコマンドの実行が必要になるので、
ホスト１１０は、システムバス１１２を介して、これに
見合ったより多数のコマンドをグラフィックスコントロ
ーラ１２０に送ることがある。

【０００８】

【発明が解決しようとする課題】従来の技術によるコン
ピュータシステム１００に伴う問題としては、例えば、
システムバス１１２には、このように多数のコマンドお
よび表示データの転送をサポートできるだけの帯域幅が
ない場合があるので、コンピュータシステム１００のパ
フォーマンスボトルネックになることがある点が挙げら
れる。このようなパフォーマンスボトルネックは、コン
ピュータシステム１００のパフォーマンススループット
を下げる原因になる。

【０００９】システムバス１１２におけるパフォーマン
スボトルネックは、ホスト１１０およびグラフィックス
コントローラ１２０が、システムバス１１２に比べてよ
り高速に、かつより広い帯域幅で動作するような場合に
は、一層深刻になる。例えば、ペンティアム（ＴＭ）プ
ロセッサを有するホスト１１０は、７５ＭＨｚのクロッ
ク速度および６４ビットの内部バスで動作し、グラフィ
ックスコントローラ１２０は、６２．５ＭＨｚのクロッ
ク速度および６４ビットの内部バスで動作することがあ
るのに対して、ＰＣＩバスなどのシステムバス１１２
は、３３ＭＨｚのクロック速度および３２ビット幅のバ
スで動作することがある。グラフィックス操作専用のＧ
ＵＩアプリケーションでこのようなクロックレートおよ
びバス幅の違いが見られると、それは、システムバス１
１２上でのデータスループットボトルネックになり、コ
ンピュータシステム１００のパフォーマンスを下げる原
因になる。

【００１０】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、バスボトル
ネックを解消することによってパフォーマンスを向上し
たグラフィックスシステムを提供することにある。

【００１１】

【課題を解決するための手段】本発明によるバスおよび
ホストを有し、該ホストが該バスに結合されているコン
ピュータシステムに用いられるグラフィックスコントロ
ーラ回路は、該ホストからのコマンドを該バス上で受け
取り、該コマンドから複数のインストラクションを生成
する、ホストインタフェースと、該コマンドを実行する
ために、該複数のインストラクションを実行する実行回
路と、を備えており、そのことにより上記目的が達成さ
れる。

【００１２】ある実施形態では、複数のレジスタを含む
レジスタファイルをさらに備えているグラフィックスコ
ントローラ回路であって、もし前記コマンドが、該レジ
スタファイル内の第１のレジスタへとアクセスするのな
ら、前記ホストインタフェースが第１のインストラクシ
ョンセットを生成し、もし該コマンドが、第２のレジス
タへとアクセスするのなら、該ホストインタフェースが
第２のインストラクションセットを生成し、該第１のイ
ンストラクションセットに含まれるインストラクション
の個数が、該第２のインストラクションセットに含まれ
るインストラクションの個数とは異なり、かつ該第１の
インストラクションセットが、該第１のレジスタへとア
クセスすることを含んでいる。

【００１３】ある実施形態では、前記第２のレジスタが
仮想レジスタを含んでおり、前記第２のインストラクシ
ョンセットが、前記第１のレジスタへとアクセスする少
なくとも１つのインストラクションを含んでいる。

【００１４】ある実施形態では、前記ホストインタフェ
ースが、前記システムバス上のデータを調べ、前記コマ
ンドが前記第１のレジスタにアドレシングされているの
か、あるいは前記第２のレジスタにアドレシングされて
いるのかを判定する、該システムバスに結合されたコマ
ンドエンコーダであって、もし該コマンドが該第１のレ
ジスタにアドレシングされているのなら、前記第１のイ
ンストラクションセットを生成し、もし該コマンドが該
第２のレジスタにアドレシングされているのなら、前記
第２のインストラクションセットを生成する、コマンド
エンコーダと、該コマンドエンコーダにより生成された
該インストラクションを格納し、該インストラクション
を前記実行ブロックに与える、ＦＩＦＯキューと、を備
えている。

【００１５】ある実施形態では、前記コマンドが、移動
ディスプレイブロック操作のための複数のコマンドの中
に含まれており、かつ前記ホストが、ホストデータと、
該移動ディスプレイブロック操作のための該複数のコマ
ンドと、を前記ホストバスを介して送る。

【００１６】ある実施形態では、前記コマンドエンコー
ダが、前記ホストデータと、前記複数のコマンドに対応
するインストラクションのセットと、複数のエントリを
含む前記ＦＩＦＯキューに格納し、該コマンドエンコー
ダが、該複数のエントリのそれぞれに格納されているデ
ータがホストデータムを含んでいるのか、あるいはイン
ストラクションを含んでいるのかを示すタグビットを発
生する。

【００１７】ある実施形態では、前記複数のエントリそ
れぞれの前記タグビットを調べ、もし該タグビットが、
該複数のエントリの対応する１つに含まれるデータがホ
ストデータを含むことを示しているのなら、該エントリ
に含まれるデータを前記実行ブロックへと送る、ＦＩＦ
Ｏ出力制御回路をさらに備えている。

【００１８】本発明によるコンピュータシステムは、コ
マンドのセットおよび画素データをバスを介して送るホ
ストと、ディスプレイユニットと、該ディスプレイユニ
ット上のディスプレイイメージに対応する画素データの
セットを格納するディスプレイメモリと、該画素データ
のセットを該ディスプレイメモリに供給するグラフィッ
クスコントローラ回路であって、該ホストから該バス上
で該コマンドのセットおよび該画素データを受け取るホ
ストインタフェースであって、該コマンドのセットのそ
れぞれから複数のインストラクションを生成する、ホス
トインタフェース、および該画素データを該ディスプレ
イメモリに格納するために該複数のインストラクション
を実行する実行回路を含む、グラフィックスコントロー
ラ回路と、を備えており、そのことにより上記目的が達
成される。

【００１９】ある実施形態では、前記グラフィックスコ
ントローラ回路が、複数のレジスタを含むレジスタファ
イルをさらに備えている、コンピュータシステムであっ
て、もしコマンドが、該レジスタファイル内の第１のレ
ジスタへとアクセスするのなら、前記ホストインタフェ
ースが第１のインストラクションセットを生成し、もし
該コマンドが、第２のレジスタへとアクセスするのな
ら、該ホストインタフェースが第２のインストラクショ
ンセットを生成し、該第１のインストラクションセット
に含まれるインストラクションの個数が、該第２のイン
ストラクションセットに含まれるインストラクションの
個数とは異なり、該第１のインストラクションセット
が、該第１のレジスタへとアクセスすることを含んでい
る。

【００２０】ある実施形態では、前記第２のレジスタが
仮想レジスタを含んでおり、前記第２のインストラクシ
ョンセットが、前記第１のレジスタへとアクセスする少
なくとも１つのインストラクションを含んでいる。

【００２１】ある実施形態では、前記ホストインタフェ
ースが、前記システムバス上のデータを調べ、前記コマ
ンドが前記第１のレジスタにアドレシングされているの
か、あるいは前記第２のレジスタにアドレシングされて
いるのかを判定する、該システムバスに結合されたコマ
ンドエンコーダであって、もし該コマンドが該第１のレ
ジスタにアドレシングされているのなら、前記第１のイ
ンストラクションセットを生成し、もし該コマンドが該
第２のレジスタにアドレシングされているのなら、前記
第２のインストラクションセットを生成する、コマンド
エンコーダと、該コマンドエンコーダにより生成された
該インストラクションを格納し、該インストラクション
を前記実行ブロックに与える、ＦＩＦＯキューと、を備
えている。

【００２２】ある実施形態では、前記コマンドのセット
が前記コマンドを含んでおり、該コマンドのセットが、
移動ディスプレイブロック操作をおこなうために設計さ
れる。

【００２３】ある実施形態では、前記コマンドエンコー
ダが、前記ホストデータおよび前記コマンドのセットに
対応するインストラクションのセットを、複数のエント
リを含む前記ＦＩＦＯキューに格納し、該コマンドエン
コーダが、該複数のエントリのそれぞれに格納されてい
るデータが画素データムを含んでいるのか、あるいはイ
ンストラクションを含んでいるのかを示すタグビットを
発生する。

【００２４】ある実施形態では、前記複数のエントリそ
れぞれの前記タグビットを調べ、もし該タグビットが、
該複数のエントリの対応する１つに含まれるデータが画
素データムを含むことを示しているのなら、該エントリ
に含まれるデータを前記実行ブロックへと送る、ＦＩＦ
Ｏ出力制御回路をさらに備えている。

【００２５】本発明によるグラフィックスコントローラ
回路は、グラフィックス操作のためのパラメータを格納
する、メモリ位置としてアドレシング可能な、物理レジ
スタと、該物理レジスタへとアクセスする第１のコマン
ドと、仮想レジスタへとアクセスする第２のコマンド
と、を受け取り、該第１のコマンドに応答して第１のイ
ンストラクションセットを生成し、該第２のコマンドに
応答して第２のインストラクションセットを生成する、
エンコーダであって、該第１のインストラクションセッ
トおよび該第２のインストラクションセットがともに、
該物理レジスタへとアクセスするインストラクションを
含んでおり、該第２のインストラクションセットが該第
１のインストラクションセットを含んでいる、エンコー
ダと、該第１のインストラクションセットおよび該第２
のインストラクションセットを格納するＦＩＦＯと、該
物理レジスタおよび該ＦＩＦＯに結合されたＦＩＦＯ出
力制御回路であって、該物理レジスタへとアクセスする
該インストラクションに応答して、該物理レジスタへと
アクセスする制御信号を発生する、ＦＩＦＯ出力制御回
路と、を備えており、そのことにより上記目的が達成さ
れる。

【００２６】本発明によるグラフィックスコントローラ
チップにおいてコマンドを実行する方法は、該コマンド
を受け取るステップと、該コマンドから複数のインスト
ラクションを生成するステップと、該複数のインストラ
クションをコマンドキューに格納するステップと、該コ
マンドキューにおける該複数のインストラクションを実
行するステップと、を含んでおり、そのことにより上記
目的が達成される。

【００２７】ある実施形態では、前記コマンドが物理レ
ジスタへとアクセスするのか、仮想レジスタへとアクセ
スするのかを判定するために、該コマンドを調べるステ
ップをさらに含む方法であって、もし該コマンドが該物
理レジスタへとアクセスするのなら、複数のインストラ
クションを生成する前記ステップが、第１のインストラ
クションセットを生成し、もし該コマンドが該仮想レジ
スタへとアクセスするのなら、第２のインストラクショ
ンセットを生成する、ステップをさらに含んでおり、該
第１のインストラクションセットおよび該第２のインス
トラクションセットが、共に該物理レジスタへとアクセ
スするインストラクションを含んでおり、該第２のイン
ストラクションセットが、該第１のインストラクション
セットを含んでいる。

【００２８】以下に作用を説明する。

【００２９】本発明のグラフィックスコントローラ回路
は、ホストからコマンドを受け取り、そのコマンドから
複数のインストラクションを発生することができるホス
トインタフェースを備えている。実行回路は、ホストか
ら受け取られたコマンドを実際に実行するために、複数
のインストラクションを実行する。

【００３０】このグラフィックスコントローラ回路は、
さらに、複数のレジスタから構成されるレジスタファイ
ルを備えていてもよい。ホストインタフェースは、もし
コマンドがレジスタファイルにおける第１のレジスタに
アクセスするのなら、第１セットのインストラクション
を生成し、もしコマンドが第２のレジスタにアクセスす
るのなら、第２セットのインストラクションを生成する
ことができる。第１セットのインストラクションは、第
１のレジスタへのアクセスを含んでいてもよい。本発明
による第２のレジスタは、仮想レジスタでありうる。第
２セットのインストラクションは、第１のレジスタへの
アクセスを命ずるインストラクションを含んでいてもよ
い。

【００３１】仮想レジスタに宛てて発せられるこのよう
なコマンドを設け、かつ、レジスタファイルにおけるレ
ジスタへのアクセスを命ずるコマンドを含む多数のイン
ストラクションを生成することによって、本発明による
グラフィックスコントローラでは、あるレジスタへのア
クセスコマンドを、その他いくつかのコマンドと組み合
わせて、システムバス上の単一のコマンドとすることが
できる。システムバス上でいくつかのコマンドを組み合
わせて単一のコマンドにすることができるので、システ
ムバス上で転送されるデータの量を最小化することがで
きる。

【００３２】本発明によるホストインタフェースは、バ
ス上のデータを調べ、そのコマンドが第１のレジスタに
アドレシングされているのか、第２のレジスタにアドレ
シングされているのかを判定するコマンドエンコーダを
備えていてもよい。このコマンドエンコーダは、もしそ
のコマンドが第１のレジスタにアドレシングされている
のなら、第１セットのインストラクションを生成し、も
しそのコマンドが第２のレジスタにアドレシングされて
いるのなら、第２セットのインストラクションを生成す
ることができる。

【００３３】ホストインタフェースは、また、コマンド
エンコーダにより生成されたインストラクションを格納
し、かつそれらのインストラクションを実行ブロックに
与える、ＦＩＦＯキューを備えていてもよい。ホストイ
ンタフェースが、それぞれのコマンドから多数のインス
トラクションを生成するとき、グラフィックスコントロ
ーラ用のインストラクションパス、および、ホストに供
給されるデータ用のパスは、より狭いバス幅で動作する
ことができるので、シリコンスペースを節約することが
できる。このグラフィックスコントローラは、たとえシ
ステムバスよりも高速で動作するような場合でも、この
ようにより多数のインストラクションを実行することが
できる。

【００３４】本発明では、移動ディスプレイブロック操
作をおこなうための複数のコマンドには、ホストに供給
されるデータが含まれていてもよい。ホストは、ホスト
データおよび移動ディスプレイブロック操作用の複数の
コマンドをホストバスを介して送ることができる。コマ
ンドエンコーダは、ホストデータと、複数のコマンドに
対応するインストラクションのセットとを、複数のエン
トリを含むＦＩＦＯキューに格納することができる。コ
マンドエンコーダは、それぞれのエントリに格納されて
いるデータがホストデータムを含んでいるのか、あるい
はインストラクションを含んでいるのかを示すタグビッ
トを発生することができる。

【００３５】グラフィックスコントローラ回路内のＦＩ
ＦＯ出力制御回路は、それぞれのエントリのタグビット
を調べ、もしそのタグビットが、対応するエントリに含
まれているデータがインストラクションを含むことを示
しているのなら、そのエントリに含まれているデータを
実行ブロックへと送り、もしそのタグビットが、対応す
るエントリに含まれているデータがホストデータを含む
ことを示しているのなら、そのエントリに含まれている
データを画素処理ブロックへと送る。

【００３６】

【発明の実施の形態】本願は、1995年６月23日に出願さ
れ、「バイトイネーブルＦＩＦＯアーキテクチャ」と題
された仮出願第60/000,490号により優先権を主張してい
る。

【００３７】本発明によるグラフィックスコントローラ
１２０は、図４の(a)〜(d)に図示されているように、シ
ステムバス１１２を介して受け取られるコマンドの個数
を減らすことができるように設計されている。図４の
(a)に示されているように、グラフィックス操作をおこ
なうにあたって、従来の技術によるホスト１１０は、３
つのコマンドを送る。すなわち、レジスタＡのセットを
命ずる第１のコマンド（４１０）、レジスタＢのセット
を命ずる第２のコマンド（４２０）、ならびにＡおよび
Ｂを用いて操作の実行開始を命ずる第３のコマンド（４
３０）の３つである。

【００３８】本発明では、等価なグラフィックス操作を
おこなうにあたって、ホスト１１０はわずか２つのコマ
ンドを送るだけでよい。すなわち、レジスタＡのセット
を命ずるコマンド（４１１）、および、レジスタＢのセ
ットを命じ、かつＡおよびＢを用いた実行の開始を命ず
るコマンド（４１２）の２つである。よって、本発明に
よれば、従来の技術による２つのコマンドを１つのコマ
ンドに組み合わせることができる。図４の(b)〜(d)も図
４の(a)と同様に説明される。すなわち、いずれの図に
おいても、従来の技術では２つのコマンドが、１つのコ
マンドに組み合わされている。

【００３９】例えば、従来の技術では、グラフィックス
コントローラ１２０は、移動ディスプレイブロック操作
を実行するために、ホスト１１０から４つのコマンドを
受け取ることがある。すなわち、第１のコマンドは、ソ
ースディスプレイブロックのアドレスを指定し、第２の
コマンドは、デスティネーションディスプレイブロック
のアドレスを指定し、第３のコマンドは、ソースディス
プレイブロックのＸ範囲およびＹ範囲を指定し、第４の
コマンドは、グラフィックスコントローラ１２０に対し
て、最初の３つのコマンドでセットされうるパラメータ
を用いた実行の開始するを指令することがある。第４の
コマンドに応答して、グラフィックスコントローラ１２
０は、（第１および第３のコマンドにより指定された）
ソースディスプレイブロックの画素データを、（第２の
コマンドにより指定された）デスティネーションディス
プレイブロックに対応する、ディスプレイメモリ１４０
内のメモリ位置へと移動させることがある。

【００４０】これに対し、本発明では、移動ディスプレ
イブロック操作をおこなうにあたって、グラフィックス
コントローラ１２０は、ホスト１１０から３つのコマン
ドを受け取るだけでよい。第１および第２のコマンド
は、従来の技術と同様に、ソースブロックおよびデステ
ィネーションブロックのアドレスを指定する。しかし、
第３のコマンドは、Ｘ範囲またはＹ範囲のいずれかまた
はその両者を指定するのみならず、本発明のグラフィッ
クスコントローラ１２０に、ソースディスプレイブロッ
クの画素データの移動を開始させる。本発明のグラフィ
ックスコントローラ１２０では、移動ディスプレイブロ
ック操作をおこなうために受け取るコマンドの個数が少
なくなるので、ホスト１１０がシステムバス１１２上で
送るデータの量も減らすことができる。加えて、仮想レ
ジスタ空間が用いられるので、このような仮想レジスタ
の空間には追加の物理レジスタが必要なくなり、シリコ
ンスペースをさらに節約することができる。

【００４１】グラフィックスコントローラ１２０は、レ
ジスタにＸおよびＹ範囲を格納させることによって、転
送されるデータの量のこのような削減を達成することが
できる。グラフィックスコントローラ１２０は、Ｘおよ
びＹ範囲をこれらのレジスタに格納することを命ずるあ
るタイプのコマンドを受け取り、仮想レジスタに宛てて
発せられた別のタイプのコマンドを受け取ることができ
る。仮想レジスタに宛てられたこのようなコマンドに応
答して、（図２に示されている）ホストインタフェース
２１０は、ＸおよびＹ範囲をレジスタに格納することを
命ずるインストラクションのみならず、その他のインス
トラクションを生成することもできる。上述した例で
は、仮想レジスタにアクセスすることを命ずるコマンド
に応答して、ホストインタフェース１２０は、Ｘおよび
Ｙ範囲を対応するレジスタに格納することを命じ、ソー
スディスプレイブロックの画素データの移動開始を命ず
る多数のインストラクションを生成することができる。
よって、本発明では、仮想レジスタを用いることによっ
て、従来の技術による第３および第４のコマンドをシス
テムバス１１２上で１つのコマンドに組み合わせること
ができる。

【００４２】本発明では、従来の技術で用いられる多数
のコマンドを１つのコマンドに組み合わせることができ
るので、システムバス１１２上のデータの量を減らすこ
とができる。ここでは、本発明は移動ディスプレイブロ
ック操作に適用されるものとして説明されているが、そ
の他のタイプの操作をおこなうことも、本発明の範囲お
よび精神内であることは理解されたい。

【００４３】図２は、ホストインタフェース２１０と、
実行ブロック２２０と、画素処理ブロック２３０とを有
する本発明によるグラフィックスコントローラ１２０の
ブロック図である。ホストインタフェース２１０は、シ
ステムバス１１２を介してホスト１１０からコマンドお
よびホストデータを受け取り、それぞれのコマンドに対
応する多数のインストラクションを生成することができ
る。それぞれのコマンドに対応するこのように多数のイ
ンストラクションを生成することによって、グラフィッ
クスコントローラ１２０は、ホスト１１０からグラフィ
ックスコントローラ１２０に転送されるデータの量を減
らすことができる。ホストインタフェース２１０は、コ
マンドをあるクロックレート（すなわち、システムバス
１１２のクロックレート）で受け取り、別のレート（す
なわち、グラフィックスコントローラ１２０の内部クロ
ックレート）でインストラクションを生成することがで
きる。

【００４４】実行ブロック２２０は、ホストインタフェ
ース２１０により生成されたインストラクションを実行
することによって、ホスト１１０からのコマンドにより
指定された操作をおこなう。実行ブロック２２０により
実行されるインストラクションには、ソースディスプレ
イブロックの画素データを、ディスプレイメモリ１４０
内のデスティネーションディスプレイブロックに対応す
るメモリ位置へと移動させる操作のようなさまざまな操
作が含まれている。ホスト１１０は、システムバス１１
２を介してソースディスプレイブロックの画素データを
送ることもできるし、また、ホスト１１０は、ソースデ
ィスプレイブロックの画素データが存在しているディス
プレイメモリ１４０内のメモリ位置を指定することもで
きる。実行ブロック２２０は、ホスト１１０またはディ
スプレイメモリ１４０からの画素データの、制御バス１
１４を介した移動を制御する。

【００４５】画素処理ブロック２３０は、画素データを
処理することによって、追加画素データを発生する。こ
のような処理には、この技術ではよく知られているラス
タ操作の実行が含まれていてもよい。画素処理ブロック
２３０は、このような処理により生じた画素データを、
実行ブロック２２０により指定されたメモリ位置に格納
することができる。

【００４６】図３は、アドレスレジスタ３３３と、デー
タレジスタ３３６と、コマンドエンコーダ３３０と、コ
マンド／データＦＩＦＯ ３４０とを含む、本発明によ
るホストインタフェース２１０の詳細ブロック図であ
る。本発明のエンコーダ３３０は、受け取られたコマン
ドのそれぞれから多数のインストラクションを生成し、
それらのインストラクションをコマンド／データＦＩＦ
Ｏ ３４０に格納することができる。

【００４７】図３は、さらに、ＦＩＦＯ出力制御回路３
６０と、実行エンジン３７０と、レジスタファイル３５
０とを含む、本発明による実行ブロック２２０の詳細ブ
ロック図を含んでいる。ＦＩＦＯ出力制御回路３６０
は、いつデータがレジスタファイル３５０に格納される
かを制御することができる。ＦＩＦＯ出力制御回路３６
０は、また、各種操作の実行をいつ開始するかを決定
し、バス３６６を介して実行エンジン３７０の操作を制
御することもできる。ＦＩＦＯ出力制御回路３６０は、
コマンド／データＦＩＦＯバス２１２のバス２１３およ
び２１４上で受け取られたコマンド／タグ情報に基づ
き、それらの操作のそれぞれをおこなう。

【００４８】レジスタファイル３５０は、それぞれが所
定のパラメータに対応する値を格納する、複数のレジス
タを含みうる。例えば、レジスタ０および１は、移動デ
ィスプレイブロック操作のためのソースディスプレイブ
ロックおよびデスティネーションディスプレイブロック
それぞれの開始アドレスのＸおよびＹ座標をそれぞれ格
納することができる。レジスタ２は、ソースディスプレ
イブロックのＸおよびＹ範囲を格納することができる。
本願明細書では、レジスタファイル３５０に含まれるレ
ジスタは、「物理レジスタ」とも呼ばれる。

【００４９】好ましい実施の形態では、レジスタファイ
ル３５０におけるそれぞれのレジスタは、３２ビットを
格納することができる。その場合、ＸおよびＹ範囲なら
びにＸおよびＹ座標はそれぞれ、１６ビットで格納され
る。レジスタファイル３５０は、メモリマッピングされ
たレジスタセットとしてアドレシング可能な（つまり、
それぞれのレジスタが所定のメモリアドレスをもつ）多
数のレジスタを含んでいてもよい。好ましい実施の形態
では、レジスタファイル３５０は、８つのレジスタを含
む。

【００５０】したがって、例えばソースおよびデスティ
ネーションディスプレイブロックの開始アドレスを指定
するコマンドのようなコマンドは、データをレジスタフ
ァイル３５０内の対応するレジスタへと書き込むことを
伴う。システムバス１１２には、３２ビット幅のＰＣＩ
バスが含まれていてもよい。よって、ホスト１１０は、
コマンドを送るために、（システムバス１１２の）１ク
ロックサイクルのあいだに３２ビットのアドレス情報を
送り、後続する１クロックサイクルのあいだに対応する
３２ビットのデータを送ることができる。

【００５１】例えば、ホスト１１０は、ソースディスプ
レイブロックの開始アドレスをセットするために、１ク
ロックサイクルのあいだにレジスタ０の３２ビットのメ
モリアドレスを送り、後続する１クロックサイクルのあ
いだに対応するデータを送ることができる。３２ビット
のデータは、開始アドレスのＸおよびＹ座標のそれぞれ
に対応する１６ビットを含んでいてもよい。同様に、ホ
スト１１０は、移動操作のためのソースディスプレイブ
ロックのＸおよびＹ範囲をセットするために、レジスタ
２のアドレスと、対応するデータとを送ることができ
る。

【００５２】ホスト１１０は、また、仮想レジスタ数
（例えば、レジスタファイル３５０が、０〜７の番号の
付けられた８つのレジスタを含む時には８になる）のメ
モリアドレスを送ることもできる。このような仮想レジ
スタ数の受け取りに応答して、本発明によるグラフィッ
クスコントローラ１２０は、インストラクションを生成
し、次のクロックサイクルで受け取られたデータを所定
のレジスタ０〜７のいずれかに格納し、画素データを、
ディスプレイメモリ１４０内のデスティネーションディ
スプレイブロックに対応するメモリ位置へと移動させる
ことができる。

【００５３】このような仮想レジスタアドレシングを用
い、格納・移動を命ずるインストラクションを生成する
ことによって、グラフィックスコントローラ１２０は、
画素データの移動開始を命ずるコマンドを追加する必要
はなくなる。その結果、システムバス１１２を介して転
送されるコマンドデータの量を減らすことができる。従
来の技術によるグラフィックスコントローラ１２０が、
デスティネーションディスプレイブロックのメモリアド
レスへの画素データの移動を開始するためにはそのよう
な追加コマンドが必要であることは理解できるであろ
う。また、このような仮想レジスタアドレシングに応答
して、異なる複数のインストラクションが生成されるよ
うにしても、本発明の範囲および精神からはずれること
がないことも理解できるであろう。

【００５４】さらに図３を参照すると、アドレスレジス
タ３３３およびデータレジスタ３３６は、それぞれのバ
スサイクルの間にシステムバス１１２を介して受け取ら
れたアドレスおよびデータ情報をそれぞれ格納すること
ができる。ホスト１１０からのアドレスは、レジスタフ
ァイル３５０内のレジスタのメモリマッピングされたア
ドレスを含んでいてもよいし、仮想レジスタのアドレス
を含んでいてもよい。

【００５５】コマンドエンコーダ３３０は、アドレスレ
ジスタ３３３に格納されたアドレスを調べることによっ
て、対応するインストラクションを生成することができ
る。例えば、もしアドレスがレジスタ０に対応するのな
ら、コマンドエンコーダ３３０は、２つのインストラク
ションを生成することができる。第１のインストラクシ
ョンは、（データレジスタ３３６に格納されている）３
２ビットのデータのうちの１６ビットを占めるＹ座標を
レジスタ０に格納し、第２のインストラクションは、残
りの１６ビットを占めるＸ座標をレジスタ０に格納する
ことができる。

【００５６】アドレスレジスタ３３３に格納されたアド
レスが仮想レジスタに対応するのなら、コマンドレジス
タは、格納インストラクション以外の追加のインストラ
クションを生成することができる。例えば、好ましい実
施の形態では、グラフィックスコントローラ１２０は、
移動ディスプレイブロック操作をおこなう間にホスト１
１０により用いられうる３つの仮想レジスタ（範囲・実
行・Ｘレジスタ、範囲・実行・Ｙレジスタおよび範囲・
実行・Ｘ・Ｙレジスタ）を含んでいてもよい。

【００５７】範囲・実行・Ｘ仮想レジスタ（レジスタ番
号８）への書き込み操作は、Ｘ範囲のみが変更される必
要があることを示しているので、画素データの移動操作
は、変更されたＸ範囲を用いて直ちに開始される。この
ような範囲・実行・Ｘ書き込み操作に応じて、コマンド
エンコーダ３３０は、Ｘ範囲の変更を命ずるインストラ
クションを生成し、レジスタ１により指定されたアドレ
スへの表示データの移動操作の開始を命ずる別のインス
トラクションを生成する。同様に、コマンドエンコーダ
３３０は、範囲・実行・Ｙレジスタに対する書き込み操
作に対応する２つのインストラクションを生成すること
ができる。

【００５８】コマンドエンコーダ３３０は、範囲・実行
・Ｘ・Ｙ仮想レジスタ（レジスタ番号１０）への書き込
みコマンドに対応する３つのインストラクションを生成
することができる。第１のインストラクションは、３２
ビットのデータのうちの１６ビットのＸ成分を書き込ま
せ、第２のインストラクションは、３２ビットのデータ
のうちの残りの１６ビットのＹ成分を書き込ませる。第
３のインストラクションは、ソースディスプレイブロッ
クの画素データの、デスティネーションディスプレイブ
ロックへの移動開始を命ずる移動インストラクションで
ありうる。

【００５９】コマンドエンコーダ３３０により生成され
るインストラクションはそれぞれ、３２ビットを含むこ
とができる。そのうちの１６ビットは、Ｘ範囲、Ｙ範
囲、Ｘ座標、Ｙ座標のいずれか１つに充てられる。残り
の１６ビットは、インストラクションのタイプ（例え
ば、レジスタ１への格納、ディスプレイデータ移動操作
の開始など）を示すことができるインストラクションコ
ードを指定できる。コマンドエンコーダ３３０は、その
ような３２ビットのインストラクションをインストラク
ション／データバス３３４を介して送ることができる。

【００６０】コマンドエンコーダ３３０は、また、信号
ライン３４３上にタグビットを送ることによって、イン
ストラクション／データバス３３４上に送られている情
報がインストラクションに対応しているのか、あるい
は、ホストデータムに対応しているのかを示すことがで
きる。コマンドエンコーダ３３０は、インストラクショ
ン／データバス３３４を介してインストラクションを送
りながら、タグビットとして論理値０を送り、ホストデ
ータムを送りながら論理値１を送ることができる。

【００６１】このようなホストデータは、システムバス
１１２を介してホスト１１０から受け取られ、ソースデ
ィスプレイブロックの画素データに対応する。レジスタ
０は、ソースディスプレイブロックの画素データがホス
ト１１０により供給されることを示す値をもつことがで
きる。そのような場合、ホスト１１０は、移動ディスプ
レイブロック操作のためのソースディスプレイブロック
の画素データを送ることができる。

【００６２】コマンド／データＦＩＦＯ ３４０は、イ
ンストラクション／データバス３３４を介して受け取ら
れたそれぞれのインストラクションまたはホストデータ
ムを格納し、かつ信号ライン３４３を介して受け取られ
た対応するタグビットを格納することができる。コマン
ド／データＦＩＦＯ ３４０は、好ましい実施の形態で
は、３２のエントリを含むことができる。ここで、それ
ぞれのエントリは３３ビットを含む。つまり、それぞれ
のエントリは、３２ビットのインストラクションまたは
ホストデータムと、対応する１タグビットとを格納する
ことができる。コマンド／データＦＩＦＯ ３４０にお
けるそれぞれのタグビット（タグビットフィールド３４
６に格納される）は、対応する３２ビットがインストラ
クションを表しているのか、あるいはホストデータムを
表しているのかを示すことができる。

【００６３】もしコマンド／データＦＩＦＯ ３４０の
エントリにおける３３ビットがインストラクションを表
しているのなら、インストラクションコードフィールド
３４７は、インストラクションコードに対応する１６ビ
ットを格納することができる。また、データフィールド
３４８は、インストラクションのデータ部分に対応する
残りの１６ビットを格納することができる。もしコマン
ド／データＦＩＦＯ３４０のエントリにおける３３ビッ
トがホストデータを表しているのなら、コマンド／デー
タＦＩＦＯ ３４０は、データフィールド３４７および
３４８を用いて、ホストデータの３２ビットをエントリ
に格納することができる。もしホストデータが供給され
れば、そのデータは、バス２１３上でタグビットにより
示されるように、バス２１２を介して画素処理ブロック
２３０により処理される。

【００６４】単一のコマンドから多数のインストラクシ
ョンを生成することによって、本発明によるコマンド／
データＦＩＦＯ ３４０は、システムバス２１２よりも
狭いデータ幅（３３ビット）で効果的に動作できること
は理解されたい。このように多数のインストラクション
を生成しなければ、コマンド／データＦＩＦＯは、６４
ビットのデータ幅で動作しなければならなくなる。グラ
フィックスコントローラ１２０は、システムバス１１２
よりも高いクロックレートで動作することができるの
で、グラフィックスコントローラ１２０は、その結果、
より多数のインストラクションを実行可能となる。例え
ば、ＰＣＩバスなどのシステムバス１１２は、３３ＭＨ
ｚで動作するが、グラフィックスコントローラ１２０は
６２．５ＭＨｚで動作可能である。

【００６５】さらに図３を参照すると、ＦＩＦＯ出力制
御回路３６０は、コマンド／データＦＩＦＯ ３４０の
各エントリにおける３３ビットのデータを取り出し、タ
グビット３４６を調べることによって、取り出されたデ
ータがインストラクションに対応するのか、あるいはホ
ストデータに対応するのかを判定することができる。も
し３３ビットのエントリがインストラクションを表すの
なら、ＦＩＦＯ出力制御回路３６０は、インストラクシ
ョンコード（フィールド３４７に格納されている）を調
べることによって、そのインストラクションが、データ
をレジスタファイル３５０内のレジスタへと格納するこ
とを命ずるインストラクションであるかどうかを判定す
る。もしそうなら、ＦＩＦＯ出力制御回路３６０は、ア
サート信号３６５を発生することによって、１６ビット
をインストラクションコードにより示されたレジスタ内
のデータフィールド３４８に格納する。

【００６６】もし３３ビットのエントリが実行インスト
ラクションを表すのなら、ＦＩＦＯ出力制御回路３６０
は、制御バス３６６上の実行エンジン３７０を介して実
行を開始することができる。実行エンジン３７０は、制
御信号を画素処理ブロック２３０へと発生することによ
って、ホストデータを適正に処理する。例えば、ホスト
データは、先行する移動ディスプレイブロックコマンド
の画素データに対応しうる。その場合、実行エンジン３
７０は、レジスタファイル３５０内のレジスタにより示
されたメモリ位置に画素データを格納することができ
る。グラフィックスコントローラ１２０は、ディスプレ
イメモリ１４０に格納された画素データからディスプレ
イユニット１３０へと表示信号を発生することができ
る。

【００６７】よって、本発明によるホストインタフェー
ス２１０は、ホスト１１０から受け取られたそれぞれの
コマンドから多数のインストラクションを生成すること
ができる。これにより、ホスト１１０がグラフィックス
コントローラ１２０に送るデータの量を減らすことがで
きる。このように多数のインストラクションを生成する
ことによって、グラフィックスコントローラ１２０は、
狭いバス幅で効果的に動作することができる。

【００６８】以上の説明では、本発明は、ディスプレイ
ブロック移動操作に適用されるものとしたが、本発明の
範囲および精神から外れることなく、その他のタイプの
操作をおこなうこともできる。例えば、レジスタへの読
み出しアクセス時に、多数のインストラクションを生成
することもできる。このようなレジスタは、上述した説
明と同様に仮想レジスタであってもよいし、物理的に存
在するものであってもよい（例えば、レジスタファイル
３５０におけるレジスタ０〜７の１つであってもよ
い）。読み出しおよび書き込みコマンドは、本願明細書
では、合わせて「アクセスコマンド」と称される。

【００６９】本発明が、上述した目的のすべてを達成で
きることは、当業者には容易に理解できるであろう。以
上の詳細な説明を読めば、当業者には、本明細書に広く
開示されている本発明について、さまざまな改変を施し
たり、等価である構成に置き換えたり、ここには言及さ
れていないその他さまさざまな局面を実施したりするこ
とができるであろう。よって、本発明に与えられるべき
保護の範囲は、添付の請求の範囲およびそれに等価であ
る範囲に含まれる定義によってのみ限定されるように意
図されている。

【００７０】

【発明の効果】本発明によれば、バスボトルネックを解
消することによってパフォーマンスを向上したグラフィ
ックスシステムを提供することができる。

【図面の簡単な説明】

【図１】グラフィックスコントローラと、ホストと、デ
ィスプレイメモリと、ディスプレイユニットとを含むコ
ンピュータシステムのブロック図である。

【図２】ホストインタフェースと、実行ブロックと、画
素処理ブロックとを含む本発明によるグラフィックスコ
ントローラのブロック図である。

【図３】本発明によるホストインタフェースおよび実行
ブロックのより詳細なアーキテクチャを示すブロック図
である。

【図４】グラフィックス操作をおこなうのに用いられる
コマンドの個数における従来の技術と本発明との間の違
いを示す図である。

【符号の説明】

１１２ システムバス １１４ 制御バス ２１０ ホストインタフェース ２１２ コマンド／データＦＩＦＯバス ２１３、２１４、２１５ バス ２２０ 実行ブロック ２３０ 画素処理ブロック ３３０ コマンドエンコーダ ３３３ アドレスレジスタ ３３４ インストラクション／データバス３３４ ３３６ データレジスタ ３４０ コマンド／データＦＩＦＯ ３４３ 信号ライン ３４６ タグビットフィールド ３４７ インストラクションコードフィールド ３４８ データフィールド ３５０ レジスタファイル ３６０ ＦＩＦＯ出力制御回路 ３６５ アサート信号 ３６６ 制御バス ３７０ 実行エンジン

───────────────────────────────────────────────────── フロントページの続き (71)出願人 595158337 3100 Ｗｅｓｔ Ｗａｒｒｅｎ Ａｖｅｎ ｕｅ，Ｆｒｅｍｏｎｔ，Ｃａｌｉｆｏｒｎ ｉａ 94538，Ｕ．Ｓ．Ａ. (72)発明者 リチャード チャールズ アンリュー オ ウェン アメリカ合衆国 ワシントン 98106， シアトル， 39ティーエイチ アベニュー サウス 3810 (72)発明者 マーク エミル ボンネリーク アメリカ合衆国 ワシントン 98105， シアトル， 41エスティー アベニュー エヌイー 4625

Claims (17)

【特許請求の範囲】
1. 【請求項１】 バスおよびホストを有し、該ホストが該
   バスに結合されているコンピュータシステムに用いられ
   るグラフィックスコントローラ回路であって、 該ホストからのコマンドを該バス上で受け取り、該コマ
   ンドから複数のインストラクションを生成する、ホスト
   インタフェースと、 該コマンドを実行するために、該複数のインストラクシ
   ョンを実行する実行回路と、を備えているグラフィック
   スコントローラ回路。
2. 【請求項２】 複数のレジスタを含むレジスタファイル
   をさらに備えているグラフィックスコントローラ回路で
   あって、 もし前記コマンドが、該レジスタファイル内の第１のレ
   ジスタへとアクセスするのなら、前記ホストインタフェ
   ースが第１のインストラクションセットを生成し、もし
   該コマンドが、第２のレジスタへとアクセスするのな
   ら、該ホストインタフェースが第２のインストラクショ
   ンセットを生成し、 該第１のインストラクションセットに含まれるインスト
   ラクションの個数が、該第２のインストラクションセッ
   トに含まれるインストラクションの個数とは異なり、か
   つ該第１のインストラクションセットが、該第１のレジ
   スタへとアクセスすることを含んでいる、請求項１に記
   載のグラフィックスコントローラ回路。
3. 【請求項３】 前記第２のレジスタが仮想レジスタを含
   んでおり、 前記第２のインストラクションセットが、前記第１のレ
   ジスタへとアクセスする少なくとも１つのインストラク
   ションを含んでいる、請求項２に記載のグラフィックス
   コントローラ回路。
4. 【請求項４】 前記ホストインタフェースが、 前記システムバス上のデータを調べ、前記コマンドが前
   記第１のレジスタにアドレシングされているのか、ある
   いは前記第２のレジスタにアドレシングされているのか
   を判定する、該システムバスに結合されたコマンドエン
   コーダであって、もし該コマンドが該第１のレジスタに
   アドレシングされているのなら、前記第１のインストラ
   クションセットを生成し、もし該コマンドが該第２のレ
   ジスタにアドレシングされているのなら、前記第２のイ
   ンストラクションセットを生成する、コマンドエンコー
   ダと、 該コマンドエンコーダにより生成された該インストラク
   ションを格納し、該インストラクションを前記実行ブロ
   ックに与える、ＦＩＦＯキューと、を備えている、請求
   項３に記載のグラフィックスコントローラ回路。
5. 【請求項５】 前記コマンドが、移動ディスプレイブロ
   ック操作のための複数のコマンドの中に含まれており、
   かつ前記ホストが、ホストデータと、該移動ディスプレ
   イブロック操作のための該複数のコマンドと、を前記ホ
   ストバスを介して送る、請求項４に記載のグラフィック
   スコントローラ回路。
6. 【請求項６】 前記コマンドエンコーダが、前記ホスト
   データと、前記複数のコマンドに対応するインストラク
   ションのセットと、複数のエントリを含む前記ＦＩＦＯ
   キューに格納し、 該コマンドエンコーダが、該複数のエントリのそれぞれ
   に格納されているデータがホストデータムを含んでいる
   のか、あるいはインストラクションを含んでいるのかを
   示すタグビットを発生する、請求項５に記載のグラフィ
   ックスコントローラ回路。
7. 【請求項７】 前記複数のエントリそれぞれの前記タグ
   ビットを調べ、もし該タグビットが、該複数のエントリ
   の対応する１つに含まれるデータがホストデータを含む
   ことを示しているのなら、該エントリに含まれるデータ
   を前記実行ブロックへと送る、ＦＩＦＯ出力制御回路を
   さらに備えている、請求項６に記載のグラフィックスコ
   ントローラ回路。
8. 【請求項８】 コマンドのセットおよび画素データをバ
   スを介して送るホストと、 ディスプレイユニットと、 該ディスプレイユニット上のディスプレイイメージに対
   応する画素データのセットを格納するディスプレイメモ
   リと、 該画素データのセットを該ディスプレイメモリに供給す
   るグラフィックスコントローラ回路であって、 該ホストから該バス上で該コマンドのセットおよび該画
   素データを受け取るホストインタフェースであって、該
   コマンドのセットのそれぞれから複数のインストラクシ
   ョンを生成する、ホストインタフェース、および該画素
   データを該ディスプレイメモリに格納するために該複数
   のインストラクションを実行する実行回路を含む、グラ
   フィックスコントローラ回路と、を備えている、コンピ
   ュータシステム。
9. 【請求項９】 前記グラフィックスコントローラ回路
   が、複数のレジスタを含むレジスタファイルをさらに備
   えている、コンピュータシステムであって、 もしコマンドが、該レジスタファイル内の第１のレジス
   タへとアクセスするのなら、前記ホストインタフェース
   が第１のインストラクションセットを生成し、もし該コ
   マンドが、第２のレジスタへとアクセスするのなら、該
   ホストインタフェースが第２のインストラクションセッ
   トを生成し、 該第１のインストラクションセットに含まれるインスト
   ラクションの個数が、該第２のインストラクションセッ
   トに含まれるインストラクションの個数とは異なり、 該第１のインストラクションセットが、該第１のレジス
   タへとアクセスすることを含んでいる、請求項８に記載
   のコンピュータシステム。
10. 【請求項１０】 前記第２のレジスタが仮想レジスタを
    含んでおり、 前記第２のインストラクションセットが、前記第１のレ
    ジスタへとアクセスする少なくとも１つのインストラク
    ションを含んでいる、請求項９に記載のコンピュータシ
    ステム。
11. 【請求項１１】 前記ホストインタフェースが、 前記システムバス上のデータを調べ、前記コマンドが前
    記第１のレジスタにアドレシングされているのか、ある
    いは前記第２のレジスタにアドレシングされているのか
    を判定する、該システムバスに結合されたコマンドエン
    コーダであって、もし該コマンドが該第１のレジスタに
    アドレシングされているのなら、前記第１のインストラ
    クションセットを生成し、もし該コマンドが該第２のレ
    ジスタにアドレシングされているのなら、前記第２のイ
    ンストラクションセットを生成する、コマンドエンコー
    ダと、 該コマンドエンコーダにより生成された該インストラク
    ションを格納し、該インストラクションを前記実行ブロ
    ックに与える、ＦＩＦＯキューと、を備えている、請求
    項１０に記載のコンピュータシステム。
12. 【請求項１２】 前記コマンドのセットが前記コマンド
    を含んでおり、該コマンドのセットが、移動ディスプレ
    イブロック操作をおこなうために設計される、請求項１
    １に記載のコンピュータシステム。
13. 【請求項１３】 前記コマンドエンコーダが、前記ホス
    トデータおよび前記コマンドのセットに対応するインス
    トラクションのセットを、複数のエントリを含む前記Ｆ
    ＩＦＯキューに格納し、 該コマンドエンコーダが、該複数のエントリのそれぞれ
    に格納されているデータが画素データムを含んでいるの
    か、あるいはインストラクションを含んでいるのかを示
    すタグビットを発生する、請求項１２に記載のコンピュ
    ータシステム。
14. 【請求項１４】 前記複数のエントリそれぞれの前記タ
    グビットを調べ、もし該タグビットが、該複数のエント
    リの対応する１つに含まれるデータが画素データムを含
    むことを示しているのなら、該エントリに含まれるデー
    タを前記実行ブロックへと送る、ＦＩＦＯ出力制御回路
    をさらに備えている、請求項１３に記載のコンピュータ
    システム。
15. 【請求項１５】 グラフィックス操作のためのパラメー
    タを格納する、メモリ位置としてアドレシング可能な、
    物理レジスタと、 該物理レジスタへとアクセスする第１のコマンドと、仮
    想レジスタへとアクセスする第２のコマンドと、を受け
    取り、該第１のコマンドに応答して第１のインストラク
    ションセットを生成し、該第２のコマンドに応答して第
    ２のインストラクションセットを生成する、エンコーダ
    であって、該第１のインストラクションセットおよび該
    第２のインストラクションセットがともに、該物理レジ
    スタへとアクセスするインストラクションを含んでお
    り、該第２のインストラクションセットが該第１のイン
    ストラクションセットを含んでいる、エンコーダと、 該第１のインストラクションセットおよび該第２のイン
    ストラクションセットを格納するＦＩＦＯと、 該物理レジスタおよび該ＦＩＦＯに結合されたＦＩＦＯ
    出力制御回路であって、該物理レジスタへとアクセスす
    る該インストラクションに応答して、該物理レジスタへ
    とアクセスする制御信号を発生する、ＦＩＦＯ出力制御
    回路と、を備えている、グラフィックスコントローラ回
    路。
16. 【請求項１６】 グラフィックスコントローラチップに
    おいてコマンドを実行する方法であって、 該コマンドを受け取るステップと、 該コマンドから複数のインストラクションを生成するス
    テップと、 該複数のインストラクションをコマンドキューに格納す
    るステップと、 該コマンドキューにおける該複数のインストラクション
    を実行するステップと、を含む方法。
17. 【請求項１７】 前記コマンドが物理レジスタへとアク
    セスするのか、仮想レジスタへとアクセスするのかを判
    定するために、該コマンドを調べるステップをさらに含
    む方法であって、 もし該コマンドが該物理レジスタへとアクセスするのな
    ら、複数のインストラクションを生成する前記ステップ
    が、第１のインストラクションセットを生成し、もし該
    コマンドが該仮想レジスタへとアクセスするのなら、第
    ２のインストラクションセットを生成する、ステップを
    さらに含んでおり、 該第１のインストラクションセットおよび該第２のイン
    ストラクションセットが、共に該物理レジスタへとアク
    セスするインストラクションを含んでおり、 該第２のインストラクションセットが、該第１のインス
    トラクションセットを含んでいる、請求項１６に記載の
    方法。