JPH1070102A - 半導体基板のエッチング方法及び装置 - Google Patents

半導体基板のエッチング方法及び装置

Info

Publication number
JPH1070102A
JPH1070102A JP9151585A JP15158597A JPH1070102A JP H1070102 A JPH1070102 A JP H1070102A JP 9151585 A JP9151585 A JP 9151585A JP 15158597 A JP15158597 A JP 15158597A JP H1070102 A JPH1070102 A JP H1070102A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
etching
processing chamber
back surface
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9151585A
Other languages
English (en)
Other versions
JP3161996B2 (ja
Inventor
Sporer Roland
シユポーラー ローラント
Mathuni Josef
マツーニ ヨーゼフ
Alexander Gschwandtner
グシユワントナー アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH1070102A publication Critical patent/JPH1070102A/ja
Application granted granted Critical
Publication of JP3161996B2 publication Critical patent/JP3161996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/60Wet etching
    • H10P50/64Wet etching of semiconductor materials
    • H10P50/642Chemical etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00Cleaning of wafers, substrates or parts of devices
    • H10P70/10Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H10P70/15Cleaning before device manufacture, i.e. Begin-Of-Line process by wet cleaning only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0402Apparatus for fluid treatment
    • H10P72/0418Apparatus for fluid treatment for etching
    • H10P72/0422Apparatus for fluid treatment for etching for wet etching
    • H10P72/0424Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Landscapes

  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体基板11の表面12にレジストを塗布
しない場合に半導体基板の裏面13上の厚い膜もエッチ
ングすることのできるエッチング装置を提供する。 【解決手段】 エッチング液15は微細な液滴の形で半
導体基板11の裏面13上に吹付けられ、半導体基板1
1は100℃以下に加熱される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面にレジストを
塗布しない半導体基板の裏面のエッチング方法ならびに
このエッチング方法に好適なエッチング装置に関する。
【0002】
【従来の技術】ドイツ連邦共和国特許出願公開第195
02777号公報により、半導体基板の裏面上の除去す
べき膜を、フッ素含有化合物を使用してマイクロ波法又
はRF励起式ケミカルダウンストリーム(Chemic
al−Down−Stream)法によってエッチング
する方法及び装置が既に知られている。この方法の場
合、エッチング速度が低すぎるために厚い熱酸化膜を除
去することができないという欠点がある。
【0003】
【発明が解決しようとする課題】本発明の課題は、厚い
膜、特に厚い熱酸化膜も除去できるように冒頭で述べた
種類のエッチング方法ならびにエッチング装置を改良す
ることにある。
【0004】
【課題を解決するための手段】この課題は、本発明によ
れば、表面にレジストを塗布しない半導体基板の裏面の
エッチング方法であって、 a)半導体基板を処理室内に導入し、 b)半導体基板の表面上に保護ガスを導き、 c)半導体基板の裏面上にエッチング液を吹付け、エッ
チング生成物及び過剰のエッチング液成分を排出するよ
うにした半導体基板のエッチング方法によって解決され
る。
【0005】このような“準ドライ”法を採用すること
によって、厚い膜も経済的に除去することができる。
【0006】本発明による方法においては、半導体基板
及び/又は処理室が100℃以下の温度に加熱されると
好適である。これによって、エッチング液は半導体基板
の裏面上の除去すべき膜と化学的に良好に反応すること
ができ、エッチング液の液滴が半導体基板もしくは処理
室の壁上に生じないことが保証される。半導体基板及び
処理室を引き続いて洗浄することは省略することができ
る。
【0007】表面にレジストを塗布しない半導体基板の
裏面をエッチングするための本発明によるエッチング装
置は、 α)導入された半導体基板によって、半導体基板の表面
を含む第1の処理室部と半導体基板の裏面を含む第2の
処理室部とに分割される処理室と、 β)第1の処理室部の領域に配置され、レジストを塗布
しない半導体基板の表面をエッチング作用から保護する
ために保護ガスをこの半導体基板表面上に導入する保護
ガス流入口と、 γ)第2の処理室部の領域に配置され、エッチング液を
半導体基板の裏面上に吹付けるエッチング液噴霧器とか
ら構成される。
【0008】さらに、本発明によるエッチング装置にお
いては、半導体基板及び/又は処理室を加熱するための
加熱手段を設けることができる。このような加熱手段は
例えば加熱ランプである。
【0009】また半導体基板の加熱は半導体基板上への
保護ガスによる熱伝達によっても行うことができる。そ
のためには約100℃の温度が特に好適であることが判
明している。というのは、過剰なもしくは半導体基板の
横側に到達したエッチング液滴が直ちに蒸発し、従って
半導体基板及び処理室がエッチングの終了後直ちに再び
乾燥するからである。
【0010】さらに、半導体基板の周縁部の領域に設け
られた環状空所を介して処理室に排気装置又は吸引装置
を接続することができる。これによって、エッチング生
成物及び過剰なエッチング液は直接発生したところから
排出される。
【0011】優れた一実施態様においては、第2の処理
室部の領域に少なくとも3本のピンが設けられ、このピ
ン上に半導体基板の裏面が載せられる。第1の処理室部
の領域には半導体基板の表面の上方の中央に位置する少
なくとも1つの中心開口部を備えた上板を設けると好適
である。ピンを設けること及び上板を設けることによっ
て、一方では、エッチングすべき半導体基板の裏面の多
くの部分を覆うことなく、半導体基板を処理室内に良好
に設置することが保証され、他方では半導体基板の表面
に保護ガスを充分に溢流させることが保証される。
【0012】本発明によるエッチング装置がいわゆるマ
ルチチャンバ装置に組込まれ、エッチングすべき半導体
基板の搬入及び搬出が完全に自動的に行われ、このマル
チチャンバ装置内で他のもしくは上述のプロセスの工程
を直接行うことができるようにすると好適である。
【0013】
【実施例】次に本発明の実施例を図面に基づいて詳細に
説明する。図1は本発明による装置の概略図を示す。
【0014】図1によれば、本発明によるエッチング装
置1は処理室2に接続された排気室(図示されていな
い)を有している。
【0015】処理室2内には、裏面13及びレジストを
塗布しない表面12を有する半導体基板11が導入され
ている。
【0016】この実施例においては、レジストを塗布し
ない半導体基板11の表面12はその面が上方へ向けら
れている、すなわちその半導体基板11の表面12は加
工されていない状態で処理室内へ導入されている。
【0017】導入された半導体基板11によって、処理
室2は半導体基板の表面12を含む第1の処理室部3と
半導体基板の裏面13を含む第2の処理室部4とに分割
される。
【0018】第2の処理室部4内には3本のピン8から
構成された保持装置が設けられており、この保持装置上
に半導体基板の裏面13が載せられている。
【0019】第1の処理室部3の領域には、半導体基板
の表面12の上方の中央に位置する中心開口部10を備
えた上板9が配置されている。
【0020】この開口部10を通って、第1の処理室部
3の領域に配置された入口5から流入する保護ガス16
がレジストを塗布しない半導体基板の表面12上に流
れ、この表面12をエッチング作用から保護する。
【0021】第2の処理室部4の領域にはエッチング液
噴霧器6が配置されており、このエッチング液噴霧器6
によってエッチング液15が半導体基板の裏面13上に
微細な液滴の形態で吹付けられる。
【0022】本来のエッチング工程で生成されたエッチ
ング生成物ならびに過剰なエッチング液は、半導体基板
の周縁部14と同じ高さで処理室2に設けられた環状空
所7を介して処理室2に接続された排気装置によって吸
引される。
【0023】半導体基板11は保護ガスによる熱伝達に
よって約100℃の温度に加熱される。この場合、半導
体基板の裏面13上の除去すべき膜は厚い熱SiO2
であり、使用されたエッチング液15はその主成分が約
50重量%のフッ化水素酸(HF)を含む水溶液であ
る。このSiO2 膜のエッチング中、エッチング液15
は下方から微細な液滴の形で加熱された半導体基板11
上に吹付けられる。そこでその液滴は半導体基板の裏面
13上のSiO2 と反応し、両者すなわちエッチング生
成物及び水と過剰なフッ化水素酸は加熱された半導体基
板11上で蒸発し、その後環状空所7を介して吸引され
る。
【0024】この場合保護ガス16として窒素が使用さ
れる。しかしまたアルゴン又は他の不活性ガスを使用し
てもよい。本来のエッチング反応は比較的高い温度で行
われるので、エッチングはとりわけエッチング液にアル
コールを添加すると残滓が残らない。
【図面の簡単な説明】
【図1】本発明によるエッチング装置の概略断面図。
【符号の説明】
1 エッチング装置 2 処理室 3 第1の処理室部 4 第2の処理室部 5 保護ガス流入口 6 エッチング液噴霧器 7 環状空所 8 ピン 9 上板 10 開口部 11 半導体基板 12 半導体基板の表面 13 半導体基板の裏面 14 半導体基板の周縁部 15 エッチング液 16 保護ガス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨーゼフ マツーニ ドイツ連邦共和国 81737 ミユンヘン シユターデマンシユトラーセ 37 (72)発明者 アレクサンダー グシユワントナー ドイツ連邦共和国 80687 ミユンヘン エルゼンハイマーシユトラーセ 18

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 表面(12)にレジストを塗布しない半
    導体基板(11)の裏面(13)のエッチング方法であ
    って、 a)半導体基板(11)を処理室(2)内に導入し、 b)半導体基板の表面(12)上に保護ガス(16)を
    導き、 c)半導体基板の裏面(13)上にエッチング液(1
    5)を吹付け、エッチング生成物及び過剰なエッチング
    液成分を排出することを特徴とする半導体基板のエッチ
    ング方法。
  2. 【請求項2】 半導体基板(11)は100℃以下の温
    度に加熱されることを特徴とする請求項1記載のエッチ
    ング方法。
  3. 【請求項3】 表面(12)にレジストを塗布しない半
    導体基板(11)の裏面(13)のエッチング装置であ
    って、 α)導入された半導体基板(11)によって、半導体基
    板の表面(12)を含む第1の処理室部(3)と半導体
    基板の裏面(13)を含む第2の処理室部(4)とに分
    割される処理室(2)と、 β)第1の処理室部(3)の領域に配置され、レジスト
    を塗布しない半導体基板の表面(12)をエッチング作
    用から保護するために保護ガス(16)をこの半導体基
    板の表面(12)上に導入する保護ガス流入口(5)
    と、 γ)第2の処理室部(4)の領域に配置され、エッチン
    グ液(15)を半導体基板の裏面(13)上に吹付ける
    エッチング液噴霧器(6)とから構成されることを特徴
    とする半導体基板のエッチング装置。
  4. 【請求項4】 半導体基板及び/又は処理室を加熱する
    ための加熱手段が設けられていることを特徴とする請求
    項3記載のエッチング装置。
  5. 【請求項5】 半導体基板(11)の周縁部(14)の
    領域に設けられた環状空所(7)を介して処理室(2)
    に吸引装置が接続されていることを特徴とする請求項3
    又は4記載のエッチング装置。
  6. 【請求項6】 第2の処理室部(4)の領域に少なくと
    も3本のピン(8)が設けられており、このピン(8)
    上に半導体基板(11)の裏面(13)が載せられるこ
    とを特徴とする請求項3乃至5の1つに記載のエッチン
    グ装置。
  7. 【請求項7】 第1の処理室部(3)の領域に半導体基
    板(11)の表面(12)の上方の中央に位置する少な
    くとも1つの中心開口部(10)を備えた上板(9)が
    設けられており、その中心開口部(10)を通って保護
    ガス(16)が流入することを特徴とする請求項3乃至
    6の1つに記載のエッチング装置。
  8. 【請求項8】 エッチング装置はマルチチャンバ装置の
    構成要素であることを特徴とする請求項3乃至7の1つ
    に記載のエッチング装置。
  9. 【請求項9】 表面(12)にレジストを塗布しない半
    導体基板(11)の裏面(13)上の熱酸化膜をエッチ
    ングするために、50重量%以下のフッ化水素を含むエ
    ッチング水溶液を使用することを特徴とする半導体基板
    のエッチング方法。
JP15158597A 1996-05-28 1997-05-26 半導体基板のエッチング方法及び装置 Expired - Fee Related JP3161996B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19621399.1 1996-05-28
DE19621399A DE19621399A1 (de) 1996-05-28 1996-05-28 Verfahren zum Ätzen eines Halbleitersubstrats sowie Ätzanlage

Publications (2)

Publication Number Publication Date
JPH1070102A true JPH1070102A (ja) 1998-03-10
JP3161996B2 JP3161996B2 (ja) 2001-04-25

Family

ID=7795505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15158597A Expired - Fee Related JP3161996B2 (ja) 1996-05-28 1997-05-26 半導体基板のエッチング方法及び装置

Country Status (6)

Country Link
US (1) US5874366A (ja)
EP (1) EP0810642A3 (ja)
JP (1) JP3161996B2 (ja)
KR (1) KR970077289A (ja)
DE (1) DE19621399A1 (ja)
TW (1) TW373260B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993681A (en) * 1998-05-08 1999-11-30 Lucent Technology, Inc. Method and apparatus for aiming a spray etcher nozzle
US6147004A (en) * 1998-07-21 2000-11-14 Advanced Micro Devices, Inc. Jet vapor reduction of the thickness of process layers
US5939336A (en) * 1998-08-21 1999-08-17 Micron Technology, Inc. Aqueous solutions of ammonium fluoride in propylene glycol and their use in the removal of etch residues from silicon substrates
KR100292075B1 (ko) * 1998-12-29 2001-07-12 윤종용 반도체소자제조용웨이퍼처리장치
TW511172B (en) * 1999-07-19 2002-11-21 Winbond Electronics Corp Machine for etching wafer edge and its etching method
TWI270116B (en) * 2002-03-06 2007-01-01 Winbond Electronics Corp Method for removing Si-needle of deep trench
US7288465B2 (en) * 2003-04-15 2007-10-30 International Business Machines Corpoartion Semiconductor wafer front side protection
KR100580062B1 (ko) * 2004-02-03 2006-05-12 마츠시타 덴끼 산교 가부시키가이샤 화학기상성장장치 및 막 성장방법
CN112864013B (zh) * 2021-01-18 2023-10-03 长鑫存储技术有限公司 半导体器件处理方法
WO2025173152A1 (en) * 2024-02-15 2025-08-21 Hitachi High-Tech Corporation An etching processing method, a processing method and a semiconductor manufacturing system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027934A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur einseitigen aetzung von halbleiterscheiben
US4600463A (en) * 1985-01-04 1986-07-15 Seiichiro Aigo Treatment basin for semiconductor material
AT389959B (de) * 1987-11-09 1990-02-26 Sez Semiconduct Equip Zubehoer Vorrichtung zum aetzen von scheibenfoermigen gegenstaenden, insbesondere von siliziumscheiben
DE3811068C2 (de) * 1988-03-31 1995-07-20 Telefunken Microelectron Vorrichtung zum einseitigen Bearbeiten von flächenhaft ausgedehnten Körpern, insbesondere von Halbleiterscheiben
US4857142A (en) * 1988-09-22 1989-08-15 Fsi International, Inc. Method and apparatus for controlling simultaneous etching of front and back sides of wafers
JP3402644B2 (ja) * 1993-01-29 2003-05-06 キヤノン株式会社 半導体装置の製造方法
JPH07307335A (ja) * 1994-02-22 1995-11-21 Siemens Ag 半導体基板上における高密度集積回路の製造方法
DE19502777A1 (de) * 1994-02-22 1995-08-24 Siemens Ag Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite

Also Published As

Publication number Publication date
EP0810642A3 (de) 1998-04-29
US5874366A (en) 1999-02-23
JP3161996B2 (ja) 2001-04-25
DE19621399A1 (de) 1997-12-04
TW373260B (en) 1999-11-01
KR970077289A (ko) 1997-12-12
EP0810642A2 (de) 1997-12-03

Similar Documents

Publication Publication Date Title
JP2989565B2 (ja) 半導体基板周縁部の破損区域のエッチング方法及び装置
US20040177867A1 (en) Tetra-organic ammonium fluoride and HF in supercritical fluid for photoresist and residue removal
JP3161996B2 (ja) 半導体基板のエッチング方法及び装置
US7404863B2 (en) Methods of thinning a silicon wafer using HF and ozone
JPH0344030A (ja) 半導体デバイスの製作方法
JPS6048902B2 (ja) 二酸化シリコンをエツチングする方法
US20050233589A1 (en) Processes for removing residue from a workpiece
KR20010013446A (ko) 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물
JP2001085385A (ja) シリコンのエッチング方法及び装置
JP2597606B2 (ja) シリコン窒化膜のドライエッチング方法
JPH03502861A (ja) シリコンデバイスのガス清浄法
US20050136662A1 (en) Method to remove fluorine residue from bond pads
JP3134483B2 (ja) 半導体基板の液体による処理装置
JP3200312B2 (ja) ドライエッチング方法
Booth et al. Application of plasma etching techniques to metal-oxide-semiconductor (MOS) processing
JPH0294435A (ja) エッチング装置
JP3407410B2 (ja) ケミカルドライエッチング方法
JP2610441B2 (ja) ワークの乾燥方法
JP2870303B2 (ja) ベーク処理装置
JPH07221069A (ja) 酸化シリコン上の窒化膜の除去方法
JP2001110785A (ja) 処理方法
JPS61127136A (ja) ウエハの研削後の処理方法
JPS5544772A (en) Manufacture of semiconductor
JPH05217957A (ja) 有機化合物膜の除去方法
JP2003115479A (ja) 半導体装置の製造方法およびウエット処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010111

LAPS Cancellation because of no payment of annual fees