JPH1070189A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1070189A JPH1070189A JP8223483A JP22348396A JPH1070189A JP H1070189 A JPH1070189 A JP H1070189A JP 8223483 A JP8223483 A JP 8223483A JP 22348396 A JP22348396 A JP 22348396A JP H1070189 A JPH1070189 A JP H1070189A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- air bridge
- semiconductor substrate
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
- H10W20/483—Interconnections over air gaps, e.g. air bridges
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 空中配線が複数の電気的素子との間に複数の
接続点を有し、それら複数の接続点間における電位差が
ほとんど生じないような半導体装置を得る。 【解決手段】 エアブリッジ配線10に複数の貫通孔1
1をアレー状に配置し、例えば、エアブリッジ配線10
の配線長を5000μm、配線幅を800μmとした場
合、そこに形成される上記複数の貫通孔11の間隔を1
00μm、貫通孔11のそれぞれの形状を一辺の長さが
50μmの正方形としているので、エアブリッジ配線1
0と複数の電気的素子3a、3bとの複数の接続部12
a、12bの、それぞれの間における等電位性が確保さ
れる。
接続点を有し、それら複数の接続点間における電位差が
ほとんど生じないような半導体装置を得る。 【解決手段】 エアブリッジ配線10に複数の貫通孔1
1をアレー状に配置し、例えば、エアブリッジ配線10
の配線長を5000μm、配線幅を800μmとした場
合、そこに形成される上記複数の貫通孔11の間隔を1
00μm、貫通孔11のそれぞれの形状を一辺の長さが
50μmの正方形としているので、エアブリッジ配線1
0と複数の電気的素子3a、3bとの複数の接続部12
a、12bの、それぞれの間における等電位性が確保さ
れる。
Description
【0001】
【発明の属する技術分野】この発明は半導体装置の構造
に関するもので、特にマイクロ波用混成集積回路、ある
いは高速デジタルLSI等に用いられるエアブリッジ配
線に関するものである。
に関するもので、特にマイクロ波用混成集積回路、ある
いは高速デジタルLSI等に用いられるエアブリッジ配
線に関するものである。
【0002】
【従来の技術】エアブリッジ配線は、従来より、配線容
量を低減する目的で用いられてきた。しかし、広面積の
エアブリッジ配線を形成する場合、当該エアブリッジ配
線の形成時において、配線下の絶縁物を除去する際に、
それを完全に除去できないという問題が発生していた。
量を低減する目的で用いられてきた。しかし、広面積の
エアブリッジ配線を形成する場合、当該エアブリッジ配
線の形成時において、配線下の絶縁物を除去する際に、
それを完全に除去できないという問題が発生していた。
【0003】この問題に対応するために、近年、エアブ
リッジ配線に貫通孔を設けることにより、当該エアブリ
ッジ配線の下層にある絶縁物を、エッチングにより除去
するような工夫がなされてきている。その具体例につ
き、以下に図6及び図7を用いて説明をする。
リッジ配線に貫通孔を設けることにより、当該エアブリ
ッジ配線の下層にある絶縁物を、エッチングにより除去
するような工夫がなされてきている。その具体例につ
き、以下に図6及び図7を用いて説明をする。
【0004】図13は、例えば特開平5−275549
号公報に示されたエアブリッジ配線を備えた半導体装置
の断面図である。図13において、1は半導体基板、2
はこの半導体基板1上に形成されたゲート電極、3はこ
の半導体基板1上に形成されたソース・ドレイン電極、
4はゲート電極2及びソース・ドレイン電極3を保護す
るための表面保護膜、7は給電層メタル、9はメッキ金
属、10は上記給電層メタル7及びメッキ金属9からな
るエアブリッジ配線、6は上記半導体基板1とエアブリ
ッジ配線10との間に存在する空気の層である空間、1
1は空間6からエアブリッジ配線10上へ当該エアブリ
ッジ配線10を貫通する貫通孔である。
号公報に示されたエアブリッジ配線を備えた半導体装置
の断面図である。図13において、1は半導体基板、2
はこの半導体基板1上に形成されたゲート電極、3はこ
の半導体基板1上に形成されたソース・ドレイン電極、
4はゲート電極2及びソース・ドレイン電極3を保護す
るための表面保護膜、7は給電層メタル、9はメッキ金
属、10は上記給電層メタル7及びメッキ金属9からな
るエアブリッジ配線、6は上記半導体基板1とエアブリ
ッジ配線10との間に存在する空気の層である空間、1
1は空間6からエアブリッジ配線10上へ当該エアブリ
ッジ配線10を貫通する貫通孔である。
【0005】つぎに、このように構成された半導体装置
の製造方法について図14を用いて説明する。図14
(a)〜(h)は上記半導体装置の製造方法を工程順に
示したものである。
の製造方法について図14を用いて説明する。図14
(a)〜(h)は上記半導体装置の製造方法を工程順に
示したものである。
【0006】まず、図14(a)に示されるように、半
導体基板1上にゲート電極2及びソース・ドレイン電極
3を形成する。次に、図14(b)に示されるように、
半導体基板1上に表面保護膜4を形成する。次に、図1
4(c)に示されるように、上記ソース・ドレイン電極
3上に形成された表面保護膜4の一部をエッチングによ
り除去し、エアブリッジ配線10と当該ソース・ドレイ
ン電極3との電気的な接続に用いられる接続孔の一部で
ある4aを形成する。
導体基板1上にゲート電極2及びソース・ドレイン電極
3を形成する。次に、図14(b)に示されるように、
半導体基板1上に表面保護膜4を形成する。次に、図1
4(c)に示されるように、上記ソース・ドレイン電極
3上に形成された表面保護膜4の一部をエッチングによ
り除去し、エアブリッジ配線10と当該ソース・ドレイ
ン電極3との電気的な接続に用いられる接続孔の一部で
ある4aを形成する。
【0007】次に、図14(d)に示されるように、上
記半導体基板1上に絶縁物5を形成し、通常の写真製版
技術を用いて、上記接続孔の一部である4aを介して、
ソース・ドレイン電極3上に開口する当該接続孔の一部
である5aを形成する。次に、図14(e)に示される
ように、上記接続孔の一部である4a及び同じく一部で
ある5aの内部と、絶縁物5上にスパッタ法を用いて給
電層メタル7を形成する。次に、図14(f)に示され
るように、電解メッキを行うことにより、上記給電層メ
タル7上の、通常の写真製版技術を用いてパターニング
された複数のレジストパターン8により覆われていない
場所に、メッキ金属9bを形成する。
記半導体基板1上に絶縁物5を形成し、通常の写真製版
技術を用いて、上記接続孔の一部である4aを介して、
ソース・ドレイン電極3上に開口する当該接続孔の一部
である5aを形成する。次に、図14(e)に示される
ように、上記接続孔の一部である4a及び同じく一部で
ある5aの内部と、絶縁物5上にスパッタ法を用いて給
電層メタル7を形成する。次に、図14(f)に示され
るように、電解メッキを行うことにより、上記給電層メ
タル7上の、通常の写真製版技術を用いてパターニング
された複数のレジストパターン8により覆われていない
場所に、メッキ金属9bを形成する。
【0008】次に、図14(g)に示されるように、上
記複数のレジストパターン8を除去することにより、複
数の貫通孔11となる開口部9aを有するメッキ金属9
を形成する。次に、図14(h)に示されるように、上
記開口部9aの下の給電層メタル7の1部を、上記メッ
キ金属9をマスクとしてエッチングすることにより除去
した後、複数の貫通孔11のそれぞれを通して絶縁物5
をエッチングにより除去することにより、半導体基板1
上に、空気の層からなる空間6を隔てて形成され、ソー
ス・ドレイン電極3に電気的に接続される、複数の貫通
孔11を有するエアブリッジ配線10を形成する。
記複数のレジストパターン8を除去することにより、複
数の貫通孔11となる開口部9aを有するメッキ金属9
を形成する。次に、図14(h)に示されるように、上
記開口部9aの下の給電層メタル7の1部を、上記メッ
キ金属9をマスクとしてエッチングすることにより除去
した後、複数の貫通孔11のそれぞれを通して絶縁物5
をエッチングにより除去することにより、半導体基板1
上に、空気の層からなる空間6を隔てて形成され、ソー
ス・ドレイン電極3に電気的に接続される、複数の貫通
孔11を有するエアブリッジ配線10を形成する。
【0009】上記のように形成された半導体装置におい
ては、エアブリッジ配線に貫通孔が設けられているの
で、当該エアブリッジ配線形成時において、エアブリッ
ジ配線の下層にある絶縁物が、エッチングにより除去さ
れる。
ては、エアブリッジ配線に貫通孔が設けられているの
で、当該エアブリッジ配線形成時において、エアブリッ
ジ配線の下層にある絶縁物が、エッチングにより除去さ
れる。
【0010】
【発明が解決しようとする課題】しかるに、このように
構成された半導体記憶装置においては、配線容量を低減
するため空気を層間絶縁物としているので、当該エアブ
リッジ配線は機械的強度の点で配線長、及び、配線幅に
制限があった。なぜならば、エアブリッジ形成後の製造
工程で、エアブリッジに力がかかった場合にエアブリッ
ジが変形することがあるからである。例えば、チップの
ハンドリング時にエアブリッジ表面が押さえられ潰れが
発生したり、あるいは、チップ分離工程で用いるダイシ
ングカット時の水流によってエアブッリジ配線が変形
し、場合によっては、剥がれが生じることがあるからで
ある。この変形は、エアブリッジの配線長及び配線幅が
大きい程生じやすい。
構成された半導体記憶装置においては、配線容量を低減
するため空気を層間絶縁物としているので、当該エアブ
リッジ配線は機械的強度の点で配線長、及び、配線幅に
制限があった。なぜならば、エアブリッジ形成後の製造
工程で、エアブリッジに力がかかった場合にエアブリッ
ジが変形することがあるからである。例えば、チップの
ハンドリング時にエアブリッジ表面が押さえられ潰れが
発生したり、あるいは、チップ分離工程で用いるダイシ
ングカット時の水流によってエアブッリジ配線が変形
し、場合によっては、剥がれが生じることがあるからで
ある。この変形は、エアブリッジの配線長及び配線幅が
大きい程生じやすい。
【0011】またエアブリッジ配線の接続距離が100
μm以上になると、エアブリッジ配線の自重により当該
エアブリッジ配線が下方にたわむ。このため、例えば信
学技報ED92-118,MW92-121,ICD92-139(1993-01),P37〜43
に示されるように、エアブリッジ配線で100μm以上
の配線を形成するのは困難であるという結果が得られて
いる。そして、このたわみにより、エアブリッジ配線が
結果的につぶれた場合、下部配線との接触によるショー
トが発生するという問題があった。
μm以上になると、エアブリッジ配線の自重により当該
エアブリッジ配線が下方にたわむ。このため、例えば信
学技報ED92-118,MW92-121,ICD92-139(1993-01),P37〜43
に示されるように、エアブリッジ配線で100μm以上
の配線を形成するのは困難であるという結果が得られて
いる。そして、このたわみにより、エアブリッジ配線が
結果的につぶれた場合、下部配線との接触によるショー
トが発生するという問題があった。
【0012】デジタル用LSIの電源配線としてエアブ
リッジ配線を用いる場合、1つのエアブリッジ配線から
複数の電気的素子に電流を供給するため、当該配線の抵
抗が高いと、接続されている複数の電気的素子間で電位
差が発生するという問題が起きる。そこで、配線の抵抗
を下げるために配線幅を大きくする必要があるが、従来
は、デジタル用LSIの広面積、長配線長の電源配線で
は、上記した理由等から、エアブリッジ化することが困
難であり、SiON膜等の絶縁膜を層間絶縁膜とし用い
ていた。ここで、配線厚を厚くすることも低抵抗化には
有効であるが、この場合にはプロセス上の制約がある。
リッジ配線を用いる場合、1つのエアブリッジ配線から
複数の電気的素子に電流を供給するため、当該配線の抵
抗が高いと、接続されている複数の電気的素子間で電位
差が発生するという問題が起きる。そこで、配線の抵抗
を下げるために配線幅を大きくする必要があるが、従来
は、デジタル用LSIの広面積、長配線長の電源配線で
は、上記した理由等から、エアブリッジ化することが困
難であり、SiON膜等の絶縁膜を層間絶縁膜とし用い
ていた。ここで、配線厚を厚くすることも低抵抗化には
有効であるが、この場合にはプロセス上の制約がある。
【0013】この発明は上記した点に鑑みてなされたも
のであり、この発明の第1の目的は、複数の電気的素子
に接続されるエアブリッジ配線等の空中配線の、当該複
数の電気的素子との複数の接続点間における電位差を生
じさせないようにするととともに、当該エアブリッジ配
線等の空中配線の配線容量を低減し、回路の高速化を実
現することにある。
のであり、この発明の第1の目的は、複数の電気的素子
に接続されるエアブリッジ配線等の空中配線の、当該複
数の電気的素子との複数の接続点間における電位差を生
じさせないようにするととともに、当該エアブリッジ配
線等の空中配線の配線容量を低減し、回路の高速化を実
現することにある。
【0014】又、この発明の第2の目的は、エアブリッ
ジ配線等の空中配線の広面積化及び長配線長化に対する
問題点であった、ダイシングカット時における水流によ
る当該空中配線のはがれ防止等の機械的強度の問題を解
決するとともに、当該空中配線の配線容量を低減し、回
路の高速化を実現することにある。
ジ配線等の空中配線の広面積化及び長配線長化に対する
問題点であった、ダイシングカット時における水流によ
る当該空中配線のはがれ防止等の機械的強度の問題を解
決するとともに、当該空中配線の配線容量を低減し、回
路の高速化を実現することにある。
【0015】さらに、この発明の第3の目的は、ダイシ
ングカット時における水流による、電気的素子のはがれ
防止等の機械的強度の問題を解決することにある。
ングカット時における水流による、電気的素子のはがれ
防止等の機械的強度の問題を解決することにある。
【0016】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上に形成された複数の電気的素子、及
び、上記半導体基板上に空間を隔てて形成され、上記複
数の電気的素子に電気的に接続される複数の接続部と複
数の貫通孔とを有する空中配線を備えており、上記複数
の貫通孔は、上記複数の接続部がほぼ等電位となるよう
に形成されていることを特徴とするものである。
置は、半導体基板上に形成された複数の電気的素子、及
び、上記半導体基板上に空間を隔てて形成され、上記複
数の電気的素子に電気的に接続される複数の接続部と複
数の貫通孔とを有する空中配線を備えており、上記複数
の貫通孔は、上記複数の接続部がほぼ等電位となるよう
に形成されていることを特徴とするものである。
【0017】又、上記複数の貫通孔は、接続部間の最大
の電位差が50mV以下となるように形成されているこ
とを特徴とするものである。
の電位差が50mV以下となるように形成されているこ
とを特徴とするものである。
【0018】又、上記複数の貫通孔は、接続部間の最大
の電位差が10mV以下となるように形成されているこ
とを特徴とするものである。
の電位差が10mV以下となるように形成されているこ
とを特徴とするものである。
【0019】又、上記複数の貫通孔のそれぞれは、ダイ
シングカット時に、空中配線下の空間に流入したダイシ
ングカット用の水が、上記複数の貫通孔から上記空中配
線上に排出されるような形状に形成されていることを特
徴とするものである。
シングカット時に、空中配線下の空間に流入したダイシ
ングカット用の水が、上記複数の貫通孔から上記空中配
線上に排出されるような形状に形成されていることを特
徴とするものである。
【0020】又、上記複数の貫通孔のそれぞれは、空中
配線が自重により変形しないような形状に形成されてい
ることを特徴とするものである。
配線が自重により変形しないような形状に形成されてい
ることを特徴とするものである。
【0021】又、上記複数の貫通孔のそれぞれは、空中
配線の形成時に、エッチング用の溶媒が上記複数の貫通
孔から充填材の充填されている上記空中配線下の空間に
導入されることにより、上記充填材が除去されるような
形状に形成されていることを特徴とするものである。
配線の形成時に、エッチング用の溶媒が上記複数の貫通
孔から充填材の充填されている上記空中配線下の空間に
導入されることにより、上記充填材が除去されるような
形状に形成されていることを特徴とするものである。
【0022】又、半導体基板上に形成された複数の電気
的素子と、上記半導体基板上に空間を隔てて形成される
とともに、上記複数の電気的素子に電気的に接続された
空中配線とを備えており、上記空中配線は、ダイシング
カット時に、上記空間へのダイシングカット用の水の流
入を防止するような形状に形成されていることを特徴と
するものである。
的素子と、上記半導体基板上に空間を隔てて形成される
とともに、上記複数の電気的素子に電気的に接続された
空中配線とを備えており、上記空中配線は、ダイシング
カット時に、上記空間へのダイシングカット用の水の流
入を防止するような形状に形成されていることを特徴と
するものである。
【0023】又、上記空中配線は板状部を有し、この板
状部の側面は下面に対し90°未満の傾斜角を有するよ
うに形成されていることを特徴とするものである。
状部の側面は下面に対し90°未満の傾斜角を有するよ
うに形成されていることを特徴とするものである。
【0024】又、上記空中配線は板状部を有し、この板
状部の断面形状は当該板状部の下面と側面により形成さ
れる部分がくさび形であることを特徴とするものであ
る。
状部の断面形状は当該板状部の下面と側面により形成さ
れる部分がくさび形であることを特徴とするものであ
る。
【0025】又、上記空中配線は当該空中配線下の空間
を覆うような形状に形成されていることを特徴とするも
のである。
を覆うような形状に形成されていることを特徴とするも
のである。
【0026】又、上記空中配線はダイシングカット用の
水の流入を防止するように形成された脚部と、この脚部
上に形成された板状部とを有することを特徴とするもの
である。
水の流入を防止するように形成された脚部と、この脚部
上に形成された板状部とを有することを特徴とするもの
である。
【0027】又、上記電気的素子は配線又は電極である
ことを特徴とするものである。
ことを特徴とするものである。
【0028】又、半導体基板上に形成された複数の電気
的素子からなる回路と、上記回路の周囲に形成された複
数のボンデイングパッド及び複数の水流バリアとを備え
ており、上記複数のボンデイングパッド及び複数の水流
バリアは、ダイシングカット時に、上記回路方向へ流入
したダイシングカット用の水から上記回路が保護される
ように形成されていることを特徴とするものである。
的素子からなる回路と、上記回路の周囲に形成された複
数のボンデイングパッド及び複数の水流バリアとを備え
ており、上記複数のボンデイングパッド及び複数の水流
バリアは、ダイシングカット時に、上記回路方向へ流入
したダイシングカット用の水から上記回路が保護される
ように形成されていることを特徴とするものである。
【0029】又、半導体基板上に形成された複数の電気
的素子からなる回路と、上記回路の周囲に形成された複
数のボンデイングパッド及び複数の水流バリアとを備え
ており、上記複数のボンデイングパッド及び複数の水流
バリアは、ダイシングカット時に、上記回路方向へ流入
したダイシングカット用の水が、上記複数のボンデイン
グパッド及び複数の水流バリアに遮られることにより、
上記回路へ直接流入することがないように形成されてい
ることを特徴とするものである。
的素子からなる回路と、上記回路の周囲に形成された複
数のボンデイングパッド及び複数の水流バリアとを備え
ており、上記複数のボンデイングパッド及び複数の水流
バリアは、ダイシングカット時に、上記回路方向へ流入
したダイシングカット用の水が、上記複数のボンデイン
グパッド及び複数の水流バリアに遮られることにより、
上記回路へ直接流入することがないように形成されてい
ることを特徴とするものである。
【0030】又、上記複数の電気的素子の一部は、上記
半導体基板上に空間を隔てて形成されるとともに、上記
複数の電気的素子の他の一部に電気的に接続されている
空中配線であり、上記複数のボンデイングパッド及び複
数の水流バリアは、ダイシングカット時に、回路方向へ
流入したダイシングカット用の水により、上記空中配線
が上記半導体基板から脱離しないように形成されている
ことを特徴とするものである。
半導体基板上に空間を隔てて形成されるとともに、上記
複数の電気的素子の他の一部に電気的に接続されている
空中配線であり、上記複数のボンデイングパッド及び複
数の水流バリアは、ダイシングカット時に、回路方向へ
流入したダイシングカット用の水により、上記空中配線
が上記半導体基板から脱離しないように形成されている
ことを特徴とするものである。
【0031】又、上記複数のボンデイングパッド及び複
数の水流バリアは、それぞれ間隔を置いて形成されてい
ることを特徴とするものである。
数の水流バリアは、それぞれ間隔を置いて形成されてい
ることを特徴とするものである。
【0032】又、上記複数のボンデイングパッド及び複
数の水流バリアは、半導体基板の側面から回路方向を眺
めたとき、上記回路を直接眺めることができないように
形成されていることを特徴とするものである。又、上記
複数の電気的素子の他の一部は配線又は電極であること
を特徴とするものである。
数の水流バリアは、半導体基板の側面から回路方向を眺
めたとき、上記回路を直接眺めることができないように
形成されていることを特徴とするものである。又、上記
複数の電気的素子の他の一部は配線又は電極であること
を特徴とするものである。
【0033】
実施の形態1.以下に、この発明の実施の形態1につい
て、図1ないし図4に基づいて説明する。図1はこの発
明の実施の形態1を示す要部平面図であり、図1におい
て、3aは電気的素子の1部である電極、3bは電気的
素子の1部である配線、10は空中配線であり、例えば
本実施の形態においては、配線長を5000μm、配線
幅を800μmとしたエアブリッジ配線、11はこのエ
アブリッジ配線10に設けられた貫通孔であり、本実施
の形態においては、例えばそれぞれの形状が一辺50μ
m の正方形で、間隔が100μm であるアレー状に規則
的に配置されたものである。12aは電極3aとエアブ
リッジ配線10との電気的な接続が行われる接続部、1
2bは配線3bとエアブリッジ配線10との電気的な接
続が行われる接続部である。
て、図1ないし図4に基づいて説明する。図1はこの発
明の実施の形態1を示す要部平面図であり、図1におい
て、3aは電気的素子の1部である電極、3bは電気的
素子の1部である配線、10は空中配線であり、例えば
本実施の形態においては、配線長を5000μm、配線
幅を800μmとしたエアブリッジ配線、11はこのエ
アブリッジ配線10に設けられた貫通孔であり、本実施
の形態においては、例えばそれぞれの形状が一辺50μ
m の正方形で、間隔が100μm であるアレー状に規則
的に配置されたものである。12aは電極3aとエアブ
リッジ配線10との電気的な接続が行われる接続部、1
2bは配線3bとエアブリッジ配線10との電気的な接
続が行われる接続部である。
【0034】図2は、図1におけるA−A線断面図であ
る。図2において、1は半導体基板であり、例えば本実
施の形態においては、例えばGaAs等の化合物半導体
からなる半導体基板本体と、この半導体基板本体上に形
成された半導体素子とを含むものであり、3aはこの半
導体基板1上に形成された電極、3bは半導体基板1上
に形成された配線、4は電極3a及び配線3bを保護す
るための表面保護膜、4aは電極3a及び配線3bの表
面に開口する表面保護膜4の開口部、6は上記半導体基
板1とエアブリッジ配線10との間に存在する、例えば
空気の層からなる空間である。
る。図2において、1は半導体基板であり、例えば本実
施の形態においては、例えばGaAs等の化合物半導体
からなる半導体基板本体と、この半導体基板本体上に形
成された半導体素子とを含むものであり、3aはこの半
導体基板1上に形成された電極、3bは半導体基板1上
に形成された配線、4は電極3a及び配線3bを保護す
るための表面保護膜、4aは電極3a及び配線3bの表
面に開口する表面保護膜4の開口部、6は上記半導体基
板1とエアブリッジ配線10との間に存在する、例えば
空気の層からなる空間である。
【0035】又、7はエアブリッジ配線10の下層を構
成する給電層であり、本実施の形態においては、例えば
スパッタ法により形成されたTiとAuの積層膜からな
る金属膜である。9はエアブリッジ配線10の上層を構
成するメッキ金属であり、本実施の形態においては、例
えば電解メッキ法を用いて形成されたAu膜である。1
0は上記した給電層7及びメッキ金属9からなるエアブ
リッジ配線、11は空間6からエアブリッジ配線10上
へ当該エアブリッジ配線10を貫通する貫通孔、12a
及び12bは、上述のとおり、電極3a又は配線3bと
エアブリッジ配線10との電気的な接続が行われる接続
部である。
成する給電層であり、本実施の形態においては、例えば
スパッタ法により形成されたTiとAuの積層膜からな
る金属膜である。9はエアブリッジ配線10の上層を構
成するメッキ金属であり、本実施の形態においては、例
えば電解メッキ法を用いて形成されたAu膜である。1
0は上記した給電層7及びメッキ金属9からなるエアブ
リッジ配線、11は空間6からエアブリッジ配線10上
へ当該エアブリッジ配線10を貫通する貫通孔、12a
及び12bは、上述のとおり、電極3a又は配線3bと
エアブリッジ配線10との電気的な接続が行われる接続
部である。
【0036】図3は、図1におけるC−D線断面図であ
り、図中の符号は、上述のとおりである。
り、図中の符号は、上述のとおりである。
【0037】本実施の形態においては、貫通孔11がア
レー状に配置されているので、エアブリッジ配線10と
複数の電気的素子3a、3bとの複数の接続部12a、
12bの、それぞれの間における等電位性が確保されて
いる。但し、貫通孔11のそれぞれの面積、及び、複数
の貫通孔11間の間隔を、それら複数の貫通孔11が形
成されているエアブリッジ配線10の配線長、及び、配
線幅に対して、それぞれ最適化する必要がある。これに
関しては、後述することとする。
レー状に配置されているので、エアブリッジ配線10と
複数の電気的素子3a、3bとの複数の接続部12a、
12bの、それぞれの間における等電位性が確保されて
いる。但し、貫通孔11のそれぞれの面積、及び、複数
の貫通孔11間の間隔を、それら複数の貫通孔11が形
成されているエアブリッジ配線10の配線長、及び、配
線幅に対して、それぞれ最適化する必要がある。これに
関しては、後述することとする。
【0038】ここで一方、図4に示される様に、ストラ
イプ状に複数の貫通孔11bを配置すると、エアブリッ
ジ配線10と複数の電気的素子3a、3e、3fとの複
数の接続部12a、12e、12fの、それぞれの間に
おける等電位性は確保できなくなる。なぜならば、例え
ば図4の接続部12eおよび12fを介して、当該エア
ブリッジ配線10から下層配線3e、3fに電源を供給
する場合、当該エアブリッジ配線10における接続部1
2eと接続部12fの間の電荷の移動距離が、図1に示
される場合、つまり、複数の貫通孔11の配列がアレー
状である場合に比べ長距離となるため、接続部12eと
接続部12fの間に電位差が生じる場合があるからであ
る。
イプ状に複数の貫通孔11bを配置すると、エアブリッ
ジ配線10と複数の電気的素子3a、3e、3fとの複
数の接続部12a、12e、12fの、それぞれの間に
おける等電位性は確保できなくなる。なぜならば、例え
ば図4の接続部12eおよび12fを介して、当該エア
ブリッジ配線10から下層配線3e、3fに電源を供給
する場合、当該エアブリッジ配線10における接続部1
2eと接続部12fの間の電荷の移動距離が、図1に示
される場合、つまり、複数の貫通孔11の配列がアレー
状である場合に比べ長距離となるため、接続部12eと
接続部12fの間に電位差が生じる場合があるからであ
る。
【0039】また、ここで、等電位として許容される範
囲としては、エアブリッジ配線10をデジタルLSIの
電源配線として用いる場合、任意の複数の電気的素子と
の複数の接続部間における最大の許容電位差は50mV
であり、好ましくは、この電位差を10mV以下とすべ
きである。
囲としては、エアブリッジ配線10をデジタルLSIの
電源配線として用いる場合、任意の複数の電気的素子と
の複数の接続部間における最大の許容電位差は50mV
であり、好ましくは、この電位差を10mV以下とすべ
きである。
【0040】以下に、貫通孔11のそれぞれの面積、及
び、複数の貫通孔11間の間隔を、それら複数の貫通孔
11が形成されているエアブリッジ配線10の配線長、
及び、配線幅に対して、それぞれ最適化する問題につい
て以下に説明する。
び、複数の貫通孔11間の間隔を、それら複数の貫通孔
11が形成されているエアブリッジ配線10の配線長、
及び、配線幅に対して、それぞれ最適化する問題につい
て以下に説明する。
【0041】貫通孔11のそれぞれの面積は、大きくす
るとエアブリッジ配線10の抵抗の増大をまねき、その
反面小さくすると、エアブリッジ配線10の製造時にお
ける、当該エアブリッジ配線10の下の絶縁物の除去性
が低下する。一方、アレー状に配置される複数の貫通孔
11の間隔については、小さくするとエアブリッジ配線
10の抵抗の増大をまねき、その反面大きくすると、エ
アブリッジ配線10の製造時における、当該エアブリッ
ジ配線10の下の絶縁物の除去性が低下する。
るとエアブリッジ配線10の抵抗の増大をまねき、その
反面小さくすると、エアブリッジ配線10の製造時にお
ける、当該エアブリッジ配線10の下の絶縁物の除去性
が低下する。一方、アレー状に配置される複数の貫通孔
11の間隔については、小さくするとエアブリッジ配線
10の抵抗の増大をまねき、その反面大きくすると、エ
アブリッジ配線10の製造時における、当該エアブリッ
ジ配線10の下の絶縁物の除去性が低下する。
【0042】従って、絶縁物の除去性の観点からは、貫
通孔11のそれぞれの面積はできるだけ大きく、複数の
貫通孔11間の間隔はできるだけ小さくすることが望ま
れる。具体的には、例えばエアブリッジ配線10の配線
長を5000μm、配線幅を800μmとした場合、そ
こに形成される複数の貫通孔11の間隔は100μm以
下、貫通孔11のそれぞれの形状を正方形とした場合、
一辺の長さは50μm以上にする必要がある。
通孔11のそれぞれの面積はできるだけ大きく、複数の
貫通孔11間の間隔はできるだけ小さくすることが望ま
れる。具体的には、例えばエアブリッジ配線10の配線
長を5000μm、配線幅を800μmとした場合、そ
こに形成される複数の貫通孔11の間隔は100μm以
下、貫通孔11のそれぞれの形状を正方形とした場合、
一辺の長さは50μm以上にする必要がある。
【0043】ここで、さらに、上記絶縁物の除去時間を
増加させる等の工夫をすることにより、複数の貫通孔1
1間の間隔を大きくでき、貫通孔11のそれぞれの面積
を小さくできる可能性がある。
増加させる等の工夫をすることにより、複数の貫通孔1
1間の間隔を大きくでき、貫通孔11のそれぞれの面積
を小さくできる可能性がある。
【0044】一方、等電位性を保つための抵抗値の観点
からは、複数の貫通孔11間の間隔及びそれぞれの面積
は、エアブリッジ配線10の抵抗値が材質、厚さ等に依
存するため、これら材質、厚さ等に応じた間隔および大
きさを有する貫通孔11を形成する必要があるが、定性
的には、貫通孔11のそれぞれの面積をできるだけ小さ
く、複数の貫通孔11間の間隔をできるだけ大きくする
ことが望まれる。
からは、複数の貫通孔11間の間隔及びそれぞれの面積
は、エアブリッジ配線10の抵抗値が材質、厚さ等に依
存するため、これら材質、厚さ等に応じた間隔および大
きさを有する貫通孔11を形成する必要があるが、定性
的には、貫通孔11のそれぞれの面積をできるだけ小さ
く、複数の貫通孔11間の間隔をできるだけ大きくする
ことが望まれる。
【0045】したがって、上述した絶縁物の除去性の観
点から求められた貫通孔11のそれぞれの面積、及び、
複数の貫通孔11間の間隔の内で、最少の面積、及び、
最大の間隔を選択すればよいこととなる。具体的には、
例えばエアブリッジ配線10の配線長を5000μm、
配線幅を800μmとした場合、そこに形成される複数
の貫通孔11の間隔は100μm、貫通孔11のそれぞ
れの形状を正方形とした場合、一辺の長さは50μmと
すれば良い。
点から求められた貫通孔11のそれぞれの面積、及び、
複数の貫通孔11間の間隔の内で、最少の面積、及び、
最大の間隔を選択すればよいこととなる。具体的には、
例えばエアブリッジ配線10の配線長を5000μm、
配線幅を800μmとした場合、そこに形成される複数
の貫通孔11の間隔は100μm、貫通孔11のそれぞ
れの形状を正方形とした場合、一辺の長さは50μmと
すれば良い。
【0046】このような構造を有する半導体装置におい
ては、上記空中配線10が有する複数の電気的素子3
a、3bとの複数の接続点12a、12bにおいて、そ
れらの間における電位差が生じないという効果を有す
る。
ては、上記空中配線10が有する複数の電気的素子3
a、3bとの複数の接続点12a、12bにおいて、そ
れらの間における電位差が生じないという効果を有す
る。
【0047】又、エアブリッジ配線10が、例えば配線
長が5000μm、配線幅が800μmといった、長配
線長及び広配線幅である場合においても、当該エアブリ
ッジ配線10の形成時において、半導体基板1との間に
存在していた絶縁物を除去できるという効果を有する。
長が5000μm、配線幅が800μmといった、長配
線長及び広配線幅である場合においても、当該エアブリ
ッジ配線10の形成時において、半導体基板1との間に
存在していた絶縁物を除去できるという効果を有する。
【0048】又、上記絶縁物の除去により、空間6を形
成することができるため、その空間6に絶縁物が存在し
ている場合に比べ、エアブリッジ配線10の配線容量を
低減でき、ひいては、当該エアブリッジ配線10を有す
る回路の高速化を実現することができるという効果を有
する。
成することができるため、その空間6に絶縁物が存在し
ている場合に比べ、エアブリッジ配線10の配線容量を
低減でき、ひいては、当該エアブリッジ配線10を有す
る回路の高速化を実現することができるという効果を有
する。
【0049】又、当該半導体装置をダイシングカットす
る場合においても、そのダイシングカットに用いられる
水が、エアブリッジ配線10に設けられた複数の貫通孔
11から通り抜けることができるため、当該エアブリッ
ジ配線10に対する上記水による水圧が低減でき、ひい
ては、このエアブリッジ配線10のはがれ防止にも効果
を奏することとなる。
る場合においても、そのダイシングカットに用いられる
水が、エアブリッジ配線10に設けられた複数の貫通孔
11から通り抜けることができるため、当該エアブリッ
ジ配線10に対する上記水による水圧が低減でき、ひい
ては、このエアブリッジ配線10のはがれ防止にも効果
を奏することとなる。
【0050】又、エアブリッジ配線10の強度を低下さ
せることなく、当該エアブリッジ配線10の自重を低減
することができ、ひいては、このエアブリッジ配線10
のたわみ及び屈曲等を防ぐことができるという効果を有
する。
せることなく、当該エアブリッジ配線10の自重を低減
することができ、ひいては、このエアブリッジ配線10
のたわみ及び屈曲等を防ぐことができるという効果を有
する。
【0051】実施の形態2.以下に、この発明の実施の
形態2について、図5ないし図7に基づいて説明する。
図5はこの発明の実施の形態2を示す要部平面図であ
り、図5において、3aは電気的素子の1部である電
極、3c及び3dは電気的素子の1部である配線、10
は空中配線であり、例えば本実施の形態においては、配
線長を5000μm、配線幅を800μmとしたエアブ
リッジ配線、11はこのエアブリッジ配線10に設けら
れた貫通孔であって、本実施の形態においては、例えば
それぞれの形状が一辺50μmの正方形であり、間隔が
100μmであるアレー状に規則的に配置されたもので
ある。12aは電極3aとエアブリッジ配線10との電
気的な接続が行われる接続部、12c及び12dは配線
3c及び3dとエアブリッジ配線10との電気的な接続
が行われる接続部、13はエアブリッジ配線10の長手
方向の各側面を構成し、半導体基板1上に直立する当該
エアブリッジ配線10の一部である脚部、14は上記脚
部13上に形成され、貫通孔11が形成されているエア
ブリッジ配線10の板状部である。
形態2について、図5ないし図7に基づいて説明する。
図5はこの発明の実施の形態2を示す要部平面図であ
り、図5において、3aは電気的素子の1部である電
極、3c及び3dは電気的素子の1部である配線、10
は空中配線であり、例えば本実施の形態においては、配
線長を5000μm、配線幅を800μmとしたエアブ
リッジ配線、11はこのエアブリッジ配線10に設けら
れた貫通孔であって、本実施の形態においては、例えば
それぞれの形状が一辺50μmの正方形であり、間隔が
100μmであるアレー状に規則的に配置されたもので
ある。12aは電極3aとエアブリッジ配線10との電
気的な接続が行われる接続部、12c及び12dは配線
3c及び3dとエアブリッジ配線10との電気的な接続
が行われる接続部、13はエアブリッジ配線10の長手
方向の各側面を構成し、半導体基板1上に直立する当該
エアブリッジ配線10の一部である脚部、14は上記脚
部13上に形成され、貫通孔11が形成されているエア
ブリッジ配線10の板状部である。
【0052】図6は、図5におけるG−G線断面図であ
る。図6において、1は半導体基板であり、例えば本実
施の形態においては、例えばGaAs等の化合物半導体
からなる半導体基板本体と、この半導体基板本体上に形
成された半導体素子とを含むものである。3cはこの半
導体基板1上に形成された電極、4は電極3a及び配線
3bを保護するための表面保護膜、4aは電極3aの表
面に開口する表面保護膜4の開口部、6は上記半導体基
板1とエアブリッジ配線10との間に存在する、例えば
空気の層からなる空間である。
る。図6において、1は半導体基板であり、例えば本実
施の形態においては、例えばGaAs等の化合物半導体
からなる半導体基板本体と、この半導体基板本体上に形
成された半導体素子とを含むものである。3cはこの半
導体基板1上に形成された電極、4は電極3a及び配線
3bを保護するための表面保護膜、4aは電極3aの表
面に開口する表面保護膜4の開口部、6は上記半導体基
板1とエアブリッジ配線10との間に存在する、例えば
空気の層からなる空間である。
【0053】又、7はエアブリッジ配線10の下層を構
成する給電層であり、本実施の形態のにおいては、例え
ばスパッタ法により形成されたTiとAuの積層膜から
なる金属膜である。9はエアブリッジ配線10の上層を
構成するメッキ金属であり、本実施の形態においては、
例えば電解メッキ法を用いて形成されたAu膜である。
10は上記した給電層7及びメッキ金属9からなるエア
ブリッジ配線であり、11は空間6からエアブリッジ配
線10上へ当該エアブリッジ配線10を貫通する貫通孔
である。
成する給電層であり、本実施の形態のにおいては、例え
ばスパッタ法により形成されたTiとAuの積層膜から
なる金属膜である。9はエアブリッジ配線10の上層を
構成するメッキ金属であり、本実施の形態においては、
例えば電解メッキ法を用いて形成されたAu膜である。
10は上記した給電層7及びメッキ金属9からなるエア
ブリッジ配線であり、11は空間6からエアブリッジ配
線10上へ当該エアブリッジ配線10を貫通する貫通孔
である。
【0054】又、12cは、上述のとおり、電極3cと
エアブリッジ配線10との電気的な接続が行われる接続
部、13はエアブリッジ配線10の長手方向の各側面を
構成し、半導体基板1上に直立する当該エアブリッジ配
線10の一部である脚部、14は上記脚部13上に形成
され、貫通孔11が形成されているエアブリッジ配線1
0の板状部であることも、上述のとおりである。
エアブリッジ配線10との電気的な接続が行われる接続
部、13はエアブリッジ配線10の長手方向の各側面を
構成し、半導体基板1上に直立する当該エアブリッジ配
線10の一部である脚部、14は上記脚部13上に形成
され、貫通孔11が形成されているエアブリッジ配線1
0の板状部であることも、上述のとおりである。
【0055】本実施の形態においては、エアブリッジ配
線10の長手方向の両側面にそれぞれ脚部13が設けら
れているとともに、当該エアブリッジ配線10の残る2
つの側面がそれぞれ下部電極3aに接続部12aを介し
て接続されているため、結果的に、エアブリッジ配線1
0と半導体基板1との間の空間6が、当該エアブリッジ
配線10により全周囲を取り囲まれることとなってい
る。
線10の長手方向の両側面にそれぞれ脚部13が設けら
れているとともに、当該エアブリッジ配線10の残る2
つの側面がそれぞれ下部電極3aに接続部12aを介し
て接続されているため、結果的に、エアブリッジ配線1
0と半導体基板1との間の空間6が、当該エアブリッジ
配線10により全周囲を取り囲まれることとなってい
る。
【0056】図7は、図5におけるJ−J線断面図であ
り、図中の符号は、上述のとおりである。
り、図中の符号は、上述のとおりである。
【0057】このような構造を有する半導体装置におい
ては、エアブリッジ配線10が、例えば配線長が500
0μm、配線幅が800μmといった、長配線長及び広
配線幅である場合においても、当該エアブリッジ配線1
0の形成時において、半導体基板1との間に存在してい
た絶縁物を除去できるという効果を有する。
ては、エアブリッジ配線10が、例えば配線長が500
0μm、配線幅が800μmといった、長配線長及び広
配線幅である場合においても、当該エアブリッジ配線1
0の形成時において、半導体基板1との間に存在してい
た絶縁物を除去できるという効果を有する。
【0058】又、上記絶縁物の除去により、空間6を形
成することができるため、その空間6に絶縁物が存在し
ている場合に比べ、エアブリッジ配線10の配線容量を
低減でき、ひいては、当該エアブリッジ配線10を有す
る回路の高速化を実現することができるという効果を有
する。
成することができるため、その空間6に絶縁物が存在し
ている場合に比べ、エアブリッジ配線10の配線容量を
低減でき、ひいては、当該エアブリッジ配線10を有す
る回路の高速化を実現することができるという効果を有
する。
【0059】又、当該半導体装置をダイシングカットす
る場合においても、エアブリッジ配線10が全周囲にわ
たり半導体基板1もしくは下部電極3aに接地されてい
ることにより、ダイシングカットに用いられる水が当該
エアブリッジ配線10の下の空間6に入り込まないた
め、このエアブリッジ配線10のはがれが防止できると
いう効果を奏することとなる。
る場合においても、エアブリッジ配線10が全周囲にわ
たり半導体基板1もしくは下部電極3aに接地されてい
ることにより、ダイシングカットに用いられる水が当該
エアブリッジ配線10の下の空間6に入り込まないた
め、このエアブリッジ配線10のはがれが防止できると
いう効果を奏することとなる。
【0060】又、エアブリッジ配線10の長手方向の側
面のそれぞれに脚部13を形成しているので、当該エア
ブリッジ配線10の強度を低下させることなく、しか
も、このエアブリッジ配線10のたわみ及び屈曲等を防
ぐことができるという効果を有する。
面のそれぞれに脚部13を形成しているので、当該エア
ブリッジ配線10の強度を低下させることなく、しか
も、このエアブリッジ配線10のたわみ及び屈曲等を防
ぐことができるという効果を有する。
【0061】実施の形態3.以下に、この発明の実施の
形態3について、図8ないし図10に基づいて説明す
る。図8はこの発明の実施の形態3を示す要部断面図で
あり、図8において、1は半導体基板であり、例えば本
実施の形態においては、例えばGaAs等の化合物半導
体からなる半導体基板本体と、この半導体基板本体上に
形成された半導体素子とを含むものである。3aは電気
的素子の1部である電極、3bは電気的素子の1部であ
る配線、4は電極3a及び配線3bを保護するための表
面保護膜、4aは電極3aの表面に開口する表面保護膜
4の開口部、10は空中配線であり、例えば本実施の形
態においては、配線長を100μmとしたエアブリッジ
配線である。
形態3について、図8ないし図10に基づいて説明す
る。図8はこの発明の実施の形態3を示す要部断面図で
あり、図8において、1は半導体基板であり、例えば本
実施の形態においては、例えばGaAs等の化合物半導
体からなる半導体基板本体と、この半導体基板本体上に
形成された半導体素子とを含むものである。3aは電気
的素子の1部である電極、3bは電気的素子の1部であ
る配線、4は電極3a及び配線3bを保護するための表
面保護膜、4aは電極3aの表面に開口する表面保護膜
4の開口部、10は空中配線であり、例えば本実施の形
態においては、配線長を100μmとしたエアブリッジ
配線である。
【0062】又、6は上記半導体基板1とエアブリッジ
配線10との間に存在する、例えば空気の層からなる空
間である。7はエアブリッジ配線10の下層を構成する
給電層であり、本実施の形態のにおいては、例えばスパ
ッタ法により形成されたTiとAuの積層膜からなる金
属膜である。9はエアブリッジ配線10の上層を構成す
るメッキ金属であり、本実施の形態においては、例えば
電解メッキ法を用いて形成されたAu膜である。12a
は電極3aとエアブリッジ配線10との電気的な接続が
行われる接続部である。
配線10との間に存在する、例えば空気の層からなる空
間である。7はエアブリッジ配線10の下層を構成する
給電層であり、本実施の形態のにおいては、例えばスパ
ッタ法により形成されたTiとAuの積層膜からなる金
属膜である。9はエアブリッジ配線10の上層を構成す
るメッキ金属であり、本実施の形態においては、例えば
電解メッキ法を用いて形成されたAu膜である。12a
は電極3aとエアブリッジ配線10との電気的な接続が
行われる接続部である。
【0063】又、15はエアブリッジ配線10の一部で
ある板状部、15aは板状部15の側面、又、15bは
板状部15の下面、θはこの板状部の側面15aの下面
15bに対する傾斜角であり、本実施の形態において
は、例えば60゜の角度を有している。
ある板状部、15aは板状部15の側面、又、15bは
板状部15の下面、θはこの板状部の側面15aの下面
15bに対する傾斜角であり、本実施の形態において
は、例えば60゜の角度を有している。
【0064】つぎに、このように構成された半導体装置
の製造方法について図9を用いて説明する。図9(a)
〜(h)は上記半導体装置の製造方法を工程順に示す要
部断面図である。
の製造方法について図9を用いて説明する。図9(a)
〜(h)は上記半導体装置の製造方法を工程順に示す要
部断面図である。
【0065】まず、図9(a)に示されるように、半導
体基板1上に電気的素子の1部である電極3a、及び、
電気的素子の1部である配線3bを形成する。次に、図
9(b)に示されるように、半導体基板1上に表面保護
膜4を形成する。次に、図9(c)に示されるように、
上記電極3a上に形成された表面保護膜4の一部をエッ
チングにより除去し、エアブリッジ配線10と当該電極
3aとの電気的な接続に用いられる接続孔の一部である
4aを形成する。
体基板1上に電気的素子の1部である電極3a、及び、
電気的素子の1部である配線3bを形成する。次に、図
9(b)に示されるように、半導体基板1上に表面保護
膜4を形成する。次に、図9(c)に示されるように、
上記電極3a上に形成された表面保護膜4の一部をエッ
チングにより除去し、エアブリッジ配線10と当該電極
3aとの電気的な接続に用いられる接続孔の一部である
4aを形成する。
【0066】次に、図9(d)に示されるように、上記
半導体基板1上に絶縁物5を形成し、通常の写真製版技
術を用いて、上記接続孔の一部である4aを介して、電
極3a上に開口する当該接続孔の一部である5aを形成
する。次に、図9(e)に示されるように、上記接続孔
の一部である4a及び同じく一部である5aの内部と、
絶縁物5上にスパッタ法を用いて給電層メタル7を形成
する。次に、図9(f)に示されるように、給電層メタ
ル7上のエアブリッジ配線10を形成すべき位置に開口
する、イメージリバーサルプロセスにより得られた、逆
テーパ形状のレジストマスク16を形成する。
半導体基板1上に絶縁物5を形成し、通常の写真製版技
術を用いて、上記接続孔の一部である4aを介して、電
極3a上に開口する当該接続孔の一部である5aを形成
する。次に、図9(e)に示されるように、上記接続孔
の一部である4a及び同じく一部である5aの内部と、
絶縁物5上にスパッタ法を用いて給電層メタル7を形成
する。次に、図9(f)に示されるように、給電層メタ
ル7上のエアブリッジ配線10を形成すべき位置に開口
する、イメージリバーサルプロセスにより得られた、逆
テーパ形状のレジストマスク16を形成する。
【0067】ここで、イメージリバーサルプロセスと
は、光分解によりカルボキシルアジド及び触媒の形成さ
れるレジストを、本実施の形態においては例えば給電層
メタル7上に、塗布し、エアブリッジ配線10を形成す
べき位置以外の部分を露光し、これを例えば115゜C
でベーキングすることにより、アルカリ現像液に溶けに
くいインデンを形成し、その後、全面を露光することに
より、エアブリッジ配線10を形成すべき部分のみをア
ルカリ現像液に可溶とすることで、逆テーパのレジスト
マスクを当該エアブリッジ配線10を形成すべき位置が
開口するように形成するプロセスである。
は、光分解によりカルボキシルアジド及び触媒の形成さ
れるレジストを、本実施の形態においては例えば給電層
メタル7上に、塗布し、エアブリッジ配線10を形成す
べき位置以外の部分を露光し、これを例えば115゜C
でベーキングすることにより、アルカリ現像液に溶けに
くいインデンを形成し、その後、全面を露光することに
より、エアブリッジ配線10を形成すべき部分のみをア
ルカリ現像液に可溶とすることで、逆テーパのレジスト
マスクを当該エアブリッジ配線10を形成すべき位置が
開口するように形成するプロセスである。
【0068】次に、図9(g)に示されるように、電解
メッキを行うことにより、上記給電層メタル7上の、レ
ジストマスク16により覆われていない場所に、メッキ
金属9bを形成する。次に、図9(h)に示されるよう
に、レジストマスク16を除去し、その下の給電層メタ
ル7の1部を、上記メッキ金属9をマスクとしてエッチ
ングすることにより除去した後、絶縁物5をエッチング
により除去することにより、エアブリッジ配線10を形
成する。メッキ端面をくさび型にすることで、水流のエ
アブリッジ配線下への周り込みを低減でき、ダイシング
カット時の水流によるエアブリッジ剥がれを防ぐ。
メッキを行うことにより、上記給電層メタル7上の、レ
ジストマスク16により覆われていない場所に、メッキ
金属9bを形成する。次に、図9(h)に示されるよう
に、レジストマスク16を除去し、その下の給電層メタ
ル7の1部を、上記メッキ金属9をマスクとしてエッチ
ングすることにより除去した後、絶縁物5をエッチング
により除去することにより、エアブリッジ配線10を形
成する。メッキ端面をくさび型にすることで、水流のエ
アブリッジ配線下への周り込みを低減でき、ダイシング
カット時の水流によるエアブリッジ剥がれを防ぐ。
【0069】このように形成された半導体装置において
は、当該半導体装置をダイシングカットする場合におい
ても、エアブリッジ配線10の板状部の側面15aの下
面15bに対する傾斜角θが60゜の角度を有している
ので、ダイシングカットに用いられる水のエアブリッジ
配線10下への周り込みを低減でき、このエアブリッジ
配線10のはがれが防止できるという効果を奏すること
となる。
は、当該半導体装置をダイシングカットする場合におい
ても、エアブリッジ配線10の板状部の側面15aの下
面15bに対する傾斜角θが60゜の角度を有している
ので、ダイシングカットに用いられる水のエアブリッジ
配線10下への周り込みを低減でき、このエアブリッジ
配線10のはがれが防止できるという効果を奏すること
となる。
【0070】又、本実施の形態においては、エアブリッ
ジ配線10の板状部の側面15aの下面15bに対する
傾斜角θを60゜としているが、この傾斜角θが90゜
未満であれば良く、この場合においても、ダイシングカ
ットに用いられる水のエアブリッジ配線10下への周り
込みを低減でき、このエアブリッジ配線10の、ダイシ
ングカット時におけるはがれを防止できるという効果を
有する。
ジ配線10の板状部の側面15aの下面15bに対する
傾斜角θを60゜としているが、この傾斜角θが90゜
未満であれば良く、この場合においても、ダイシングカ
ットに用いられる水のエアブリッジ配線10下への周り
込みを低減でき、このエアブリッジ配線10の、ダイシ
ングカット時におけるはがれを防止できるという効果を
有する。
【0071】又、上記の実施の形態においては、上記絶
縁物5の除去により、空間6を形成することができるた
め、その空間6に絶縁物5が存在している場合に比べ、
エアブリッジ配線10の配線容量を低減でき、ひいて
は、当該エアブリッジ配線10を有する回路の高速化を
実現することができるという効果を有する。
縁物5の除去により、空間6を形成することができるた
め、その空間6に絶縁物5が存在している場合に比べ、
エアブリッジ配線10の配線容量を低減でき、ひいて
は、当該エアブリッジ配線10を有する回路の高速化を
実現することができるという効果を有する。
【0072】実施の形態4.図10はこの発明の実施の
形態4を示す要部断面図であり、図8にて示した実施の
形態3において、板状部の側面15aの下面15bに対
する傾斜角θが60゜であるのに対し、板状部15の断
面形状がその側面15aと下面15bにより形成される
部分がなだらかなスロープ形状である点について相違す
るだけであり、その他の点については上記実施の形態3
と同様である。
形態4を示す要部断面図であり、図8にて示した実施の
形態3において、板状部の側面15aの下面15bに対
する傾斜角θが60゜であるのに対し、板状部15の断
面形状がその側面15aと下面15bにより形成される
部分がなだらかなスロープ形状である点について相違す
るだけであり、その他の点については上記実施の形態3
と同様である。
【0073】本実施の形態においても、実施の形態3と
同様に、ダイシングカットに用いられる水のエアブリッ
ジ配線10下への周り込みを低減でき、このエアブリッ
ジ配線10の、ダイシングカット時におけるはがれを防
止できるという効果を有する。
同様に、ダイシングカットに用いられる水のエアブリッ
ジ配線10下への周り込みを低減でき、このエアブリッ
ジ配線10の、ダイシングカット時におけるはがれを防
止できるという効果を有する。
【0074】又、本実施の形態においては、板状部15
の断面形状がその側面15aと下面15bにより形成さ
れる部分がなだらかなスロープ形状としているが、この
板状部15の側面15aと下面15bにより形成される
部分が、いわゆるくさび形状であれば良く、この場合に
おいても、ダイシングカットに用いられる水のエアブリ
ッジ配線10下への周り込みを低減でき、このエアブリ
ッジ配線10の、ダイシングカット時におけるはがれを
防止できるという効果を有する。
の断面形状がその側面15aと下面15bにより形成さ
れる部分がなだらかなスロープ形状としているが、この
板状部15の側面15aと下面15bにより形成される
部分が、いわゆるくさび形状であれば良く、この場合に
おいても、ダイシングカットに用いられる水のエアブリ
ッジ配線10下への周り込みを低減でき、このエアブリ
ッジ配線10の、ダイシングカット時におけるはがれを
防止できるという効果を有する。
【0075】又、上記の実施の形態においては、上記絶
縁物5の除去により、空間6を形成することができるた
め、その空間6に絶縁物5が存在している場合に比べ、
エアブリッジ配線10の配線容量を低減でき、ひいて
は、当該エアブリッジ配線10を有する回路の高速化を
実現することができるという効果を有する。
縁物5の除去により、空間6を形成することができるた
め、その空間6に絶縁物5が存在している場合に比べ、
エアブリッジ配線10の配線容量を低減でき、ひいて
は、当該エアブリッジ配線10を有する回路の高速化を
実現することができるという効果を有する。
【0076】実施の形態5.以下に、この発明の実施の
形態5について、図11及び図12に基づいて説明す
る。図11はこの発明の実施の形態5を示す要部平面図
であり、図11において、1は半導体基板であり、例え
ば本実施の形態においては、例えばGaAs等の化合物
半導体からなる半導体基板本体と、この半導体基板本体
上に形成された半導体素子とを含むものである。10は
空中配線であり、例えば本実施の形態においては、配線
長を100μmとしたエアブリッジ配線である。、19
はエアブリッジ配線10との電気的に接続されている下
部電極、20はエアブリッジ配線10及び下部電極19
等の複数の電気的素子からなる回路である。
形態5について、図11及び図12に基づいて説明す
る。図11はこの発明の実施の形態5を示す要部平面図
であり、図11において、1は半導体基板であり、例え
ば本実施の形態においては、例えばGaAs等の化合物
半導体からなる半導体基板本体と、この半導体基板本体
上に形成された半導体素子とを含むものである。10は
空中配線であり、例えば本実施の形態においては、配線
長を100μmとしたエアブリッジ配線である。、19
はエアブリッジ配線10との電気的に接続されている下
部電極、20はエアブリッジ配線10及び下部電極19
等の複数の電気的素子からなる回路である。
【0077】又、17はそれぞれが互いに一定の間隔を
置いて回路20の周囲に形成されているボンデイングパ
ッド、18はこの複数のボンデイングパッド17の周囲
に一定の間隔を置いて、かつ、それぞれが互いに一定の
間隔を置いて形成されている水流バリアである。ここ
で、上記複数のボンデイングパッド17と複数の水流バ
リア18は同一の導電材料を用いて形成されているとと
もに、同一の製造工程において形成されたものである。
置いて回路20の周囲に形成されているボンデイングパ
ッド、18はこの複数のボンデイングパッド17の周囲
に一定の間隔を置いて、かつ、それぞれが互いに一定の
間隔を置いて形成されている水流バリアである。ここ
で、上記複数のボンデイングパッド17と複数の水流バ
リア18は同一の導電材料を用いて形成されているとと
もに、同一の製造工程において形成されたものである。
【0078】図12は、本実施の形態5における半導体
装置を、半導体基板1の側面から回路20の方向を眺め
たときの要部側面図である。図12において示されるよ
うに、水流バリア18のそれぞれは、ボンデイングパッ
ド17のそれぞれが互いに有する間隔を埋めるように配
置されており、この側面からは回路20を直接眺めるこ
とはできない。
装置を、半導体基板1の側面から回路20の方向を眺め
たときの要部側面図である。図12において示されるよ
うに、水流バリア18のそれぞれは、ボンデイングパッ
ド17のそれぞれが互いに有する間隔を埋めるように配
置されており、この側面からは回路20を直接眺めるこ
とはできない。
【0079】このように構成された半導体装置において
は、当該半導体装置をダイシングカットする場合におい
て、エアブリッジ配線10を含む回路20にダイシング
カットに用いられる水が直接流入せず、当該ダイシング
カット用の水から保護されることとなるので、、このエ
アブリッジ配線10のはがれを防止できるという効果を
奏することとなる。
は、当該半導体装置をダイシングカットする場合におい
て、エアブリッジ配線10を含む回路20にダイシング
カットに用いられる水が直接流入せず、当該ダイシング
カット用の水から保護されることとなるので、、このエ
アブリッジ配線10のはがれを防止できるという効果を
奏することとなる。
【0080】又、上記水流バリア18は、回路20の周
囲に連続的に形成した方が、エアブリッジ配線10のは
がれを防止する効果が高いが、この場合、ボンデイング
されるワイヤーの位置ずれ若しくは膨張、又は、ごみの
付着等により、水流バリア18とボンデイングパッド1
7が同時に2箇所においてショートしたとき、当該半導
体装置のショート不良が発生するので、本実施の形態の
ように、水流バリア18をボンデイングパッド17それ
ぞれの隙間を埋める様に、ダイシングカットに用いられ
る水から回路20を保護するのに必要な部分のみ形成す
ることにより、水流バリア18が当該水流バリア18の
両隣のパッドと同時にショートしないかぎり、ショート
不良に至らないという効果を有する。
囲に連続的に形成した方が、エアブリッジ配線10のは
がれを防止する効果が高いが、この場合、ボンデイング
されるワイヤーの位置ずれ若しくは膨張、又は、ごみの
付着等により、水流バリア18とボンデイングパッド1
7が同時に2箇所においてショートしたとき、当該半導
体装置のショート不良が発生するので、本実施の形態の
ように、水流バリア18をボンデイングパッド17それ
ぞれの隙間を埋める様に、ダイシングカットに用いられ
る水から回路20を保護するのに必要な部分のみ形成す
ることにより、水流バリア18が当該水流バリア18の
両隣のパッドと同時にショートしないかぎり、ショート
不良に至らないという効果を有する。
【0081】
【発明の効果】この発明に係る半導体装置は、半導体基
板上に形成された複数の電気的素子、及び、上記半導体
基板上に空間を隔てて形成され、上記複数の電気的素子
に電気的に接続される複数の接続部と複数の貫通孔とを
有する空中配線を備えており、上記複数の貫通孔は、上
記複数の接続部が等電位となるように形成されているの
で、上記空中配線が有する上記複数の電気的素子との複
数の接続点において、それらの間における電位差が生じ
ないという効果を有するとともに、当該空中配線の配線
容量を低減し、ひいては、当該空中配線を有する回路の
高速化を実現することができるという効果を有する。
板上に形成された複数の電気的素子、及び、上記半導体
基板上に空間を隔てて形成され、上記複数の電気的素子
に電気的に接続される複数の接続部と複数の貫通孔とを
有する空中配線を備えており、上記複数の貫通孔は、上
記複数の接続部が等電位となるように形成されているの
で、上記空中配線が有する上記複数の電気的素子との複
数の接続点において、それらの間における電位差が生じ
ないという効果を有するとともに、当該空中配線の配線
容量を低減し、ひいては、当該空中配線を有する回路の
高速化を実現することができるという効果を有する。
【0082】又、半導体基板上に形成された複数の電気
的素子と、上記半導体基板上に空間を隔てて形成される
とともに、上記複数の電気的素子に電気的に接続された
空中配線とを備えており、上記空中配線は、ダイシング
カット時に、上記空間へのダイシングカット用の水の流
入を防止するような形状に形成されているので、当該空
中配線を広面積化及び長配線長化した場合においても、
ダイシングカット時における水流による当該空中配線の
はがれを防止することができるという効果を有するとと
もに、当該空中配線の配線容量を低減し、ひいては、当
該空中配線を有する回路の高速化を実現することができ
るという効果を有する。
的素子と、上記半導体基板上に空間を隔てて形成される
とともに、上記複数の電気的素子に電気的に接続された
空中配線とを備えており、上記空中配線は、ダイシング
カット時に、上記空間へのダイシングカット用の水の流
入を防止するような形状に形成されているので、当該空
中配線を広面積化及び長配線長化した場合においても、
ダイシングカット時における水流による当該空中配線の
はがれを防止することができるという効果を有するとと
もに、当該空中配線の配線容量を低減し、ひいては、当
該空中配線を有する回路の高速化を実現することができ
るという効果を有する。
【0083】又、半導体基板上に形成された複数の電気
的素子からなる回路と、上記回路の周囲に形成された複
数のボンデイングパッド及び複数の水流バリアとを備え
ており、上記複数のボンデイングパッド及び複数の水流
バリアは、ダイシングカット時に、上記回路方向へ流入
したダイシングカット用の水から上記回路が保護される
ように形成されているので、ダイシングカット時におけ
る水流による上記電気的素子のはがれを防止することが
できるという効果を有する。
的素子からなる回路と、上記回路の周囲に形成された複
数のボンデイングパッド及び複数の水流バリアとを備え
ており、上記複数のボンデイングパッド及び複数の水流
バリアは、ダイシングカット時に、上記回路方向へ流入
したダイシングカット用の水から上記回路が保護される
ように形成されているので、ダイシングカット時におけ
る水流による上記電気的素子のはがれを防止することが
できるという効果を有する。
【0084】又、半導体基板上に形成された複数の電気
的素子からなる回路と、上記回路の周囲に形成された複
数のボンデイングパッド及び複数の水流バリアとを備え
ており、上記複数のボンデイングパッド及び複数の水流
バリアは、ダイシングカット時に、上記回路方向へ流入
したダイシングカット用の水が、上記複数のボンデイン
グパッド及び複数の水流バリアに遮られることにより、
上記回路へ直接流入することがないように形成されてい
るので、ダイシングカット時における水流による上記電
気的素子のはがれを防止することができるという効果を
有する。
的素子からなる回路と、上記回路の周囲に形成された複
数のボンデイングパッド及び複数の水流バリアとを備え
ており、上記複数のボンデイングパッド及び複数の水流
バリアは、ダイシングカット時に、上記回路方向へ流入
したダイシングカット用の水が、上記複数のボンデイン
グパッド及び複数の水流バリアに遮られることにより、
上記回路へ直接流入することがないように形成されてい
るので、ダイシングカット時における水流による上記電
気的素子のはがれを防止することができるという効果を
有する。
【図1】 この発明の実施の形態1を示す要部平面図。
【図2】 図1のA−A線断面図。
【図3】 図1のC−C線断面図。
【図4】 この発明の実施の形態1と対比するため、複
数の貫通孔11bをストライプ状に配置したときの要部
平面図。
数の貫通孔11bをストライプ状に配置したときの要部
平面図。
【図5】 この発明の実施の形態2を示す要部平面図。
【図6】 図5のG−G線断面図。
【図7】 図5のJ−J線断面図。
【図8】 この発明の実施の形態3を示す要部断面図。
【図9】 この発明の実施の形態3を工程順に示す要部
断面図。
断面図。
【図10】 この発明の実施の形態4を示す要部断面
図。
図。
【図11】 この発明の実施の形態5を示す要部平面
図。
図。
【図12】 この発明の実施の形態5における、半導体
基板1の側面から回路20方向を眺めたときの要部側面
図。
基板1の側面から回路20方向を眺めたときの要部側面
図。
【図13】 従来の半導体装置示す要部断面図。
【図14】 従来の半導体装置の製造方法を工程順に示
す要部断面図。
す要部断面図。
1 半導体基板、 3、3a、3b、3c、3d、3e
電気的素子、6 空間、 10 空中配線、 11
貫通孔、12、12a、12b、12c、12d、12
e 接続部、13 脚部、 14 板状部、 15 板
状部、15a 板状部の側面、 15b 板状部の下
面、17 ボンデイングパッド、 18 水流バリア、
19 複数の電気的素子の他の一部、 20 回路。
電気的素子、6 空間、 10 空中配線、 11
貫通孔、12、12a、12b、12c、12d、12
e 接続部、13 脚部、 14 板状部、 15 板
状部、15a 板状部の側面、 15b 板状部の下
面、17 ボンデイングパッド、 18 水流バリア、
19 複数の電気的素子の他の一部、 20 回路。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年8月26日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項4
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】請求項5
【補正方法】変更
【補正内容】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】請求項6
【補正方法】変更
【補正内容】
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図9
【補正方法】変更
【補正内容】
【図9】
Claims (18)
- 【請求項1】 半導体基板上に形成された複数の電気的
素子、 上記半導体基板上に空間を隔てて形成され、上記複数の
電気的素子に電気的に接続される複数の接続部と複数の
貫通孔とを有する空中配線を備え、 上記複数の貫通孔は、上記複数の接続部がほぼ等電位と
なるように形成されていることを特徴とする半導体装
置。 - 【請求項2】 複数の貫通孔は、接続部間の最大の電位
差が50mV以下となるように形成されていることを特
徴とする請求項1記載の半導体装置。 - 【請求項3】 複数の貫通孔は、接続部間の最大の電位
差が10mV以下となるように形成されていることを特
徴とする請求項1記載の半導体装置。 - 【請求項4】 複数の貫通孔のそれぞれは、ダイシング
カット時に、空中配線下の空間に流入したダイシングカ
ット用の水が、上記複数の貫通孔から上記空中配線上に
排出されるような形状に形成されていることを特徴とす
る請求項1ないし請求項3のいずれか1項記載の半導体
装置。 - 【請求項5】 複数の貫通孔のそれぞれは、空中配線が
自重により変形しないような形状に形成されていること
を特徴とする請求項1ないし請求項4のいずれか1項記
載の半導体装置。 - 【請求項6】 複数の貫通孔のそれぞれは、空中配線の
形成時に、エッチング用の溶媒が上記複数の貫通孔から
充填材の充填されている上記空中配線下の空間に導入さ
れることにより、上記充填材が除去されるような形状に
形成されていることを特徴とする請求項1ないし請求項
5のいずれか1項記載の半導体装置。 - 【請求項7】 半導体基板上に形成された複数の電気的
素子と、 上記半導体基板上に空間を隔てて形成されるとともに、
上記複数の電気的素子に電気的に接続された空中配線と
を備え、 上記空中配線は、ダイシングカット時に、上記空間への
ダイシングカット用の水の流入を防止するような形状に
形成されていることを特徴とする半導体装置。 - 【請求項8】 空中配線は板状部を有し、この板状部の
側面は下面に対し90°未満の傾斜角を有するように形
成されていることを特徴とする請求項7記載の半導体装
置。 - 【請求項9】 空中配線は板状部を有し、この板状部の
断面形状は当該板状部の下面と側面により形成される部
分がくさび形であることを特徴とする請求項7記載の半
導体装置。 - 【請求項10】 空中配線は当該空中配線下の空間を覆
うような形状に形成されていることを特徴とする請求項
7記載の半導体装置。 - 【請求項11】 空中配線はダイシングカット用の水の
流入を防止するように形成された脚部と、この脚部上に
形成された板状部とを有することを特徴とする請求項7
記載の半導体装置。 - 【請求項12】 電気的素子は配線又は電極であること
を特徴とする請求項1ないし請求項11のいずれか1項
記載の半導体装置。 - 【請求項13】 半導体基板上に形成された複数の電気
的素子からなる回路と、 上記回路の周囲に形成された複数のボンデイングパッド
及び複数の水流バリアとを備え、 上記複数のボンデイングパッド及び複数の水流バリア
は、ダイシングカット時に、上記回路方向へ流入したダ
イシングカット用の水から上記回路が保護されるように
形成されていることを特徴とする半導体装置。 - 【請求項14】 半導体基板上に形成された複数の電気
的素子からなる回路と、 上記回路の周囲に形成された複数のボンデイングパッド
及び複数の水流バリアとを備え、 上記複数のボンデイングパッド及び複数の水流バリア
は、ダイシングカット時に、上記回路方向へ流入したダ
イシングカット用の水が、上記複数のボンデイングパッ
ド及び複数の水流バリアに遮られることにより、上記回
路へ直接流入することがないように形成されていること
を特徴とする半導体装置。 - 【請求項15】 複数の電気的素子の一部は、半導体基
板上に空間を隔てて形成されるとともに、上記複数の電
気的素子の他の一部に電気的に接続されている空中配線
であり、 複数のボンデイングパッド及び複数の水流バリアは、ダ
イシングカット時に、回路方向へ流入したダイシングカ
ット用の水により、上記空中配線が上記半導体基板から
脱離しないように形成されていることを特徴とする請求
項13又は請求項14記載の半導体装置。 - 【請求項16】 複数のボンデイングパッド及び複数の
水流バリアは、それぞれ間隔を置いて形成されているこ
とを特徴とする請求項13ないし請求項15のいずれか
1項記載の半導体装置。 - 【請求項17】 複数のボンデイングパッド及び複数の
水流バリアは、半導体基板の側面から回路方向を眺めた
とき、上記回路を直接眺めることができないように形成
されていることを特徴とする請求項13ないし請求項1
6のいずれか1項記載の半導体装置。 - 【請求項18】 複数の電気的素子の他の一部は配線又
は電極であることを特徴とする請求項13ないし請求項
17のいずれか1項記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8223483A JPH1070189A (ja) | 1996-08-26 | 1996-08-26 | 半導体装置 |
| KR1019970010362A KR19980018055A (ko) | 1996-08-26 | 1997-03-25 | 반도체 장치 |
| DE19719179A DE19719179A1 (de) | 1996-08-26 | 1997-05-06 | Halbleitervorrichtung mit Luftbrückenverdrahtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8223483A JPH1070189A (ja) | 1996-08-26 | 1996-08-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070189A true JPH1070189A (ja) | 1998-03-10 |
Family
ID=16798849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8223483A Pending JPH1070189A (ja) | 1996-08-26 | 1996-08-26 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH1070189A (ja) |
| KR (1) | KR19980018055A (ja) |
| DE (1) | DE19719179A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011193021A (ja) * | 2011-06-01 | 2011-09-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2012227437A (ja) * | 2011-04-21 | 2012-11-15 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7767589B2 (en) | 2007-02-07 | 2010-08-03 | Raytheon Company | Passivation layer for a circuit device and method of manufacture |
| US8173906B2 (en) | 2007-02-07 | 2012-05-08 | Raytheon Company | Environmental protection coating system and method |
-
1996
- 1996-08-26 JP JP8223483A patent/JPH1070189A/ja active Pending
-
1997
- 1997-03-25 KR KR1019970010362A patent/KR19980018055A/ko not_active Abandoned
- 1997-05-06 DE DE19719179A patent/DE19719179A1/de not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227437A (ja) * | 2011-04-21 | 2012-11-15 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| US9136205B2 (en) | 2011-04-21 | 2015-09-15 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device |
| JP2011193021A (ja) * | 2011-06-01 | 2011-09-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980018055A (ko) | 1998-06-05 |
| DE19719179A1 (de) | 1998-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531785B2 (en) | Semiconductor device | |
| CN101252118B (zh) | 半导体器件及其制造方法 | |
| JP4418177B2 (ja) | 高電圧bgaパッケージ用ヒートスプレッダーの製造方法 | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| US7964963B2 (en) | Semiconductor package and method for manufacturing semiconductor package | |
| JPH1070189A (ja) | 半導体装置 | |
| JPH05343468A (ja) | 半導体装置 | |
| JP5475217B2 (ja) | 半導体パッケージ | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010090492A (ko) | 반도체 장치 기판 및 반도체 장치의 제조 방법 | |
| JP3675364B2 (ja) | 半導体装置用基板その製造方法および半導体装置 | |
| CN101567325A (zh) | 抵消电迁移的方法 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| US10978249B2 (en) | Thin-film device and method of manufacturing thin-film device | |
| JP2004140116A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20060049518A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6982493B2 (en) | Wedgebond pads having a nonplanar surface structure | |
| JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2755148B2 (ja) | 半導体装置 | |
| JP4594599B2 (ja) | 半導体集積回路 | |
| JP4240226B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4038691B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20250074832A (ko) | 반도체 칩 및 이를 포함하는 반도체 패키지 | |
| JPS62169459A (ja) | 半導体装置 |