JPH1070232A - チップ・スタックおよびコンデンサ取付の配置 - Google Patents
チップ・スタックおよびコンデンサ取付の配置Info
- Publication number
- JPH1070232A JPH1070232A JP8214064A JP21406496A JPH1070232A JP H1070232 A JPH1070232 A JP H1070232A JP 8214064 A JP8214064 A JP 8214064A JP 21406496 A JP21406496 A JP 21406496A JP H1070232 A JPH1070232 A JP H1070232A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- die
- spacer
- layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 伝搬遅延が小さく、伝送線の影響が小さく、
デカップリング・コンデンサの効果的な取付および接続
が可能であり、またチップ・パッケージング密度を大き
くすることによって空間の単位体積につきより多くのＩ
Ｃ機能が実現できるパッケージング配置を提供する。 【解決手段】 第１のダイと第２のダイを分離する平板
スペーサを含むチップ・スタックおよびコンデンサ取付
配置。導電性スペーサは、ある応用例では裏面チップ接
地をし、別の応用例ではコンデンサ取付を行う。
デカップリング・コンデンサの効果的な取付および接続
が可能であり、またチップ・パッケージング密度を大き
くすることによって空間の単位体積につきより多くのＩ
Ｃ機能が実現できるパッケージング配置を提供する。 【解決手段】 第１のダイと第２のダイを分離する平板
スペーサを含むチップ・スタックおよびコンデンサ取付
配置。導電性スペーサは、ある応用例では裏面チップ接
地をし、別の応用例ではコンデンサ取付を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路（ＩＣ）
アセンブリに関し、さらに詳細には、半導体ダイまたは
チップ用のスタック配置に関する。
アセンブリに関し、さらに詳細には、半導体ダイまたは
チップ用のスタック配置に関する。
【０００２】
【従来の技術】半導体技術は、デバイス・サイズの全般
的縮小とともに集積回路の高速化および高密度化への劇
的な傾向を示した。一般に、集積回路チップは、外部シ
ステムから集積回路への電気的接続を行う集積回路パッ
ケージ内にアセンブルされる。ＩＣのパッケージングの
付随的な改善がなければ、配線伝搬遅延および集積回路
パッケージおよび回路ボード・アセンブリへの伝送線の
影響のために、高デバイス速度の多くの利点が失われる
ことになる。
的縮小とともに集積回路の高速化および高密度化への劇
的な傾向を示した。一般に、集積回路チップは、外部シ
ステムから集積回路への電気的接続を行う集積回路パッ
ケージ内にアセンブルされる。ＩＣのパッケージングの
付随的な改善がなければ、配線伝搬遅延および集積回路
パッケージおよび回路ボード・アセンブリへの伝送線の
影響のために、高デバイス速度の多くの利点が失われる
ことになる。
【０００３】多くのＩＣ用途ではデカップリング・コン
デンサが必要である。そのような用途の一例は、いくつ
かのＩＣデバイスがイオン化放射による衝撃に対して鈍
感である必要があることである。イオン化放射の基本的
影響は、半導体材料内に電子正孔対が発生することであ
る。供給電圧および接地電圧を有するＩＣの場合、照射
の影響は、チップ内の供給電圧と接地電圧の間に大きい
電流が生じることである。他の影響は、電源からの電流
が、電源からの接続リード内のインダクタンスに遭遇す
ることである。その結果、オンチップ電圧が本質上低下
することになる。解決策は、ＩＣ電源の両端間にコンデ
ンサをそれがチップ電源電圧まで充電されるようにＩＣ
のできるだけ近くに配置することである。
デンサが必要である。そのような用途の一例は、いくつ
かのＩＣデバイスがイオン化放射による衝撃に対して鈍
感である必要があることである。イオン化放射の基本的
影響は、半導体材料内に電子正孔対が発生することであ
る。供給電圧および接地電圧を有するＩＣの場合、照射
の影響は、チップ内の供給電圧と接地電圧の間に大きい
電流が生じることである。他の影響は、電源からの電流
が、電源からの接続リード内のインダクタンスに遭遇す
ることである。その結果、オンチップ電圧が本質上低下
することになる。解決策は、ＩＣ電源の両端間にコンデ
ンサをそれがチップ電源電圧まで充電されるようにＩＣ
のできるだけ近くに配置することである。
【０００４】
【発明が解決しようとする課題】したがって、伝搬遅延
が小さく、伝送線の影響が小さく、デカップリング・コ
ンデンサの効果的な取付および接続が可能であり、また
チップ・パッケージング密度を大きくすることによって
空間の単位体積につきより多くのＩＣ機能が実現できる
パッケージング配置を提供する必要がある。
が小さく、伝送線の影響が小さく、デカップリング・コ
ンデンサの効果的な取付および接続が可能であり、また
チップ・パッケージング密度を大きくすることによって
空間の単位体積につきより多くのＩＣ機能が実現できる
パッケージング配置を提供する必要がある。
【０００５】
【課題を解決するための手段】本発明は、第１の様態で
は、ダイ取付面に固定された第１のダイ、その第１のダ
イ上のボンディング・パッドから外部ボンディング・パ
ッドへ延びるワイヤ・ボンド、少なくとも一部が第１の
ダイ上のボンディング・パッドによって接着されかつ接
着層によって固定された空間内にある平板スペーサ、第
１のダイに接続されたワイヤ・ボンドから離す厚さを有
するスペーサに固定された第２のダイ、および第２のダ
イ上のパッドから外部ボンディング・パッドへ延びるワ
イヤ・ボンドを含むチップ・スタック配置を設けること
によってこれらおよびその他の必要を解決するものであ
る。
は、ダイ取付面に固定された第１のダイ、その第１のダ
イ上のボンディング・パッドから外部ボンディング・パ
ッドへ延びるワイヤ・ボンド、少なくとも一部が第１の
ダイ上のボンディング・パッドによって接着されかつ接
着層によって固定された空間内にある平板スペーサ、第
１のダイに接続されたワイヤ・ボンドから離す厚さを有
するスペーサに固定された第２のダイ、および第２のダ
イ上のパッドから外部ボンディング・パッドへ延びるワ
イヤ・ボンドを含むチップ・スタック配置を設けること
によってこれらおよびその他の必要を解決するものであ
る。
【０００６】第２の様態では、スペーサは第２のダイと
一体となっている。
一体となっている。
【０００７】第３の様態では、スペーサは、どちらも電
気的に接続された面を有する外側層と中央層を有する。
第２のダイは導電性ボンディング材料によって固定され
る。ワイヤ・ボンドは外側層の導電面を基準電圧へ接続
する。
気的に接続された面を有する外側層と中央層を有する。
第２のダイは導電性ボンディング材料によって固定され
る。ワイヤ・ボンドは外側層の導電面を基準電圧へ接続
する。
【０００８】第４の様態では、導電性スペーサはコンデ
ンサの取付と接続に使用される。電気的接続用の対向す
る導電面を有するコンデンサは、一方の面がスペーサの
導電面に直接取り付けられ、他方の面にワイヤ・ボンド
接続が行われるる。対向する導電端部を有する細長いコ
ンデンサを使用する場合、追加の誘電体層をスペーサの
導電面上に設け、金属層を誘電体層の表面上に設け、コ
ンデンサを取り付けかつ導電性材料によって接続した金
属／誘電体層中に延びる開口を設備する。
ンサの取付と接続に使用される。電気的接続用の対向す
る導電面を有するコンデンサは、一方の面がスペーサの
導電面に直接取り付けられ、他方の面にワイヤ・ボンド
接続が行われるる。対向する導電端部を有する細長いコ
ンデンサを使用する場合、追加の誘電体層をスペーサの
導電面上に設け、金属層を誘電体層の表面上に設け、コ
ンデンサを取り付けかつ導電性材料によって接続した金
属／誘電体層中に延びる開口を設備する。
【０００９】
【発明の実施の形態】チップ・スタック配置を図面に概
括的に１０によって示す。図１に示すように、半導体パ
ッケージ１４の一部は、半導体ダイまたはチップを受容
するためのダイ取付面１６と、パッケージまたは基板１
４上にあるボンディング・パッド１８とを含む。第１の
チップ２０は、従来の手段によって面１６上に取り付け
られている。チップ２０は、面２２、面２４、および面
２４の周辺に電気的接続を行うためのワイヤ・ボンディ
ング・パッド２６を含む。パッケージ１４はチップ２０
用のリセスを有するセラミック・パッケージでよく、ま
たはパッケージ１４はマルチチップ・モジュールの一部
でもよい。パッケージまたは基板１４は、パッケージ導
電パス（図示せず）への電気的接続を行うためのボンデ
ィング・パッド１８を含む。チップ２０とパッケージ１
４の間の電気的接続は、ワイヤ・ボンド・パッド２６と
パッケージ・ボンド・パッド１８のところでワイヤ・ボ
ンド接続を有する細いワイヤ２８によって行う。例え
ば、アルミニウムや金のワイヤが使用でき、またウェッ
ジ・ボンディングやボール・ボンディングが使用でき
る。テープ自動ボンディング（ＴＡＢ）も使用できる。
括的に１０によって示す。図１に示すように、半導体パ
ッケージ１４の一部は、半導体ダイまたはチップを受容
するためのダイ取付面１６と、パッケージまたは基板１
４上にあるボンディング・パッド１８とを含む。第１の
チップ２０は、従来の手段によって面１６上に取り付け
られている。チップ２０は、面２２、面２４、および面
２４の周辺に電気的接続を行うためのワイヤ・ボンディ
ング・パッド２６を含む。パッケージ１４はチップ２０
用のリセスを有するセラミック・パッケージでよく、ま
たはパッケージ１４はマルチチップ・モジュールの一部
でもよい。パッケージまたは基板１４は、パッケージ導
電パス（図示せず）への電気的接続を行うためのボンデ
ィング・パッド１８を含む。チップ２０とパッケージ１
４の間の電気的接続は、ワイヤ・ボンド・パッド２６と
パッケージ・ボンド・パッド１８のところでワイヤ・ボ
ンド接続を有する細いワイヤ２８によって行う。例え
ば、アルミニウムや金のワイヤが使用でき、またウェッ
ジ・ボンディングやボール・ボンディングが使用でき
る。テープ自動ボンディング（ＴＡＢ）も使用できる。
【００１０】さらに、配置１０は、チップ２０の面２４
に接着された下部面３２を有する平板スペーサ３０を含
む。また、スペーサ３０は上部面３４を含み、用途に応
じて様々な材料および構成が可能である。シリコンなど
の材料は、熱放散のための熱伝導度が良好であり、チッ
プ２０およびチップ４０の熱膨張係数に適合する。さら
に、シリコンは容易に機械加工できるので、厚さを適切
に制御して正確な間隔を得ることができる。図１では、
スペーサ３０はシリコンで作成されており、平板寸法を
有するか、または少なくとも一部がボンディング・パッ
ド２６によって画定された領域内でチップ２０の面２４
上に適切に載るような平面サイズとなっている。上に配
置するチップよりも約４０ミル小さいスペーサ・サイズ
がプロトタイプでは十分であることが分かっている。図
１では、一般に、チップ２０へのワイヤボンド接続を行
った後、非導電性接着層３６を使用してスペーサ３０を
面２４に接着する。エポキシを接着剤として使用するこ
とが望ましい。次いで、チップ４０をエポキシなどの接
着層３８によってスペーサ３０の面３４上に接着する。
チップ４０は、面４２と、ワイヤ・ボンド・パッド４６
を有する面４４とを含む。チップ４０とパッケージ１４
の間の電気的接続は、ダイ・ボンド・パッド４６とパッ
ケージ・ボンド・パッド１８でワイヤ・ボンド接続を行
った細いワイヤ２８によって行う。スペーサ３０の厚さ
４８は、ワイヤボンド用の十分な間隔が得られるよう
に、チップ４０の面４２がチップ２０の面２４からワイ
ヤ・ボンド接続２８の最高点よりも離れるように選択す
る。メモリ・チップの場合、各チップのいくつかのパッ
ドをパッケージ上のパッドへ並列に接着する、すなわ
ち、両方のチップの同じパッド機能をパッケージ・ボン
ド・パッドのところに結合できることが一般的である。
この陳述は、通常、分離されるかまたはそれ自体の唯一
のパッケージまたは基板のパッドに接着されるチップ選
択パッドまたはチップ・イネーブル・パッドを除いて、
メモリ・チップのすべてのチップ・パッドに当てはま
る。図１には２つのチップしか示されていないが、追加
のスペーサ３０をチップ４０の面４４上に接着すること
によって追加のチップ・レベルを付加することができ
る。
に接着された下部面３２を有する平板スペーサ３０を含
む。また、スペーサ３０は上部面３４を含み、用途に応
じて様々な材料および構成が可能である。シリコンなど
の材料は、熱放散のための熱伝導度が良好であり、チッ
プ２０およびチップ４０の熱膨張係数に適合する。さら
に、シリコンは容易に機械加工できるので、厚さを適切
に制御して正確な間隔を得ることができる。図１では、
スペーサ３０はシリコンで作成されており、平板寸法を
有するか、または少なくとも一部がボンディング・パッ
ド２６によって画定された領域内でチップ２０の面２４
上に適切に載るような平面サイズとなっている。上に配
置するチップよりも約４０ミル小さいスペーサ・サイズ
がプロトタイプでは十分であることが分かっている。図
１では、一般に、チップ２０へのワイヤボンド接続を行
った後、非導電性接着層３６を使用してスペーサ３０を
面２４に接着する。エポキシを接着剤として使用するこ
とが望ましい。次いで、チップ４０をエポキシなどの接
着層３８によってスペーサ３０の面３４上に接着する。
チップ４０は、面４２と、ワイヤ・ボンド・パッド４６
を有する面４４とを含む。チップ４０とパッケージ１４
の間の電気的接続は、ダイ・ボンド・パッド４６とパッ
ケージ・ボンド・パッド１８でワイヤ・ボンド接続を行
った細いワイヤ２８によって行う。スペーサ３０の厚さ
４８は、ワイヤボンド用の十分な間隔が得られるよう
に、チップ４０の面４２がチップ２０の面２４からワイ
ヤ・ボンド接続２８の最高点よりも離れるように選択す
る。メモリ・チップの場合、各チップのいくつかのパッ
ドをパッケージ上のパッドへ並列に接着する、すなわ
ち、両方のチップの同じパッド機能をパッケージ・ボン
ド・パッドのところに結合できることが一般的である。
この陳述は、通常、分離されるかまたはそれ自体の唯一
のパッケージまたは基板のパッドに接着されるチップ選
択パッドまたはチップ・イネーブル・パッドを除いて、
メモリ・チップのすべてのチップ・パッドに当てはま
る。図１には２つのチップしか示されていないが、追加
のスペーサ３０をチップ４０の面４４上に接着すること
によって追加のチップ・レベルを付加することができ
る。
【００１１】図１には、分離スペーサを示した。他の配
置は、スペーサ３０の機能を図１のチップ４０など活動
チップの背面に組み込むことである。隔離またはスペー
サ機能は、図３に示すようにウエハ３９の裏面を化学エ
ッチングまたは機械ソーイングすることによって達成で
きる。どちらの場合も、ウエハ３９の裏面には、ウエハ
・ストリート４１の両側に除去された約０．０４０イン
チのチャネルを設ける必要がある。チャネルの深さは、
ワイヤボンドに必要な間隔によって決まる。０．００８
インチの深さがプロトタイプでは十分であることが分か
っている。活動ダイ面４７、化学エッチングまたは機械
ソーイング４５によるシリコン除去の領域、裏面または
取付面４９を含む活動チップ４３（寸法の比率は一定で
ない）の断面図を図２に示す。
置は、スペーサ３０の機能を図１のチップ４０など活動
チップの背面に組み込むことである。隔離またはスペー
サ機能は、図３に示すようにウエハ３９の裏面を化学エ
ッチングまたは機械ソーイングすることによって達成で
きる。どちらの場合も、ウエハ３９の裏面には、ウエハ
・ストリート４１の両側に除去された約０．０４０イン
チのチャネルを設ける必要がある。チャネルの深さは、
ワイヤボンドに必要な間隔によって決まる。０．００８
インチの深さがプロトタイプでは十分であることが分か
っている。活動ダイ面４７、化学エッチングまたは機械
ソーイング４５によるシリコン除去の領域、裏面または
取付面４９を含む活動チップ４３（寸法の比率は一定で
ない）の断面図を図２に示す。
【００１２】あるタイプの集積回路（ＩＣ）では、チッ
プの裏面を接地またはＶｓｓに接続する必要がある。ダ
イ取付面１６ａとパッケージ・ボンディング・パッド１
８ａとを有するパッケージまたは基板１４ａを含む、配
置１０の第１の他の実施形態を図４に示す。
プの裏面を接地またはＶｓｓに接続する必要がある。ダ
イ取付面１６ａとパッケージ・ボンディング・パッド１
８ａとを有するパッケージまたは基板１４ａを含む、配
置１０の第１の他の実施形態を図４に示す。
【００１３】図４ｂに示されるスペーサ５０は、ワイヤ
ボンドを取り付けるための面５３を有する延長底部層ま
たは外側層またはシェルフ５２と、上部チップの底部に
接触しかつワイヤ・ボンド・ループ高さに対して間隔を
与える面５５を有する上部内側層５４の２つの層または
水平面を含む。１つの指示された設計では、一般に、底
部層５２は少なくとも０．００２インチの厚さ５６を有
し、上部層５４は下部層５２から約０．０２０インチだ
け凹んでおり、上部層５４の面５５は面５３からの高さ
約０．００６インチを有する。スペーサ５０はさまざま
な材料でよい。スペーサ５０はアルミニウムなど導電性
材料でよい。あるいは、スペーサ５０を非導電性材料で
作成し、面５３および面５５の少なくとも一部を金属被
覆し、かつ金属被覆された部分を、例えばそれらを接合
する金属被覆面５９によって電気的に相互接続すること
もできる。スペーサ５０をシリコン材料で作成し、例え
ば面５３、５５および５９をアルミニウムや金などワイ
ヤ・ボンド可能な金属により被覆することもできる。
ボンドを取り付けるための面５３を有する延長底部層ま
たは外側層またはシェルフ５２と、上部チップの底部に
接触しかつワイヤ・ボンド・ループ高さに対して間隔を
与える面５５を有する上部内側層５４の２つの層または
水平面を含む。１つの指示された設計では、一般に、底
部層５２は少なくとも０．００２インチの厚さ５６を有
し、上部層５４は下部層５２から約０．０２０インチだ
け凹んでおり、上部層５４の面５５は面５３からの高さ
約０．００６インチを有する。スペーサ５０はさまざま
な材料でよい。スペーサ５０はアルミニウムなど導電性
材料でよい。あるいは、スペーサ５０を非導電性材料で
作成し、面５３および面５５の少なくとも一部を金属被
覆し、かつ金属被覆された部分を、例えばそれらを接合
する金属被覆面５９によって電気的に相互接続すること
もできる。スペーサ５０をシリコン材料で作成し、例え
ば面５３、５５および５９をアルミニウムや金などワイ
ヤ・ボンド可能な金属により被覆することもできる。
【００１４】図４ｃに示すように、スペーサ５０は、例
えば導電性のエポキシによって結合したアルミニウムの
２つの別々の部片から構成することができる。例えば、
下部部片６６は厚さ約０．００２インチであり、上部部
片６８は厚さ約０．００６インチである。
えば導電性のエポキシによって結合したアルミニウムの
２つの別々の部片から構成することができる。例えば、
下部部片６６は厚さ約０．００２インチであり、上部部
片６８は厚さ約０．００６インチである。
【００１５】シリコン・スペーサの利点は、良熱伝導体
であること、ダイの熱膨張に適合すること、および化学
手段または機械手段による機械加工が容易なことであ
る。ＳｉＣ、ＡｌＮ、ＣｕＷなど他の材料は、熱伝導率
が高くかつシリコンに対する熱的適合が合理的である他
の材料の例である。
であること、ダイの熱膨張に適合すること、および化学
手段または機械手段による機械加工が容易なことであ
る。ＳｉＣ、ＡｌＮ、ＣｕＷなど他の材料は、熱伝導率
が高くかつシリコンに対する熱的適合が合理的である他
の材料の例である。
【００１６】スペーサ５０の使用について以下に説明す
る。ダイ２０ａを従来の手段によって面１６ａに取り付
ける。ダイ・ボンド・パッド２６ａとパッケージ・ボン
ド・パッド１８ａのところでＶｄｄまたは信号用のワイ
ヤ・ボンド接続を有する細いワイヤ２８ａによって、チ
ップ２０ａとパッケージ１４ａの間の電気的接続を行
う。次いで、導電性接着剤または非導電性接着剤によっ
て導電性スペーサ５０をダイ２０ａの上面２４ａ上に接
着する。非導電性材料の例には、非導電性のエポキシま
たはポリイミドがある。これらのボンディング化学薬品
には、アルミナ、ダイヤモンドまたは窒化アルミニウム
など電気的絶縁熱伝導性材料を添加することが多い。導
電性接着剤の例には、金属を添加したエポキシまたはポ
リイミドがある。次いで、スペーサ５０の面５３とパッ
ケージ・ボンド・パッド１９のところでワイヤ・ボンド
接続を行った細いワイヤ２８ａによって電気的接続を行
う。あるいは、面５３とダイ２０ａ上の接地パッドとの
間にワイヤ・ボンドを作成することもできる。電源（Ｖ
ｄｄ）または信号の接続は、１８ａなどのパッドによっ
て行うことができる。次いで、上面ダイまたは第２のダ
イ４０ａをスペーサ５０の面５５に接着する。チップ４
０ａの裏面すなわち面４２ａとスペーサ５０の面５５と
の間の電気的接続には導電性接着剤またはボンディング
材料が必要である。すでにワイヤボンド接続を行った前
のチップの上部に追加のスペーサおよび活動チップを接
着することによって、スタックに追加のチップ・レベル
を付加することができる。
る。ダイ２０ａを従来の手段によって面１６ａに取り付
ける。ダイ・ボンド・パッド２６ａとパッケージ・ボン
ド・パッド１８ａのところでＶｄｄまたは信号用のワイ
ヤ・ボンド接続を有する細いワイヤ２８ａによって、チ
ップ２０ａとパッケージ１４ａの間の電気的接続を行
う。次いで、導電性接着剤または非導電性接着剤によっ
て導電性スペーサ５０をダイ２０ａの上面２４ａ上に接
着する。非導電性材料の例には、非導電性のエポキシま
たはポリイミドがある。これらのボンディング化学薬品
には、アルミナ、ダイヤモンドまたは窒化アルミニウム
など電気的絶縁熱伝導性材料を添加することが多い。導
電性接着剤の例には、金属を添加したエポキシまたはポ
リイミドがある。次いで、スペーサ５０の面５３とパッ
ケージ・ボンド・パッド１９のところでワイヤ・ボンド
接続を行った細いワイヤ２８ａによって電気的接続を行
う。あるいは、面５３とダイ２０ａ上の接地パッドとの
間にワイヤ・ボンドを作成することもできる。電源（Ｖ
ｄｄ）または信号の接続は、１８ａなどのパッドによっ
て行うことができる。次いで、上面ダイまたは第２のダ
イ４０ａをスペーサ５０の面５５に接着する。チップ４
０ａの裏面すなわち面４２ａとスペーサ５０の面５５と
の間の電気的接続には導電性接着剤またはボンディング
材料が必要である。すでにワイヤボンド接続を行った前
のチップの上部に追加のスペーサおよび活動チップを接
着することによって、スタックに追加のチップ・レベル
を付加することができる。
【００１７】コンデンサをＩＣチップへ接続することが
しばしば必要となる。導電性スペーサ５０では、コンデ
ンサを単一のチップの上またはチップのスタックの上に
取り付けることができる。例えば、図５では、コンデン
サ６０は、２つの大きい面６１および６２に電源接続お
よび接地接続をおこなった大面積コンデンサである。図
５に示すように、チップ２０ｂのパッケージ１４ｂへの
接続、スペーサ５０ａのチップ２０ｂへの取付および接
続、およびチップ４０ｂの取付および接続は、図４の同
じ構成部品について説明したものと同じである。導電性
スペーサ５０ｂを導電性接着剤または非導電性接着剤に
よってチップ４０ｂに接着する。ワイヤ・ボンド接続を
スペーサ５０ｂの面５３からチップ４０ｂ上の接地パッ
ドまで行う。あるいは、面５３をパッケージ１４ｂ上の
接地（Ｖｓｓ）パッド１９ｂへ直接接続することもでき
る。次いで、底面６１がスペーサ５０ｂの上面と電気的
に接触し、効果的に接地されるように、コンデンサ６０
を導電性接着剤によってスペーサ５０ｂへ接着する。チ
ップ４０ｂ上の電源パッドまたはパッケージ１４ｂ上の
電源パッド１８ｂからコンデンサ６０の面６２への電源
（Ｖｄｄ）接続をワイヤ・ボンドによって行う。
しばしば必要となる。導電性スペーサ５０では、コンデ
ンサを単一のチップの上またはチップのスタックの上に
取り付けることができる。例えば、図５では、コンデン
サ６０は、２つの大きい面６１および６２に電源接続お
よび接地接続をおこなった大面積コンデンサである。図
５に示すように、チップ２０ｂのパッケージ１４ｂへの
接続、スペーサ５０ａのチップ２０ｂへの取付および接
続、およびチップ４０ｂの取付および接続は、図４の同
じ構成部品について説明したものと同じである。導電性
スペーサ５０ｂを導電性接着剤または非導電性接着剤に
よってチップ４０ｂに接着する。ワイヤ・ボンド接続を
スペーサ５０ｂの面５３からチップ４０ｂ上の接地パッ
ドまで行う。あるいは、面５３をパッケージ１４ｂ上の
接地（Ｖｓｓ）パッド１９ｂへ直接接続することもでき
る。次いで、底面６１がスペーサ５０ｂの上面と電気的
に接触し、効果的に接地されるように、コンデンサ６０
を導電性接着剤によってスペーサ５０ｂへ接着する。チ
ップ４０ｂ上の電源パッドまたはパッケージ１４ｂ上の
電源パッド１８ｂからコンデンサ６０の面６２への電源
（Ｖｄｄ）接続をワイヤ・ボンドによって行う。
【００１８】分離したコンデンサ７０が接地への接続用
導電性端部７２と電源への接続用導電性端部７４とを有
する、コンデンサ取付形態を有する他の実施形態を図６
および図７に示す。例えば、タイプ１２０６コンデンサ
が使用できる。この実施形態では、アセンブリ・プロセ
スは、第２のチップ４０ｃの取付および接続まで図５と
同じである。導電性スペーサ８０は、説明された導電性
スペーサ５０の変形である。導電面８２はスペーサ５０
の導電面５３に対応する。ポリマー膜や厚い誘電体ペー
ストなど誘電材料層８４を面８２上に接着または付着す
る必要がある。次いで薄い金属層または膜８６が誘電体
層８４の上面へ接着される。次いで、開口８８を金属層
８６および誘電体層８４中に作成して、スペーサ８０の
導電面８２を露出させる。導電性接着剤やはんだなどの
導電性材料９０または他の導電性材料によってコンデン
サ７０をスペーサ８０に接着する。次いで、コンデンサ
７０の端部７４を導電面８２に接続し、端部７２を金属
層８６に接続する。ワイヤ・ボンド９０を導電面８２と
チップ４０ｃ上の接地パッドとの間、あるいはパッケー
ジ１４ｃ上の接地パッドへ作成する。金属層８６からチ
ップ４ｃ上の電源パッドへ、あるいはパッケージ１４ｃ
上の電源パッドへ追加のワイヤ・ボンド９４を作成す
る。
導電性端部７２と電源への接続用導電性端部７４とを有
する、コンデンサ取付形態を有する他の実施形態を図６
および図７に示す。例えば、タイプ１２０６コンデンサ
が使用できる。この実施形態では、アセンブリ・プロセ
スは、第２のチップ４０ｃの取付および接続まで図５と
同じである。導電性スペーサ８０は、説明された導電性
スペーサ５０の変形である。導電面８２はスペーサ５０
の導電面５３に対応する。ポリマー膜や厚い誘電体ペー
ストなど誘電材料層８４を面８２上に接着または付着す
る必要がある。次いで薄い金属層または膜８６が誘電体
層８４の上面へ接着される。次いで、開口８８を金属層
８６および誘電体層８４中に作成して、スペーサ８０の
導電面８２を露出させる。導電性接着剤やはんだなどの
導電性材料９０または他の導電性材料によってコンデン
サ７０をスペーサ８０に接着する。次いで、コンデンサ
７０の端部７４を導電面８２に接続し、端部７２を金属
層８６に接続する。ワイヤ・ボンド９０を導電面８２と
チップ４０ｃ上の接地パッドとの間、あるいはパッケー
ジ１４ｃ上の接地パッドへ作成する。金属層８６からチ
ップ４ｃ上の電源パッドへ、あるいはパッケージ１４ｃ
上の電源パッドへ追加のワイヤ・ボンド９４を作成す
る。
【００１９】今説明した材料およびプロセスを変更でき
ることを当業者なら理解するであろう。例えば、金属層
または膜８６を前もってクラッド・フレキシブル・ポリ
マー膜中など、誘電体層８４へ接着することもできる。
他の例として、金属膜８６を付着しパターン化する前
に、誘電体層８４中の開口をパターン化することもでき
る。
ることを当業者なら理解するであろう。例えば、金属層
または膜８６を前もってクラッド・フレキシブル・ポリ
マー膜中など、誘電体層８４へ接着することもできる。
他の例として、金属膜８６を付着しパターン化する前
に、誘電体層８４中の開口をパターン化することもでき
る。
【００２０】本発明の範囲は、上記の説明ではなく、頭
記の請求の範囲によって示す。
記の請求の範囲によって示す。
【図１】 本発明によるチップ・スタック配置の断面図
である。
である。
【図２】 一体スペーサを有するチップの断面図であ
る。
る。
【図３】 図２のチップを得るのに使用する半導体ウエ
ハの裏面または底部の一部の平面図である。
ハの裏面または底部の一部の平面図である。
【図４】 本発明の他の実施形態の断面図である。
【図５】 本発明の他の実施形態の断面図である。
【図６】 本発明の他の実施形態の断面図である。
【図７】 図６と同じ実施形態の平面図である。
１６ ダイ取付面 １８ ボンディング・パッド １９ パッケージ・ボンド・パッド ２０ 第１のチップ ２２、２４、４２、４４、６１、６２ 面 ３０ 平板スペーサ ３６ 非導電性接着層 ３８ 接着層 ９０ 導電性材料 ９４ ワイヤ・ボンド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド・ジェイ・ジェンセン アメリカ合衆国 55437 ミネソタ州・ブ ルーミントン・オクスボロウ ロード・ 9704 (72)発明者 チャールズ・ジェイ・スピーアシュナイダ ー アメリカ合衆国 55305 ミネソタ州・ミ ネトンカ・オーク リー ドライブ・2930
Claims (10)
- 【請求項１】 ダイ取付面と、 前記ダイ取付面に固定された第１のダイと、 前記第１のダイ上の第１の複数のボンディング・パッド
から前記第１のダイの外部の第２の複数のボンディング
・パッドへ延びる第１の複数の細いワイヤと、 前記第１の複数のボンディング・パッドによって少なく
とも一部が境界を画されたスペース内に入るような平面
寸法を有し、第１の接着層によって前記第１のダイの表
面に固定された平板スペーサ手段と、 前記第１のダイに対向する前記第２のダイの表面が、前
記第１のダイから前記第１の複数の細いワイヤの最高点
よりも離れるような厚さを有する前記スペーサ手段に固
定された第２のダイと、 前記第２のダイ上の第２の複数のボンディング・パッド
から前記第２のダイの外部の第４の複数のボンディング
・パッドへ延びる第３の複数の細いワイヤとを含むチッ
プ・スタック配置。 - 【請求項２】 前記スペーサ手段がシリコンであり、か
つ前記第２のダイが第２の接着層によって前記スペーサ
手段に固定されることを特徴とする請求項１に記載のチ
ップ・スタック配置。 - 【請求項３】 前記スペーサ手段が前記第２のダイと一
体になっており、かつ前記スペーサが、半導体ウエハの
裏面の一部を除去することによって形成されることを特
徴とする請求項１に記載のチップ・スタック配置。 - 【請求項４】 さらに、前記スペーサ手段が第１の外側
層と第２の中央層とを有し、前記第１の層と第２の層が
導電面を有しかつ電気的に相互接続され、 前記第２のダイが導電性接着剤料によって前記スペーサ
手段に対向する面に固定され、 前記外側層の前記導電面を第１の電圧へ電気的に接続す
る手段を有することを特徴とする請求項１に記載のチッ
プ・スタック配置。 - 【請求項５】 前記スペーサが、シリコンであり、かつ
前記導電面がワイヤ・ボンド接続に適した金属を含むこ
とを特徴とする請求項４に記載のチップ・スタック配
置。 - 【請求項６】 前記スペーサがアルミニウムであること
を特徴とする請求項４に記載のチップ・スタック配置。 - 【請求項７】 前記電気的に接続する手段がワイヤ・ボ
ンド手段であることを特徴とする請求項４に記載のチッ
プ・スタック配置。 - 【請求項８】 さらに、前記第２のダイの表面に固定さ
れ、導電面を有しかつ電気的に相互接続された第１の外
側層と第２の中央層とを有する第２のスペーサ手段と、 導電性材料によって前記第２のスペーサの前記中央層の
前記導電面に固定された第１の導電面と、第２の導電面
とを有するコンデンサ手段と、 前記第１の外側層の前記導電面を第１の電圧基準に電気
的に接続する手段と、 前記第２の導電面を第２の電圧に電気的に接続する手段
とを含むことを特徴とする請求項４に記載のチップ・ス
タック配置。 - 【請求項９】 さらに、前記第２のダイの表面に固定さ
れ、導電性面を有しかつ電気的に相互接続された第１の
外側層と第２の中央層とを有する第２のスペーサ手段
と、 前記第２の中央層の前記導電面に固定された誘電体層
と、 前記誘電体層に固定された導電性層と、 前記導電性面中および前記誘電体層中に延び、前記第２
の中央層の前記電気伝導面を露出させる開口と、 導電性材料によって前記導電面に固定された第１の導電
性端部と、導電性材料によって前記導電層に固定された
第２の導電性端部とを有するコンデンサ手段と、 前記第１の外側層の前記導電面を第１の電圧基準に電気
的に接続する手段と、 前記導電層を第２の電圧に電気的に接続する手段とを含
むことを特徴とする請求項４に記載のチップ・スタック
配置。 - 【請求項１０】 前記誘電体層と前記導電層を、前記中
央層の前記導電面に取り付ける前に接合することを特徴
とする請求項９に記載のチップ・スタック配置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21406496A JP3943165B2 (ja) | 1996-07-26 | 1996-07-26 | チップ・スタックおよびコンデンサ取付の配置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21406496A JP3943165B2 (ja) | 1996-07-26 | 1996-07-26 | チップ・スタックおよびコンデンサ取付の配置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070232A true JPH1070232A (ja) | 1998-03-10 |
| JP3943165B2 JP3943165B2 (ja) | 2007-07-11 |
Family
ID=16649667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21406496A Expired - Fee Related JP3943165B2 (ja) | 1996-07-26 | 1996-07-26 | チップ・スタックおよびコンデンサ取付の配置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3943165B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066816A (ko) * | 1999-04-21 | 2000-11-15 | 최완균 | 적층 칩 패키지의 제조 방법 |
| US6215182B1 (en) * | 1999-10-19 | 2001-04-10 | Fujitsu Limited | Semiconductor device and method for producing the same |
| KR20020010367A (ko) * | 2000-07-29 | 2002-02-04 | 마이클 디. 오브라이언 | 멀티칩 모듈 및 그 제조 방법 |
| KR20020029251A (ko) * | 2000-10-12 | 2002-04-18 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조 방법 |
| KR20020056283A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 적층형 멀티칩 반도체 패키지의 구조 및 그 제조 방법 |
| JP2002217357A (ja) * | 2001-01-19 | 2002-08-02 | Kyocera Corp | 半導体装置 |
| KR20030027413A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법 |
| US6593647B2 (en) * | 2001-06-15 | 2003-07-15 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| KR100407472B1 (ko) * | 2001-06-29 | 2003-11-28 | 삼성전자주식회사 | 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법 |
| DE10223360A1 (de) * | 2002-05-25 | 2003-12-04 | Bosch Gmbh Robert | Elektronische Schaltung mit SMD-Bauelementen |
| KR100470387B1 (ko) * | 2001-10-05 | 2005-02-07 | 주식회사 하이닉스반도체 | 적층 칩 패키지 |
| KR100600176B1 (ko) * | 2000-09-19 | 2006-07-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR100646468B1 (ko) * | 2000-09-19 | 2006-11-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US7176558B2 (en) | 2003-09-19 | 2007-02-13 | Samsung Electronics Co., Ltd. | Single chip and stack-type chip semiconductor package and method of manufacturing the same |
| JP2008028004A (ja) * | 2006-07-19 | 2008-02-07 | Toshiba Corp | 半導体装置 |
| JP2008541431A (ja) * | 2005-05-04 | 2008-11-20 | スパンジョン・リミテッド・ライアビリティ・カンパニー | マルチチップモジュールおよび製造方法 |
| US7675153B2 (en) | 2005-02-02 | 2010-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof |
| US7888805B2 (en) | 2004-02-25 | 2011-02-15 | Renesas Electronics Corporation | Semiconductor device package of stacked semiconductor chips with spacers provided therein |
| KR101413220B1 (ko) * | 2007-10-02 | 2014-06-30 | 삼성전자주식회사 | 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법 |
| JP2023015234A (ja) * | 2017-12-20 | 2023-01-31 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びチューナ装置 |
-
1996
- 1996-07-26 JP JP21406496A patent/JP3943165B2/ja not_active Expired - Fee Related
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066816A (ko) * | 1999-04-21 | 2000-11-15 | 최완균 | 적층 칩 패키지의 제조 방법 |
| US6215182B1 (en) * | 1999-10-19 | 2001-04-10 | Fujitsu Limited | Semiconductor device and method for producing the same |
| KR20020010367A (ko) * | 2000-07-29 | 2002-02-04 | 마이클 디. 오브라이언 | 멀티칩 모듈 및 그 제조 방법 |
| KR100646468B1 (ko) * | 2000-09-19 | 2006-11-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR100600176B1 (ko) * | 2000-09-19 | 2006-07-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR20020029251A (ko) * | 2000-10-12 | 2002-04-18 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조 방법 |
| KR20020056283A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 적층형 멀티칩 반도체 패키지의 구조 및 그 제조 방법 |
| JP2002217357A (ja) * | 2001-01-19 | 2002-08-02 | Kyocera Corp | 半導体装置 |
| US6593647B2 (en) * | 2001-06-15 | 2003-07-15 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| KR100407472B1 (ko) * | 2001-06-29 | 2003-11-28 | 삼성전자주식회사 | 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법 |
| US7023096B2 (en) | 2001-09-28 | 2006-04-04 | Samsung Electronics Co., Ltd. | Multi-chip package having spacer that is inserted between chips and manufacturing method thereof |
| KR20030027413A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법 |
| KR100470387B1 (ko) * | 2001-10-05 | 2005-02-07 | 주식회사 하이닉스반도체 | 적층 칩 패키지 |
| DE10223360B4 (de) * | 2002-05-25 | 2005-04-14 | Robert Bosch Gmbh | Elektronische Schaltung mit SMD-Bauelementen |
| DE10223360A1 (de) * | 2002-05-25 | 2003-12-04 | Bosch Gmbh Robert | Elektronische Schaltung mit SMD-Bauelementen |
| US7176558B2 (en) | 2003-09-19 | 2007-02-13 | Samsung Electronics Co., Ltd. | Single chip and stack-type chip semiconductor package and method of manufacturing the same |
| US7282431B2 (en) | 2003-09-19 | 2007-10-16 | Samsung Electronics Co., Ltd. | Single chip and stack-type chip semiconductor package and method of manufacturing the same |
| US7888805B2 (en) | 2004-02-25 | 2011-02-15 | Renesas Electronics Corporation | Semiconductor device package of stacked semiconductor chips with spacers provided therein |
| US7675153B2 (en) | 2005-02-02 | 2010-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof |
| US7892890B2 (en) | 2005-02-02 | 2011-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof |
| JP2008541431A (ja) * | 2005-05-04 | 2008-11-20 | スパンジョン・リミテッド・ライアビリティ・カンパニー | マルチチップモジュールおよび製造方法 |
| JP4785917B2 (ja) * | 2005-05-04 | 2011-10-05 | スパンション エルエルシー | マルチチップモジュールの製造方法 |
| JP2008028004A (ja) * | 2006-07-19 | 2008-02-07 | Toshiba Corp | 半導体装置 |
| KR101413220B1 (ko) * | 2007-10-02 | 2014-06-30 | 삼성전자주식회사 | 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법 |
| JP2023015234A (ja) * | 2017-12-20 | 2023-01-31 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びチューナ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3943165B2 (ja) | 2007-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6005778A (en) | Chip stacking and capacitor mounting arrangement including spacers | |
| JP3943165B2 (ja) | チップ・スタックおよびコンデンサ取付の配置 | |
| US6335564B1 (en) | Single Paddle having a semiconductor device and a passive electronic component | |
| US5506753A (en) | Method and apparatus for a stress relieved electronic module | |
| US5182632A (en) | High density multichip package with interconnect structure and heatsink | |
| US6299463B1 (en) | Device and method for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications | |
| US6265771B1 (en) | Dual chip with heat sink | |
| KR101233751B1 (ko) | 마이크로피드 스택 다이 컴포넌트 어셈블리 | |
| US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
| JP3356821B2 (ja) | 積層マルチチップモジュール及び製造方法 | |
| US4866501A (en) | Wafer scale integration | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US5885850A (en) | Method for the 3D interconnection of packages of electronic components, and device obtained by this method | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| US5227995A (en) | High density semiconductor memory module using split finger lead frame | |
| US6972243B2 (en) | Fabrication of semiconductor dies with micro-pins and structures produced therewith | |
| KR19980058412A (ko) | 적층형 멀티 칩 모듈 반도체 장치 및 그 제조방법 | |
| JP3093278B2 (ja) | 向上したパッド設計による電子パッケージ | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JP2831864B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| JPS6267828A (ja) | 半導体デバイスの実装構造 | |
| JP3064674B2 (ja) | 半導体装置 | |
| JPH07183433A (ja) | 半導体デバイス | |
| JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |