JPH1070555A - 交換組織とポート・カードを有するシステムにおけるデータ通信の方法 - Google Patents
交換組織とポート・カードを有するシステムにおけるデータ通信の方法Info
- Publication number
- JPH1070555A JPH1070555A JP10288597A JP10288597A JPH1070555A JP H1070555 A JPH1070555 A JP H1070555A JP 10288597 A JP10288597 A JP 10288597A JP 10288597 A JP10288597 A JP 10288597A JP H1070555 A JPH1070555 A JP H1070555A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- buffer
- port card
- data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 118
- 230000008520 organization Effects 0.000 title claims description 63
- 238000004891 communication Methods 0.000 title claims description 28
- 239000000872 buffer Substances 0.000 claims abstract description 217
- 238000012546 transfer Methods 0.000 claims abstract description 88
- 230000005540 biological transmission Effects 0.000 claims abstract description 63
- 238000012544 monitoring process Methods 0.000 claims abstract 4
- 230000003213 activating effect Effects 0.000 claims 2
- 239000004744 fabric Substances 0.000 claims 1
- 230000000415 inactivating effect Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 230000007246 mechanism Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- 238000006731 degradation reaction Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 230000001934 delay Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 241001522296 Erithacus rubecula Species 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 241000590428 Panacea Species 0.000 description 1
- 240000005809 Prunus persica Species 0.000 description 1
- 235000006040 Prunus persica var persica Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 交換組織及びポート・カードを有する通信シ
ステムで複数優先データ・フローを制御する方法を提供
する。 【解決手段】 各ポート・カードはバッファを有する
か、或いは結合しバッファは交換組織に結合または組み
入れらる。複数優先データは各々他への優先順位を指定
された複数のデータ・タイプを指す。第１の方法はバッ
ファの占有率を監視し、その占有率が第２閾値を上回る
と、第１閾値を下回るまで第２優先順位ビット・ストリ
ームの送信が停止され、第４閾値を上回ると第３閾値を
下回るまで第１優先順位ビット・ストリームの送信が停
止される。第２の方法は占有率が上述の閾値を横切ると
全ビット・ストリームに対して制御が適用または除去さ
れる。上記２方法を組合せた第３の方法は最初に第１の
方法を実行し、一旦占有率が第４閾値より高い第５閾値
を上回ると、第２の方法の実行が開始する。
ステムで複数優先データ・フローを制御する方法を提供
する。 【解決手段】 各ポート・カードはバッファを有する
か、或いは結合しバッファは交換組織に結合または組み
入れらる。複数優先データは各々他への優先順位を指定
された複数のデータ・タイプを指す。第１の方法はバッ
ファの占有率を監視し、その占有率が第２閾値を上回る
と、第１閾値を下回るまで第２優先順位ビット・ストリ
ームの送信が停止され、第４閾値を上回ると第３閾値を
下回るまで第１優先順位ビット・ストリームの送信が停
止される。第２の方法は占有率が上述の閾値を横切ると
全ビット・ストリームに対して制御が適用または除去さ
れる。上記２方法を組合せた第３の方法は最初に第１の
方法を実行し、一旦占有率が第４閾値より高い第５閾値
を上回ると、第２の方法の実行が開始する。
Description
【０００１】
【発明の属する技術分野】本発明は一般的にはデータ通
信に関し、特に、データ交換方法に関する。
信に関し、特に、データ交換方法に関する。
【０００２】
【従来の技術】ここ数年来、トラヒック量の顕著な増大
が、構内イーサネット・システム （on-premises Ether
net system）のようなローカル・エリア・ネットワーク
(ＬＡＮ)のみならず、インターネット（Internet）の
ようなワイド・エリア・ネットワーク（ＷＡＮ）でも立
証されている。トラヒック量のこの顕著な増大は、ニュ
ー・テクノロジーや、集中コンピュータ構成のパラダイ
ムから分散コンピュータ構成のパラダイムへの移行、及
び広範な種類のニュー・アプリケーションの急増によっ
て起きる。更に、急速な技術進歩によって、多様な専門
技術経歴を持つ個々のグループが一緒に単一のプロジェ
クトを協力して遂行する学際的研究の量的拡大が続いて
いることが立証されつつある。百貨店のような伝統的な
実業界向けにデザインされたデータ・ネットワークは最
早適切ではない。該実業界は現在顕著に拡大しており、
更に実業界の境界が最早静的ではなく、事実、日毎に変
化する可能性が有る。
が、構内イーサネット・システム （on-premises Ether
net system）のようなローカル・エリア・ネットワーク
(ＬＡＮ)のみならず、インターネット（Internet）の
ようなワイド・エリア・ネットワーク（ＷＡＮ）でも立
証されている。トラヒック量のこの顕著な増大は、ニュ
ー・テクノロジーや、集中コンピュータ構成のパラダイ
ムから分散コンピュータ構成のパラダイムへの移行、及
び広範な種類のニュー・アプリケーションの急増によっ
て起きる。更に、急速な技術進歩によって、多様な専門
技術経歴を持つ個々のグループが一緒に単一のプロジェ
クトを協力して遂行する学際的研究の量的拡大が続いて
いることが立証されつつある。百貨店のような伝統的な
実業界向けにデザインされたデータ・ネットワークは最
早適切ではない。該実業界は現在顕著に拡大しており、
更に実業界の境界が最早静的ではなく、事実、日毎に変
化する可能性が有る。
【０００３】大きな、絶えず変化し続けている実業界向
けの通信ネットワークのデザインには、現存のデータ通
信システムによって適切に対処されない問題が提起され
ている。比較的に規模の大きいネットワークでの増大し
たトラヒック量に加えて、往々にして電話、ビデオ及び
コンピュータ・データ・ネットワーク技術のような、あ
きれる程多彩な共存する アプリケーションを支援する
ことが要求される。一般に、それら各アプリケーション
は特性と必要要件との独特の組合せによって特徴付けら
れる。従って、そのようなネットワークは複数のアプリ
ケーションを種々の端末装置間で伝達するように装備さ
れる必要が有る。この課題は、従来の方法では、ルータ
及びブリッジを伴うもっと伝統的な動作方法から構内交
換装置を使用するもっと融通のきく動作モードへ向かっ
て離れて行く結果になっていた。
けの通信ネットワークのデザインには、現存のデータ通
信システムによって適切に対処されない問題が提起され
ている。比較的に規模の大きいネットワークでの増大し
たトラヒック量に加えて、往々にして電話、ビデオ及び
コンピュータ・データ・ネットワーク技術のような、あ
きれる程多彩な共存する アプリケーションを支援する
ことが要求される。一般に、それら各アプリケーション
は特性と必要要件との独特の組合せによって特徴付けら
れる。従って、そのようなネットワークは複数のアプリ
ケーションを種々の端末装置間で伝達するように装備さ
れる必要が有る。この課題は、従来の方法では、ルータ
及びブリッジを伴うもっと伝統的な動作方法から構内交
換装置を使用するもっと融通のきく動作モードへ向かっ
て離れて行く結果になっていた。
【０００４】幾つかのアプリケーションは、例えばネッ
トワーク中でのデータの遅延または損失或いはそれら双
方によって起きる劣化に比較的に耐性が有るが、その他
のアプリケーションはそれらの劣化に極めて脆弱であ
る。例えば、もし或るアプリケーションが劣化に事実上
耐性が有る場合は、そのことによって、アプリケーショ
ン・データ・ストリームを受信する端末装置が劣化の間
に人の判断で理解できる出力を発生することが可能であ
ろうことが表される。他方、もしそのアプリケーション
・データ・ストリームが劣化に脆弱であれば、このこと
は何らかの劣化がその劣化の間の端末装置の出力に比較
的に顕著な影響を有するようになり、且つ、この劣化に
よる上記出力の了解度がかなり乏しくなることがあるこ
とを意味する。更に、所定のストリームが幾つかのタイ
プの劣化には耐性が有るが他のタイプの劣化には極めて
脆弱であることが問題を複雑にしている。例えば、ファ
イル・転送アプリケーション及び一般的に当業分野の技
術者にＣＰ／ＩＰ（Transmission Control Protocol/In
ternet Protocol application；伝送制御プロトコル／
インターネット・プロトコル）アプリケーションとして
知られている別のアプリケーションは、遅延に対して比
較的に影響を受け難いがデータ損失には比較的に脆弱で
ある。
トワーク中でのデータの遅延または損失或いはそれら双
方によって起きる劣化に比較的に耐性が有るが、その他
のアプリケーションはそれらの劣化に極めて脆弱であ
る。例えば、もし或るアプリケーションが劣化に事実上
耐性が有る場合は、そのことによって、アプリケーショ
ン・データ・ストリームを受信する端末装置が劣化の間
に人の判断で理解できる出力を発生することが可能であ
ろうことが表される。他方、もしそのアプリケーション
・データ・ストリームが劣化に脆弱であれば、このこと
は何らかの劣化がその劣化の間の端末装置の出力に比較
的に顕著な影響を有するようになり、且つ、この劣化に
よる上記出力の了解度がかなり乏しくなることがあるこ
とを意味する。更に、所定のストリームが幾つかのタイ
プの劣化には耐性が有るが他のタイプの劣化には極めて
脆弱であることが問題を複雑にしている。例えば、ファ
イル・転送アプリケーション及び一般的に当業分野の技
術者にＣＰ／ＩＰ（Transmission Control Protocol/In
ternet Protocol application；伝送制御プロトコル／
インターネット・プロトコル）アプリケーションとして
知られている別のアプリケーションは、遅延に対して比
較的に影響を受け難いがデータ損失には比較的に脆弱で
ある。
【０００５】既存のネットワークでは、上記の多様なア
プリケーション・データ・タイプ間を識別しないデータ
・フロー制御技術が使用される。換言すると、データ・
ストリームの劣化がデータ・タイプに与えることとなろ
う影響とは無関係に、且つ、そのような劣化が端末装置
ユーザが分かるサービス品質に与えるであろう影響とは
無関係に、その全データが同様な方法で処理される。従
来のフロー制御方法はそれら多様なデータ・タイプの各
々の独特の特性を旨く活用するのに有効なメカニズムを
具備していない。
プリケーション・データ・タイプ間を識別しないデータ
・フロー制御技術が使用される。換言すると、データ・
ストリームの劣化がデータ・タイプに与えることとなろ
う影響とは無関係に、且つ、そのような劣化が端末装置
ユーザが分かるサービス品質に与えるであろう影響とは
無関係に、その全データが同様な方法で処理される。従
来のフロー制御方法はそれら多様なデータ・タイプの各
々の独特の特性を旨く活用するのに有効なメカニズムを
具備していない。
【０００６】複数のデータ・タイプの独特の特性を活用
するための１つのメカニズムは１つ以上のデータ優先順
位レベルを規定することである。データ優先順位はデー
タの遅延或いは損失またはそれらの双方が代表的な端末
装置ユーザが分かるような出力の了解度に与えることと
なる影響を考察する、サービス品質の考察と関連して定
義することができる。もしも高優先順位データが遅延ま
たは損失或いはそれらの双方を受けたりすると、了解度
に与えられる影響は比較的に大きいが、もしも低優先順
位データが遅延または損失或いはそれらの双方を受けた
りする場合には了解度に与えられる影響は比較的に僅か
である。例えば、ＡＴＭ(asynchronoustransfer mode；
非同期転送モード)データを交換するように装備されて
いるネットワークについて検討する。ＡＴＭにおいて
は、ＣＢＲ（constant bit rate）データ、リアル・タ
イムＶＢＲ（variable bit rate）データ、非リアル・
タイムＶＢＲデータ、ＡＢＲ（available bit rate）デ
ータ及びＵＢＲ（unspecified bit rate）データを包含
する５クラスのデータ・サービスが定義されている。Ｃ
ＢＲデータは遅延及び損失に比較的に影響を受け易く、
そのような遅延または損失或いはそれらの双方がサービ
ス品質を比較的に顕著な程度に劣化し、一方、ＵＢＲデ
ータは遅延及び損失に比較的に影響を受け難く、そのサ
ービス品質はＣＢＲデータに対して向上されている。従
って、ＣＢＲデータ・パケットは高優先順位データ・ト
ラヒックとして概念化され、上記 ＵＢＲデータ・パケ
ットは低優先順位データ・トラヒックとして概念化され
る。
するための１つのメカニズムは１つ以上のデータ優先順
位レベルを規定することである。データ優先順位はデー
タの遅延或いは損失またはそれらの双方が代表的な端末
装置ユーザが分かるような出力の了解度に与えることと
なる影響を考察する、サービス品質の考察と関連して定
義することができる。もしも高優先順位データが遅延ま
たは損失或いはそれらの双方を受けたりすると、了解度
に与えられる影響は比較的に大きいが、もしも低優先順
位データが遅延または損失或いはそれらの双方を受けた
りする場合には了解度に与えられる影響は比較的に僅か
である。例えば、ＡＴＭ(asynchronoustransfer mode；
非同期転送モード)データを交換するように装備されて
いるネットワークについて検討する。ＡＴＭにおいて
は、ＣＢＲ（constant bit rate）データ、リアル・タ
イムＶＢＲ（variable bit rate）データ、非リアル・
タイムＶＢＲデータ、ＡＢＲ（available bit rate）デ
ータ及びＵＢＲ（unspecified bit rate）データを包含
する５クラスのデータ・サービスが定義されている。Ｃ
ＢＲデータは遅延及び損失に比較的に影響を受け易く、
そのような遅延または損失或いはそれらの双方がサービ
ス品質を比較的に顕著な程度に劣化し、一方、ＵＢＲデ
ータは遅延及び損失に比較的に影響を受け難く、そのサ
ービス品質はＣＢＲデータに対して向上されている。従
って、ＣＢＲデータ・パケットは高優先順位データ・ト
ラヒックとして概念化され、上記 ＵＢＲデータ・パケ
ットは低優先順位データ・トラヒックとして概念化され
る。
【０００７】概して、複数優先データ・トラヒックは、
例えば、ＣＢＲデータ、ＶＢＲデータ、ＡＢＲデータ及
びＵＢＲデータのような様々なタイプのデータの表象
を包含するトラヒックである。このデータ・トラヒック
は代表的にはデータ・パケットに編成される。交換の遅
延及び損失に関しては、従来の通信ネットワークではデ
ータのタイプ同士を互いに識別しない。必要とされるも
のは、データ・フロー制御のため、高優先順位データ・
パケットを低優先順位データ・パケットから識別するた
めの何らかのメカニズムである。
例えば、ＣＢＲデータ、ＶＢＲデータ、ＡＢＲデータ及
びＵＢＲデータのような様々なタイプのデータの表象
を包含するトラヒックである。このデータ・トラヒック
は代表的にはデータ・パケットに編成される。交換の遅
延及び損失に関しては、従来の通信ネットワークではデ
ータのタイプ同士を互いに識別しない。必要とされるも
のは、データ・フロー制御のため、高優先順位データ・
パケットを低優先順位データ・パケットから識別するた
めの何らかのメカニズムである。
【０００８】データ・フロー制御技術はデータ交換装置
の環境内で実行される。例えば、図１に示されるような
交換構成を検討する。交換組織１０２は送信バス１０４
及び受信バス１０６を有する複式バス構成の形で提供さ
れる。図１の複式バス構成は単に例示目的で示されてい
るものであり、他のタイプの交換組織構成では複式バス
が使用されておらず、更に他のタイプの交換組織構成で
もバスが使用されていない。ここで開示される技術は複
式バス構成の背景情況で記述されているが、これは単に
例示目的でのものであり、これらの技術はまた、例えば
共用メモリ構成を包含する他のタイプの交換構成の動作
環境内でも適用可能であることが理解される。
の環境内で実行される。例えば、図１に示されるような
交換構成を検討する。交換組織１０２は送信バス１０４
及び受信バス１０６を有する複式バス構成の形で提供さ
れる。図１の複式バス構成は単に例示目的で示されてい
るものであり、他のタイプの交換組織構成では複式バス
が使用されておらず、更に他のタイプの交換組織構成で
もバスが使用されていない。ここで開示される技術は複
式バス構成の背景情況で記述されているが、これは単に
例示目的でのものであり、これらの技術はまた、例えば
共用メモリ構成を包含する他のタイプの交換構成の動作
環境内でも適用可能であることが理解される。
【０００９】送信バス１０４及び受信バス１０６はポー
ト・カード１０８、１０９、１１３へ接続するように適
応されている。ポート・カード１０８、１０９、１１３
は送信バス１０４へ信号を送信し、受信バス１０６から
受信する。受信バス１０６は送信バス１０４から分離さ
れているが、送信バス１０４はその一端と受信バス１０
６の一端に置かれているループバック回路１１１を介し
て受信バス１０６へループ・バックされている。これら
のポート・カードは、代表的には、ＡＴＭインタフェー
ス、エーサネットのようなＬＡＮインタフェース及びＴ
ＤＭ（time division multiplexed；時分割多重）回路
インタフェースのような多様な種類のインタフェースを
取り扱うように装備されている。図１に示されている構
成は、構内ネットワーク、私設ネットワーク及び企業内
ネットワークの動作環境においてアクセス・ハブまたは
基幹ハブ或いはそれらの双方を具備するように使用され
ることが多い。
ト・カード１０８、１０９、１１３へ接続するように適
応されている。ポート・カード１０８、１０９、１１３
は送信バス１０４へ信号を送信し、受信バス１０６から
受信する。受信バス１０６は送信バス１０４から分離さ
れているが、送信バス１０４はその一端と受信バス１０
６の一端に置かれているループバック回路１１１を介し
て受信バス１０６へループ・バックされている。これら
のポート・カードは、代表的には、ＡＴＭインタフェー
ス、エーサネットのようなＬＡＮインタフェース及びＴ
ＤＭ（time division multiplexed；時分割多重）回路
インタフェースのような多様な種類のインタフェースを
取り扱うように装備されている。図１に示されている構
成は、構内ネットワーク、私設ネットワーク及び企業内
ネットワークの動作環境においてアクセス・ハブまたは
基幹ハブ或いはそれらの双方を具備するように使用され
ることが多い。
【００１０】送信バス１０４へのアクセスは、複数優先
ラウンド・ロビン規律として一般に知られている技術を
使用することによって達成することが可能であり、この
技術はポート・カード１０８、１０９、１１３内に実行
されている。ポート・カード１０８、１０９、１１３
は、ＢＩＣ１１０と呼ばれている高速集積回路を介して
受信バス１０６とのインタフェースを行い、且つ、送信
バス１０４とのインタフェースを行う。ＢＩＣ１１０に
は、送信バス１０４への送信を行うためのＦＩＦＯステ
ージング・バッファ１１２、受信バス１０６からの受信
を行うための高速ＦＩＦＯバッファ１１４及びプロセッ
サ１１５が包含されている。ポート・カード１０８、１
０９、１１３の各々には、低速メモリ１１６がランダム
・アクセス・メモリ（ＲＡＭ）の形で具備されており、
これは一般的ではないがＢＩＣ１１０に組み入れられる
ようにすることが可能である。低速メモリ１１６はＢＩ
Ｃ１１０の実際の物理通信ポートとの間で信号をやり取
りする主バッファ領域として働く。ＦＩＦＯステージン
グ・バッファ１１２の１つの機能は、ポート・カードか
ら送信バス１０４へ送信されたデータに対するステージ
ング領域として働くことであり、高速ＦＩＦＯバッファ
１１４の１つの機能は、受信バス１０６から受信された
データに対してバス伝送レートから通信ポート伝送レー
トへのレート変換を行うレート変換器として働くことで
ある。受信バス１０６とポート・カード、例えばポート
・カード１０８との間にはデータ転送レートに潜在的に
大きな能力差が有るので、高速ＦＩＦＯバッファ１１４
がオーバフローする可能性が有る。
ラウンド・ロビン規律として一般に知られている技術を
使用することによって達成することが可能であり、この
技術はポート・カード１０８、１０９、１１３内に実行
されている。ポート・カード１０８、１０９、１１３
は、ＢＩＣ１１０と呼ばれている高速集積回路を介して
受信バス１０６とのインタフェースを行い、且つ、送信
バス１０４とのインタフェースを行う。ＢＩＣ１１０に
は、送信バス１０４への送信を行うためのＦＩＦＯステ
ージング・バッファ１１２、受信バス１０６からの受信
を行うための高速ＦＩＦＯバッファ１１４及びプロセッ
サ１１５が包含されている。ポート・カード１０８、１
０９、１１３の各々には、低速メモリ１１６がランダム
・アクセス・メモリ（ＲＡＭ）の形で具備されており、
これは一般的ではないがＢＩＣ１１０に組み入れられる
ようにすることが可能である。低速メモリ１１６はＢＩ
Ｃ１１０の実際の物理通信ポートとの間で信号をやり取
りする主バッファ領域として働く。ＦＩＦＯステージン
グ・バッファ１１２の１つの機能は、ポート・カードか
ら送信バス１０４へ送信されたデータに対するステージ
ング領域として働くことであり、高速ＦＩＦＯバッファ
１１４の１つの機能は、受信バス１０６から受信された
データに対してバス伝送レートから通信ポート伝送レー
トへのレート変換を行うレート変換器として働くことで
ある。受信バス１０６とポート・カード、例えばポート
・カード１０８との間にはデータ転送レートに潜在的に
大きな能力差が有るので、高速ＦＩＦＯバッファ１１４
がオーバフローする可能性が有る。
【００１１】
【発明が解決しようとする課題】従って、データ優先順
位及びそれらデータ優先順位に写像されたアプリケーシ
ョンの独特の特性を考慮しつつ、ポート・カード１０
８、１０９、１１３からの一方のデータ転送レートと受
信バス１０６からそれらポート・カードへの他方のデー
タ転送レートとの間の何らかの不均衡を適切に補償する
ためのデータ・フロー制御技術が必要とされる。
位及びそれらデータ優先順位に写像されたアプリケーシ
ョンの独特の特性を考慮しつつ、ポート・カード１０
８、１０９、１１３からの一方のデータ転送レートと受
信バス１０６からそれらポート・カードへの他方のデー
タ転送レートとの間の何らかの不均衡を適切に補償する
ためのデータ・フロー制御技術が必要とされる。
【００１２】本発明は、交換組織及びポート・カードを
有するデータ通信システムを提供することを目的とす
る。
有するデータ通信システムを提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明によれば、１個の
交換組織とポート・カードとを有するデータ通信システ
ムに関連して使用するための方法が開示される。各ポー
ト・カードはバッファを有するか或いはバッファに結合
されている。該バッファは前記交換組織内に組み入れら
れるか、または前記交換組織へ結合されるように適応さ
れている。これらの方法はポート・カードとやり取りさ
れる複数優先データのフローを制御する。複数優先デー
タは２以上のタイプのデータが存在することに関わり、
各データ・タイプは他のデータ・タイプと相対的な優先
順位を指定される。上記優先順位はそのデータ・タイプ
と関連するサービス品質の考察に基づいて為すことがで
き、そのデータ・タイプをパケットに編成することがで
きる。もしこれらのパケットが固定サイズのものである
と、或るビット・ストリームのパケット転送レートはそ
のビット・ストリームのパケット転送レートを示してい
る。ここに開示されるデータ・フロー制御方法は、第１
優先順位を有する第１のタイプのデータと上記第１優先
順位よりも低い第２優先順位を有する第２のタイプのデ
ータとに関連して実行される。上記第１のタイプのデー
タには第１優先順位ビット・ストリームが包含され、上
記第２のタイプのデータには第２優先順位ビット・スト
リームが包含される。
交換組織とポート・カードとを有するデータ通信システ
ムに関連して使用するための方法が開示される。各ポー
ト・カードはバッファを有するか或いはバッファに結合
されている。該バッファは前記交換組織内に組み入れら
れるか、または前記交換組織へ結合されるように適応さ
れている。これらの方法はポート・カードとやり取りさ
れる複数優先データのフローを制御する。複数優先デー
タは２以上のタイプのデータが存在することに関わり、
各データ・タイプは他のデータ・タイプと相対的な優先
順位を指定される。上記優先順位はそのデータ・タイプ
と関連するサービス品質の考察に基づいて為すことがで
き、そのデータ・タイプをパケットに編成することがで
きる。もしこれらのパケットが固定サイズのものである
と、或るビット・ストリームのパケット転送レートはそ
のビット・ストリームのパケット転送レートを示してい
る。ここに開示されるデータ・フロー制御方法は、第１
優先順位を有する第１のタイプのデータと上記第１優先
順位よりも低い第２優先順位を有する第２のタイプのデ
ータとに関連して実行される。上記第１のタイプのデー
タには第１優先順位ビット・ストリームが包含され、上
記第２のタイプのデータには第２優先順位ビット・スト
リームが包含される。
【００１４】第１の複数優先データ・フロー制御方法
は、論理フロー制御と呼ばれ、次のように実行される。
或るポート・カード上のバッファの占有率を監視する。
もしその占有率が第１閾値より高い第２閾値を上回る
と、所定のポート・カードに宛てられた上記第２優先順
位ビット・ストリームのビット転送レートが比較され
る。もし、固定サイズのパケットが使用されると、パケ
ット転送レートはビット転送レートに比例し、従って実
際のビット転送レートを比較する代わりにビット・スト
リームのパケット転送レートが比較される。最高のビッ
ト転送レートを有する第２優先順位ビット・ストリーム
或いは最高のビット転送レートを有する第２優先順位の
一組のビット・ストリームのポート・カードへの送信は
バッファ占有率が第１閾値より下まわるまで非動作状態
にされる。一旦バッファ占有率が第１閾値より下まわる
と、最高のビット転送レートを有する第２優先順位の１
個或いは複数のビット・レート・ストリームのポート・
カードへの送信が動作可能にされる。
は、論理フロー制御と呼ばれ、次のように実行される。
或るポート・カード上のバッファの占有率を監視する。
もしその占有率が第１閾値より高い第２閾値を上回る
と、所定のポート・カードに宛てられた上記第２優先順
位ビット・ストリームのビット転送レートが比較され
る。もし、固定サイズのパケットが使用されると、パケ
ット転送レートはビット転送レートに比例し、従って実
際のビット転送レートを比較する代わりにビット・スト
リームのパケット転送レートが比較される。最高のビッ
ト転送レートを有する第２優先順位ビット・ストリーム
或いは最高のビット転送レートを有する第２優先順位の
一組のビット・ストリームのポート・カードへの送信は
バッファ占有率が第１閾値より下まわるまで非動作状態
にされる。一旦バッファ占有率が第１閾値より下まわる
と、最高のビット転送レートを有する第２優先順位の１
個或いは複数のビット・レート・ストリームのポート・
カードへの送信が動作可能にされる。
【００１５】もしそのバッファ占有率が第３閾値より高
い第４閾値を上回ると、所定のポート・カードに宛てて
送信される上記第１優先順位ビット・ストリームのビッ
ト転送レートが比較される。上述のように、もし、固定
サイズのパケットが使用されると、パケット転送レート
はビット転送レートに比例し、従って実際のビット転送
レートを比較する代わりにビット・ストリームのパケッ
ト転送レートが比較される。最高のビット転送レートを
有する第１優先順位ビット・ストリーム或いは最高のビ
ット転送レートを有する第１優先順位の一組のビット・
ストリームのポート・カードへの送信はバッファ占有率
が第３閾値より下まわるまで非動作状態にされる。一旦
バッファ占有率が第３閾値より下まわると、最高のビッ
ト転送レートを有する第２優先順位の１個或いは複数の
ビット・レート・ストリームのポート・カードへの送信
が動作可能にされる。このようにして、先ず高いビット
転送レート ストリームが制御され、もしat allにより
低いパケット転送レートのストリームが制御されると、
そのようなストリームは上記より高いビット転送レート
のストリームが既に制御され終わった後で制御される。
従って、より高いビット転送レート ストリームはより
低いビット転送レート ストリームの受信を防止するこ
とはない。
い第４閾値を上回ると、所定のポート・カードに宛てて
送信される上記第１優先順位ビット・ストリームのビッ
ト転送レートが比較される。上述のように、もし、固定
サイズのパケットが使用されると、パケット転送レート
はビット転送レートに比例し、従って実際のビット転送
レートを比較する代わりにビット・ストリームのパケッ
ト転送レートが比較される。最高のビット転送レートを
有する第１優先順位ビット・ストリーム或いは最高のビ
ット転送レートを有する第１優先順位の一組のビット・
ストリームのポート・カードへの送信はバッファ占有率
が第３閾値より下まわるまで非動作状態にされる。一旦
バッファ占有率が第３閾値より下まわると、最高のビッ
ト転送レートを有する第２優先順位の１個或いは複数の
ビット・レート・ストリームのポート・カードへの送信
が動作可能にされる。このようにして、先ず高いビット
転送レート ストリームが制御され、もしat allにより
低いパケット転送レートのストリームが制御されると、
そのようなストリームは上記より高いビット転送レート
のストリームが既に制御され終わった後で制御される。
従って、より高いビット転送レート ストリームはより
低いビット転送レート ストリームの受信を防止するこ
とはない。
【００１６】第２の複数優先データ・フロー制御方法
は、物理フロー制御と呼ばれ、次のように実行される。
或るポート・カード上のバッファの占有率を監視する。
もしその占有率が第１閾値より高い第２閾値を上回る
と、バッファ占有率が第１閾値を下回るまでポート・カ
ードへの全ての第２優先順位ビット・ストリームの送信
が非動作状態にされる。一旦バッファ占有率が第１閾値
を下回ると、ポート・カードへの全ての第２優先順位ビ
ット・ストリームの送信が動作可能にされる。もしバッ
ファ占有率が第３閾値より高い第４閾値を上回ると、バ
ッファ占有率が第３閾値を下回るまでポート・カードへ
の全ての第１優先順位ビット・ストリームの送信が非動
作状態にされる。一旦バッファ占有率が第３閾値より下
まわると、ポート・カードへの全ての第１優先順位ビッ
ト・ストリームの送信が動作可能にされる。
は、物理フロー制御と呼ばれ、次のように実行される。
或るポート・カード上のバッファの占有率を監視する。
もしその占有率が第１閾値より高い第２閾値を上回る
と、バッファ占有率が第１閾値を下回るまでポート・カ
ードへの全ての第２優先順位ビット・ストリームの送信
が非動作状態にされる。一旦バッファ占有率が第１閾値
を下回ると、ポート・カードへの全ての第２優先順位ビ
ット・ストリームの送信が動作可能にされる。もしバッ
ファ占有率が第３閾値より高い第４閾値を上回ると、バ
ッファ占有率が第３閾値を下回るまでポート・カードへ
の全ての第１優先順位ビット・ストリームの送信が非動
作状態にされる。一旦バッファ占有率が第３閾値より下
まわると、ポート・カードへの全ての第１優先順位ビッ
ト・ストリームの送信が動作可能にされる。
【００１７】第３の複数優先データ・フロー制御方法
は、第１及び第２のフロー制御方法の組合せであって、
ハイブリッド・フロー制御と呼ばれる。最初に論理フロ
ー制御が実行される。ポート・カード・バッファのバッ
ファ占有率が監視され、一旦その占有率が第４閾値より
高い第５閾値を上回ると、論理フロー制御が終了して物
理フロー制御が実行され、ポート・カードへの全ビット
・ストリームの送信が非動作状態にされる。バッファ占
有率が第３閾値より下まわるとポート・カードへの第１
優先順位ビット・ストリームの送信が非動作状態にさ
れ、バッファ占有率が第１閾値より下まわるとポート・
カードへの第２優先順位ビット・ストリームの送信が動
作可能にされる。
は、第１及び第２のフロー制御方法の組合せであって、
ハイブリッド・フロー制御と呼ばれる。最初に論理フロ
ー制御が実行される。ポート・カード・バッファのバッ
ファ占有率が監視され、一旦その占有率が第４閾値より
高い第５閾値を上回ると、論理フロー制御が終了して物
理フロー制御が実行され、ポート・カードへの全ビット
・ストリームの送信が非動作状態にされる。バッファ占
有率が第３閾値より下まわるとポート・カードへの第１
優先順位ビット・ストリームの送信が非動作状態にさ
れ、バッファ占有率が第１閾値より下まわるとポート・
カードへの第２優先順位ビット・ストリームの送信が動
作可能にされる。
【００１８】更に、上記フロー制御方法の背景情況にお
いて、フロー制御が適用されることとなる１個のビット
・ストリーム或いは一組のビット・ストリームを選択す
るために行うパケット転送レートの比較のための方法が
開示されている。ここに開示されている上記方法に依れ
ば、この選択は各ビット・ストリームに対応するパケッ
トの着信の順序 を調べ、１個のビット・ストリームま
たは一組のビット・ストリームをパケットの着信順に制
御することによって実行される。更に"ダミー"パケット
をそれ自体に送信するポート・カードによってフロー制
御を非動作状態にする方法が開示される。
いて、フロー制御が適用されることとなる１個のビット
・ストリーム或いは一組のビット・ストリームを選択す
るために行うパケット転送レートの比較のための方法が
開示されている。ここに開示されている上記方法に依れ
ば、この選択は各ビット・ストリームに対応するパケッ
トの着信の順序 を調べ、１個のビット・ストリームま
たは一組のビット・ストリームをパケットの着信順に制
御することによって実行される。更に"ダミー"パケット
をそれ自体に送信するポート・カードによってフロー制
御を非動作状態にする方法が開示される。
【００１９】
【発明の実施の形態】ここに開示される本発明の方法
は、或る種類の交換組織を使用するデータ交換メカニズ
ムと関連して実行される。図１に関連して記述された例
示的な交換組織１０２は、複式バス構造形態を使用す
る。本発明の方法は、以下で記述されるように、複式バ
スを使用する交換組織１０２の背景情況で記載される
が、それは例示目的のみのものである。交換組織１０２
は、例えば、２を超える数または２未満の数（１個）の
バスを使用することもでき、或いは何らバスを使用しな
い構成を使用することもできる。ここに記述されるデー
タ・フロー制御技術を他の交換組織に適応することは、
当業分野の技術者の知識内に或る事柄である。
は、或る種類の交換組織を使用するデータ交換メカニズ
ムと関連して実行される。図１に関連して記述された例
示的な交換組織１０２は、複式バス構造形態を使用す
る。本発明の方法は、以下で記述されるように、複式バ
スを使用する交換組織１０２の背景情況で記載される
が、それは例示目的のみのものである。交換組織１０２
は、例えば、２を超える数または２未満の数（１個）の
バスを使用することもでき、或いは何らバスを使用しな
い構成を使用することもできる。ここに記述されるデー
タ・フロー制御技術を他の交換組織に適応することは、
当業分野の技術者の知識内に或る事柄である。
【００２０】図１において、フロー制御メカニズムはバ
ス・インタフェース・チップ（businterface chip;ＢＩ
Ｃ）１１０の受信側のデータ待ち行列を、該データ待ち
行列を送信側ポート・カード、例えばポート・カード１
０９上の低速メモリ１１６へシフトすることによって制
限する。上記交換組織、即ち、受信バス１０６及び送信
バス１０４上のデータの経路選択は、論理アドレス指定
方式に基づいて為される。アドレスはポート・カード１
０８の各論理出力点に指定されている。これらの論理出
力点は、ポート・カード自体、即ち、ポート・カード１
０８か、ポート・カード１０８の何れかの論理的に定義
可能な部分、及び、ＡＴＭアドレス（ＶＰＩ／ＶＣ
Ｉ）、或いはそれらの何れかを表すことができる。これ
らのＡＴＭアドレスは、例えば、次の表題の文献、即
ち、"ATM Networks: Concepts, Protocols, Applicatio
ns", by R. Handel, M.N. Huber, and S. Schroeder, p
ublished by Addison-Wesley, in 1994"に記載されてい
る。論理アドレスが所定のポート・カード１０８に対応
するように定義されている場合は、このアドレスはま
た、物理アドレスとも呼ばれる。この論理（物理）アド
レスは代表的には、"ローカル・エンベロープ見出し部
（local envelope header）"と呼ばれるデータ構造中に
置かれている。受信側では、ＢＩＣ１１０がこのアドレ
スを使用して夫々のＢＩＣ１１０のポート・カード、即
ち、ポート・カード１０８に宛てられているエンベロー
プを濾波する。
ス・インタフェース・チップ（businterface chip;ＢＩ
Ｃ）１１０の受信側のデータ待ち行列を、該データ待ち
行列を送信側ポート・カード、例えばポート・カード１
０９上の低速メモリ１１６へシフトすることによって制
限する。上記交換組織、即ち、受信バス１０６及び送信
バス１０４上のデータの経路選択は、論理アドレス指定
方式に基づいて為される。アドレスはポート・カード１
０８の各論理出力点に指定されている。これらの論理出
力点は、ポート・カード自体、即ち、ポート・カード１
０８か、ポート・カード１０８の何れかの論理的に定義
可能な部分、及び、ＡＴＭアドレス（ＶＰＩ／ＶＣ
Ｉ）、或いはそれらの何れかを表すことができる。これ
らのＡＴＭアドレスは、例えば、次の表題の文献、即
ち、"ATM Networks: Concepts, Protocols, Applicatio
ns", by R. Handel, M.N. Huber, and S. Schroeder, p
ublished by Addison-Wesley, in 1994"に記載されてい
る。論理アドレスが所定のポート・カード１０８に対応
するように定義されている場合は、このアドレスはま
た、物理アドレスとも呼ばれる。この論理（物理）アド
レスは代表的には、"ローカル・エンベロープ見出し部
（local envelope header）"と呼ばれるデータ構造中に
置かれている。受信側では、ＢＩＣ１１０がこのアドレ
スを使用して夫々のＢＩＣ１１０のポート・カード、即
ち、ポート・カード１０８に宛てられているエンベロー
プを濾波する。
【００２１】複数優先データ交換の動作環境で使用する
ためのフロー制御メカニズムをデザインするとき、幾つ
かの目的を考察する必要が有る。フロー制御の一つの目
的はＢＩＣ１１０の高速ＦＩＦＯバッファ１１４でのデ
ータ損失を防止することであり、フロー制御の別の目的
は高速ＦＩＦＯバッファ１１４及びＦＩＦＯステージン
グ・バッファ１１２の必要サイズを最少にすることであ
る。もし、データが失われると、その損失を回復するた
めに再送が必要であり、この再送によって無損失の交換
組織１０２が提供される。しかし、これらデータの再送
によって、交換組織１０２の効率及び総合交換容量が減
少する。データの再送によってまた、１つのポート・カ
ードから他のポート・カードへのデータ転送中に極度の
遅延が生じ、送信側ポート・カード及び受信側ポート・
カードとにおいて複雑なメカニズムの使用が要求され
る。
ためのフロー制御メカニズムをデザインするとき、幾つ
かの目的を考察する必要が有る。フロー制御の一つの目
的はＢＩＣ１１０の高速ＦＩＦＯバッファ１１４でのデ
ータ損失を防止することであり、フロー制御の別の目的
は高速ＦＩＦＯバッファ１１４及びＦＩＦＯステージン
グ・バッファ１１２の必要サイズを最少にすることであ
る。もし、データが失われると、その損失を回復するた
めに再送が必要であり、この再送によって無損失の交換
組織１０２が提供される。しかし、これらデータの再送
によって、交換組織１０２の効率及び総合交換容量が減
少する。データの再送によってまた、１つのポート・カ
ードから他のポート・カードへのデータ転送中に極度の
遅延が生じ、送信側ポート・カード及び受信側ポート・
カードとにおいて複雑なメカニズムの使用が要求され
る。
【００２２】フロー制御の別の目的はデータ・スループ
ットを維持することである。所定のデータ・ストリーム
へのフロー制御の持続性が有り、非選択性のアプリケー
ションは、該データ・ストリームを抑制する際に概念化
され、該データ・ストリームの多くが送信側ポート・カ
ード１０８において未処理の積み残しが生じることがあ
る。これらの未処理積み残しを除くために、低速メモリ
１１６とＢＩＣ１１０との間に大量のバス容量または比
較的に広いデータ・チャネル帯域幅或いはそれらの双方
が、フロー制御が適用されていない時間間隔中に用意さ
れなければならない。ＢＩＣ１１０と低速メモリ１１６
との間に必要とされる帯域幅は、データ・ストリームの
平均帯域幅を十分上回ることができ、更には、最大利用
可能帯域幅を上回ることさえ可能である。この超過帯域
幅が利用できないとき、データ・スループットは本シス
テムが付与するように装備されている理論的な最大容量
未満に低下する。
ットを維持することである。所定のデータ・ストリーム
へのフロー制御の持続性が有り、非選択性のアプリケー
ションは、該データ・ストリームを抑制する際に概念化
され、該データ・ストリームの多くが送信側ポート・カ
ード１０８において未処理の積み残しが生じることがあ
る。これらの未処理積み残しを除くために、低速メモリ
１１６とＢＩＣ１１０との間に大量のバス容量または比
較的に広いデータ・チャネル帯域幅或いはそれらの双方
が、フロー制御が適用されていない時間間隔中に用意さ
れなければならない。ＢＩＣ１１０と低速メモリ１１６
との間に必要とされる帯域幅は、データ・ストリームの
平均帯域幅を十分上回ることができ、更には、最大利用
可能帯域幅を上回ることさえ可能である。この超過帯域
幅が利用できないとき、データ・スループットは本シス
テムが付与するように装備されている理論的な最大容量
未満に低下する。
【００２３】フロー制御の外の目的は、交換組織中の異
なる優先順位等級の間に或る遅延優先を達成することで
ある。フロー制御技術の使用が交換組織内のデータ損失
を防止することを想定すると、フロー制御の有効性を確
認するための他の性能評価規準は交換遅延及びジッタの
測定を包含する。交換組織内の遅延-優先に対する理屈
に叶った目的は、高優先順位のストリームを、これらの
ストリームが受信側ポート・カードにおけるバッファ輻
輳の原因ではない限り、制御せず、従って遅延させない
ことである。他方、低優先順位のストリームは、もし上
位優先順位のストリームの幾らかが制御されている場
合、それら低優先順位のストリームがバッファの輻輳を
引き起こす責務とは無関係に制御されなければならな
い。このようにして、上位優先順位のストリームが、下
位優先順位のストリームから、これら下位優先順位のス
トリームの幾らかが輻輳を引き起こす可能性を有するの
で、有効に分離される。更には、少なくとも高優先順位
データ・ストリームのフローは、受信側バッファがこの
高優先順位のストリームを受信するために利用可能な容
量を有する程度に、完全な状態のままに保持される。そ
のような遅延 優先順位方式は、例えば、次の表題の文
献、即ち、"ATM Forum Traffic Management Specificat
ion, Version 4.0", February 1996"に規定されている
ようなＡＴＭ(非同期転送モード)サービスの部類の背景
情況で有益である。この目的で、フロー制御技術は、低
優先順位のＡＢＲ (available bit rate) トラヒックが
そのようなバッファの輻輳を引き起こす原因になってい
る限りにおいて、バッファが輻輳している期間中であっ
ても最少量のジッタ及び遅延を有する高優先順位のＣＢ
Ｒ(constant bit rate) ＡＴＭデータ・トラヒックを伝
達するようにデザインされる必要が有る。
なる優先順位等級の間に或る遅延優先を達成することで
ある。フロー制御技術の使用が交換組織内のデータ損失
を防止することを想定すると、フロー制御の有効性を確
認するための他の性能評価規準は交換遅延及びジッタの
測定を包含する。交換組織内の遅延-優先に対する理屈
に叶った目的は、高優先順位のストリームを、これらの
ストリームが受信側ポート・カードにおけるバッファ輻
輳の原因ではない限り、制御せず、従って遅延させない
ことである。他方、低優先順位のストリームは、もし上
位優先順位のストリームの幾らかが制御されている場
合、それら低優先順位のストリームがバッファの輻輳を
引き起こす責務とは無関係に制御されなければならな
い。このようにして、上位優先順位のストリームが、下
位優先順位のストリームから、これら下位優先順位のス
トリームの幾らかが輻輳を引き起こす可能性を有するの
で、有効に分離される。更には、少なくとも高優先順位
データ・ストリームのフローは、受信側バッファがこの
高優先順位のストリームを受信するために利用可能な容
量を有する程度に、完全な状態のままに保持される。そ
のような遅延 優先順位方式は、例えば、次の表題の文
献、即ち、"ATM Forum Traffic Management Specificat
ion, Version 4.0", February 1996"に規定されている
ようなＡＴＭ(非同期転送モード)サービスの部類の背景
情況で有益である。この目的で、フロー制御技術は、低
優先順位のＡＢＲ (available bit rate) トラヒックが
そのようなバッファの輻輳を引き起こす原因になってい
る限りにおいて、バッファが輻輳している期間中であっ
ても最少量のジッタ及び遅延を有する高優先順位のＣＢ
Ｒ(constant bit rate) ＡＴＭデータ・トラヒックを伝
達するようにデザインされる必要が有る。
【００２４】データ・フロー制御技術の上述の目的は、
第１に、複数のデータ優先順位の中の帯域幅配分の問題
に対処することにある。しかし、データ・フロー制御技
術の背景情況で検討を要する他のファクタに、所定の優
先順位レベルを持つ複数のデータ・ストリームの中での
帯域幅配分の均等性が有る。この考察は、サービス品質
（quality-of-service；QOS）要件のような、ストリー
ムの特定の特性及び必要要件についての知識が利用でき
ない場合に重要であろう。たとえビット・ストリームの
特定の特性または必要要件或いはそれらの双方が分かっ
ていても、それでもそのような特性または必要要件或い
はそれらの双方をデータ・フロー制御技術に取り入れる
ことは、一般原理としてデータ・フロー制御技術は簡単
且つ堅牢でなければならないので、困難であろう。フロ
ー制御を供するためにＱＯＳ情報を処理することは非常
に非能率、複雑、且つ、時間が掛かることとなろう。前
述の考察の観点において、１つの一般に使用されている
帯域幅配分技術にＭＡＸ-ＭＩＮ帯域幅配分として知ら
れている技術が有り、この技術は所定の優先順位等級内
のデータ・ストリームに帯域幅を配分するためにここに
開示されるフロー制御方法の何れかと関連して使用する
ことができる。
第１に、複数のデータ優先順位の中の帯域幅配分の問題
に対処することにある。しかし、データ・フロー制御技
術の背景情況で検討を要する他のファクタに、所定の優
先順位レベルを持つ複数のデータ・ストリームの中での
帯域幅配分の均等性が有る。この考察は、サービス品質
（quality-of-service；QOS）要件のような、ストリー
ムの特定の特性及び必要要件についての知識が利用でき
ない場合に重要であろう。たとえビット・ストリームの
特定の特性または必要要件或いはそれらの双方が分かっ
ていても、それでもそのような特性または必要要件或い
はそれらの双方をデータ・フロー制御技術に取り入れる
ことは、一般原理としてデータ・フロー制御技術は簡単
且つ堅牢でなければならないので、困難であろう。フロ
ー制御を供するためにＱＯＳ情報を処理することは非常
に非能率、複雑、且つ、時間が掛かることとなろう。前
述の考察の観点において、１つの一般に使用されている
帯域幅配分技術にＭＡＸ-ＭＩＮ帯域幅配分として知ら
れている技術が有り、この技術は所定の優先順位等級内
のデータ・ストリームに帯域幅を配分するためにここに
開示されるフロー制御方法の何れかと関連して使用する
ことができる。
【００２５】ＭＡＸ-ＭＩＮ帯域幅配分は、高い占有率
を有する高速ＦＩＦＯバッファ１１４を有するポート・
カード１０９のような隘路を成す資源に宛てられている
データ・ストリームの転送レートを調べる。そのよう
な"隘路"が存在しない状況では、ポート・カード１０９
の高速ＦＩＦＯバッファ１１４は、データが受信バス１
０６上へ送信され且つポート・カード１０９に着信する
と殆ど直ぐにそのデータを受信することとなろう。その
結果、ポート・カード１０９は"導入レート"状態、即
ち、データがポート・カード１０９のＢＩＣ１１０に印
可されているレートでデータを受信すると呼ばれる。
を有する高速ＦＩＦＯバッファ１１４を有するポート・
カード１０９のような隘路を成す資源に宛てられている
データ・ストリームの転送レートを調べる。そのよう
な"隘路"が存在しない状況では、ポート・カード１０９
の高速ＦＩＦＯバッファ１１４は、データが受信バス１
０６上へ送信され且つポート・カード１０９に着信する
と殆ど直ぐにそのデータを受信することとなろう。その
結果、ポート・カード１０９は"導入レート"状態、即
ち、データがポート・カード１０９のＢＩＣ１１０に印
可されているレートでデータを受信すると呼ばれる。
【００２６】ポート・カード１０９の高速ＦＩＦＯバッ
ファ１１４が、低速メモリ１１６への伝達が可能なデー
タよりも速く受信バス１０６からデータを受信している
と想定する。なお本実施例では、高速ＦＩＦＯバッファ
１１４は、受信バス１０６上のデータのデータ転送レー
トが低減されない限り、即ち、フロー制御が適用されな
い限り、最後には完全に占有されるようになることに注
意する必要が有る。ＭＩＮ/ＭＡＸ 帯域幅配分に従っ
て、一旦ポート・カード１０９が導入レートでデータ・
ストリームを最早受信できなくなると、同様にその導入
レート未満で受信されている交換組織１０２上の他のデ
ータ・ストリームは、ポート・カード１０９に対して宛
てられているデータ・ストリームより大きな配分の帯域
幅を同時に受け取ることができなくなろう。
ファ１１４が、低速メモリ１１６への伝達が可能なデー
タよりも速く受信バス１０６からデータを受信している
と想定する。なお本実施例では、高速ＦＩＦＯバッファ
１１４は、受信バス１０６上のデータのデータ転送レー
トが低減されない限り、即ち、フロー制御が適用されな
い限り、最後には完全に占有されるようになることに注
意する必要が有る。ＭＩＮ/ＭＡＸ 帯域幅配分に従っ
て、一旦ポート・カード１０９が導入レートでデータ・
ストリームを最早受信できなくなると、同様にその導入
レート未満で受信されている交換組織１０２上の他のデ
ータ・ストリームは、ポート・カード１０９に対して宛
てられているデータ・ストリームより大きな配分の帯域
幅を同時に受け取ることができなくなろう。
【００２７】帯域幅配分の均等性は、ポート・カード１
０９のような資源に負荷が掛かり過ぎているときのみに
関わりが有る。もし、このシステムが過負荷のような期
間を制限するように設計されると、ＭＡＸ-ＭＩＮの均
等性を比較的に高い転送レートを有するデータ・ストリ
ームを一時的に妨げる手段として観ることができ、同時
に、１個または複数の宛先ポート・カードへ流れる比較
的により低いレートのストリームを許容する。このこと
は、レートに比例した帯域幅配分のような他の方式とは
異なり、より高いレートのビット・ストリームがより低
いレートのビット・ストリームを完全に阻止するように
ことが許容される。
０９のような資源に負荷が掛かり過ぎているときのみに
関わりが有る。もし、このシステムが過負荷のような期
間を制限するように設計されると、ＭＡＸ-ＭＩＮの均
等性を比較的に高い転送レートを有するデータ・ストリ
ームを一時的に妨げる手段として観ることができ、同時
に、１個または複数の宛先ポート・カードへ流れる比較
的により低いレートのストリームを許容する。このこと
は、レートに比例した帯域幅配分のような他の方式とは
異なり、より高いレートのビット・ストリームがより低
いレートのビット・ストリームを完全に阻止するように
ことが許容される。
【００２８】起動されると、フロー制御メカニズムは比
較的に短い（或いは、理想的には零の）データ転送遅延
を具備する必要が有る。フロー制御の１つの目的が第１
の、受信側のＢＩＣ１１０の受信側から第２の、送信側
ＢＩＣ１１０の送信側へ、即ち、受信側ポート・カード
１０８の高速ＦＩＦＯバッファ１１４から送信側ポート
・カード１０９の低速メモリ１１６への待ち行列を成し
ているデータをシフトすることであるから、フロー制御
はデータ損失を補償するために或る量の遅延効率を必然
的に犠牲にしなければならない。交換組織１０２は、ポ
ート・カード１０８、１０９、１１３に宛てられている
個々のビット・ストリームのデータ・レートに比べて非
常に高いデータ転送レートを与えるので、そのような使
い分けによって本来の利点が供されることとなろう。
較的に短い（或いは、理想的には零の）データ転送遅延
を具備する必要が有る。フロー制御の１つの目的が第１
の、受信側のＢＩＣ１１０の受信側から第２の、送信側
ＢＩＣ１１０の送信側へ、即ち、受信側ポート・カード
１０８の高速ＦＩＦＯバッファ１１４から送信側ポート
・カード１０９の低速メモリ１１６への待ち行列を成し
ているデータをシフトすることであるから、フロー制御
はデータ損失を補償するために或る量の遅延効率を必然
的に犠牲にしなければならない。交換組織１０２は、ポ
ート・カード１０８、１０９、１１３に宛てられている
個々のビット・ストリームのデータ・レートに比べて非
常に高いデータ転送レートを与えるので、そのような使
い分けによって本来の利点が供されることとなろう。
【００２９】フロー制御の他の目的は、制御目的で、高
速ＦＩＦＯバッファ１１４に要求される制御バッファ空
間の量を最少にし、且つ、ＢＩＣ１１０で実行されなけ
ればならないデータ処理ステップ及び制御信号通信ステ
ップの複雑さを最少にすることである。特に、イン・バ
ンド制御信号法が実行されると、制御メッセージが帯域
幅資源に関する通常のデータと競合しなければならず、
何らかの状況ではこれらの制御信号は帯域幅のデータ・
ストリームが欠乏（starve）することがある。結局、こ
のフロー制御技術はＢＩＣ１１０での実行のために十分
に簡単なものでなければならず、且つ、交換組織１０２
の最大の成就可能なデータ転送レートに迫る高データ転
送レートで実行されなければならない。
速ＦＩＦＯバッファ１１４に要求される制御バッファ空
間の量を最少にし、且つ、ＢＩＣ１１０で実行されなけ
ればならないデータ処理ステップ及び制御信号通信ステ
ップの複雑さを最少にすることである。特に、イン・バ
ンド制御信号法が実行されると、制御メッセージが帯域
幅資源に関する通常のデータと競合しなければならず、
何らかの状況ではこれらの制御信号は帯域幅のデータ・
ストリームが欠乏（starve）することがある。結局、こ
のフロー制御技術はＢＩＣ１１０での実行のために十分
に簡単なものでなければならず、且つ、交換組織１０２
の最大の成就可能なデータ転送レートに迫る高データ転
送レートで実行されなければならない。
【００３０】ここに開示されている複数優先データ・フ
ロー制御方法の種々の実施例は例えば次の動作枠組みを
使用するデータ交換システムの背景情況で有益である。
しかし、この動作枠組みは単に例示的な目的で記述さ
れ、且つ、ここに開示されるフロー制御方法はまた、他
のタイプの動作枠組みを使用するデータ交換システムに
も適用可能であることに留意すべきである。例示的なデ
ータ交換システムでは、送信側ポート・カード１０９の
ような送信側資源からのデータ・フローが選択的に起動
及び停止されることができ、そのようなフロー制御はＯ
Ｎ／ＯＦＦフロー制御と呼ばれる。フロー制御が起動さ
れると、低速メモリ１１６からポート・カード１０９の
ＢＩＣ１１０へのデータ・フローが、上記送信側ポート
・カード、即ち、ポート・カード１０９に表されている
ようなデータの論理宛先を使用することによって、一時
的に終了、即ち、選択的に停止される。ここで、このタ
イプのフロー制御はＦＩＦＯステージング・バッファ１
１２へのアクセスを制限するが送信バス１０４へのアク
セスは制限しないことに注目しなければならない。この
バス・アクセス制御が行われないのは、論理アドレスに
基づくバス・アクセスのための選択的制御がＢＩＣ１１
０において実行するには余りにも複雑であるためである
と想定される。そのうえ、そのようなバス・アクセスの
制御によって、フロー制御されているデータ・ストリー
ムは、このフロー制御されているデータ・ストリームか
らのデータが送信側ポート・カードのＦＩＦＯステージ
ング・バッファ１１２を無駄占めしているので、他のデ
ータ・ストリームを欠乏することがある。
ロー制御方法の種々の実施例は例えば次の動作枠組みを
使用するデータ交換システムの背景情況で有益である。
しかし、この動作枠組みは単に例示的な目的で記述さ
れ、且つ、ここに開示されるフロー制御方法はまた、他
のタイプの動作枠組みを使用するデータ交換システムに
も適用可能であることに留意すべきである。例示的なデ
ータ交換システムでは、送信側ポート・カード１０９の
ような送信側資源からのデータ・フローが選択的に起動
及び停止されることができ、そのようなフロー制御はＯ
Ｎ／ＯＦＦフロー制御と呼ばれる。フロー制御が起動さ
れると、低速メモリ１１６からポート・カード１０９の
ＢＩＣ１１０へのデータ・フローが、上記送信側ポート
・カード、即ち、ポート・カード１０９に表されている
ようなデータの論理宛先を使用することによって、一時
的に終了、即ち、選択的に停止される。ここで、このタ
イプのフロー制御はＦＩＦＯステージング・バッファ１
１２へのアクセスを制限するが送信バス１０４へのアク
セスは制限しないことに注目しなければならない。この
バス・アクセス制御が行われないのは、論理アドレスに
基づくバス・アクセスのための選択的制御がＢＩＣ１１
０において実行するには余りにも複雑であるためである
と想定される。そのうえ、そのようなバス・アクセスの
制御によって、フロー制御されているデータ・ストリー
ムは、このフロー制御されているデータ・ストリームか
らのデータが送信側ポート・カードのＦＩＦＯステージ
ング・バッファ１１２を無駄占めしているので、他のデ
ータ・ストリームを欠乏することがある。
【００３１】複数優先フロー制御のトリガは受信側ポー
ト・カードの高速ＦＩＦＯバッファ１１４のバッファ占
有率に基づいて為される。帯域外フロー制御信号は、高
速ＦＩＦＯバッファ１１４の占有率情報を包含する制御
メッセージを受信側ポート・カードから送信側ポート・
カードへ搬送するために使用されるが、これは必ずしも
必須ではない。同様に、この目的でインバンド信号方式
を使用することも可能である。
ト・カードの高速ＦＩＦＯバッファ１１４のバッファ占
有率に基づいて為される。帯域外フロー制御信号は、高
速ＦＩＦＯバッファ１１４の占有率情報を包含する制御
メッセージを受信側ポート・カードから送信側ポート・
カードへ搬送するために使用されるが、これは必ずしも
必須ではない。同様に、この目的でインバンド信号方式
を使用することも可能である。
【００３２】複数優先フロー制御は、ＢＩＣ１１０が特
別な制御信号をそれ自体へ送信するときに停止される。
なお、この特別な制御信号はデータの"ダミー" エンベ
ロープの形であることができる。上記ダミー・エンベロ
ープを受信すると、ＢＩＣ１１０は例示目的で、あたか
もダミー・エンベロープが何らかの他のポート・カード
から送信されたものであるかのように制御メッセージを
自動的に生成し且つ送信する。この制御メッセージに
は、高速ＦＩＦＯバッファ１１４が輻輳から既に回復さ
れており最早輻輳していない事実を示す信号が包含され
ている。この背景情況では、輻輳はあいにく高いバッフ
ァ占有率が存在することと関わりを持つ。この制御メッ
セージはまた、今や輻輳していないＢＩＣ１１０に対応
する論理宛先アドレスをも包含する。エンベロープが、
既にフロー制御が起動され未だそのような制御が停止し
ていないポート・カードに受信されていない筈であるの
で、フロー制御を停止するためにダミー・エンベロープ
演算が必要である。
別な制御信号をそれ自体へ送信するときに停止される。
なお、この特別な制御信号はデータの"ダミー" エンベ
ロープの形であることができる。上記ダミー・エンベロ
ープを受信すると、ＢＩＣ１１０は例示目的で、あたか
もダミー・エンベロープが何らかの他のポート・カード
から送信されたものであるかのように制御メッセージを
自動的に生成し且つ送信する。この制御メッセージに
は、高速ＦＩＦＯバッファ１１４が輻輳から既に回復さ
れており最早輻輳していない事実を示す信号が包含され
ている。この背景情況では、輻輳はあいにく高いバッフ
ァ占有率が存在することと関わりを持つ。この制御メッ
セージはまた、今や輻輳していないＢＩＣ１１０に対応
する論理宛先アドレスをも包含する。エンベロープが、
既にフロー制御が起動され未だそのような制御が停止し
ていないポート・カードに受信されていない筈であるの
で、フロー制御を停止するためにダミー・エンベロープ
演算が必要である。
【００３３】ダミー・エンベロープを送信するために、
別の高速ステージング・バッファをＢＩＣ１１０中に形
成することができ、この場合、本ＢＩＣ１１０は制御バ
ッファと呼ぶことができる。ダミー・エンベロープは交
換組織１０２へのアクセスの際に通常のデータ・エンベ
ロープより高い優先順位を有する。上記アーキテクチャ
の選択によってフロー制御技術が簡単になり、従って、
該フロー制御技術のＢＩＣ１１０における実行が魅力有
るものになる。
別の高速ステージング・バッファをＢＩＣ１１０中に形
成することができ、この場合、本ＢＩＣ１１０は制御バ
ッファと呼ぶことができる。ダミー・エンベロープは交
換組織１０２へのアクセスの際に通常のデータ・エンベ
ロープより高い優先順位を有する。上記アーキテクチャ
の選択によってフロー制御技術が簡単になり、従って、
該フロー制御技術のＢＩＣ１１０における実行が魅力有
るものになる。
【００３４】ここに開示される複数優先データ・フロー
制御技術は直前のパラグラフに記述されている特性を有
するデータ交換メカニズムの背景情況ですることができ
るが、必ずしもそうである必要はない。図２において、
論理フロー制御と呼ばれる第１の複数優先データ・フロ
ー制御方法は以下のように実行される。或るポート・カ
ードのバッファの占有率が監視される。もし、その占有
率が第１閾値２１１より高い第２閾値２０９を上回る
と、所定のポート・カードに宛てて送信される第２優先
順位ビット・ストリームのビット・レートが比較され
る。最高のビット転送レートを有する第２優先順位ビッ
ト・ストリーム、或いは最高のビット転送レートを有す
る一組の第２優先順位ビット・ストリームの送信は、バ
ッファ占有率が第１閾値２１１を下回るまで非動作状態
にされる。一旦バッファ占有率が第１閾値２１１を下回
ると、最高のビット転送レートを有する第２優先順位ビ
ット・ストリーム或いは一組のストリームの送信が動作
可能にされる。
制御技術は直前のパラグラフに記述されている特性を有
するデータ交換メカニズムの背景情況ですることができ
るが、必ずしもそうである必要はない。図２において、
論理フロー制御と呼ばれる第１の複数優先データ・フロ
ー制御方法は以下のように実行される。或るポート・カ
ードのバッファの占有率が監視される。もし、その占有
率が第１閾値２１１より高い第２閾値２０９を上回る
と、所定のポート・カードに宛てて送信される第２優先
順位ビット・ストリームのビット・レートが比較され
る。最高のビット転送レートを有する第２優先順位ビッ
ト・ストリーム、或いは最高のビット転送レートを有す
る一組の第２優先順位ビット・ストリームの送信は、バ
ッファ占有率が第１閾値２１１を下回るまで非動作状態
にされる。一旦バッファ占有率が第１閾値２１１を下回
ると、最高のビット転送レートを有する第２優先順位ビ
ット・ストリーム或いは一組のストリームの送信が動作
可能にされる。
【００３５】もし占有率が第３閾値２０７より高い第４
閾値２０５を上回ると、所定のポート・カードに宛てて
送信される第１優先順位ビット・ストリームのビット転
送レートが比較される。最高のビット転送レートを有す
る第１優先順位ビット・ストリーム、或いは最高のビッ
ト転送レートを有する一組の第１優先順位ビット・スト
リームの送信は、バッファ占有率が第３閾値２０７を下
回るまで非動作状態にされる。一旦バッファ占有率が第
３閾値２０７を下回ると、最高のビット転送レートを有
する第１優先順位ビット・ストリーム或いは一組のスト
リームの送信が動作可能にされる。この様にして高いパ
ケット転送レートのストリームが先ず制御され、もしよ
り低いパケット転送レートのストリームが多少なりとも
制御されると、そのようなより低いパケット転送レート
のストリームはより高いパケット転送レートのストリー
ムが既に制御を受け終わった後で制御される。従って、
より高いパケット転送レートのストリームの出現によっ
てより低いパケット転送レートのストリームの受信が防
止されることはない。
閾値２０５を上回ると、所定のポート・カードに宛てて
送信される第１優先順位ビット・ストリームのビット転
送レートが比較される。最高のビット転送レートを有す
る第１優先順位ビット・ストリーム、或いは最高のビッ
ト転送レートを有する一組の第１優先順位ビット・スト
リームの送信は、バッファ占有率が第３閾値２０７を下
回るまで非動作状態にされる。一旦バッファ占有率が第
３閾値２０７を下回ると、最高のビット転送レートを有
する第１優先順位ビット・ストリーム或いは一組のスト
リームの送信が動作可能にされる。この様にして高いパ
ケット転送レートのストリームが先ず制御され、もしよ
り低いパケット転送レートのストリームが多少なりとも
制御されると、そのようなより低いパケット転送レート
のストリームはより高いパケット転送レートのストリー
ムが既に制御を受け終わった後で制御される。従って、
より高いパケット転送レートのストリームの出現によっ
てより低いパケット転送レートのストリームの受信が防
止されることはない。
【００３６】物理フロー制御と呼ばれる第２の複数優先
データ・フロー制御方法によれば、ポート・カード１０
８（図１参照）のバッファの占有率が監視される。もし
占有率が第１閾値２１１より高い第２閾値２０９（図２
参照）を上回るとポート・カード１０８への全第２優先
順位ビット・ストリームの送信は、バッファ占有率が第
１閾値２１１を下回るまで非動作状態にされる。一旦バ
ッファ占有率が第１閾値２１１を下回ると、そのポート
・カードへの全第２優先順位ビット・ストリームの送信
が動作可能にされる。もしバッファ占有率が第３閾値２
０７より高い第４閾値２０５を上回ると、そのポート・
カードへの全第１優先順位ビット・ストリームの送信が
バッファ占有率が第３閾値２０７を下回るまで非動作状
態にされる。一旦バッファ占有率が第３閾値２０７を下
回ると、そのポート・カードへの全第１優先順位ビット
・ストリームの送信が動作可能にされる。
データ・フロー制御方法によれば、ポート・カード１０
８（図１参照）のバッファの占有率が監視される。もし
占有率が第１閾値２１１より高い第２閾値２０９（図２
参照）を上回るとポート・カード１０８への全第２優先
順位ビット・ストリームの送信は、バッファ占有率が第
１閾値２１１を下回るまで非動作状態にされる。一旦バ
ッファ占有率が第１閾値２１１を下回ると、そのポート
・カードへの全第２優先順位ビット・ストリームの送信
が動作可能にされる。もしバッファ占有率が第３閾値２
０７より高い第４閾値２０５を上回ると、そのポート・
カードへの全第１優先順位ビット・ストリームの送信が
バッファ占有率が第３閾値２０７を下回るまで非動作状
態にされる。一旦バッファ占有率が第３閾値２０７を下
回ると、そのポート・カードへの全第１優先順位ビット
・ストリームの送信が動作可能にされる。
【００３７】ハイブリッド・フロー制御と呼ばれる第３
の複数優先データ・フロー制御方法は上記第１及び第２
のフロー制御方法の組合せである。最初に論理フロー制
御が実行される。当該ポート・カード・バッファのバッ
ファ占有率が監視され、一旦その占有率が第４閾値２０
５より高い第５閾値２０３を上回ると、論理フロー制御
が終了して物理フロー制御が実行され当該ポート・カー
ドへの全ビット・ストリームの送信が非動作状態にされ
る。バッファ占有率が第３閾値２０７を下回るとポート
・カードへの第１優先順位ビット・ストリームの送信が
動作可能にされ、バッファ占有率が第１閾値２１１を下
回るとポート・カードへの第２優先順位ビット・ストリ
ームの送信が動作可能にされる。
の複数優先データ・フロー制御方法は上記第１及び第２
のフロー制御方法の組合せである。最初に論理フロー制
御が実行される。当該ポート・カード・バッファのバッ
ファ占有率が監視され、一旦その占有率が第４閾値２０
５より高い第５閾値２０３を上回ると、論理フロー制御
が終了して物理フロー制御が実行され当該ポート・カー
ドへの全ビット・ストリームの送信が非動作状態にされ
る。バッファ占有率が第３閾値２０７を下回るとポート
・カードへの第１優先順位ビット・ストリームの送信が
動作可能にされ、バッファ占有率が第１閾値２１１を下
回るとポート・カードへの第２優先順位ビット・ストリ
ームの送信が動作可能にされる。
【００３８】図３及び図４は図１の低速メモリ１１６の
編成を示す例示的なデータ構造図である。低速メモリ１
１６は、図３に示される２０６と図４に示される２０８
とに分割されている。図３において、各送信待ち行列２
００６は更に各々が所定の論理宛先アドレスへ向けられ
たパケットを有する複数の宛先待ち行列に細分されてい
る。例えば、送信待ち行列２００６には論理アドレスＡ
宛てパケットの待ち行列２０１０の形の第１宛先待ち行
列、及び、論理アドレスＮ宛てパケットの待ち行列２０
１２の形の第２の宛先待ち行列が包含される。論理アド
レス'A'は例えば図１のポート・カード１０８に対応す
ることができ、論理アドレス'N'は例えば図１のポート
・カード１１３に対応することができる。
編成を示す例示的なデータ構造図である。低速メモリ１
１６は、図３に示される２０６と図４に示される２０８
とに分割されている。図３において、各送信待ち行列２
００６は更に各々が所定の論理宛先アドレスへ向けられ
たパケットを有する複数の宛先待ち行列に細分されてい
る。例えば、送信待ち行列２００６には論理アドレスＡ
宛てパケットの待ち行列２０１０の形の第１宛先待ち行
列、及び、論理アドレスＮ宛てパケットの待ち行列２０
１２の形の第２の宛先待ち行列が包含される。論理アド
レス'A'は例えば図１のポート・カード１０８に対応す
ることができ、論理アドレス'N'は例えば図１のポート
・カード１１３に対応することができる。
【００３９】次に、各宛先待ち行列は、各々が所定のデ
ータ優先順位を表すデータ・パケットを包含する複数の
優先順位待ち行列に細分される。例えば、論理アドレス
Ａ宛てパケットの待ち行列２０１０には、優先順位１の
待ち行列２０１４、優先順位２の待ち行列２０１６、優
先順位３の待ち行列２０１８及び優先順位４の待ち行列
２０２０が包含される。同様に、論理アドレスＮ宛てパ
ケットの待ち行列２０１２には、優先順位１の待ち行列
２０２２、優先順位２の待ち行列２０２４、優先順位３
の待ち行列２０２６及び優先順位４の待ち行列２０２８
が包含される。
ータ優先順位を表すデータ・パケットを包含する複数の
優先順位待ち行列に細分される。例えば、論理アドレス
Ａ宛てパケットの待ち行列２０１０には、優先順位１の
待ち行列２０１４、優先順位２の待ち行列２０１６、優
先順位３の待ち行列２０１８及び優先順位４の待ち行列
２０２０が包含される。同様に、論理アドレスＮ宛てパ
ケットの待ち行列２０１２には、優先順位１の待ち行列
２０２２、優先順位２の待ち行列２０２４、優先順位３
の待ち行列２０２６及び優先順位４の待ち行列２０２８
が包含される。
【００４０】図４において、各受信待ち行列２００８は
更に各々が所定の論理宛先アドレスと対応する複数の宛
先待ち行列に細分されている。例えば、受信待ち行列２
００８には論理アドレス'ｌ'に宛てられているパケット
の待ち行列２０５０の形の第１宛先待ち行列、及び、論
理アドレス'Ｍ'に宛てられているパケットの待ち行列２
０５２の形の第２宛先待ち行列が包含される。次に、各
宛先待ち行列は、各々が所定のデータ優先順位を表すデ
ータ・パケットを包含する複数の優先順位待ち行列に細
分される。例えば、"論理アドレス１に宛てて送信され
るパケットの待ち行列"２０５０には、優先順位１の待
ち行列２０３０、優先順位２の待ち行列２０３２、優先
順位３の待ち行列２０３４及び優先順位４の待ち行列２
０３６が包含される。同様に"論理アドレス'Ｍ' に宛て
られているパケットの待ち行列"２０５２には、優先順
位１の待ち行列２０３８、優先順位２の待ち行列２０４
０、優先順位３の待ち行列２０４２及び優先順位４の待
ち行列２０４４が包含される。
更に各々が所定の論理宛先アドレスと対応する複数の宛
先待ち行列に細分されている。例えば、受信待ち行列２
００８には論理アドレス'ｌ'に宛てられているパケット
の待ち行列２０５０の形の第１宛先待ち行列、及び、論
理アドレス'Ｍ'に宛てられているパケットの待ち行列２
０５２の形の第２宛先待ち行列が包含される。次に、各
宛先待ち行列は、各々が所定のデータ優先順位を表すデ
ータ・パケットを包含する複数の優先順位待ち行列に細
分される。例えば、"論理アドレス１に宛てて送信され
るパケットの待ち行列"２０５０には、優先順位１の待
ち行列２０３０、優先順位２の待ち行列２０３２、優先
順位３の待ち行列２０３４及び優先順位４の待ち行列２
０３６が包含される。同様に"論理アドレス'Ｍ' に宛て
られているパケットの待ち行列"２０５２には、優先順
位１の待ち行列２０３８、優先順位２の待ち行列２０４
０、優先順位３の待ち行列２０４２及び優先順位４の待
ち行列２０４４が包含される。
【００４１】図５は図１のＦＩＦＯステージング・バッ
ファ１１２の編成を示す例示的なデータ構造図である。
各ＦＩＦＯステージング・バッファ１１２は、送信側メ
モリ間データ移送待ち行列３００２のような送信側ステ
ージング待ち行列に分割され、更に各送信側メモリ間デ
ータ移送待ち行列３００２は、優先順位１の待ち行列３
００６、優先順位２の待ち行列３００８、優先順位３の
待ち行列３０１０及び優先順位４の待ち行列３０１２に
細分されている。
ファ１１２の編成を示す例示的なデータ構造図である。
各ＦＩＦＯステージング・バッファ１１２は、送信側メ
モリ間データ移送待ち行列３００２のような送信側ステ
ージング待ち行列に分割され、更に各送信側メモリ間デ
ータ移送待ち行列３００２は、優先順位１の待ち行列３
００６、優先順位２の待ち行列３００８、優先順位３の
待ち行列３０１０及び優先順位４の待ち行列３０１２に
細分されている。
【００４２】図６は、物理フロー制御方法または論理フ
ロー制御方法と関連して使用するための図１の高速ＦＩ
ＦＯバッファ１１４の編成を示す例示的なデータ構造図
であり、４つのデータ優先順位レベルが規定されてい
る。高速ＦＩＦＯバッファ１１４は、優先順位が１のデ
ータに対する第４閾値２０５及び第３閾値２０７、優先
順位が２のデータに対する第２閾値２０９及び第１閾値
２１１、優先順位が３のデータに対する第７閾値２２０
及び第６閾値２２２、並びに優先順位が４のデータに対
する第９閾値２２４及び第８閾値２２６を使用して分割
された受信側メモリ間データ移送待ち行列３００４に編
成されている。
ロー制御方法と関連して使用するための図１の高速ＦＩ
ＦＯバッファ１１４の編成を示す例示的なデータ構造図
であり、４つのデータ優先順位レベルが規定されてい
る。高速ＦＩＦＯバッファ１１４は、優先順位が１のデ
ータに対する第４閾値２０５及び第３閾値２０７、優先
順位が２のデータに対する第２閾値２０９及び第１閾値
２１１、優先順位が３のデータに対する第７閾値２２０
及び第６閾値２２２、並びに優先順位が４のデータに対
する第９閾値２２４及び第８閾値２２６を使用して分割
された受信側メモリ間データ移送待ち行列３００４に編
成されている。
【００４３】図７はハイブリッド・フロー制御方法、例
えば図８乃至図１３の方法と共に使用するための高速Ｆ
ＩＦＯバッファ１１４の編成を示す例示的なデータ構造
図であり、ここには４つのデータ優先順位レベルが規定
されている。高速ＦＩＦＯバッファ１１４は、物理制御
が適用されるべきときに全データ・ストリームの制御に
対応する第５閾値２０３を使用して分割された受信側メ
モリ間データ移送待ち行列３００４に編成される。受信
側メモリ間データ移送待ち行列３００４はまた、優先順
位が１のデータに対する第４閾値２０５と第３閾値２０
７、優先順位が２のデータに対する第２閾値２０９と第
１閾値２１１、優先順位が３のデータに対する第７閾値
２２０と第６閾値２２２、及び、優先順位が４のデータ
に対する第９閾値２２４と第８閾値２２６を使用して分
割される。
えば図８乃至図１３の方法と共に使用するための高速Ｆ
ＩＦＯバッファ１１４の編成を示す例示的なデータ構造
図であり、ここには４つのデータ優先順位レベルが規定
されている。高速ＦＩＦＯバッファ１１４は、物理制御
が適用されるべきときに全データ・ストリームの制御に
対応する第５閾値２０３を使用して分割された受信側メ
モリ間データ移送待ち行列３００４に編成される。受信
側メモリ間データ移送待ち行列３００４はまた、優先順
位が１のデータに対する第４閾値２０５と第３閾値２０
７、優先順位が２のデータに対する第２閾値２０９と第
１閾値２１１、優先順位が３のデータに対する第７閾値
２２０と第６閾値２２２、及び、優先順位が４のデータ
に対する第９閾値２２４と第８閾値２２６を使用して分
割される。
【００４４】論理フロー制御は、最初は高いパケット転
送レートのストリームを制御し、その後低いパケット転
送レートのストリームを制御しようと努める根本理念を
有するものとして概念化することが可能である。一般事
項として、論理フロー制御は輻輳の原因である１つの或
いは一組のストリームを有効に分離し、この分離された
１つの或いは一組のストリームのみが制御される。基本
的には、このことは、フロー制御が輻輳の原になってい
るストリームに制限されており、且つ、輻輳の原因では
ないストリームが全く制御されないので、理想的な方式
である。しかし、フロー制御を受けることになる１つ或
いは一組のストリームの選択は実際問題としてやや困難
である。選択は、例えば、バッファ占有率或いは図１の
高速ＦＩＦＯバッファ１１４におけるそれらストリーム
の着信レートに基づいて為すことができる。高速ＦＩＦ
Ｏバッファ１１４を比較的に小さく維持することが望ま
しいので、特に多数のストリームが既に一緒に多重送信
されている環境では、バッファ占有率の測定は信頼でき
るストリーム選択規準では無くなろう。他方、着信レー
トの情報はストリーム 選択に対する良好な規準として
考えされるが、これら着信レートを測定するための負担
は図１の実際のＢＩＣ１１０の能力を遙かに超えてい
る。
送レートのストリームを制御し、その後低いパケット転
送レートのストリームを制御しようと努める根本理念を
有するものとして概念化することが可能である。一般事
項として、論理フロー制御は輻輳の原因である１つの或
いは一組のストリームを有効に分離し、この分離された
１つの或いは一組のストリームのみが制御される。基本
的には、このことは、フロー制御が輻輳の原になってい
るストリームに制限されており、且つ、輻輳の原因では
ないストリームが全く制御されないので、理想的な方式
である。しかし、フロー制御を受けることになる１つ或
いは一組のストリームの選択は実際問題としてやや困難
である。選択は、例えば、バッファ占有率或いは図１の
高速ＦＩＦＯバッファ１１４におけるそれらストリーム
の着信レートに基づいて為すことができる。高速ＦＩＦ
Ｏバッファ１１４を比較的に小さく維持することが望ま
しいので、特に多数のストリームが既に一緒に多重送信
されている環境では、バッファ占有率の測定は信頼でき
るストリーム選択規準では無くなろう。他方、着信レー
トの情報はストリーム 選択に対する良好な規準として
考えされるが、これら着信レートを測定するための負担
は図１の実際のＢＩＣ１１０の能力を遙かに超えてい
る。
【００４５】１つの例示的な論理フロー制御方法は簡単
で有効である。ストリームはそれらのパケット転送レー
トに基づいて、制御のために"暗黙のうちに" 選択され
る。ここで、パケット転送レートは対応するビット転送
レートを推測するために使用され、最高のビット転送レ
ートを有する１個または一組のデータ・ストリームが停
止されてそのような１個または一組のデータ・ストリー
ムは最早図１の交換組織１０２には現れない。上記ビッ
ト転送レートの実際の測定は不要である。フロー制御が
適用されるべき期間中、ストリームはそれらストリーム
が受信側ポート・カードの高速ＦＩＦＯバッファ１１４
に着信する順に停止される。このようにして、一般的に
よくあることであるがもしより高いレートのストリーム
が早期に生じる確率が、より低いレートのストリームが
早期に生じる確率より高い場合、より高いレートのスト
リームがより低いレートのストリームよりも一層制御さ
れることが見込まれる。もし受信側ポート・カードの高
速ＦＩＦＯバッファ１１４が特定の閾値以上の占有率を
有すると、この高速ＦＩＦＯバッファ１１４に現れるデ
ータ・ストリームは逐次制御される。
で有効である。ストリームはそれらのパケット転送レー
トに基づいて、制御のために"暗黙のうちに" 選択され
る。ここで、パケット転送レートは対応するビット転送
レートを推測するために使用され、最高のビット転送レ
ートを有する１個または一組のデータ・ストリームが停
止されてそのような１個または一組のデータ・ストリー
ムは最早図１の交換組織１０２には現れない。上記ビッ
ト転送レートの実際の測定は不要である。フロー制御が
適用されるべき期間中、ストリームはそれらストリーム
が受信側ポート・カードの高速ＦＩＦＯバッファ１１４
に着信する順に停止される。このようにして、一般的に
よくあることであるがもしより高いレートのストリーム
が早期に生じる確率が、より低いレートのストリームが
早期に生じる確率より高い場合、より高いレートのスト
リームがより低いレートのストリームよりも一層制御さ
れることが見込まれる。もし受信側ポート・カードの高
速ＦＩＦＯバッファ１１４が特定の閾値以上の占有率を
有すると、この高速ＦＩＦＯバッファ１１４に現れるデ
ータ・ストリームは逐次制御される。
【００４６】もし論理フロー制御技術が何ら他のデータ
・フロー制御技術を用いずに単独で使用される場合は、
データ損失が容易に制御されない欠点が有る。データ損
失は、ストリームが逐次且つ確率論的方法で停止される
ために生じることがある。データ損失を厳密に制御する
ため、データ・ストリームの何らかの物理フロー制御が
必要である。しかし、物理フロー制御を達成するため
に、交換組織１０２に結合されている全ポート・カード
１０８、１０９、１１３を一意的にアドレスすることが
できる何らかのメカニズムが具備されなければならな
い。更に、所定のポート・カード１０８において物理ア
ドレスを論理アドレスに写像するためのメカニズムが必
要である。このアドレス指定メカニズムは、従来の物理
アドレスの形で提供することが可能である。しかし、こ
れらの物理アドレスは論理アドレス空間内に所定のアド
レス空間を構成することがある。前者の場合には、物理
アドレスと論理アドレスとを識別するために付加ビット
を使用することが可能であろう。そのような付加ビット
は、それと対応するアドレスと共に、データ・パケット
に札付けされている市内交換機見出し部（local switch
header）に取り入れることが可能であろう。市内交換
機見出し部を有するデータ・パケットはエンベロープと
呼ばれる。物理アドレスから論理アドレスへの変換は各
ＢＩＣ１１０で行われる。
・フロー制御技術を用いずに単独で使用される場合は、
データ損失が容易に制御されない欠点が有る。データ損
失は、ストリームが逐次且つ確率論的方法で停止される
ために生じることがある。データ損失を厳密に制御する
ため、データ・ストリームの何らかの物理フロー制御が
必要である。しかし、物理フロー制御を達成するため
に、交換組織１０２に結合されている全ポート・カード
１０８、１０９、１１３を一意的にアドレスすることが
できる何らかのメカニズムが具備されなければならな
い。更に、所定のポート・カード１０８において物理ア
ドレスを論理アドレスに写像するためのメカニズムが必
要である。このアドレス指定メカニズムは、従来の物理
アドレスの形で提供することが可能である。しかし、こ
れらの物理アドレスは論理アドレス空間内に所定のアド
レス空間を構成することがある。前者の場合には、物理
アドレスと論理アドレスとを識別するために付加ビット
を使用することが可能であろう。そのような付加ビット
は、それと対応するアドレスと共に、データ・パケット
に札付けされている市内交換機見出し部（local switch
header）に取り入れることが可能であろう。市内交換
機見出し部を有するデータ・パケットはエンベロープと
呼ばれる。物理アドレスから論理アドレスへの変換は各
ＢＩＣ１１０で行われる。
【００４７】ここに開示される物理フロー制御方法によ
れば、ポート・カードの高速ＦＩＦＯバッファ１１４が
輻輳状態になるとき、即ち特定の閾値より高い占有率を
達成するとき、該高速ＦＩＦＯバッファ１１４に宛てら
れている全論理ストリームが同時に交換組織１０２によ
って停止される。論理フロー制御方法の場合に、ストリ
ームがそれらのデータ転送レートに基づいて暗黙のうち
に選択されたことを思い返すと、特定のデータ転送レー
トより以上のストリームだけが停止される。一般的に、
物理方式は論理方式よりも有効に損失を制御する。物理
方式ではまた、一般的にストリーム同士の間で共有され
るかなりの帯域幅を供することも可能である。しかし、
より高いレートのストリームは幾つかのケースにおいて
は、より高いレートのストリームを"欠乏"させることが
できる。即ち、高速ＦＩＦＯバッファ１１４において、
より低いレートのストリームの受信を防止することがで
きる。その理由は、より高いレートのストリームが基本
的により低いレートのストリームの制御頻度を支配する
からである。他方、論理フロー制御は、もし上述のダミ
ー・エンベロープ伝送技術が使用される場合は、ダミー
・エンベロープが上記データ・フローが動作可能にされ
ることになっている各論理アドレスについて生成されな
ければならないので物理フロー制御より以上の帯域幅が
使われる。
れば、ポート・カードの高速ＦＩＦＯバッファ１１４が
輻輳状態になるとき、即ち特定の閾値より高い占有率を
達成するとき、該高速ＦＩＦＯバッファ１１４に宛てら
れている全論理ストリームが同時に交換組織１０２によ
って停止される。論理フロー制御方法の場合に、ストリ
ームがそれらのデータ転送レートに基づいて暗黙のうち
に選択されたことを思い返すと、特定のデータ転送レー
トより以上のストリームだけが停止される。一般的に、
物理方式は論理方式よりも有効に損失を制御する。物理
方式ではまた、一般的にストリーム同士の間で共有され
るかなりの帯域幅を供することも可能である。しかし、
より高いレートのストリームは幾つかのケースにおいて
は、より高いレートのストリームを"欠乏"させることが
できる。即ち、高速ＦＩＦＯバッファ１１４において、
より低いレートのストリームの受信を防止することがで
きる。その理由は、より高いレートのストリームが基本
的により低いレートのストリームの制御頻度を支配する
からである。他方、論理フロー制御は、もし上述のダミ
ー・エンベロープ伝送技術が使用される場合は、ダミー
・エンベロープが上記データ・フローが動作可能にされ
ることになっている各論理アドレスについて生成されな
ければならないので物理フロー制御より以上の帯域幅が
使われる。
【００４８】ハイブリッド制御方式では、論理フロー制
御と物理フロー制御とのそれぞれの長所が組み合され
る。論理フロー制御は、高速ＦＩＦＯバッファ１１４の
占有率が第２閾値２０９（図２参照）に達すると第２優
先順位のデータに関して起動され、高速ＦＩＦＯバッフ
ァ１１４の占有率が第４閾値２０５（図２参照）に達す
ると第１優先順位のデータに関して起動される。物理制
御は論理制御が高速ＦＩＦＯバッファ１１４の占有率を
制限するのに無効力であるときにのみ起動され、その占
有率が第４閾値２０５，第４閾値２０５それぞれよりも
高い第５閾値２０３に達する。ここで、ハイブリッド・
フロー制御を実行する際に、特定の占有率より以上の高
速ＦＩＦＯバッファ１１４を有するポート・カードの物
理アドレス或いは論理アドレスの何れかを特定するため
に、フロー制御メッセージを付与することが可能である
ことに注目しなければならない。
御と物理フロー制御とのそれぞれの長所が組み合され
る。論理フロー制御は、高速ＦＩＦＯバッファ１１４の
占有率が第２閾値２０９（図２参照）に達すると第２優
先順位のデータに関して起動され、高速ＦＩＦＯバッフ
ァ１１４の占有率が第４閾値２０５（図２参照）に達す
ると第１優先順位のデータに関して起動される。物理制
御は論理制御が高速ＦＩＦＯバッファ１１４の占有率を
制限するのに無効力であるときにのみ起動され、その占
有率が第４閾値２０５，第４閾値２０５それぞれよりも
高い第５閾値２０３に達する。ここで、ハイブリッド・
フロー制御を実行する際に、特定の占有率より以上の高
速ＦＩＦＯバッファ１１４を有するポート・カードの物
理アドレス或いは論理アドレスの何れかを特定するため
に、フロー制御メッセージを付与することが可能である
ことに注目しなければならない。
【００４９】図８乃至図１３のソフトウエア・フローチ
ャートは、論理フロー制御方法と物理フロー制御方法と
の組合せであり、ハイブリッド・フロー制御と呼ばれる
上述の複数優先データ・フロー制御方法を示している。
図８乃至図１３に示される動作手順はステップ３０１で
開始し、このステップでは第１優先順位ビット・ストリ
ームと第２優先順位ビット・ストリームとを包含する複
数のビット・ストリームが受信側ポート・カードの高速
ＦＩＦＯバッファ１１４に着信する。次に、ステップ３
０２で、上記受信側ポート・カードのプロセッサ１１５
が、ステップ３０１に直ぐ後に続くステップ、即ち、３
０３、３０４、３０５、３０６及び３０７の各ステップ
に示される状態の何れかが起きるかどうかを確認するた
めの点検を行う。
ャートは、論理フロー制御方法と物理フロー制御方法と
の組合せであり、ハイブリッド・フロー制御と呼ばれる
上述の複数優先データ・フロー制御方法を示している。
図８乃至図１３に示される動作手順はステップ３０１で
開始し、このステップでは第１優先順位ビット・ストリ
ームと第２優先順位ビット・ストリームとを包含する複
数のビット・ストリームが受信側ポート・カードの高速
ＦＩＦＯバッファ１１４に着信する。次に、ステップ３
０２で、上記受信側ポート・カードのプロセッサ１１５
が、ステップ３０１に直ぐ後に続くステップ、即ち、３
０３、３０４、３０５、３０６及び３０７の各ステップ
に示される状態の何れかが起きるかどうかを確認するた
めの点検を行う。
【００５０】ステップ３０３で、プロセッサ１１５は高
速ＦＩＦＯバッファ１１４の占有率が第１閾値２１１よ
り低いかどうかを確認するための点検を行う。ステップ
３０３からの肯定応答分岐は図１０のステップ３１４へ
進み、否定応答分岐はステップ３０２へループ・バック
している。ステップ３０４で、プロセッサ１１５は高速
ＦＩＦＯバッファ１１４の占有率が第２閾値２０９より
高いかどうかを確認するための点検を行う。ステップ３
０４からの肯定応答分岐は図９のステップ３０９へ進
み、否定応答分岐はステップ３０２へループ・バックし
ている。
速ＦＩＦＯバッファ１１４の占有率が第１閾値２１１よ
り低いかどうかを確認するための点検を行う。ステップ
３０３からの肯定応答分岐は図１０のステップ３１４へ
進み、否定応答分岐はステップ３０２へループ・バック
している。ステップ３０４で、プロセッサ１１５は高速
ＦＩＦＯバッファ１１４の占有率が第２閾値２０９より
高いかどうかを確認するための点検を行う。ステップ３
０４からの肯定応答分岐は図９のステップ３０９へ進
み、否定応答分岐はステップ３０２へループ・バックし
ている。
【００５１】ステップ３０５で、プロセッサ１１５は高
速ＦＩＦＯバッファ１１４の占有率が第３閾値２０７よ
り低いかどうかを確認するための点検を行う。ステップ
３０５からの肯定応答分岐は図１２のステップ３２４へ
進み、否定応答分岐はステップ３０２へループ・バック
している。ステップ３０６で、プロセッサ１１５は高速
ＦＩＦＯバッファ１１４の占有率が第４閾値２０５より
高いかどうかを確認するための点検を行う。ステップ３
０６からの肯定応答分岐は図１１のステップ３２０へ進
み、否定応答分岐はステップ３０２へループ・バックし
ている。ステップ３０７で、プロセッサ１１５は高速Ｆ
ＩＦＯバッファ１１４の占有率が第５閾値２０３より高
いかどうかを確認するための点検を行う。ステップ３０
７からの肯定応答分岐は図１３のステップ３２７へ進
み、否定応答分岐はステップ３０２へループ・バックし
ている。
速ＦＩＦＯバッファ１１４の占有率が第３閾値２０７よ
り低いかどうかを確認するための点検を行う。ステップ
３０５からの肯定応答分岐は図１２のステップ３２４へ
進み、否定応答分岐はステップ３０２へループ・バック
している。ステップ３０６で、プロセッサ１１５は高速
ＦＩＦＯバッファ１１４の占有率が第４閾値２０５より
高いかどうかを確認するための点検を行う。ステップ３
０６からの肯定応答分岐は図１１のステップ３２０へ進
み、否定応答分岐はステップ３０２へループ・バックし
ている。ステップ３０７で、プロセッサ１１５は高速Ｆ
ＩＦＯバッファ１１４の占有率が第５閾値２０３より高
いかどうかを確認するための点検を行う。ステップ３０
７からの肯定応答分岐は図１３のステップ３２７へ進
み、否定応答分岐はステップ３０２へループ・バックし
ている。
【００５２】図９のステップ３０９の動作は、図８のス
テップ３０４からの肯定応答分岐の出現時に実行され
る。ステップ３０９で、受信側ポート・カードのプロセ
ッサ１１５はその受信側ポート・カードによって受信さ
れている全第２優先順位ビット・ストリームのビット転
送レートを比較し、最高のビット転送レートを有する１
個の或いは一組のビット・ストリームを識別する。ステ
ップ３１０で、プロセッサ１１５は先行ステップ３０９
で識別された１個のビット・ストリームの論理宛先アド
レス或いは一組のビット・ストリームの各論理宛先アド
レスを確定する。その或いはそれらビット・ストリーム
の識別は、例えば、上記１個の或いは一組のビット・ス
トリームに対応する受信データ・パケットの数を調べる
ことによって行うことが可能である。受信側ポート・カ
ードのプロセッサ１１５は、ステップ３１１で、その受
信側ポート・カードへの第２優先順位ビット・ストリー
ムの送信停止を特定するメッセージを先行ステップ３０
９で確定された上記１個の或いは一組の論理宛先アドレ
スに対応するソースへ送信する。ステップ３１２で、受
信側ポート・カードへの、最高のビット転送レートを有
する１個の或いは一組の第２優先順位ビット・ストリー
ムの送信が非動作状態にされ、本手順は図８のステップ
３０２へループ・バックする。
テップ３０４からの肯定応答分岐の出現時に実行され
る。ステップ３０９で、受信側ポート・カードのプロセ
ッサ１１５はその受信側ポート・カードによって受信さ
れている全第２優先順位ビット・ストリームのビット転
送レートを比較し、最高のビット転送レートを有する１
個の或いは一組のビット・ストリームを識別する。ステ
ップ３１０で、プロセッサ１１５は先行ステップ３０９
で識別された１個のビット・ストリームの論理宛先アド
レス或いは一組のビット・ストリームの各論理宛先アド
レスを確定する。その或いはそれらビット・ストリーム
の識別は、例えば、上記１個の或いは一組のビット・ス
トリームに対応する受信データ・パケットの数を調べる
ことによって行うことが可能である。受信側ポート・カ
ードのプロセッサ１１５は、ステップ３１１で、その受
信側ポート・カードへの第２優先順位ビット・ストリー
ムの送信停止を特定するメッセージを先行ステップ３０
９で確定された上記１個の或いは一組の論理宛先アドレ
スに対応するソースへ送信する。ステップ３１２で、受
信側ポート・カードへの、最高のビット転送レートを有
する１個の或いは一組の第２優先順位ビット・ストリー
ムの送信が非動作状態にされ、本手順は図８のステップ
３０２へループ・バックする。
【００５３】ステップ３１４はステップ３０３で肯定応
答状態が出現したときに実行される。ステップ３１４
で、受信側ポート・カードのプロセッサ１１５は、第２
優先順位ビット・ストリームの１個或いは複数個の論理
宛先アドレスに対応するソースへ、そのソースに第２優
先順位のデータの受信側ポート・カードへの送信を再開
するよう指示するメッセージを送信する。ステップ３１
５の時点で受信側ポート・カードへの、最高のビット転
送レートを有する１個の或いは一組の第２優先順位ビッ
ト・ストリームの上記送信が動作可能にされる。続い
て、本手順は図８のステップ３０２へループ・バックす
る。
答状態が出現したときに実行される。ステップ３１４
で、受信側ポート・カードのプロセッサ１１５は、第２
優先順位ビット・ストリームの１個或いは複数個の論理
宛先アドレスに対応するソースへ、そのソースに第２優
先順位のデータの受信側ポート・カードへの送信を再開
するよう指示するメッセージを送信する。ステップ３１
５の時点で受信側ポート・カードへの、最高のビット転
送レートを有する１個の或いは一組の第２優先順位ビッ
ト・ストリームの上記送信が動作可能にされる。続い
て、本手順は図８のステップ３０２へループ・バックす
る。
【００５４】図８のステップ３０６からの肯定応答分岐
は図１１のステップ３２０へ進み、該ステップでは受信
側ポート・カードのプロセッサ１１５がその受信側ポー
ト・カードによって受信されている全第１優先順位ビッ
ト・ストリームのビット転送レートを比較する。ステッ
プ３２１で、受信側ポート・カードのプロセッサ１１５
は先行ステップ３２０で識別された１個或いは一組のビ
ット・ストリームを送信しているポート・カードの論理
宛先アドレス或いはポート・カード組の各論理宛先アド
レスを確定する。受信側ポート・カードのプロセッサ１
１５は、続いてステップ３２２で、その受信側ポート・
カードへの第１優先順位ビット・ストリームの送信停止
を特定するメッセージを、先行ステップ３２１で確定さ
れた上記１個の或いは一組の論理宛先アドレスに対応す
るソースへ送信する。ステップ３２３で、受信側ポート
・カードへの、最高のビット転送レートを有する１個の
或いは一組の第２優先順位ビット・ストリームの送信が
非動作状態にされる。本手順は図８のステップ３０２へ
ループ・バックする。
は図１１のステップ３２０へ進み、該ステップでは受信
側ポート・カードのプロセッサ１１５がその受信側ポー
ト・カードによって受信されている全第１優先順位ビッ
ト・ストリームのビット転送レートを比較する。ステッ
プ３２１で、受信側ポート・カードのプロセッサ１１５
は先行ステップ３２０で識別された１個或いは一組のビ
ット・ストリームを送信しているポート・カードの論理
宛先アドレス或いはポート・カード組の各論理宛先アド
レスを確定する。受信側ポート・カードのプロセッサ１
１５は、続いてステップ３２２で、その受信側ポート・
カードへの第１優先順位ビット・ストリームの送信停止
を特定するメッセージを、先行ステップ３２１で確定さ
れた上記１個の或いは一組の論理宛先アドレスに対応す
るソースへ送信する。ステップ３２３で、受信側ポート
・カードへの、最高のビット転送レートを有する１個の
或いは一組の第２優先順位ビット・ストリームの送信が
非動作状態にされる。本手順は図８のステップ３０２へ
ループ・バックする。
【００５５】図１２のステップ３２４の動作は、図８の
ステップ３０５からの肯定応答分岐の出現時に実行され
る。ステップ３２４で、受信側ポート・カードのプロセ
ッサ１１５は、第１優先順位ビット・ストリームの１個
或いは複数個の論理宛先アドレスに対応するソースへメ
ッセージを送信する。このメッセージによって、受信側
ポート・カードへの、最高のビット転送レートを有する
１個の或いは一組の第１優先順位ビット・ストリームの
送信が動作可能にされる。本手順は図８のステップ３０
２へループ・バックする。
ステップ３０５からの肯定応答分岐の出現時に実行され
る。ステップ３２４で、受信側ポート・カードのプロセ
ッサ１１５は、第１優先順位ビット・ストリームの１個
或いは複数個の論理宛先アドレスに対応するソースへメ
ッセージを送信する。このメッセージによって、受信側
ポート・カードへの、最高のビット転送レートを有する
１個の或いは一組の第１優先順位ビット・ストリームの
送信が動作可能にされる。本手順は図８のステップ３０
２へループ・バックする。
【００５６】もし図８のステップ３０７で肯定応答状態
が見つかると、本手順はステップ３２７へ進み、このス
テップ３２７で受信側ポート・カードのプロセッサ１１
５がその受信側ポート・カードへのビット・ストリーム
の送信停止を指示するメッセージを交換組織１０２へ送
信する。ステップ３２８で、受信側ポート・カードへ宛
てて送信された全ビット・ストリームが非動作状態にさ
れる。続いて、本手順は図８のステップ３０２へループ
・バックする。
が見つかると、本手順はステップ３２７へ進み、このス
テップ３２７で受信側ポート・カードのプロセッサ１１
５がその受信側ポート・カードへのビット・ストリーム
の送信停止を指示するメッセージを交換組織１０２へ送
信する。ステップ３２８で、受信側ポート・カードへ宛
てて送信された全ビット・ストリームが非動作状態にさ
れる。続いて、本手順は図８のステップ３０２へループ
・バックする。
【００５７】図８乃至図１３に記述される動作手順は、
論理フロー制御を物理フロー制御と組み合わせたハイブ
リッド・フロー制御方法を実行する。複数優先データの
背景情況では、高優先順位データ・ストリームは、それ
らストリームが受信側ポート・カードであいにく高いバ
ッファ占有率、即ち、輻輳の原因ではない限り、制御さ
れず、従って遅延されない。他方、低優先順位のストリ
ームは、何れかの上位優先順位のストリームが制御され
ていれば、高バッファ占有率を生じるためのそれらスト
リームの責務とは無関係に制御される。このようにし
て、上位優先順位のストリームは輻輳の原因となって下
位優先順位のストリームから有効に分離される。そのう
え、高優先順位のストリームのフローは、少なくとも受
信側バッファがその高優先順位のストリームを受信する
ために利用可能な容量を有する程度に、範囲で完全な状
態のままに保持される。
論理フロー制御を物理フロー制御と組み合わせたハイブ
リッド・フロー制御方法を実行する。複数優先データの
背景情況では、高優先順位データ・ストリームは、それ
らストリームが受信側ポート・カードであいにく高いバ
ッファ占有率、即ち、輻輳の原因ではない限り、制御さ
れず、従って遅延されない。他方、低優先順位のストリ
ームは、何れかの上位優先順位のストリームが制御され
ていれば、高バッファ占有率を生じるためのそれらスト
リームの責務とは無関係に制御される。このようにし
て、上位優先順位のストリームは輻輳の原因となって下
位優先順位のストリームから有効に分離される。そのう
え、高優先順位のストリームのフローは、少なくとも受
信側バッファがその高優先順位のストリームを受信する
ために利用可能な容量を有する程度に、範囲で完全な状
態のままに保持される。
【００５８】実質上、図８乃至図１３の方法は、最初は
下位優先順位ビット・ストリームを遮断し、上位優先順
位ビット・ストリームの制御をそれが必要になるまで遅
延させる。この方法は、図２に示される、第１閾値２１
１と第２閾値２０９のペア及び第３閾値２０７と第４閾
値２０５のペアのような、バッファ占有率閾値の複数の
ペアに基づいている。第１閾値２１１と第２閾値２０９
のペアは第２優先順位のバッファ閾値に対応し、第３閾
値２０７と第４閾値２０５のペアは第１優先順位のバッ
ファ閾値に対応する。ここで、第５閾値２０３は、物理
フロー制御と違って論理フロー制御が実行されるときを
定める閾値に対応することに注目しなければならない。
これらの閾値は交換組織１０２を通って伝達されるデー
タ・ストリームに関して規定されている。図２及び図８
乃至図１３の例は単に例示目的で２優先順位データ・ス
トリーム、即ち、第１優先順位のストリーム及び第２優
先順位のストリームの背景情況で記述されたものであ
り、事実上どのような所望数の優先順位を使用すること
も可能であることが理解される筈である。例えば、第３
優先順位は、第６閾値とこの第６閾値より高く上記第１
閾値より低い第７閾値のペアを用いて規定される。
下位優先順位ビット・ストリームを遮断し、上位優先順
位ビット・ストリームの制御をそれが必要になるまで遅
延させる。この方法は、図２に示される、第１閾値２１
１と第２閾値２０９のペア及び第３閾値２０７と第４閾
値２０５のペアのような、バッファ占有率閾値の複数の
ペアに基づいている。第１閾値２１１と第２閾値２０９
のペアは第２優先順位のバッファ閾値に対応し、第３閾
値２０７と第４閾値２０５のペアは第１優先順位のバッ
ファ閾値に対応する。ここで、第５閾値２０３は、物理
フロー制御と違って論理フロー制御が実行されるときを
定める閾値に対応することに注目しなければならない。
これらの閾値は交換組織１０２を通って伝達されるデー
タ・ストリームに関して規定されている。図２及び図８
乃至図１３の例は単に例示目的で２優先順位データ・ス
トリーム、即ち、第１優先順位のストリーム及び第２優
先順位のストリームの背景情況で記述されたものであ
り、事実上どのような所望数の優先順位を使用すること
も可能であることが理解される筈である。例えば、第３
優先順位は、第６閾値とこの第６閾値より高く上記第１
閾値より低い第７閾値のペアを用いて規定される。
【００５９】図１のハードウエア構成は、ここに開示さ
れるフロー制御方法を実行するために使用されるものと
想定する。最初に、全データ・ストリームが同一優先順
位を有する一組の場合を検討する。４Gbpsの交換機が交
換組織１０２に使用される。総数で２０個のポート・カ
ードが使用され、それらのうちの３個だけが実際に図１
に、ポート・カード１０８、１０９及び１１３として示
されている。各ポート・カード１０８、１０９、１１３
での低速メモリ１１６からＢＩＣ１１０へのデータ転送
レートは、取り出しレート（ＦＲ）として定義され、本
実施例のために２００ Mbpsとして特定される。ＢＩＣ
１１０から低速メモリ１１６へのデータ転送レートは待
ち行列処理レート（drain rate;ＤＲ）として定義さ
れ、やはり２００Mbpsに設定される。各ポート・カード
１０８、１０９、１１３は２０の論理宛先アドレスを有
し、これらの宛先ポート・カードは各々交換組織１０２
に結合されている他のポート・カード１０８、１０９、
１１３の何れかからもデータを受信することが可能であ
ると想定される。分かり易くするため、各ポート・カー
ド１０８、１０９、１１３の低速メモリ１１６のサイズ
は無限大であると想定される。
れるフロー制御方法を実行するために使用されるものと
想定する。最初に、全データ・ストリームが同一優先順
位を有する一組の場合を検討する。４Gbpsの交換機が交
換組織１０２に使用される。総数で２０個のポート・カ
ードが使用され、それらのうちの３個だけが実際に図１
に、ポート・カード１０８、１０９及び１１３として示
されている。各ポート・カード１０８、１０９、１１３
での低速メモリ１１６からＢＩＣ１１０へのデータ転送
レートは、取り出しレート（ＦＲ）として定義され、本
実施例のために２００ Mbpsとして特定される。ＢＩＣ
１１０から低速メモリ１１６へのデータ転送レートは待
ち行列処理レート（drain rate;ＤＲ）として定義さ
れ、やはり２００Mbpsに設定される。各ポート・カード
１０８、１０９、１１３は２０の論理宛先アドレスを有
し、これらの宛先ポート・カードは各々交換組織１０２
に結合されている他のポート・カード１０８、１０９、
１１３の何れかからもデータを受信することが可能であ
ると想定される。分かり易くするため、各ポート・カー
ド１０８、１０９、１１３の低速メモリ１１６のサイズ
は無限大であると想定される。
【００６０】本解析における１つの関心事は高速ＦＩＦ
Ｏバッファ１１４、即ち、受信側でのデータ待ち行列特
性であるから、ＦＩＦＯステージング・バッファ１１
２、即ち、送信側でのトラヒック・パターンは関わりが
低く、従って他に特定されない限り総入信トラヒックは
全送信側ポート・カード１０８，１０９，１１３の間に
一律に分配されているものと想定される。ＦＩＦＯステ
ージング・バッファ１１２の機能は交換組織１０２へ送
信されるべきエンベロープに対するステージング領域と
して働くことにある。ＦＩＦＯステージング・バッファ
１１２の容量はデータ・フローを維持し、それによって
所定のバス調停メカニズムに対する交換組織１０２のス
ループットを最大化するために充分大きくなければなら
ない。
Ｏバッファ１１４、即ち、受信側でのデータ待ち行列特
性であるから、ＦＩＦＯステージング・バッファ１１
２、即ち、送信側でのトラヒック・パターンは関わりが
低く、従って他に特定されない限り総入信トラヒックは
全送信側ポート・カード１０８，１０９，１１３の間に
一律に分配されているものと想定される。ＦＩＦＯステ
ージング・バッファ１１２の機能は交換組織１０２へ送
信されるべきエンベロープに対するステージング領域と
して働くことにある。ＦＩＦＯステージング・バッファ
１１２の容量はデータ・フローを維持し、それによって
所定のバス調停メカニズムに対する交換組織１０２のス
ループットを最大化するために充分大きくなければなら
ない。
【００６１】図１４乃至図１７（従来技術）は、フロー
制御が適用されていないとき、即ち、図１のシステムが
従来のデータ交換を実行するように使用されているとき
の、図１のハードウエア構成に対する種々のシステム動
作パラメータを示している。従って、図１４乃至図１７
はここに開示される方法が比較されることとなる特性ベ
ースラインとして働く。図１４は、設定負荷が交換組織
１０２のスピードと同等であるとき、バス・スループッ
トをデータ・エンベロープの単位でＦＩＦＯステージン
グ・バッファ１１２のサイズの関数として示す。ＦＩＦ
Ｏステージング・バッファ１１２の容量が２エンベロー
プより大きくなるか或いは等しくなると、そのデータ・
トラヒック・フローが維持され、従って、交換組織１０
２の帯域幅の完全使用が達成される。他方、ＦＩＦＯス
テージング・バッファ１１２の容量が増大するので、受
信側の高速ＦＩＦＯバッファ１１４ファフロー制御が動
作可能にされている間、数が増大したデータ・エンベロ
ープを取り扱うように装備されなければならないことは
明白である。これはフロー制御が低速メモリ１１６とＦ
ＩＦＯステージング・バッファ１１２との間で実行され
るからである。従って、ＦＩＦＯステージング・バッフ
ァ１１２、即ち、送信側バッファのサイズは本解析のた
め、エンベロープの単位で２であると想定されることと
なろう。
制御が適用されていないとき、即ち、図１のシステムが
従来のデータ交換を実行するように使用されているとき
の、図１のハードウエア構成に対する種々のシステム動
作パラメータを示している。従って、図１４乃至図１７
はここに開示される方法が比較されることとなる特性ベ
ースラインとして働く。図１４は、設定負荷が交換組織
１０２のスピードと同等であるとき、バス・スループッ
トをデータ・エンベロープの単位でＦＩＦＯステージン
グ・バッファ１１２のサイズの関数として示す。ＦＩＦ
Ｏステージング・バッファ１１２の容量が２エンベロー
プより大きくなるか或いは等しくなると、そのデータ・
トラヒック・フローが維持され、従って、交換組織１０
２の帯域幅の完全使用が達成される。他方、ＦＩＦＯス
テージング・バッファ１１２の容量が増大するので、受
信側の高速ＦＩＦＯバッファ１１４ファフロー制御が動
作可能にされている間、数が増大したデータ・エンベロ
ープを取り扱うように装備されなければならないことは
明白である。これはフロー制御が低速メモリ１１６とＦ
ＩＦＯステージング・バッファ１１２との間で実行され
るからである。従って、ＦＩＦＯステージング・バッフ
ァ１１２、即ち、送信側バッファのサイズは本解析のた
め、エンベロープの単位で２であると想定されることと
なろう。
【００６２】高速ＦＩＦＯバッファ１１４とＦＩＦＯス
テージング・バッファ１１２との総容量及び高速ＦＩＦ
Ｏバッファ１１４単独での容量はエンベロープの単位で
２でそれぞれＢ及びＲＢで表される。なお、ここでＲＢ
＝（Ｂ−２）である。
テージング・バッファ１１２との総容量及び高速ＦＩＦ
Ｏバッファ１１４単独での容量はエンベロープの単位で
２でそれぞれＢ及びＲＢで表される。なお、ここでＲＢ
＝（Ｂ−２）である。
【００６３】高速ＦＩＦＯバッファ１１４に対するトラ
ヒック・パターンはＢＩＣ１１０のデータ待ち行列に最
大の影響を有する。所定の高速ＦＩＦＯバッファ１１４
中へのトラヒック集中が大きくなる程、データ輻輳が深
刻になる。ここで受信側ポート・カードでのトラヒック
・パターンが基本的に２種類の相関、即ち時間相相関及
び空間相相関によって確定されることに注目しなければ
ならない。前者、即ち、時間相相関は、１個のポート・
カードがエンベロープを、宛先相関長と呼ばれる長期間
に渡って、特定の論理宛先へ送信し続けることを意味
し、従ってその宛先が属する受信側ポート・カードが圧
迫（stress）される。後者、即ち、空間相相関は、多数
のポート・カードがデータ・エンベロープを同時に同一
の論理宛先へ送信し続けることを意味する。
ヒック・パターンはＢＩＣ１１０のデータ待ち行列に最
大の影響を有する。所定の高速ＦＩＦＯバッファ１１４
中へのトラヒック集中が大きくなる程、データ輻輳が深
刻になる。ここで受信側ポート・カードでのトラヒック
・パターンが基本的に２種類の相関、即ち時間相相関及
び空間相相関によって確定されることに注目しなければ
ならない。前者、即ち、時間相相関は、１個のポート・
カードがエンベロープを、宛先相関長と呼ばれる長期間
に渡って、特定の論理宛先へ送信し続けることを意味
し、従ってその宛先が属する受信側ポート・カードが圧
迫（stress）される。後者、即ち、空間相相関は、多数
のポート・カードがデータ・エンベロープを同時に同一
の論理宛先へ送信し続けることを意味する。
【００６４】図１５及び図１６は従来のデータ交換シス
テムのデータ損失特性を示す。第１のシナリオでは、図
１５に示される結果によって、損失が設定負荷と宛先相
関長さの関数として調べられ、エンベロープの単位でＲ
Ｂ= ９８であることが想定される。予期されたように、
設定負荷が増加するにつれ、データ損失が実質的に増加
する。２．４乃至３．９２Gbpsの設定負荷は、ＤＲ =
２００Mbpsを有する２０個の受信側ポート・カードの間
に総負荷が均等に分配されているので、各受信側ポート
・カードの使用がそれぞれ、０．６乃至０．９８である
ことを意味している。所定の負荷においては、より多く
のエンベロープが宛先相関の平均長さをエンベロープの
単位で１から４０に増加することによって同一の宛先へ
連続的に経路選択されるので、損失特性が大幅に劣化す
る。
テムのデータ損失特性を示す。第１のシナリオでは、図
１５に示される結果によって、損失が設定負荷と宛先相
関長さの関数として調べられ、エンベロープの単位でＲ
Ｂ= ９８であることが想定される。予期されたように、
設定負荷が増加するにつれ、データ損失が実質的に増加
する。２．４乃至３．９２Gbpsの設定負荷は、ＤＲ =
２００Mbpsを有する２０個の受信側ポート・カードの間
に総負荷が均等に分配されているので、各受信側ポート
・カードの使用がそれぞれ、０．６乃至０．９８である
ことを意味している。所定の負荷においては、より多く
のエンベロープが宛先相関の平均長さをエンベロープの
単位で１から４０に増加することによって同一の宛先へ
連続的に経路選択されるので、損失特性が大幅に劣化す
る。
【００６５】図１６に示される第２のシナリオでは、高
速ＦＩＦＯバッファ１１４のサイズがデータ損失を減少
させる影響が調べられる。このシナリオと次のシナリオ
では、設定負荷は３．９２Gbpsに固定されているものと
想定される。図１６は、高速ＦＩＦＯバッファ１１４の
サイズを増加することによって、データ損失が或る程度
までに低減される。しかし、この向上は、特に送信側ポ
ート・カードに強い宛先相関が生じる場合には、制限さ
れる。高速ＦＩＦＯバッファ１１４を実行するために使
用される高速メモリのコストを考えると、受信バッファ
容量を増加することはデータ損失の防止に対して万能薬
ではないことが明白である。
速ＦＩＦＯバッファ１１４のサイズがデータ損失を減少
させる影響が調べられる。このシナリオと次のシナリオ
では、設定負荷は３．９２Gbpsに固定されているものと
想定される。図１６は、高速ＦＩＦＯバッファ１１４の
サイズを増加することによって、データ損失が或る程度
までに低減される。しかし、この向上は、特に送信側ポ
ート・カードに強い宛先相関が生じる場合には、制限さ
れる。高速ＦＩＦＯバッファ１１４を実行するために使
用される高速メモリのコストを考えると、受信バッファ
容量を増加することはデータ損失の防止に対して万能薬
ではないことが明白である。
【００６６】図１７のシナリオでは、データがデータ・
バッチの形でポート・カードに着信することが、バッチ
・サイズが損失に与える影響に的を絞ることによって調
べられる。バッチ状着信の従来技術例は、実際にＡＴＭ
(非同期転送モード) 搬送回線を通って着信するＴＣＰ
／ＩＰに基づくアプリケーションを用いて起きる。当業
者に"ＡＴＭによる伝統的インターネット・プロトコル
・サービス（"Classical IP over ATM" service）"とし
て知られ、且つ、ＩＥＴＦ（Internet Engineering Tas
k Force）によって規定されているサービスでは、ＩＰ
パケットの最大サイズが９．１８Kbytesであり、このこ
とによって交換組織１０２が１９０エンベロープより以
上のバッチ状着信を受けることができることが意味され
る。本実施例のために、大きなサイズのＩＰパケットの
出現によって生成されたエンベロープ・バッチが各送信
側ポート・カードに着信し、且つ、同一の宛先ポート・
カードへ宛てられているものと想定する。しかし、ここ
で実際には区分されたバッチが独立に且つ一律に分配さ
れた宛先を有するであろうことに注目しなければならな
い。更にまた、バッチのサイズが一律分配によって決定
されることが想定される。
バッチの形でポート・カードに着信することが、バッチ
・サイズが損失に与える影響に的を絞ることによって調
べられる。バッチ状着信の従来技術例は、実際にＡＴＭ
(非同期転送モード) 搬送回線を通って着信するＴＣＰ
／ＩＰに基づくアプリケーションを用いて起きる。当業
者に"ＡＴＭによる伝統的インターネット・プロトコル
・サービス（"Classical IP over ATM" service）"とし
て知られ、且つ、ＩＥＴＦ（Internet Engineering Tas
k Force）によって規定されているサービスでは、ＩＰ
パケットの最大サイズが９．１８Kbytesであり、このこ
とによって交換組織１０２が１９０エンベロープより以
上のバッチ状着信を受けることができることが意味され
る。本実施例のために、大きなサイズのＩＰパケットの
出現によって生成されたエンベロープ・バッチが各送信
側ポート・カードに着信し、且つ、同一の宛先ポート・
カードへ宛てられているものと想定する。しかし、ここ
で実際には区分されたバッチが独立に且つ一律に分配さ
れた宛先を有するであろうことに注目しなければならな
い。更にまた、バッチのサイズが一律分配によって決定
されることが想定される。
【００６７】図１７は損失確率を種々の受信バッファ容
量を有する平均バッチ・サイズの関数として示す。予期
されるように、損失特性は、バッチ・サイズが減少する
につれ、即ち、図１の高速ＦＩＦＯバッファ１１４の容
量が増加されるにつれ、向上する。しかし、増加された
バッファ・サイズを使用することによって得られる向上
は、図１６に関連して記述された前述のシナリオの場合
がそうであったように、著しく制限される。フロー制御
は、データ待ち行列をＢＩＣ１１０の受信側から送信側
ポート・カードの大きな低速メモリ１１６へシフトする
ことによって損失を低減するために使用することが可能
であるが、フロー制御を実行している間、他の性能評価
規準を犠牲にしないことが重要である。
量を有する平均バッチ・サイズの関数として示す。予期
されるように、損失特性は、バッチ・サイズが減少する
につれ、即ち、図１の高速ＦＩＦＯバッファ１１４の容
量が増加されるにつれ、向上する。しかし、増加された
バッファ・サイズを使用することによって得られる向上
は、図１６に関連して記述された前述のシナリオの場合
がそうであったように、著しく制限される。フロー制御
は、データ待ち行列をＢＩＣ１１０の受信側から送信側
ポート・カードの大きな低速メモリ１１６へシフトする
ことによって損失を低減するために使用することが可能
であるが、フロー制御を実行している間、他の性能評価
規準を犠牲にしないことが重要である。
【００６８】ここに開示されるデータ・フロー制御技術
の性能を従来技術の技術と比較するために、図１８の例
を検討する。第１グループのポート・カード（グループ
1）５００には１０個のポート・カードが包含され、そ
のうちポート・カード５０１とポート・カード５１０と
が示されている。第２グループのポート・カード（グル
ープ２）５３０にも１０個のポート・カードが包含さ
れ、そのうちポート・カード５１１とポート・カード５
２０とが示されている。更に受信側ポート・カード５２
１も具備されている。全ポート・カード５０１、５１
０、５２０、５２１が４Gbpsのバス５２４に結合されて
いる。第１グループ５００及び第２グループ５３０のポ
ート・カードは送信側ポート・カードであり、これらポ
ート・カードが全て受信側ポート・カード５２１へデー
タを送信している。このようにして、受信側ポート・カ
ード５２１は"ホット・スポット（hot spot）"と呼ばれ
ることがある。従って、図１８の例は、ＦＲ = ＤＲ =
５００ Mbpsである、４Gbps、２１ポート・カード間デ
ータ交換機における"ホット・スポット・シナリオ（hot
-spot scenario）"を示している。総合の設定負荷は６
００Mbpsに設定され、第１グループ５００と第２グルー
プ５３０とによって生成される総負荷の一部ファパラメ
ータとして変化される。
の性能を従来技術の技術と比較するために、図１８の例
を検討する。第１グループのポート・カード（グループ
1）５００には１０個のポート・カードが包含され、そ
のうちポート・カード５０１とポート・カード５１０と
が示されている。第２グループのポート・カード（グル
ープ２）５３０にも１０個のポート・カードが包含さ
れ、そのうちポート・カード５１１とポート・カード５
２０とが示されている。更に受信側ポート・カード５２
１も具備されている。全ポート・カード５０１、５１
０、５２０、５２１が４Gbpsのバス５２４に結合されて
いる。第１グループ５００及び第２グループ５３０のポ
ート・カードは送信側ポート・カードであり、これらポ
ート・カードが全て受信側ポート・カード５２１へデー
タを送信している。このようにして、受信側ポート・カ
ード５２１は"ホット・スポット（hot spot）"と呼ばれ
ることがある。従って、図１８の例は、ＦＲ = ＤＲ =
５００ Mbpsである、４Gbps、２１ポート・カード間デ
ータ交換機における"ホット・スポット・シナリオ（hot
-spot scenario）"を示している。総合の設定負荷は６
００Mbpsに設定され、第１グループ５００と第２グルー
プ５３０とによって生成される総負荷の一部ファパラメ
ータとして変化される。
【００６９】各送信側ポート・カードがＮ個の独立デー
タ・ストリームを供給し、且つ、データ・ストリームが
ばらばらに分かれた論理宛先を有することが想定され
る。各グループ、即ち第１グループ５００及び第２グル
ープ５３０内では、負荷が論理データ・ストリーム間に
一律に分配されている。高速ＦＩＦＯバッファ１１４の
サイズは、エンベロープの単位でＢ= ４５で、積極的に
小さい値になるように選択される。一例として、論理デ
ータ・フロー制御技術が単独で使用される場合、図２の
第１閾値２１１及び第３閾値２０７が５エンベロープに
等しく、第２閾値２０９及び第４閾値２０５が１０エン
ベロープに等しくなるようにバッファ占有率閾値を規定
する。物理データ・フロー制御技術が単独で使用される
場合も、第１閾値２１１及び第３閾値２０７が５エンベ
ロープに等しく、第２閾値２０９及び第４閾値２０５が
１０エンベロープに等しくなるようにバッファ占有率閾
値を規定する。ハイブリッド・フロー制御方法では、第
１閾値２１１及び第３閾値２０７が０エンベロープに等
しく、第２閾値２０９及び第４閾値２０５が１６エンベ
ロープに等しくなるようにバッファ占有率閾値を規定す
る。
タ・ストリームを供給し、且つ、データ・ストリームが
ばらばらに分かれた論理宛先を有することが想定され
る。各グループ、即ち第１グループ５００及び第２グル
ープ５３０内では、負荷が論理データ・ストリーム間に
一律に分配されている。高速ＦＩＦＯバッファ１１４の
サイズは、エンベロープの単位でＢ= ４５で、積極的に
小さい値になるように選択される。一例として、論理デ
ータ・フロー制御技術が単独で使用される場合、図２の
第１閾値２１１及び第３閾値２０７が５エンベロープに
等しく、第２閾値２０９及び第４閾値２０５が１０エン
ベロープに等しくなるようにバッファ占有率閾値を規定
する。物理データ・フロー制御技術が単独で使用される
場合も、第１閾値２１１及び第３閾値２０７が５エンベ
ロープに等しく、第２閾値２０９及び第４閾値２０５が
１０エンベロープに等しくなるようにバッファ占有率閾
値を規定する。ハイブリッド・フロー制御方法では、第
１閾値２１１及び第３閾値２０７が０エンベロープに等
しく、第２閾値２０９及び第４閾値２０５が１６エンベ
ロープに等しくなるようにバッファ占有率閾値を規定す
る。
【００７０】1図１９乃至図２２は、図１８のホット・
スポット・シナリオにおいて、物理フロー制御の単独使
用、論理フロー制御の単独使用、及びここに開示される
ハイブリッド・フロー制御方法の３個の制御技術の性能
を纏めて示している。図１９乃至図２２の標本では、第
１グループ５００上の負荷が０Mbpsから６００Mbpsまで
変化し、従って、第２グループ５３０上の負荷が負荷が
６００Mbpsから０Mbpsまで変化する。図１９では、論理
方式だけが、制御が受信された論理アドレス毎のベース
で漸増するように起動されるので、データ損失を容易に
制御することができないことが観測される。図１９はま
た、多重伝送される論理ストリームの数が２０（Ｎ＝
１）から４０（Ｎ＝２）へ増加するときデータ損失が増
加することを示している。別の観測では、第１グループ
５００のポート・カードと第２グループ５３０のポート
・カードのデータ転送レートが比較にならない程かけ離
れるとき、損失が減少傾向に転じる。このことは、この
例では一組のデータ・ストリームが支配的なレートを有
し、従って フロー制御が恐らくこのデータ・ストリー
ム組にのみ作用するので真実である。
スポット・シナリオにおいて、物理フロー制御の単独使
用、論理フロー制御の単独使用、及びここに開示される
ハイブリッド・フロー制御方法の３個の制御技術の性能
を纏めて示している。図１９乃至図２２の標本では、第
１グループ５００上の負荷が０Mbpsから６００Mbpsまで
変化し、従って、第２グループ５３０上の負荷が負荷が
６００Mbpsから０Mbpsまで変化する。図１９では、論理
方式だけが、制御が受信された論理アドレス毎のベース
で漸増するように起動されるので、データ損失を容易に
制御することができないことが観測される。図１９はま
た、多重伝送される論理ストリームの数が２０（Ｎ＝
１）から４０（Ｎ＝２）へ増加するときデータ損失が増
加することを示している。別の観測では、第１グループ
５００のポート・カードと第２グループ５３０のポート
・カードのデータ転送レートが比較にならない程かけ離
れるとき、損失が減少傾向に転じる。このことは、この
例では一組のデータ・ストリームが支配的なレートを有
し、従って フロー制御が恐らくこのデータ・ストリー
ム組にのみ作用するので真実である。
【００７１】他方、物理フロー制御技術の場合は、第１
グループ５００の負荷と第２グループ５３０の負荷とが
どのように組み合わされても損失は生じない。この物理
フロー制御技術では、フロー制御がＯＮの期間中、ポー
ト・カード５２１のホット・スポット・バッファに収容
される必要が有る "伝送" エンベロープの総数は、
（ａ）バスへ送信されているエンベロープと（ｂ）送信
側ポート・カードのＦＩＦＯステージング・バッファ１
１２内で送信待機中のエンベロープとの総合計である。
グループ５００の負荷と第２グループ５３０の負荷とが
どのように組み合わされても損失は生じない。この物理
フロー制御技術では、フロー制御がＯＮの期間中、ポー
ト・カード５２１のホット・スポット・バッファに収容
される必要が有る "伝送" エンベロープの総数は、
（ａ）バスへ送信されているエンベロープと（ｂ）送信
側ポート・カードのＦＩＦＯステージング・バッファ１
１２内で送信待機中のエンベロープとの総合計である。
【００７２】論理フロー制御のケースに比して、物理フ
ロー制御のケースは対応するバッファ占有率閾値を越え
る占有率オーバシュートは極めて小さい値を示し、従っ
てＦＩＦＯバッファ１１４のオーバフローは起こらな
い。同様に、物理フロー制御のケースでは、その物理宛
先での輻輳からの回復を示している共通制御メッセージ
を４Gbpsのバス５２４の送信側で 送信 することによっ
て占有率が第１閾値へ低下した殆ど直後に全ストリーム
が動作可能にされるので、最小占有率は（第１閾値−
１）に等しくなる。対照的に、論理フロー制御のケース
では、ソースが個々に輻輳状態にないメッセージを受信
するので、全ソースが動作可能にされるために更に時間
を要し、従って占有率は第１閾値より更に非常に低くな
る。ストリームの数が大きい場合、従って、高速ＦＩＦ
Ｏバッファ１１４の占有率は論理フロー制御のケースで
は時々零に下がり、その結果待ち行列処理 帯域幅を充
分に使用することができなくなる。
ロー制御のケースは対応するバッファ占有率閾値を越え
る占有率オーバシュートは極めて小さい値を示し、従っ
てＦＩＦＯバッファ１１４のオーバフローは起こらな
い。同様に、物理フロー制御のケースでは、その物理宛
先での輻輳からの回復を示している共通制御メッセージ
を４Gbpsのバス５２４の送信側で 送信 することによっ
て占有率が第１閾値へ低下した殆ど直後に全ストリーム
が動作可能にされるので、最小占有率は（第１閾値−
１）に等しくなる。対照的に、論理フロー制御のケース
では、ソースが個々に輻輳状態にないメッセージを受信
するので、全ソースが動作可能にされるために更に時間
を要し、従って占有率は第１閾値より更に非常に低くな
る。ストリームの数が大きい場合、従って、高速ＦＩＦ
Ｏバッファ１１４の占有率は論理フロー制御のケースで
は時々零に下がり、その結果待ち行列処理 帯域幅を充
分に使用することができなくなる。
【００７３】図２０において、バス帯域幅及び制御バッ
ファ空間要件の使用が種々のフロー制御技術の背景情況
でダミー・エンベロープを送信するために比較される。
図２０、図２１及び図２２の結果は２０個のデータ・ス
トリームを使用して得られたものである。ダミー・エン
ベロープの送信には、このシナリオでは、物理方式を用
いて、平均で２５乃至４６Mbpsのバス帯域幅が使用され
ると共に単に１エンベロープの価値が有るバッファ作用
が要求されたが、しかるに論理方式では２１６乃至２４
０Mbpsのバス帯域幅が使用されると共に２０エンベロー
プまでのバッファが要求された。論理方式では、該論理
方式がフロー制御されたストリームの数と同等の多くの
ダミー・エンベロープを生成するので、物理方式より遙
かに多くの交換組織資源が使用されることが明白であ
る。
ファ空間要件の使用が種々のフロー制御技術の背景情況
でダミー・エンベロープを送信するために比較される。
図２０、図２１及び図２２の結果は２０個のデータ・ス
トリームを使用して得られたものである。ダミー・エン
ベロープの送信には、このシナリオでは、物理方式を用
いて、平均で２５乃至４６Mbpsのバス帯域幅が使用され
ると共に単に１エンベロープの価値が有るバッファ作用
が要求されたが、しかるに論理方式では２１６乃至２４
０Mbpsのバス帯域幅が使用されると共に２０エンベロー
プまでのバッファが要求された。論理方式では、該論理
方式がフロー制御されたストリームの数と同等の多くの
ダミー・エンベロープを生成するので、物理方式より遙
かに多くの交換組織資源が使用されることが明白であ
る。
【００７４】グループ 1と 2のグッドプット (goodpu
t；good data throughput) 性能が図２１に与えられて
いる。第１に論理方式と物理方式との双方の下では、総
合グッドプットは総負荷の何れの部分に対しても図１８
のホット・スポット・ポート・カード５２１の待ち行列
処理レートと殆ど同等であり、そのことによって帯域幅
が浪費されることが無くなることを意味している。第２
に論理方式と物理方式との双方によって、各ストリーム
の間の帯域幅配分にＭＡＸ-ＭＩＮの均等性が達成され
る。更に１つの組内のストリームがその組に配分された
ＭＡＸ-ＭＩＮ配分と等しい配分を得る。重要な注目点
として、論理方式では、ストリームがランダムな順序で
動作可能にされない限り、ストリーム間で不均等帯域幅
配分が起きる。不均等帯域幅配分、即ち帯域幅配分にお
ける偏りの例が図２１に示される。この例では、ストリ
ームが図１８のポート・カード５０１からポート・カー
ド５２０へ連続的な順序で意図的に動作可能にされた
が、都度高速ＦＩＦＯバッファ１１４での占有率は第１
閾値へ低下した。結局、第１グループ５００内のストリ
ームがＭＡＸ-ＭＩＮ均等配分によって要求されたもの
より多くの配分を受け取り、それによって第２グループ
５３０内のストリームを欠乏させることとなる。
t；good data throughput) 性能が図２１に与えられて
いる。第１に論理方式と物理方式との双方の下では、総
合グッドプットは総負荷の何れの部分に対しても図１８
のホット・スポット・ポート・カード５２１の待ち行列
処理レートと殆ど同等であり、そのことによって帯域幅
が浪費されることが無くなることを意味している。第２
に論理方式と物理方式との双方によって、各ストリーム
の間の帯域幅配分にＭＡＸ-ＭＩＮの均等性が達成され
る。更に１つの組内のストリームがその組に配分された
ＭＡＸ-ＭＩＮ配分と等しい配分を得る。重要な注目点
として、論理方式では、ストリームがランダムな順序で
動作可能にされない限り、ストリーム間で不均等帯域幅
配分が起きる。不均等帯域幅配分、即ち帯域幅配分にお
ける偏りの例が図２１に示される。この例では、ストリ
ームが図１８のポート・カード５０１からポート・カー
ド５２０へ連続的な順序で意図的に動作可能にされた
が、都度高速ＦＩＦＯバッファ１１４での占有率は第１
閾値へ低下した。結局、第１グループ５００内のストリ
ームがＭＡＸ-ＭＩＮ均等配分によって要求されたもの
より多くの配分を受け取り、それによって第２グループ
５３０内のストリームを欠乏させることとなる。
【００７５】最後に、図２２において、制御方式によっ
て招来された交換遅延が比較される。交換遅延は、送信
側ポート・カードの低速メモリ１１６への着信時から受
信側ポート・カードの高速ＦＩＦＯバッファ１１４から
の発信時までにエンベロープによって費やされる時間で
あるように規定される。第１グループ５００は２５０Mb
psを超える帯域幅を得ることができないので、交換遅延
は第１グループ５００の負荷が２５０Mbpsに近づくにつ
れ増加する。ストリームがその必要レートを受け取って
いる平均交換遅延量は数十マイクロ秒の台であり、制御
方式間の差異は些細である。論理フロー制御技術では、
物理フロー制御技術よりも交換遅延に比較的に大きな変
動がもたらされる。しかし、その差異は遅延の絶対値が
かなり低いので、無視可能である。
て招来された交換遅延が比較される。交換遅延は、送信
側ポート・カードの低速メモリ１１６への着信時から受
信側ポート・カードの高速ＦＩＦＯバッファ１１４から
の発信時までにエンベロープによって費やされる時間で
あるように規定される。第１グループ５００は２５０Mb
psを超える帯域幅を得ることができないので、交換遅延
は第１グループ５００の負荷が２５０Mbpsに近づくにつ
れ増加する。ストリームがその必要レートを受け取って
いる平均交換遅延量は数十マイクロ秒の台であり、制御
方式間の差異は些細である。論理フロー制御技術では、
物理フロー制御技術よりも交換遅延に比較的に大きな変
動がもたらされる。しかし、その差異は遅延の絶対値が
かなり低いので、無視可能である。
【００７６】次に、図２３に示されるデータ・フロー・
シナリオについて検討し、低いレートのストリームのス
ループットの維持における論理フロー制御の固有の利点
を明らかにする。このシナリオでは、２個の論理ストリ
ーム、即ち、高い転送レートを有する第１論理ストリー
ム８０１と第１論理ストリーム８０１より低いレートを
有する第２論理ストリーム８０２とが示される。第１論
理ストリーム８０１は第１ポート・カード８０３から送
信され、０の宛先アドレスを有する。第２論理ストリー
ム８０２は第２ポート・カード８０５から送信され、１
の宛先アドレスを有する。しかし、ここで第２ポート・
カード８０５は第２論理ストリーム８０２の外に別の
（Ｎ−１）個の残存ストリーム８０９を送出することが
要求されていることに注目しなければならない。第１論
理ストリーム８０１と第２論理ストリーム８０２とは、
本実施例では受信側ポート・カードである第３ポート・
カード８０７で２００Mbpsの待ち行列処理レートを共有
する。５００Mbpsの取り出しレートが第２ポート・カー
ド８０５で使用され、周知のラウンド・ロビン規律を介
して第２論理ストリーム８０２と上記（Ｎ−１）個の残
存ストリーム８０９とによって共有されている。上記
（Ｎ−１）個のストリーム８０９は残存ストリームであ
ると想定されるので、第２ポート・カード８０５の低速
メモリ１１６にアドレス２乃至Ｎを宛てられたエンベロ
ープが常に存在する。第１論理ストリーム８０１のレー
トは（３００−５００／Ｎ）Mbpsに設定され、第２論理
ストリーム８０２のレートは５００／ＮMbpsに設定され
る。
シナリオについて検討し、低いレートのストリームのス
ループットの維持における論理フロー制御の固有の利点
を明らかにする。このシナリオでは、２個の論理ストリ
ーム、即ち、高い転送レートを有する第１論理ストリー
ム８０１と第１論理ストリーム８０１より低いレートを
有する第２論理ストリーム８０２とが示される。第１論
理ストリーム８０１は第１ポート・カード８０３から送
信され、０の宛先アドレスを有する。第２論理ストリー
ム８０２は第２ポート・カード８０５から送信され、１
の宛先アドレスを有する。しかし、ここで第２ポート・
カード８０５は第２論理ストリーム８０２の外に別の
（Ｎ−１）個の残存ストリーム８０９を送出することが
要求されていることに注目しなければならない。第１論
理ストリーム８０１と第２論理ストリーム８０２とは、
本実施例では受信側ポート・カードである第３ポート・
カード８０７で２００Mbpsの待ち行列処理レートを共有
する。５００Mbpsの取り出しレートが第２ポート・カー
ド８０５で使用され、周知のラウンド・ロビン規律を介
して第２論理ストリーム８０２と上記（Ｎ−１）個の残
存ストリーム８０９とによって共有されている。上記
（Ｎ−１）個のストリーム８０９は残存ストリームであ
ると想定されるので、第２ポート・カード８０５の低速
メモリ１１６にアドレス２乃至Ｎを宛てられたエンベロ
ープが常に存在する。第１論理ストリーム８０１のレー
トは（３００−５００／Ｎ）Mbpsに設定され、第２論理
ストリーム８０２のレートは５００／ＮMbpsに設定され
る。
【００７７】図２４は、種々のフロー制御技術におい
て、図２３の第２論理ストリーム８０２の入力データ・
レートが２０から１００Mbpsまで変化するときの、第２
論理ストリーム８０２のグッドプット（goodput；good
data throughput）性能を示す。理想的に言えば、この
範囲の入力レートに対しては、第２論理ストリーム８０
２は、該第２論理ストリーム８０２が入力レートでの取
り出しが可能にされ、且つ、最大データ輻輳の点での等
配分された帯域幅が入力レートより以上か或いは同等の
１００Mbpsであるので、導入レートを拡充すべきであ
る。しかし、第１論理ストリーム８０１が第２論理スト
リーム８０２を大幅に欠乏させ、第２論理ストリーム８
０２の最小 グッドプットが入力レートの２５％乃至４
０％になることが分かる。この理由は、第２論理ストリ
ーム８０２のトラヒックは、もしフロー制御が停止され
ていると、その間だけ図２３の第２ポート・カード８０
５の低速メモリ１１６からＦＩＦＯステージング・バッ
ファ１１２へ移動することができ、それによって多分周
期的に生じる取り出し機会が喪失する結果になる。
て、図２３の第２論理ストリーム８０２の入力データ・
レートが２０から１００Mbpsまで変化するときの、第２
論理ストリーム８０２のグッドプット（goodput；good
data throughput）性能を示す。理想的に言えば、この
範囲の入力レートに対しては、第２論理ストリーム８０
２は、該第２論理ストリーム８０２が入力レートでの取
り出しが可能にされ、且つ、最大データ輻輳の点での等
配分された帯域幅が入力レートより以上か或いは同等の
１００Mbpsであるので、導入レートを拡充すべきであ
る。しかし、第１論理ストリーム８０１が第２論理スト
リーム８０２を大幅に欠乏させ、第２論理ストリーム８
０２の最小 グッドプットが入力レートの２５％乃至４
０％になることが分かる。この理由は、第２論理ストリ
ーム８０２のトラヒックは、もしフロー制御が停止され
ていると、その間だけ図２３の第２ポート・カード８０
５の低速メモリ１１６からＦＩＦＯステージング・バッ
ファ１１２へ移動することができ、それによって多分周
期的に生じる取り出し機会が喪失する結果になる。
【００７８】もし上記（Ｎ−１）個の残存ストリーム８
０９の全てが図２３から除去されるべきであった場合に
は、第２論理ストリーム８０２が（ａ）フロー制御が停
止状態にあり、且つ、（ｂ）取り出し機会が入力ビット
・ストリームの着信レートに追い付くのに充分であると
き、全取り出し帯域幅を拡充することとなろう。命令取
り出し制約を有するストリームは制御停止期間中、取り
出しのためにそれらの入力レートよりも高い転送レート
を必要とするので、何れかのＯＮ／ＯＦＦタイプのフロ
ー制御が、それらストリームを場合によっては欠乏させ
ることができる。そのような欠乏は輻輳の原因である上
記ストリームに制限されなければならない。
０９の全てが図２３から除去されるべきであった場合に
は、第２論理ストリーム８０２が（ａ）フロー制御が停
止状態にあり、且つ、（ｂ）取り出し機会が入力ビット
・ストリームの着信レートに追い付くのに充分であると
き、全取り出し帯域幅を拡充することとなろう。命令取
り出し制約を有するストリームは制御停止期間中、取り
出しのためにそれらの入力レートよりも高い転送レート
を必要とするので、何れかのＯＮ／ＯＦＦタイプのフロ
ー制御が、それらストリームを場合によっては欠乏させ
ることができる。そのような欠乏は輻輳の原因である上
記ストリームに制限されなければならない。
【００７９】物理フロー制御の１つの問題は、低いレー
トのストリームが帯域幅を配分する際に高いレートのス
トリームが圧倒することであるが、低いレートのストリ
ームは輻輳に対する責任は低い。論理制御方式は、高い
レートのストリームが多分低いレートのストリームより
も多く制御される筈であるので、そのようなシナリオで
は固有の利点を有する。図２４に示されるように、論理
方式に関して、圧迫された低いレートのストリームは、
より低いレートのストリーム対高いレートのストリーム
の帯域幅比が減少するにつれて広い帯域幅が得られ、
０．２（即ち、５０Mbpsの第２ストリーム８０２と２５
０Mbpsの第１ストリーム８０１との比）以下の比によっ
て殆ど１００％の入力レートが達成される。
トのストリームが帯域幅を配分する際に高いレートのス
トリームが圧倒することであるが、低いレートのストリ
ームは輻輳に対する責任は低い。論理制御方式は、高い
レートのストリームが多分低いレートのストリームより
も多く制御される筈であるので、そのようなシナリオで
は固有の利点を有する。図２４に示されるように、論理
方式に関して、圧迫された低いレートのストリームは、
より低いレートのストリーム対高いレートのストリーム
の帯域幅比が減少するにつれて広い帯域幅が得られ、
０．２（即ち、５０Mbpsの第２ストリーム８０２と２５
０Mbpsの第１ストリーム８０１との比）以下の比によっ
て殆ど１００％の入力レートが達成される。
【００８０】図１８及び図２３のホット・スポット・シ
ナリオに開示されているハイブリッド・データ・フロー
制御技術の性能を調べるとき、これらハイブリッド方法
は物理フロー制御技術と論理フロー制御技術との双方の
望ましい特性同士を組み合せていることが明らかであ
る。例えば、物理方式に関しては、それらストリームが
物理的意味合いで急速に動作可能にされるので、図１８
のポート・カード５２１のホット・スポット・バッファ
での占有率は図２の第１閾値２１１よりも極めて低い下
降傾向を有する。この観測により、単一優先順位方式に
関して、図２の第１閾値２１１、第３閾値２０７が１エ
ンベロープに設定され第２閾値２０９、第４閾値２０５
が６エンベロープに設定され、且つ、第５閾値２０３が
１６エンベロープに設定されるように、ハイブリッド・
フロー制御のための一組の例示的な閾値の設定が為され
る。もし第５閾値２０３が第４閾値２０５へ低下される
と、上記ハイブリッド方式が物理制御方式と一致するの
に対し、もし第５閾値２０３が高速ＦＩＦＯバッファ１
１４の最大容量に増大されると、上記ハイブリッド方式
は論理フロー制御と等価になる。
ナリオに開示されているハイブリッド・データ・フロー
制御技術の性能を調べるとき、これらハイブリッド方法
は物理フロー制御技術と論理フロー制御技術との双方の
望ましい特性同士を組み合せていることが明らかであ
る。例えば、物理方式に関しては、それらストリームが
物理的意味合いで急速に動作可能にされるので、図１８
のポート・カード５２１のホット・スポット・バッファ
での占有率は図２の第１閾値２１１よりも極めて低い下
降傾向を有する。この観測により、単一優先順位方式に
関して、図２の第１閾値２１１、第３閾値２０７が１エ
ンベロープに設定され第２閾値２０９、第４閾値２０５
が６エンベロープに設定され、且つ、第５閾値２０３が
１６エンベロープに設定されるように、ハイブリッド・
フロー制御のための一組の例示的な閾値の設定が為され
る。もし第５閾値２０３が第４閾値２０５へ低下される
と、上記ハイブリッド方式が物理制御方式と一致するの
に対し、もし第５閾値２０３が高速ＦＩＦＯバッファ１
１４の最大容量に増大されると、上記ハイブリッド方式
は論理フロー制御と等価になる。
【００８１】上述の特定の値の閾値は単に例示目的で付
与されている。図２の特定の値の閾値を確定する際に、
物理フロー制御方法と論理フロー制御方法の有益な特性
同士の間の使い分けが常時可能である。図１８のホット
・スポット・シナリオでは、図２の特別の物理制御能力
と低下された論理閾値との双方のため、ハイブリッド方
式は前のパラグラフで述べられているパラメータを使用
して論理方式よりも遙かに良好な損失性能が得られる
（図１９参照）。他方、データ・ストリームの数が２０
から４０へ増大されると、ハイブリッド方式は損失の防
止の実行が物理方式よりも悪化する可能性がある。しか
し、実際にはデータ損失を防止するために第５閾値２０
３を所定セットの現実の状態に常時調整することが可能
である。
与されている。図２の特定の値の閾値を確定する際に、
物理フロー制御方法と論理フロー制御方法の有益な特性
同士の間の使い分けが常時可能である。図１８のホット
・スポット・シナリオでは、図２の特別の物理制御能力
と低下された論理閾値との双方のため、ハイブリッド方
式は前のパラグラフで述べられているパラメータを使用
して論理方式よりも遙かに良好な損失性能が得られる
（図１９参照）。他方、データ・ストリームの数が２０
から４０へ増大されると、ハイブリッド方式は損失の防
止の実行が物理方式よりも悪化する可能性がある。しか
し、実際にはデータ損失を防止するために第５閾値２０
３を所定セットの現実の状態に常時調整することが可能
である。
【００８２】交換組織１０２（図１）の使用の観点から
して、バス使用環境ではソースが物理方式で再開され、
且つ、制御の起動／停止が物理方式に関してよりも低頻
度であるので、ハイブリッド方式は最小のバッファ容量
（図２０参照）のみならず最小のバス帯域幅を使用す
る。ハイブリッド方式はまた、送信側（図２１参照）で
利用できる十分な取り出しレートが有るとき各ストリー
ムの間の帯域幅配分におけるＭＡＸ-ＭＩＮの均等性と
低交換遅延（図２２参照）とを達成する。上記望ましい
特性の外に、ハイブリッド方式は命令取り出し制約が存
在するとき 論理方式に関してできるだけ有効により低
いレートのストリームのスループットを維持する。
して、バス使用環境ではソースが物理方式で再開され、
且つ、制御の起動／停止が物理方式に関してよりも低頻
度であるので、ハイブリッド方式は最小のバッファ容量
（図２０参照）のみならず最小のバス帯域幅を使用す
る。ハイブリッド方式はまた、送信側（図２１参照）で
利用できる十分な取り出しレートが有るとき各ストリー
ムの間の帯域幅配分におけるＭＡＸ-ＭＩＮの均等性と
低交換遅延（図２２参照）とを達成する。上記望ましい
特性の外に、ハイブリッド方式は命令取り出し制約が存
在するとき 論理方式に関してできるだけ有効により低
いレートのストリームのスループットを維持する。
【００８３】図２５及び図２６は、図５乃至図６の標本
で使用された複数優先データの動作環境及びハードウエ
ア構成で適用されたような、ここに開示されるハイブリ
ッド・データ・フロー制御技術の性能を纏めて示すグラ
フである。特に、図２５及び図２６は、それらデータ・
フロー制御技術を、前に図６及び図７に関連して記述さ
れている４優先順位システムの背景情況で示されてい
る。高速ＦＩＦＯバッファ１１４（図２参照）の容量は
１４７エンベロープに設定されている。一例として、第
１閾値が５５に設定され、第２閾値が６０に設定され、
第３閾値が９５に設定され、第４閾値が１００に設定さ
れ、第５閾値がプロセッサ１１５に設定され、第６閾値
が１５に設定され、第７閾値が２０に設定され、第８閾
値が５に設定され、第９閾値が１０に設定されるように
バッファ占有率の各閾値が規定される。ＦＩＦＯステー
ジング・バッファ１１２のサイズは各優先順位等級当た
り２であると想定される。上記グラフはマイクロ秒台の
平均交換遅延量をGbps台の設定負荷の関数として示す。
宛先相関の平均 長さは２０エンベロープに設定され
た。
で使用された複数優先データの動作環境及びハードウエ
ア構成で適用されたような、ここに開示されるハイブリ
ッド・データ・フロー制御技術の性能を纏めて示すグラ
フである。特に、図２５及び図２６は、それらデータ・
フロー制御技術を、前に図６及び図７に関連して記述さ
れている４優先順位システムの背景情況で示されてい
る。高速ＦＩＦＯバッファ１１４（図２参照）の容量は
１４７エンベロープに設定されている。一例として、第
１閾値が５５に設定され、第２閾値が６０に設定され、
第３閾値が９５に設定され、第４閾値が１００に設定さ
れ、第５閾値がプロセッサ１１５に設定され、第６閾値
が１５に設定され、第７閾値が２０に設定され、第８閾
値が５に設定され、第９閾値が１０に設定されるように
バッファ占有率の各閾値が規定される。ＦＩＦＯステー
ジング・バッファ１１２のサイズは各優先順位等級当た
り２であると想定される。上記グラフはマイクロ秒台の
平均交換遅延量をGbps台の設定負荷の関数として示す。
宛先相関の平均 長さは２０エンベロープに設定され
た。
【００８４】上記４つの優先順位等級の負荷が総負荷の
等しい大きさを持つ部分である図２５について検討する
と、優先順位が１及び優先順位が２のデータ・ストリー
ムはシステム容量に近い設定負荷に対して十分に保護さ
れ、システム容量 限界に近づくときの最大平均遅延量
は約１００マイクロ秒である。優先順位が１及び優先順
位が２のデータ・ストリームの遅延性能は、総合設定負
荷に対するそれらデータ・ストリームの負荷部分が増大
するにつれて僅かに劣化し、その結果が図２６に示され
ている。図２６の例では、優先順位が１のストリームは
依然として十分に保護されているが、優先順位が２のス
トリームはシステム容量 限界に近づくとき、約２００
マイクロ秒に増大する。しかし、ここで２００マイクロ
秒は実際的見地から比較的に僅かな遅延であることに注
目しなければならない。
等しい大きさを持つ部分である図２５について検討する
と、優先順位が１及び優先順位が２のデータ・ストリー
ムはシステム容量に近い設定負荷に対して十分に保護さ
れ、システム容量 限界に近づくときの最大平均遅延量
は約１００マイクロ秒である。優先順位が１及び優先順
位が２のデータ・ストリームの遅延性能は、総合設定負
荷に対するそれらデータ・ストリームの負荷部分が増大
するにつれて僅かに劣化し、その結果が図２６に示され
ている。図２６の例では、優先順位が１のストリームは
依然として十分に保護されているが、優先順位が２のス
トリームはシステム容量 限界に近づくとき、約２００
マイクロ秒に増大する。しかし、ここで２００マイクロ
秒は実際的見地から比較的に僅かな遅延であることに注
目しなければならない。
【００８５】そのような交換遅延優先順位は特にＡＴＭ
サービスの部類の背景情況で有益である。ＣＢＲクラス
及びリアル・タイム ＶＢＲ (variable bit rate)クラ
スを優先順位が１の等級及び優先順位が２の等級に写像
することによって、最少量の遅延及びジッタを持つ遅延
の影響を受けるトラヒックを伝達することが可能であ
る。
サービスの部類の背景情況で有益である。ＣＢＲクラス
及びリアル・タイム ＶＢＲ (variable bit rate)クラ
スを優先順位が１の等級及び優先順位が２の等級に写像
することによって、最少量の遅延及びジッタを持つ遅延
の影響を受けるトラヒックを伝達することが可能であ
る。
【００８６】
【発明の効果】以上説明したように、本発明は、次の効
果、即ち、データ優先順位及びそれらデータ優先順位に
写像されたアプリケーションの独特の特性を考慮しつ
つ、ポート・カードからの一方のデータ転送レートと受
信バスからそれらポート・カードへの他方のデータ転送
レートとの間の何らかの不均衡を適切に補償することが
できるデータ・フロー制御技術が得られる。
果、即ち、データ優先順位及びそれらデータ優先順位に
写像されたアプリケーションの独特の特性を考慮しつ
つ、ポート・カードからの一方のデータ転送レートと受
信バスからそれらポート・カードへの他方のデータ転送
レートとの間の何らかの不均衡を適切に補償することが
できるデータ・フロー制御技術が得られる。
【図１】 データ・フロー制御技術の動作環境を示すハ
ードウエア・ブロック・ダイヤグラムである。
ードウエア・ブロック・ダイヤグラムである。
【図２】 図８乃至図１３の手順で使用されるときの、
図１のバッファに対するバッファ占有率レベルの例示的
な編成階層を示すブロック・ダイヤグラムである。
図１のバッファに対するバッファ占有率レベルの例示的
な編成階層を示すブロック・ダイヤグラムである。
【図３】 図１の低速メモリに対する１つの例示的な編
成配列を示すデータ構造図である。
成配列を示すデータ構造図である。
【図４】 図１の低速メモリに対する別の例示的な編成
配列を示すデータ構造図である。
配列を示すデータ構造図である。
【図５】 図１の高速ＦＩＦＯバッファ及びＦＩＦＯス
テージング・バッファに対する１つの例示的な編成配列
を示すデータ構造図である。
テージング・バッファに対する１つの例示的な編成配列
を示すデータ構造図である。
【図６】 図１の高速ＦＩＦＯバッファ及びＦＩＦＯス
テージング・バッファに対する別の例示的な編成配列を
示すデータ構造図である。
テージング・バッファに対する別の例示的な編成配列を
示すデータ構造図である。
【図７】 図１の高速ＦＩＦＯバッファ及びＦＩＦＯス
テージング・バッファに対する更に別の例示的な編成配
列を示すデータ構造図である。
テージング・バッファに対する更に別の例示的な編成配
列を示すデータ構造図である。
【図８】 例示的な複数優先データ・フロー制御方法を
示すソフトウエア・フローチャートの一部である。
示すソフトウエア・フローチャートの一部である。
【図９】 例示的な複数優先データ・フロー制御方法を
示すソフトウエア・フローチャートの別の一部である。
示すソフトウエア・フローチャートの別の一部である。
【図１０】 例示的な複数優先データ・フロー制御方法
を示すソフトウエア・フローチャートの更に別の一部で
ある。
を示すソフトウエア・フローチャートの更に別の一部で
ある。
【図１１】 例示的な複数優先データ・フロー制御方法
を示すソフトウエア・フローチャートの更に別の一部で
ある。
を示すソフトウエア・フローチャートの更に別の一部で
ある。
【図１２】 例示的な複数優先データ・フロー制御方法
を示すソフトウエア・フローチャートの更に別の一部で
ある。
を示すソフトウエア・フローチャートの更に別の一部で
ある。
【図１３】 例示的な複数優先データ・フロー制御方法
を示すソフトウエア・フローチャートの更に別の一部で
ある。
を示すソフトウエア・フローチャートの更に別の一部で
ある。
【図１４】 データ・フロー制御技術が適用されていな
いときの図１のハードウエア構成に対する１つのシステ
ム動作パラメータを示すグラフである。
いときの図１のハードウエア構成に対する１つのシステ
ム動作パラメータを示すグラフである。
【図１５】 データ・フロー制御技術が適用されていな
いときの図１のハードウエア構成に対する別のシステム
動作パラメータを示すグラフである。
いときの図１のハードウエア構成に対する別のシステム
動作パラメータを示すグラフである。
【図１６】 データ・フロー制御技術が適用されていな
いときの図１のハードウエア構成に対する更に別のシス
テム動作パラメータを示すグラフである。
いときの図１のハードウエア構成に対する更に別のシス
テム動作パラメータを示すグラフである。
【図１７】 データ・フロー制御技術が適用されていな
いときの図１のハードウエア構成に対する更に別のシス
テム動作パラメータを示すグラフである。
いときの図１のハードウエア構成に対する更に別のシス
テム動作パラメータを示すグラフである。
【図１８】 多くの入信データ・ストリームが１個のポ
ート・カードへ宛てて送信されている第１の動作環境を
示すハードウエア・ブロック・ダイヤグラムである。
ート・カードへ宛てて送信されている第１の動作環境を
示すハードウエア・ブロック・ダイヤグラムである。
【図１９】 図１８の構成において、物理データ・フロ
ー制御技術、論理データ・フロー制御技術及びハイブリ
ッド・データ・フロー制御技術の性能を纏めて示す１つ
のグラフである。
ー制御技術、論理データ・フロー制御技術及びハイブリ
ッド・データ・フロー制御技術の性能を纏めて示す１つ
のグラフである。
【図２０】 図１８の構成において、物理データ・フロ
ー制御技術、論理データ・フロー制御技術及びハイブリ
ッド・データ・フロー制御技術の性能を纏めて示す別の
グラフである。
ー制御技術、論理データ・フロー制御技術及びハイブリ
ッド・データ・フロー制御技術の性能を纏めて示す別の
グラフである。
【図２１】 図１８の構成において、物理データ・フロ
ー制御技術、論理データ・フロー制御技術及びハイブリ
ッド・データ・フロー制御技術の性能を纏めて示す更に
別のグラフである。
ー制御技術、論理データ・フロー制御技術及びハイブリ
ッド・データ・フロー制御技術の性能を纏めて示す更に
別のグラフである。
【図２２】 図１８の構成において、物理データ・フロ
ー制御技術、論理データ・フロー制御技術及びハイブリ
ッド・データ・フロー制御技術の性能を纏めて示す更に
別のグラフである。
ー制御技術、論理データ・フロー制御技術及びハイブリ
ッド・データ・フロー制御技術の性能を纏めて示す更に
別のグラフである。
【図２３】 ２つの入信データ・ストリームが１個のポ
ート・カードへ宛てて送信され、それらの一方が取り出
し制約を受けている第２の動作環境を示すハードウエア
・ブロック・ダイヤグラムである。
ート・カードへ宛てて送信され、それらの一方が取り出
し制約を受けている第２の動作環境を示すハードウエア
・ブロック・ダイヤグラムである。
【図２４】 図２３のシステムの背景情況でここに開示
されているデータ・フロー制御技術の性能を示すグラフ
である。
されているデータ・フロー制御技術の性能を示すグラフ
である。
【図２５】 複数優先データ・フロー制御の動作環境に
適用されたときにおける、ここに記述されているデータ
・フロー制御技術の性能を纏めて示す１つのグラフであ
る。
適用されたときにおける、ここに記述されているデータ
・フロー制御技術の性能を纏めて示す１つのグラフであ
る。
【図２６】 複数優先データ・フロー制御の動作環境に
適用されたときにおける、ここに記述されているデータ
・フロー制御技術の性能を纏めて示す別のグラフであ
る。
適用されたときにおける、ここに記述されているデータ
・フロー制御技術の性能を纏めて示す別のグラフであ
る。
１０２ 交換組織 １０４ 送信バス １０６ 受信バス １０８ １０９ ポート・カード １１０ バス・インタフェース・チップ １１１ ループバック回路 １１２ ＦＩＦＯステージング・バッファ １１３ ポート・カード １１４ 高速ＦＩＦＯバッファ １１５ プロセッサ １１６ 低速メモリ １１７ フロー制御ポイント ２０３ 第５閾値 ２０５ 第４閾値 ２０７ 第３閾値 ２０９ 第２閾値 ２１１ 第１閾値 ２２０ 第７閾値 ２２２ 第６閾値 ２２４ 第９閾値 ２２６ 第８閾値 ５００ 第１グループ ５０１ ５１０ ５１１ ５２０ ５２１ ポート・カ
ード ５２４ ４Gbpsバス ５３０ 第２グループ ８０１ 第１論理ストリーム ８０２ 第２論理ストリーム ８０３ 第１ポート・カード ８０５ 第２ポート・カード ８０７ 第３ポート・カード ８０９ （Ｎ−１）個の残存ストリーム ２００６ 送信待ち行列 ２００８ 受信待ち行列 ２０１０ ２０１２ 論理アドレスＮ宛てパケットの待
ち行列 ２０１４ 優先順位１の待ち行列 ２０１６ 優先順位２の待ち行列 ２０１８ 優先順位３の待ち行列 ２０２０ 優先順位４の待ち行列 ２０２２ 優先順位１の待ち行列 ２０２４ 優先順位２の待ち行列 ２０２６ 優先順位３の待ち行列 ２０２８ 優先順位４の待ち行列 ２０３０ 優先順位１の待ち行列 ２０３２ 優先順位２の待ち行列 ２０３４ 優先順位３の待ち行列 ２０３６ 優先順位４の待ち行列 ２０３８ 優先順位１の待ち行列 ２０４０ 優先順位２の待ち行列 ２０４２ 優先順位３の待ち行列 ２０４４ 優先順位４の待ち行列 ３００２ 送信側メモリ間データ移送待ち行列 ３００４ 受信側メモリ間データ移送待ち行列 ３００６ 優先順位１の待ち行列 ３００８ 優先順位２の待ち行列 ３０１０ 優先順位３の待ち行列 ３０１２ 優先順位４の待ち行列
ード ５２４ ４Gbpsバス ５３０ 第２グループ ８０１ 第１論理ストリーム ８０２ 第２論理ストリーム ８０３ 第１ポート・カード ８０５ 第２ポート・カード ８０７ 第３ポート・カード ８０９ （Ｎ−１）個の残存ストリーム ２００６ 送信待ち行列 ２００８ 受信待ち行列 ２０１０ ２０１２ 論理アドレスＮ宛てパケットの待
ち行列 ２０１４ 優先順位１の待ち行列 ２０１６ 優先順位２の待ち行列 ２０１８ 優先順位３の待ち行列 ２０２０ 優先順位４の待ち行列 ２０２２ 優先順位１の待ち行列 ２０２４ 優先順位２の待ち行列 ２０２６ 優先順位３の待ち行列 ２０２８ 優先順位４の待ち行列 ２０３０ 優先順位１の待ち行列 ２０３２ 優先順位２の待ち行列 ２０３４ 優先順位３の待ち行列 ２０３６ 優先順位４の待ち行列 ２０３８ 優先順位１の待ち行列 ２０４０ 優先順位２の待ち行列 ２０４２ 優先順位３の待ち行列 ２０４４ 優先順位４の待ち行列 ３００２ 送信側メモリ間データ移送待ち行列 ３００４ 受信側メモリ間データ移送待ち行列 ３００６ 優先順位１の待ち行列 ３００８ 優先順位２の待ち行列 ３０１０ 優先順位３の待ち行列 ３０１２ 優先順位４の待ち行列
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 マーク カッツェ アメリカ合衆国，10314 ニューヨーク, ステイタン アイランド，ロアノーク ス トリート 52 (72)発明者 デヴィッド エー．モラノ アメリカ合衆国，07748 ニュージャージ ー，ミドルタウン，ノルウッド ドライブ 202 (72)発明者 ラメッシュ ナガラジャン アメリカ合衆国，07747 ニュージャージ ー，アバーディーン，ストラスモア ガー デンズ 103 (72)発明者 ウォルター マイケル ピティオ アメリカ合衆国，07747 ニュージャージ ー，マタワン，ローリー コート 53 (72)発明者 ドナルド ディー．シュガード アメリカ合衆国，07748 ニュージャージ ー，ミドルタウン，デヴォン ロード 27 (72)発明者 ユン−ターン ウォン アメリカ合衆国，07746 ニュージャージ ー，マルボロ，ピーチ ツリー コート ７
Claims (8)
- 【請求項１】 交換組織及びポート・カードを有するデ
ータ通信システムに使用され、各ポート・カードがバッ
ファを有するか若しくはバッファに結合され、該バッフ
ァが前記交換組織に結合されるように適応されるか若し
くは前記交換組織に組み入れられており、前記バッファ
が、そのバッファ内の記憶場所の総数と入信データを保
存するためにそのバッファ内で利用できる記憶場所の数
との比として定義されたバッファ占有率を有し、前記ポ
ート・カードから出入りする複数優先データ・フローを
制御する交換組織とポート・カードを有するシステムに
おけるデータ通信の方法において、 前記複数優先データは、第１優先順位を有する第１デー
タ・タイプ及び前記第１優先順位より低い第２優先順位
を有する第２データ・タイプを包含する複数データ・タ
イプから成り、前記第１データ・タイプが第１優先順位
ビット・ストリームを包含し、前記第２データ・タイプ
が第２優先順位ビット・ストリームを包含し、 （ａ）第１閾値より高い第２閾値以上のバッファ占有率
を有するポート・カードに宛てられた全第２優先順位ビ
ット・ストリームの送信を非動作状態にするステップ
と、 （ｂ）前記バッファ占有率が前記第１閾値を下回ったと
き、第２優先順位ビット・ストリームの前記ステップ
（ａ）での前記ポート・カードへの送信を動作可能にす
るステップと、 （ｃ）前記第２閾値より高く、第３閾値より高い第４閾
値以上のバッファ占有率を有するポート・カードに宛て
られた全第１優先順位ビット・ストリームの送信を非動
作状態にするステップと、 （ｄ）前記バッファ占有率が前記第１閾値を下回ったと
き、第１優先順位ビット・ストリームの前記ステップ
（ｃ）での前記ポート・カードへの送信を動作可能にす
るステップと、 から成ることを特徴とする交換組織とポート・カードを
有するシステムにおけるデータ通信の方法。 - 【請求項２】 交換組織及びポート・カードを有するデ
ータ通信システムに使用され、各ポート・カードがバッ
ファを有するか若しくはバッファに結合され、該バッフ
ァが前記交換組織に結合されるように適応されるか若し
くは前記交換組織に組み入れられており、前記バッファ
が、そのバッファ内の記憶場所の総数と入信データを保
存するためにそのバッファ内で利用できる記憶場所の数
との比として定義されたバッファ占有率を有し、前記ポ
ート・カードから出入りするデータフローを制御する交
換組織とポート・カードを有するシステムにおけるデー
タ通信の方法において、 （ａ）第１閾値より高い第２閾値以上のバッファ占有率
を有するポート・カードに宛てられた全ビット・ストリ
ームの送信を非動作状態にするステップと、 （ｂ）前記バッファ占有率が前記第１閾値を下回ったと
き、ビット・ストリームの前記ステップ（ａ）での前記
ポート・カードへの送信を動作可能にするステップと、
を有することを特徴とする交換組織とポート・カードを
有するシステムにおけるデータ通信の方法。 - 【請求項３】 交換組織及びポート・カードを有するデ
ータ通信システムに使用され、各ポート・カードがバッ
ファを有するか若しくはバッファに結合され、該バッフ
ァが前記交換組織に結合されるように適応されるか若し
くは前記交換組織に組み入れられており、前記バッファ
が、そのバッファ内の記憶場所の総数と入信データを保
存するためにそのバッファ内で利用できる記憶場所の数
との比として定義されたバッファ占有率を有し、前記ポ
ート・カードから出入りする複数優先データ・フローを
制御する交換組織とポート・カードを有するシステムに
おけるデータ通信の方法において、 前記複数優先データは、第１優先順位を有する第１デー
タ・タイプ及び前記第１優先順位より低い第２優先順位
を有する第２データ・タイプを包含する複数データ・タ
イプから成り、前記第１データ・タイプが第１優先順位
ビット・ストリームを包含し、それぞれの第１優先順位
ビット・ストリームが対応するビット転送レートを有
し、且つ前記第２データ・タイプが第２優先順位ビット
・ストリームを包含し、それぞれの第２優先順位ビット
・ストリームが対応するビット転送レートを有し、 （ａ）前記ポート・カード上の前記バッファの前記バッ
ファ占有率を監視するステップと、 （ｂ）前記バッファ占有率が第１閾値より高い第２閾値
を上回ったとき、前記ポート・カードに宛てて送信され
る前記各第２優先順位ビット・ストリームのビット転送
レートを比較し、最高のビット転送レートを持つ１個の
第２優先順位ビット・ストリーム或いは最高のビット転
送レートを持つ一組の第２優先順位ビット・ストリーム
の送信を、前記バッファ占有率が前記第１閾値を下回る
まで非動作状態にするステップと、 （ｃ）前記バッファ占有率が前記第１閾値を下回ったと
き、最高のビット転送レートを持つ１個の第２優先順位
ビット・ストリーム或いは最高のビット転送レートを持
つ一組の第２優先順位ビット・ストリームの送信を動作
可能にするステップと、 （ｄ）前記バッファ占有率が第３閾値より高い第４閾値
を上回ったとき、前記ポート・カードに宛てて送信され
る前記各第１優先順位データ・ストリームのビット転送
レートを比較し、最高のビット転送レートを持つ１個の
第２優先順位ビット・ストリーム或いは最高のビット転
送レートを持つ一組の第２優先順位ビット・ストリーム
の送信を、前記バッファ占有率が前記第３閾値を下回る
まで非動作状態にするステップと、 （ｅ）前記バッファ占有率が前記第３閾値を下回ったと
き、最高のビット転送レートを持つ１個の第２優先順位
ビット・ストリーム或いは最高のビット転送レートを持
つ一組の第２優先順位ビット・ストリームの送信を動作
可能にするステップと、を有することを特徴とする交換
組織とポート・カードを有するシステムにおけるデータ
通信の方法。 - 【請求項４】 交換組織及びポート・カードを有するデ
ータ通信システムに使用され、各ポート・カードがバッ
ファを有するか若しくはバッファに結合され、該バッフ
ァが前記交換組織に結合されるように適応されるか若し
くは前記交換組織に組み入れられており、前記バッファ
が、そのバッファ内の記憶場所の総数と入信データを保
存するためにそのバッファ内で利用できる記憶場所の数
との比として定義されたバッファ占有率を有し、前記ポ
ート・カードから出入りするデータフローを制御する交
換組織とポート・カードを有するシステムにおけるデー
タ通信の方法において、 前記データがそれぞれが対応するビット転送レートを有
するビット・ストリームを包含し、 （ａ）前記ポート・カード上の前記バッファの前記バッ
ファ占有率を監視するステップと、 （ｂ）前記バッファ占有率が第１閾値より高い第２閾値
を上回ったとき、前記ポート・カードに宛てて送信され
る前記各ビット・ストリームのビット転送レートを比較
し、最高のビット転送レートを持つ１個のビット・スト
リーム或いは最高のビット転送レートを持つ一組の第２
優先順位ビット・ストリームの前記ポート・カードへの
送信を、前記バッファ占有率が前記第１閾値を下回るま
で非動作状態にするステップと、 （ｃ）前記バッファ占有率が前記第１閾値を下回ったと
き、最高のビット転送レートを持つ１個のビット・スト
リーム或いは最高のビット転送レートを持つ一組のビッ
ト・ストリームの前記ポート・カードへの送信を動作可
能にするステップと、を有することを特徴とする交換組
織とポート・カードを有するシステムにおけるデータ通
信の方法。 - 【請求項５】 交換組織及びポート・カードを有するデ
ータ通信システムに使用され、各ポート・カードがバッ
ファを有するか若しくはバッファに結合され、該バッフ
ァが前記交換組織に結合されるように適応されるか若し
くは前記交換組織に組み入れられており、前記バッファ
が、そのバッファ内の記憶場所の総数と入信データを保
存するためにそのバッファ内で利用できる記憶場所の数
との比として定義されたバッファ占有率を有し、前記バ
ッファを通る複数優先データ・フローを制御する交換組
織とポート・カードを有するシステムにおけるデータ通
信の方法において、 前記複数優先データは、第１優先順位を有する第１デー
タ・タイプ及び前記第１優先順位より低い第２優先順位
を有する第２データ・タイプを包含する複数データ・タ
イプから成り、前記第１データ・タイプが第１優先順位
ビット・ストリームを包含し、それぞれの第１優先順位
ビット・ストリームが対応するビット転送レートを有
し、且つ前記第２データ・タイプが第２優先順位ビット
・ストリームを包含し、それぞれの第２優先順位ビット
・ストリームが対応するビット転送レートを有し、 （ａ）前記ポート・カード上の前記バッファの前記バッ
ファ占有率を監視するステップと、 （ｂ）前記バッファ占有率が第１閾値より高い第２閾値
を上回ったとき、前記ポート・カードに宛てて送信され
る前記各第２優先順位ビット・ストリームのビット転送
レートを比較し、最高のビット転送レートを持ち且つ前
記ポート・カードに宛てられた１個の第２優先順位ビッ
ト・ストリーム或いは最高のビット転送レートを持ち且
つ前記ポート・カードに宛てられた一組の第２優先順位
ビット・ストリームの送信を、前記バッファ占有率が前
記第１閾値を下回るまで非動作状態にするステップと、 （ｃ）前記バッファ占有率が前記第１閾値を下回ったと
き、前記ポート・カードに宛てられた全第２優先順位ビ
ット・ストリームの送信を動作可能にするステップと、 （ｄ）前記バッファ占有率が第３閾値より高い第４閾値
を上回ったとき、前記ポート・カードに宛てて送信され
る前記各第１優先順位データ・ストリームのビット転送
レートを比較し、最高のビット転送レートを持ち且つ前
記ポート・カードに宛てられた１個の第２優先順位ビッ
ト・ストリーム或いは最高のビット転送レートを持ち且
つ前記ポート・カードに宛てられたつ一組の第２優先順
位ビット・ストリームの送信を、前記バッファ占有率が
前記第３閾値を下回るまで非動作状態にするステップ
と、 （ｅ）前記バッファ占有率が前記第３閾値を下回ったと
き、前記ポート・カードに宛てられた全第１優先順位ビ
ット・ストリームの前記ポート・カードへの送信を動作
可能にするステップと、 （ｆ） ポート・カードに宛てられた全第１優先順位ビ
ット・ストリーム及び全第２優先順位ビット・ストリー
ムの送信を非動作にするステップを包含し、第５閾値よ
り高いバッファ占有率を有する前記ポート・カードに宛
てられた全ビット・ストリームの送信を非動作状態にす
るステップとを有することを特徴とする交換組織とポー
ト・カードを有するシステムにおけるデータ通信の方
法。 - 【請求項６】 交換組織及びポート・カードを有するデ
ータ通信システムに使用され、各ポート・カードがバッ
ファを有するか若しくはバッファに結合され、該バッフ
ァが前記交換組織に結合されるように適応されるか若し
くは前記交換組織に組み入れられており、前記バッファ
が、そのバッファ内の記憶場所の総数と入信データを保
存するためにそのバッファ内で利用できる記憶場所の数
との比として定義されたバッファ占有率を有し、前記バ
ッファを通るデータ・フローを制御する交換組織とポー
ト・カードを有するシステムにおけるデータ通信の方法
において、 前記データは、それぞれが対応するビット転送レートを
有するビット・ストリームを包含し、 （ａ）前記ポート・カード上の前記バッファの前記バッ
ファ占有率を監視するステップと、 （ｂ）前記バッファ占有率が第１閾値より高い第２閾値
を上回ったとき、前記ポート・カードに宛てて送信され
る前記各ビット・ストリームのビット転送レートを比較
し、最高のビット転送レートを持ち且つ前記ポート・カ
ードに宛てられた１個のビット・ストリーム或いは最高
のビット転送レートを持ち且つ前記ポート・カードに宛
てられた一組のビット・ストリームの送信を、前記バッ
ファ占有率が前記第１閾値を下回るまで非動作状態にす
るステップと、 （ｃ）前記バッファ占有率が前記第１閾値を下回ったと
き、前記ポート・カードに宛てられた全ビット・ストリ
ームの送信を動作可能にするステップと、 （ｄ）前記第２閾値より高い第３閾値以上のバッファ占
有率を有するポート・カードへの全ビット・ストリーム
の送信を非動作状態にするステップと、を有することを
特徴とする交換組織とポート・カードを有するシステム
におけるデータ通信の方法。 - 【請求項７】 フロー制御を適用する１個のビット・ス
トリーム或いは一組のビット・ストリームを選択するス
テップをさらに有し、 それらビット・ストリームの各々と対応するパケットの
着信順序を調べ、前記パケット着信の順序で前記１個の
ビット・ストリーム或いは一組のビット・ストリームを
制御することを特徴とする請求項３,４，５，６のいず
れかに記載の方法。 - 【請求項８】 "ダミー"パケットをそれ自体へ送信する
前記ポート・カードによりフロー制御を非動作状態にす
るステップを更に有することを特徴とする請求項１,
２，３，４，５のいずれかに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US635315 | 1996-04-19 | ||
| US08/635,315 US5983278A (en) | 1996-04-19 | 1996-04-19 | Low-loss, fair bandwidth allocation flow control in a packet switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070555A true JPH1070555A (ja) | 1998-03-10 |
Family
ID=24547300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10288597A Pending JPH1070555A (ja) | 1996-04-19 | 1997-04-21 | 交換組織とポート・カードを有するシステムにおけるデータ通信の方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5983278A (ja) |
| JP (1) | JPH1070555A (ja) |
| CA (1) | CA2200135C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190675B2 (en) | 2001-11-14 | 2007-03-13 | Nec Communications Systems Ltd. | Adaptive access control in LAN relaying apparatus |
| JP2010233112A (ja) * | 2009-03-27 | 2010-10-14 | Nippon Telegraph & Telephone West Corp | 通信制御装置および通信制御方法 |
Families Citing this family (182)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5983278A (en) * | 1996-04-19 | 1999-11-09 | Lucent Technologies Inc. | Low-loss, fair bandwidth allocation flow control in a packet switch |
| FI103455B (fi) * | 1996-10-08 | 1999-06-30 | Nokia Telecommunications Oy | Pakettiverkon reititin |
| KR100235438B1 (ko) | 1997-02-04 | 1999-12-15 | 구자홍 | 광디스크의 오디오재생신호 보상처리방법 및 장치 |
| SE520265C2 (sv) * | 1997-04-01 | 2003-06-17 | Ericsson Telefon Ab L M | Förfarande och anording för rättvis fördelning av bandbredd i en ATM-växel |
| JP3670131B2 (ja) * | 1998-02-27 | 2005-07-13 | 沖電気工業株式会社 | 競合制御回路 |
| US6490630B1 (en) * | 1998-05-08 | 2002-12-03 | Fujitsu Limited | System and method for avoiding deadlock in multi-node network |
| CA2239133C (en) * | 1998-05-28 | 2007-08-28 | Newbridge Networks Corporation | Multicast methodology and apparatus for backpressure - based switching fabric |
| US6247061B1 (en) * | 1998-06-09 | 2001-06-12 | Microsoft Corporation | Method and computer program product for scheduling network communication packets originating from different flows having unique service requirements |
| US6980543B1 (en) * | 1998-06-19 | 2005-12-27 | Juniper Networks, Inc. | Interconnect network for operation within a communication node |
| US6539000B1 (en) * | 1998-07-21 | 2003-03-25 | Kabushiki Kaisha Toshiba | Multicast communication method and apparatus |
| US6807667B1 (en) | 1998-09-21 | 2004-10-19 | Microsoft Corporation | Method and system of an application program interface for abstracting network traffic control components to application programs |
| US6667985B1 (en) * | 1998-10-28 | 2003-12-23 | 3Com Technologies | Communication switch including input bandwidth throttling to reduce output congestion |
| US6885657B1 (en) * | 1998-11-30 | 2005-04-26 | Broadcom Corporation | Network telephony system |
| US20010012346A1 (en) * | 1999-01-29 | 2001-08-09 | Alex Terry | Interactive billing system utilizing a thin web client interface |
| US6680906B1 (en) * | 1999-03-31 | 2004-01-20 | Cisco Technology, Inc. | Regulating packet traffic in an integrated services network |
| US6532562B1 (en) * | 1999-05-21 | 2003-03-11 | Microsoft Corp | Receiver-driven layered error correction multicast over heterogeneous packet networks |
| US6594798B1 (en) * | 1999-05-21 | 2003-07-15 | Microsoft Corporation | Receiver-driven layered error correction multicast over heterogeneous packet networks |
| JP4078755B2 (ja) * | 1999-06-02 | 2008-04-23 | 株式会社日立製作所 | 帯域監視方法 |
| US6778499B1 (en) * | 1999-06-18 | 2004-08-17 | Nortel Networks Limited | Method and apparatus for enabling the smooth transmission of bursty data in a wireless communications system |
| US7016301B1 (en) * | 1999-09-01 | 2006-03-21 | Cisco Technology, Inc. | Fair multiplexing scheme for multiple input port router |
| US6892243B1 (en) * | 1999-12-21 | 2005-05-10 | Intel Corporation | Prioritizing data transfers over data buses |
| US7065582B1 (en) * | 1999-12-21 | 2006-06-20 | Advanced Micro Devices, Inc. | Automatic generation of flow control frames |
| GB0001804D0 (en) * | 2000-01-26 | 2000-03-22 | King S College London | Pre-emptive bandwidth allocation by dynamic positioning |
| US7454457B1 (en) | 2000-02-07 | 2008-11-18 | Parallel Networks, Llc | Method and apparatus for dynamic data flow control using prioritization of data requests |
| AUPQ668300A0 (en) * | 2000-04-04 | 2000-05-04 | Gotrek Pty Ltd | Apparatus and method for distributing and displaying information over computer network |
| AU2001249893A1 (en) * | 2000-04-06 | 2001-10-23 | Rensselaer Polytechnic Institute | System and method of source based multicast congestion control |
| AU2001264798A1 (en) * | 2000-05-23 | 2001-12-03 | Sangate Systems Inc. | Method and apparatus for data replication using scsi over tcp/ip |
| US6473433B1 (en) * | 2000-06-30 | 2002-10-29 | Marconi Communications, Inc. | Queue resynch: synchronous real-time upgrade of a distributed switching system |
| US7111163B1 (en) | 2000-07-10 | 2006-09-19 | Alterwan, Inc. | Wide area network using internet with quality of service |
| US8619793B2 (en) * | 2000-08-21 | 2013-12-31 | Rockstar Consortium Us Lp | Dynamic assignment of traffic classes to a priority queue in a packet forwarding device |
| JP3831189B2 (ja) * | 2000-09-29 | 2006-10-11 | 富士通株式会社 | 回転制御方法及び記憶装置 |
| US7009963B1 (en) * | 2000-10-11 | 2006-03-07 | Marconi Intellectual Property (Ringfence), Inc. | Dual optimality for different data rate backplane transfer |
| GB2370184B (en) * | 2000-12-13 | 2003-06-18 | 3Com Corp | Selectable bandwidth facility for a network port |
| US6963569B1 (en) | 2000-12-29 | 2005-11-08 | Cisco Technology, Inc. | Device for interworking asynchronous transfer mode cells |
| US6957269B2 (en) * | 2001-01-03 | 2005-10-18 | Advanced Micro Devices, Inc. | Method and apparatus for performing priority-based flow control |
| GB2372668B (en) * | 2001-02-22 | 2004-03-24 | Mitel Semiconductor Ltd | Serial data transmitters |
| US6980520B1 (en) | 2001-06-11 | 2005-12-27 | Advanced Micro Devices, Inc. | Method and apparatus for performing source-based flow control across multiple network devices |
| WO2003001333A2 (en) * | 2001-06-20 | 2003-01-03 | Arbor Networks, Inc., | Detecting network misuse |
| US7245614B1 (en) * | 2001-06-27 | 2007-07-17 | Cisco Technology, Inc. | Managing access to internet protocol (IP) multicast traffic |
| US7212534B2 (en) * | 2001-07-23 | 2007-05-01 | Broadcom Corporation | Flow based congestion control |
| DE60213616T2 (de) * | 2001-08-24 | 2007-08-09 | Intel Corporation, Santa Clara | Eine allgemeine eingabe-/ausgabearchitektur, protokoll und entsprechende verfahren zur umsetzung der flusssteuerung |
| US9836424B2 (en) * | 2001-08-24 | 2017-12-05 | Intel Corporation | General input/output architecture, protocol and related methods to implement flow control |
| US7453897B2 (en) * | 2001-10-03 | 2008-11-18 | Global Ip Solutions, Inc. | Network media playout |
| US7447197B2 (en) * | 2001-10-18 | 2008-11-04 | Qlogic, Corporation | System and method of providing network node services |
| US7200144B2 (en) * | 2001-10-18 | 2007-04-03 | Qlogic, Corp. | Router and methods using network addresses for virtualization |
| US7480239B1 (en) | 2001-11-27 | 2009-01-20 | Cisco Technology, Inc. | Method and apparatus for true priority based connection establishment within a PNNI ATM network |
| US20030101260A1 (en) * | 2001-11-29 | 2003-05-29 | International Business Machines Corporation | Method, computer program element and system for processing alarms triggered by a monitoring system |
| US20030123393A1 (en) * | 2002-01-03 | 2003-07-03 | Feuerstraeter Mark T. | Method and apparatus for priority based flow control in an ethernet architecture |
| US6801940B1 (en) * | 2002-01-10 | 2004-10-05 | Networks Associates Technology, Inc. | Application performance monitoring expert |
| US7299277B1 (en) | 2002-01-10 | 2007-11-20 | Network General Technology | Media module apparatus and method for use in a network monitoring environment |
| JP4039086B2 (ja) * | 2002-03-05 | 2008-01-30 | ソニー株式会社 | 情報処理装置および情報処理方法、情報処理システム、記録媒体、並びにプログラム |
| US8078763B1 (en) * | 2002-04-04 | 2011-12-13 | Juniper Networks, Inc. | Dequeuing and congestion control systems and methods for single stream multicast |
| US7385997B2 (en) * | 2002-04-08 | 2008-06-10 | International Business Machines Corporation | Priority based bandwidth allocation within real-time and non-real-time traffic streams |
| US7142552B2 (en) * | 2002-04-08 | 2006-11-28 | International Business Machines Corporation | Method and system for priority enforcement with flow control |
| US7149227B2 (en) * | 2002-05-31 | 2006-12-12 | Mellanox Technologies Ltd. | Round-robin arbiter with low jitter |
| TWI301713B (en) * | 2002-06-28 | 2008-10-01 | Via Tech Inc | Ethernet packet flow control method and associated application apparatus |
| US7171482B2 (en) * | 2002-07-12 | 2007-01-30 | Ianywhere Solutions, Inc. | System and method for managing bandwidth utilization |
| US7802008B2 (en) * | 2002-08-12 | 2010-09-21 | Matsushita Electric Industrial Co., Ltd. | Quality of service management in network gateways |
| US7391766B2 (en) * | 2002-12-19 | 2008-06-24 | International Business Machines Corporation | Packet unstopper system for a parallel packet switch |
| US7472199B1 (en) * | 2003-03-28 | 2008-12-30 | Qualcomm Incorporated | System and method for receiving data at a first rate and adapting the data for being transported at a second rate |
| US7818447B1 (en) * | 2003-03-28 | 2010-10-19 | Emc Corporation | End-to-end broadcast based flow control in a switch fabric |
| JP2004318540A (ja) * | 2003-04-17 | 2004-11-11 | Hitachi Ltd | 性能情報監視装置、方法およびプログラム |
| US20150341812A1 (en) | 2003-08-29 | 2015-11-26 | Ineoquest Technologies, Inc. | Video quality monitoring |
| US8838772B2 (en) * | 2003-08-29 | 2014-09-16 | Ineoquest Technologies, Inc. | System and method for analyzing the performance of multiple transportation streams of streaming media in packet-based networks |
| US8588069B2 (en) | 2003-08-29 | 2013-11-19 | Ineoquest Technologies, Inc. | System and method for analyzing the performance of multiple transportation streams of streaming media in packet-based networks |
| US7532574B1 (en) | 2003-10-02 | 2009-05-12 | Cisco Technology, Inc. | Method and apparatus for improved priority based connection establishment within a PNNI ATM network |
| JP4376040B2 (ja) * | 2003-11-27 | 2009-12-02 | 株式会社日立製作所 | 複数のプロセッサを用いて情報処理を行う装置及び方法 |
| US20050157646A1 (en) | 2004-01-16 | 2005-07-21 | Nokia Corporation | System and method of network congestion control by UDP source throttling |
| JP4389605B2 (ja) * | 2004-02-26 | 2009-12-24 | 日本電気株式会社 | マルチキャスト情報配信システムおよびマルチキャスト情報配信方法 |
| US8495145B2 (en) * | 2004-10-14 | 2013-07-23 | Intel Corporation | Controlling receipt of undesired electronic mail |
| JP2006178618A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントコンピュータ及びデータ送信制御方法 |
| DE102005004151A1 (de) * | 2005-01-28 | 2006-08-10 | Siemens Ag | Verfahren und Vorrichtung zur Zuordnung von Paketadressen einer Mehrzahl von Einrichtung |
| US9137330B2 (en) * | 2005-03-16 | 2015-09-15 | Alcatel Lucent | Method of dynamically adjusting quality of service (QoS) targets |
| JP2007034715A (ja) * | 2005-07-27 | 2007-02-08 | Oki Electric Ind Co Ltd | メモリ制御方法及びメモリコントローラ |
| US7706277B2 (en) * | 2005-11-18 | 2010-04-27 | Intel Corporation | Selective flow control |
| US20070180115A1 (en) * | 2006-02-02 | 2007-08-02 | International Business Machines Corporation | System and method for self-configuring multi-type and multi-location result aggregation for large cross-platform information sets |
| US7751344B2 (en) * | 2006-11-08 | 2010-07-06 | Sicortex, Inc. | Computer system and method using a kautz-like digraph to interconnect computer nodes and having control back channel between nodes |
| US20080123621A1 (en) * | 2006-11-29 | 2008-05-29 | Alexander Bachmutsky | High speed access broadcast system solution |
| US7620833B2 (en) * | 2006-12-04 | 2009-11-17 | Intel Corporation | Power saving for isochronous data streams in a computer system |
| CN100550853C (zh) * | 2007-01-25 | 2009-10-14 | 华为技术有限公司 | 一种基于输出队列的流控实现方法及装置 |
| US8180029B2 (en) | 2007-06-28 | 2012-05-15 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8145780B2 (en) * | 2007-10-19 | 2012-03-27 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8090867B2 (en) | 2007-10-19 | 2012-01-03 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8682336B2 (en) * | 2007-10-19 | 2014-03-25 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8699678B2 (en) | 2007-10-19 | 2014-04-15 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8391312B2 (en) | 2007-10-19 | 2013-03-05 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8111713B2 (en) | 2007-10-19 | 2012-02-07 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8321581B2 (en) * | 2007-10-19 | 2012-11-27 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8380874B2 (en) | 2007-10-19 | 2013-02-19 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8706907B2 (en) | 2007-10-19 | 2014-04-22 | Voxer Ip Llc | Telecommunication and multimedia management method and apparatus |
| US8699513B2 (en) * | 2007-11-07 | 2014-04-15 | Brocade Communications Systems, Inc. | Method and system for facilitating quality of service in edge devices in a fibre channel network |
| CN101188575B (zh) * | 2007-12-04 | 2010-06-09 | 浙江大学 | 一种面向发布订阅系统的流量控制和消息缓存方法 |
| CN101364948B (zh) * | 2008-09-08 | 2011-01-19 | 中兴通讯股份有限公司 | 一种动态分配缓存的方法 |
| WO2010050022A1 (ja) * | 2008-10-29 | 2010-05-06 | 富士通株式会社 | 配信システム、代理サーバおよび配信方法 |
| US8665886B2 (en) * | 2009-03-26 | 2014-03-04 | Brocade Communications Systems, Inc. | Redundant host connection in a routed network |
| US8300703B2 (en) * | 2009-09-22 | 2012-10-30 | Texas Instruments Incorporated | System and method for adaptively allocating resources in a transcoder |
| CN101945037B (zh) * | 2010-03-16 | 2012-08-29 | 深圳市普联技术有限公司 | 一种流量控制的方法、系统及交换机和路由器 |
| US8369335B2 (en) | 2010-03-24 | 2013-02-05 | Brocade Communications Systems, Inc. | Method and system for extending routing domain to non-routing end stations |
| US9001824B2 (en) | 2010-05-18 | 2015-04-07 | Brocade Communication Systems, Inc. | Fabric formation for virtual cluster switching |
| US9270486B2 (en) | 2010-06-07 | 2016-02-23 | Brocade Communications Systems, Inc. | Name services for virtual cluster switching |
| US9231890B2 (en) * | 2010-06-08 | 2016-01-05 | Brocade Communications Systems, Inc. | Traffic management for virtual cluster switching |
| US8867552B2 (en) | 2010-05-03 | 2014-10-21 | Brocade Communications Systems, Inc. | Virtual cluster switching |
| US8989186B2 (en) | 2010-06-08 | 2015-03-24 | Brocade Communication Systems, Inc. | Virtual port grouping for virtual cluster switching |
| US9716672B2 (en) | 2010-05-28 | 2017-07-25 | Brocade Communications Systems, Inc. | Distributed configuration management for virtual cluster switching |
| US9769016B2 (en) | 2010-06-07 | 2017-09-19 | Brocade Communications Systems, Inc. | Advanced link tracking for virtual cluster switching |
| US8625616B2 (en) | 2010-05-11 | 2014-01-07 | Brocade Communications Systems, Inc. | Converged network extension |
| US9461840B2 (en) | 2010-06-02 | 2016-10-04 | Brocade Communications Systems, Inc. | Port profile management for virtual cluster switching |
| US8634308B2 (en) | 2010-06-02 | 2014-01-21 | Brocade Communications Systems, Inc. | Path detection in trill networks |
| US8885488B2 (en) | 2010-06-02 | 2014-11-11 | Brocade Communication Systems, Inc. | Reachability detection in trill networks |
| US9246703B2 (en) | 2010-06-08 | 2016-01-26 | Brocade Communications Systems, Inc. | Remote port mirroring |
| US9628293B2 (en) | 2010-06-08 | 2017-04-18 | Brocade Communications Systems, Inc. | Network layer multicasting in trill networks |
| US9806906B2 (en) | 2010-06-08 | 2017-10-31 | Brocade Communications Systems, Inc. | Flooding packets on a per-virtual-network basis |
| US9608833B2 (en) | 2010-06-08 | 2017-03-28 | Brocade Communications Systems, Inc. | Supporting multiple multicast trees in trill networks |
| US8446914B2 (en) | 2010-06-08 | 2013-05-21 | Brocade Communications Systems, Inc. | Method and system for link aggregation across multiple switches |
| US9807031B2 (en) | 2010-07-16 | 2017-10-31 | Brocade Communications Systems, Inc. | System and method for network configuration |
| US9270572B2 (en) | 2011-05-02 | 2016-02-23 | Brocade Communications Systems Inc. | Layer-3 support in TRILL networks |
| US8948056B2 (en) | 2011-06-28 | 2015-02-03 | Brocade Communication Systems, Inc. | Spanning-tree based loop detection for an ethernet fabric switch |
| US9407533B2 (en) | 2011-06-28 | 2016-08-02 | Brocade Communications Systems, Inc. | Multicast in a trill network |
| US9401861B2 (en) | 2011-06-28 | 2016-07-26 | Brocade Communications Systems, Inc. | Scalable MAC address distribution in an Ethernet fabric switch |
| US8879549B2 (en) | 2011-06-28 | 2014-11-04 | Brocade Communications Systems, Inc. | Clearing forwarding entries dynamically and ensuring consistency of tables across ethernet fabric switch |
| US9007958B2 (en) | 2011-06-29 | 2015-04-14 | Brocade Communication Systems, Inc. | External loop detection for an ethernet fabric switch |
| US8885641B2 (en) | 2011-06-30 | 2014-11-11 | Brocade Communication Systems, Inc. | Efficient trill forwarding |
| US9736085B2 (en) | 2011-08-29 | 2017-08-15 | Brocade Communications Systems, Inc. | End-to end lossless Ethernet in Ethernet fabric |
| US9699117B2 (en) | 2011-11-08 | 2017-07-04 | Brocade Communications Systems, Inc. | Integrated fibre channel support in an ethernet fabric switch |
| US9450870B2 (en) | 2011-11-10 | 2016-09-20 | Brocade Communications Systems, Inc. | System and method for flow management in software-defined networks |
| US8995272B2 (en) | 2012-01-26 | 2015-03-31 | Brocade Communication Systems, Inc. | Link aggregation in software-defined networks |
| US9742693B2 (en) | 2012-02-27 | 2017-08-22 | Brocade Communications Systems, Inc. | Dynamic service insertion in a fabric switch |
| US9154416B2 (en) | 2012-03-22 | 2015-10-06 | Brocade Communications Systems, Inc. | Overlay tunnel in a fabric switch |
| US9374301B2 (en) | 2012-05-18 | 2016-06-21 | Brocade Communications Systems, Inc. | Network feedback in software-defined networks |
| US10277464B2 (en) | 2012-05-22 | 2019-04-30 | Arris Enterprises Llc | Client auto-configuration in a multi-switch link aggregation |
| WO2013177289A1 (en) | 2012-05-23 | 2013-11-28 | Brocade Communications Systems, Inc. | Layer-3 overlay gateways |
| KR101984635B1 (ko) * | 2012-07-19 | 2019-05-31 | 삼성전자주식회사 | 어플리케이션을 고속으로 처리하는 연산 처리 장치 및 방법 |
| US9602430B2 (en) | 2012-08-21 | 2017-03-21 | Brocade Communications Systems, Inc. | Global VLANs for fabric switches |
| US8825927B2 (en) * | 2012-09-04 | 2014-09-02 | Advanced Micro Devices, Inc. | Systems and methods for managing queues |
| US9401872B2 (en) | 2012-11-16 | 2016-07-26 | Brocade Communications Systems, Inc. | Virtual link aggregations across multiple fabric switches |
| US9413691B2 (en) | 2013-01-11 | 2016-08-09 | Brocade Communications Systems, Inc. | MAC address synchronization in a fabric switch |
| US9350680B2 (en) | 2013-01-11 | 2016-05-24 | Brocade Communications Systems, Inc. | Protection switching over a virtual link aggregation |
| US9548926B2 (en) | 2013-01-11 | 2017-01-17 | Brocade Communications Systems, Inc. | Multicast traffic load balancing over virtual link aggregation |
| US9565113B2 (en) | 2013-01-15 | 2017-02-07 | Brocade Communications Systems, Inc. | Adaptive link aggregation and virtual link aggregation |
| US9565099B2 (en) | 2013-03-01 | 2017-02-07 | Brocade Communications Systems, Inc. | Spanning tree in fabric switches |
| US9401818B2 (en) | 2013-03-15 | 2016-07-26 | Brocade Communications Systems, Inc. | Scalable gateways for a fabric switch |
| PT2979514T (pt) * | 2013-03-25 | 2019-12-03 | Altiostar Networks Inc | Protocolo de controlo de transmissão numa rede de acesso por rádio de evolução a longo termo |
| US9699001B2 (en) | 2013-06-10 | 2017-07-04 | Brocade Communications Systems, Inc. | Scalable and segregated network virtualization |
| US9565028B2 (en) | 2013-06-10 | 2017-02-07 | Brocade Communications Systems, Inc. | Ingress switch multicast distribution in a fabric switch |
| US8819309B1 (en) | 2013-06-14 | 2014-08-26 | Arm Limited | Low latency bypass buffer |
| US9806949B2 (en) | 2013-09-06 | 2017-10-31 | Brocade Communications Systems, Inc. | Transparent interconnection of Ethernet fabric switches |
| CN104685478B (zh) * | 2013-09-27 | 2018-01-12 | 华为技术有限公司 | 一种存储资源的调度方法及设备 |
| US9912612B2 (en) | 2013-10-28 | 2018-03-06 | Brocade Communications Systems LLC | Extended ethernet fabric switches |
| US9325639B2 (en) | 2013-12-17 | 2016-04-26 | At&T Intellectual Property I, L.P. | Hierarchical caching system for lossless network packet capture applications |
| US9548873B2 (en) | 2014-02-10 | 2017-01-17 | Brocade Communications Systems, Inc. | Virtual extensible LAN tunnel keepalives |
| US10581758B2 (en) | 2014-03-19 | 2020-03-03 | Avago Technologies International Sales Pte. Limited | Distributed hot standby links for vLAG |
| US10476698B2 (en) | 2014-03-20 | 2019-11-12 | Avago Technologies International Sales Pte. Limited | Redundent virtual link aggregation group |
| US10063473B2 (en) | 2014-04-30 | 2018-08-28 | Brocade Communications Systems LLC | Method and system for facilitating switch virtualization in a network of interconnected switches |
| US9450879B2 (en) | 2014-05-09 | 2016-09-20 | Nexgen Storage, Inc. | Adaptive bandwidth throttling |
| US9800471B2 (en) | 2014-05-13 | 2017-10-24 | Brocade Communications Systems, Inc. | Network extension groups of global VLANs in a fabric switch |
| US10616108B2 (en) | 2014-07-29 | 2020-04-07 | Avago Technologies International Sales Pte. Limited | Scalable MAC address virtualization |
| US9544219B2 (en) | 2014-07-31 | 2017-01-10 | Brocade Communications Systems, Inc. | Global VLAN services |
| US9807007B2 (en) | 2014-08-11 | 2017-10-31 | Brocade Communications Systems, Inc. | Progressive MAC address learning |
| US9524173B2 (en) | 2014-10-09 | 2016-12-20 | Brocade Communications Systems, Inc. | Fast reboot for a switch |
| US9699029B2 (en) | 2014-10-10 | 2017-07-04 | Brocade Communications Systems, Inc. | Distributed configuration management in a switch group |
| US10116493B2 (en) | 2014-11-21 | 2018-10-30 | Cisco Technology, Inc. | Recovering from virtual port channel peer failure |
| US9628407B2 (en) | 2014-12-31 | 2017-04-18 | Brocade Communications Systems, Inc. | Multiple software versions in a switch group |
| US9626255B2 (en) | 2014-12-31 | 2017-04-18 | Brocade Communications Systems, Inc. | Online restoration of a switch snapshot |
| US9942097B2 (en) | 2015-01-05 | 2018-04-10 | Brocade Communications Systems LLC | Power management in a network of interconnected switches |
| US10003552B2 (en) | 2015-01-05 | 2018-06-19 | Brocade Communications Systems, Llc. | Distributed bidirectional forwarding detection protocol (D-BFD) for cluster of interconnected switches |
| US10038592B2 (en) | 2015-03-17 | 2018-07-31 | Brocade Communications Systems LLC | Identifier assignment to a new switch in a switch group |
| US9807005B2 (en) | 2015-03-17 | 2017-10-31 | Brocade Communications Systems, Inc. | Multi-fabric manager |
| US10579406B2 (en) | 2015-04-08 | 2020-03-03 | Avago Technologies International Sales Pte. Limited | Dynamic orchestration of overlay tunnels |
| US10439929B2 (en) | 2015-07-31 | 2019-10-08 | Avago Technologies International Sales Pte. Limited | Graceful recovery of a multicast-enabled switch |
| US10171303B2 (en) | 2015-09-16 | 2019-01-01 | Avago Technologies International Sales Pte. Limited | IP-based interconnection of switches with a logical chassis |
| US9912614B2 (en) | 2015-12-07 | 2018-03-06 | Brocade Communications Systems LLC | Interconnection of switches based on hierarchical overlay tunneling |
| US10333828B2 (en) | 2016-05-31 | 2019-06-25 | Cisco Technology, Inc. | Bidirectional multicasting over virtual port channel |
| US11509501B2 (en) * | 2016-07-20 | 2022-11-22 | Cisco Technology, Inc. | Automatic port verification and policy application for rogue devices |
| US10193750B2 (en) | 2016-09-07 | 2019-01-29 | Cisco Technology, Inc. | Managing virtual port channel switch peers from software-defined network controller |
| US10237090B2 (en) | 2016-10-28 | 2019-03-19 | Avago Technologies International Sales Pte. Limited | Rule-based network identifier mapping |
| US10547509B2 (en) | 2017-06-19 | 2020-01-28 | Cisco Technology, Inc. | Validation of a virtual port channel (VPC) endpoint in the network fabric |
| TWI691185B (zh) * | 2018-01-15 | 2020-04-11 | 思銳科技股份有限公司 | 網路交換機頻寬管理方法與網路系統 |
| CN110677358A (zh) * | 2019-09-25 | 2020-01-10 | 杭州迪普科技股份有限公司 | 一种报文处理方法及一种网络设备 |
| CN111200567B (zh) * | 2019-12-31 | 2021-09-10 | 苏州浪潮智能科技有限公司 | 一种应用于交换机成员端口的调度方法及调度系统 |
| CN115209166A (zh) * | 2021-04-12 | 2022-10-18 | 北京字节跳动网络技术有限公司 | 一种消息发送方法、装置、设备和存储介质 |
| CN115734294B (zh) * | 2021-08-30 | 2025-05-30 | 华为技术有限公司 | 信号源切换方法及相关装置 |
| US12438814B2 (en) * | 2022-09-28 | 2025-10-07 | Mediatek Inc. | Wireless signal transmission management method and system |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021671A (ja) * | 1988-03-17 | 1990-01-05 | Toshiba Corp | パケット交換機の負荷制御方式 |
| WO1990000841A1 (en) * | 1988-07-15 | 1990-01-25 | Luminis Pty. Ltd. | Access protection and priority control in distributed queueing |
| US4953157A (en) * | 1989-04-19 | 1990-08-28 | American Telephone And Telegraph Company | Programmable data packet buffer prioritization arrangement |
| SE515178C2 (sv) * | 1992-03-20 | 2001-06-25 | Ericsson Telefon Ab L M | Förfaranden och anordningar för prioritering vid bufferthantering i paketnät |
| US5381413A (en) * | 1992-12-28 | 1995-01-10 | Starlight Networks | Data throttling system for a communications network |
| DE4323405A1 (de) * | 1993-07-13 | 1995-01-19 | Sel Alcatel Ag | Zugangskontrollverfahren für einen Pufferspeicher sowie Vorrichtung zum Zwischenspeichern von Datenpaketen und Vermittlungsstelle mit einer solchen Vorrichtung |
| US5345600A (en) * | 1993-08-31 | 1994-09-06 | Motorola, Inc. | Method and apparatus for selectively-enabled diversity signaling in a radio communications system |
| US5649299A (en) * | 1993-10-27 | 1997-07-15 | Motorola, Inc. | Apparatus and method for adapting a digital radiotelephone system to increased subscriber traffic |
| US5754764A (en) * | 1994-02-22 | 1998-05-19 | National Semiconductor Corp. | Combination of input output circuitry and local area network systems |
| US5757801A (en) * | 1994-04-19 | 1998-05-26 | Multi-Tech Systems, Inc. | Advanced priority statistical multiplexer |
| US5434848A (en) * | 1994-07-28 | 1995-07-18 | International Business Machines Corporation | Traffic management in packet communications networks |
| US5619500A (en) * | 1994-09-01 | 1997-04-08 | Digital Link Corporation | ATM network interface |
| JPH08186585A (ja) * | 1995-01-05 | 1996-07-16 | Fujitsu Ltd | Ａｔｍ交換機 |
| US5802278A (en) * | 1995-05-10 | 1998-09-01 | 3Com Corporation | Bridge/router architecture for high performance scalable networking |
| US5983278A (en) * | 1996-04-19 | 1999-11-09 | Lucent Technologies Inc. | Low-loss, fair bandwidth allocation flow control in a packet switch |
-
1996
- 1996-04-19 US US08/635,315 patent/US5983278A/en not_active Expired - Lifetime
-
1997
- 1997-03-17 CA CA002200135A patent/CA2200135C/en not_active Expired - Fee Related
- 1997-04-21 JP JP10288597A patent/JPH1070555A/ja active Pending
- 1997-12-29 US US08/999,311 patent/US6212582B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190675B2 (en) | 2001-11-14 | 2007-03-13 | Nec Communications Systems Ltd. | Adaptive access control in LAN relaying apparatus |
| JP2010233112A (ja) * | 2009-03-27 | 2010-10-14 | Nippon Telegraph & Telephone West Corp | 通信制御装置および通信制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6212582B1 (en) | 2001-04-03 |
| CA2200135A1 (en) | 1997-10-19 |
| US5983278A (en) | 1999-11-09 |
| CA2200135C (en) | 2001-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5983278A (en) | Low-loss, fair bandwidth allocation flow control in a packet switch | |
| JP3525656B2 (ja) | パケット交換機、および輻輳通知方式 | |
| US5629928A (en) | Dynamic fair queuing to support best effort traffic in an ATM network | |
| CA1286758C (en) | Packet switching system arranged for congestion control through bandwidth management | |
| US5742606A (en) | Switching apparatus and method for multiple traffic classes | |
| US6222822B1 (en) | Method for optimizing a digital transmission network operation through transient error monitoring and control and system for implementing said method | |
| US6141322A (en) | Method and apparatus for precedence and preemption in ATM connection admission control | |
| US6188698B1 (en) | Multiple-criteria queueing and transmission scheduling system for multimedia networks | |
| US4769811A (en) | Packet switching system arranged for congestion control | |
| EP0512495B1 (en) | Switching node in a network with label multiplexed information | |
| EP1457008B1 (en) | Methods and apparatus for network congestion control | |
| JP4845310B2 (ja) | 接続型ネットワークの共用出力バッファを仕切るための双モード制御システム及び方法 | |
| US5541912A (en) | Dynamic queue length thresholds in a shared memory ATM switch | |
| US5790522A (en) | Method and system for performing traffic congestion control in a data communication network | |
| AU650339B2 (en) | Low delay or low loss cell switch for ATM | |
| JP3305326B2 (ja) | フレームリレーネットワークにおけるオーバーロード状態の制御 | |
| JP3002726B1 (ja) | 可変速度ディジタル交換方式 | |
| JPH08265331A (ja) | フロー制御装置及びフロー制御方法 | |
| US20010007562A1 (en) | Packet switch device and scheduling control method | |
| WO1995003657A1 (en) | Atm exchange | |
| CA2254481A1 (en) | Congestion management in a multi-port shared memory switch | |
| JP2001127766A (ja) | ラインインターフェース装置、及び、パケット交換機 | |
| US6704316B1 (en) | Push-out technique for shared memory buffer management in a network node | |
| Doshi et al. | Congestion Control in ISDN Frame‐Relay Networks | |
| US7203171B1 (en) | Ingress discard in output buffered switching devices |