JPH1070688A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH1070688A JPH1070688A JP8244028A JP24402896A JPH1070688A JP H1070688 A JPH1070688 A JP H1070688A JP 8244028 A JP8244028 A JP 8244028A JP 24402896 A JP24402896 A JP 24402896A JP H1070688 A JPH1070688 A JP H1070688A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion elements
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 238000003384 imaging method Methods 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 16
- 238000009825 accumulation Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 22
- 230000007704 transition Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 description 3
- 101100083446 Danio rerio plekhh1 gene Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 低コントラスト被写体に対してのＳ／Ｎを向
上させると共に、低輝度被写体に対するＳ／Ｎをも確保
することが可能な固体撮像装置を提供する。 【解決手段】 フォトダイオード１−１，・・・１−ｎ
と、入出力間に帰還容量素子３とリセット用スイッチ４
を設けた増幅器２と、増幅器出力を共通信号線６に接続
する選択スイッチ５とで基本セル（画素）を構成し、該
基本セルを一次元に配列し、シフトレジスタ11により各
画素の選択スイッチを走査して共通信号線６より映像信
号を得るようにする。更に、各画素の積分動作中の最大
値及び最小値を検出するモニター回路12を設け、また該
モニター回路の出力に基づいてフォトダイオードの共通
に接続されたアノードの電位を制御するフォトダイオー
ド電圧制御回路13と、フォトダイオードの積分時間を制
御するための積分制御回路14を設けて、固体撮像装置を
構成する。
上させると共に、低輝度被写体に対するＳ／Ｎをも確保
することが可能な固体撮像装置を提供する。 【解決手段】 フォトダイオード１−１，・・・１−ｎ
と、入出力間に帰還容量素子３とリセット用スイッチ４
を設けた増幅器２と、増幅器出力を共通信号線６に接続
する選択スイッチ５とで基本セル（画素）を構成し、該
基本セルを一次元に配列し、シフトレジスタ11により各
画素の選択スイッチを走査して共通信号線６より映像信
号を得るようにする。更に、各画素の積分動作中の最大
値及び最小値を検出するモニター回路12を設け、また該
モニター回路の出力に基づいてフォトダイオードの共通
に接続されたアノードの電位を制御するフォトダイオー
ド電圧制御回路13と、フォトダイオードの積分時間を制
御するための積分制御回路14を設けて、固体撮像装置を
構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、カメラの焦点検
出装置等の被写体光を撮像信号に変換し信号処理を行う
固体撮像装置に関し、特にコントラストの低い被写体に
対し、高いＳ／Ｎでコントラストを抽出できるようにし
た固体撮像装置に関する。
出装置等の被写体光を撮像信号に変換し信号処理を行う
固体撮像装置に関し、特にコントラストの低い被写体に
対し、高いＳ／Ｎでコントラストを抽出できるようにし
た固体撮像装置に関する。
【０００２】
【従来の技術】一般にカメラの焦点検出装置としては、
光学系により２つに分割され投影した２像をラインセン
サ等で検出し、その２像間隔より合焦位置を検出する位
相差方式や、合焦時にはセンサ上のコントラストが最大
となることを利用したコントラスト検出方式等が用いら
れている。
光学系により２つに分割され投影した２像をラインセン
サ等で検出し、その２像間隔より合焦位置を検出する位
相差方式や、合焦時にはセンサ上のコントラストが最大
となることを利用したコントラスト検出方式等が用いら
れている。
【０００３】これらの焦点検出方式は、いずれも被写体
のコントラストが大きいときは検出精度が良く問題ない
が、コントラストが低いときの検出精度を上げるのは難
しい。このような低コントラストの被写体に対する改善
案が、特開昭６４−８５４８０号や特開平２−３６６８
１号等に開示されている。次に、そのブロック構成図を
図９及び図10に示し、その要点について説明する。
のコントラストが大きいときは検出精度が良く問題ない
が、コントラストが低いときの検出精度を上げるのは難
しい。このような低コントラストの被写体に対する改善
案が、特開昭６４−８５４８０号や特開平２−３６６８
１号等に開示されている。次に、そのブロック構成図を
図９及び図10に示し、その要点について説明する。
【０００４】図９及び図10に示した構成とも、映像信号
（ＶOS又はＶideo）を得るため、複数の光電変換素子と
該光電変換素子の蓄積電荷が最大の蓄積信号の最大値
（Ｖmax ）を検出する回路及び蓄積電荷が最小の蓄積信
号の最小値（Ｖmin ）を検出する回路を備えており、い
ずれも最小値を基準として、ゲインをＡS 倍増幅して、
ＡS ×（ＶOS−Ｖmin ）の出力を発生するようにしてい
る。
（ＶOS又はＶideo）を得るため、複数の光電変換素子と
該光電変換素子の蓄積電荷が最大の蓄積信号の最大値
（Ｖmax ）を検出する回路及び蓄積電荷が最小の蓄積信
号の最小値（Ｖmin ）を検出する回路を備えており、い
ずれも最小値を基準として、ゲインをＡS 倍増幅して、
ＡS ×（ＶOS−Ｖmin ）の出力を発生するようにしてい
る。
【０００５】このＡS は、最大値と最小値の差Ｖmax −
Ｖmin （＝ΔＶC ）により決定され、ΔＶC が大きいと
きはＡS を小さく、ΔＶC が小さいときはＡS を大きく
することによって、被写体が低コントラストであって
も、コントラスト成分を増幅した信号を得ることがで
き、焦点検出装置における検出精度を上げることができ
るようになっている。
Ｖmin （＝ΔＶC ）により決定され、ΔＶC が大きいと
きはＡS を小さく、ΔＶC が小さいときはＡS を大きく
することによって、被写体が低コントラストであって
も、コントラスト成分を増幅した信号を得ることがで
き、焦点検出装置における検出精度を上げることができ
るようになっている。
【０００６】
【発明が解決しようとする課題】ところで、上記従来例
におけるコントラスト信号成分及び雑音成分のＳ／Ｎを
考えてみる。蓄積信号の最大値Ｖmax と最小値Ｖmin の
差信号、すなわちコントラスト信号成分をΔＶC とする
と、次式（１）が得られる。 ΔＶC ＝Ｖmax −Ｖmin ・・・・・・・・・・（１）
におけるコントラスト信号成分及び雑音成分のＳ／Ｎを
考えてみる。蓄積信号の最大値Ｖmax と最小値Ｖmin の
差信号、すなわちコントラスト信号成分をΔＶC とする
と、次式（１）が得られる。 ΔＶC ＝Ｖmax −Ｖmin ・・・・・・・・・・（１）
【０００７】このＶmax 信号に対する蓄積電荷量をＱ
max ，Ｖmin 信号に対する蓄積電荷量をＱmin とし、信
号電荷を信号電圧に変換する等価容量をＣt とすると、
次式（２），（３）が成立する。 Ｑmax ＝Ｃt ・Ｖmax ・・・・・・・・・・・（２） Ｑmin ＝Ｃt ・Ｖmin ・・・・・・・・・・・（３） また、Ｑmax ，Ｑmin の電荷数をｎmax ，ｎmin とする
と、次式（４），（５）で表される。 ｎmax ＝Ｑmax ／ｑ0 ・・・・・・・・・・・（４） ｎmin ＝Ｑmin ／ｑ0 ・・・・・・・・・・・（５） 但し、ｑ0 は単位電荷量である。
max ，Ｖmin 信号に対する蓄積電荷量をＱmin とし、信
号電荷を信号電圧に変換する等価容量をＣt とすると、
次式（２），（３）が成立する。 Ｑmax ＝Ｃt ・Ｖmax ・・・・・・・・・・・（２） Ｑmin ＝Ｃt ・Ｖmin ・・・・・・・・・・・（３） また、Ｑmax ，Ｑmin の電荷数をｎmax ，ｎmin とする
と、次式（４），（５）で表される。 ｎmax ＝Ｑmax ／ｑ0 ・・・・・・・・・・・（４） ｎmin ＝Ｑmin ／ｑ0 ・・・・・・・・・・・（５） 但し、ｑ0 は単位電荷量である。
【０００８】低コントラストの被写体の場合、雑音とし
ては光のゆらぎ、すなわちフォトンのショット雑音が問
題となり、その量は信号電荷数の平方根となる。低コン
トラストの場合を考え、Ｖmax ≒Ｖmin とすると、雑音
電荷数は（ｎmax ）1/2 となる。これを雑音電圧Ｖn と
して換算すると、次式（６）で表される。 Ｖn ＝（ｎmax ）1/2 ・ｑ0 ／Ｃt ＝（Ｖmax ・ｑ0 ／Ｃt ）1/2 ・・・・・・・（６） したがって、Ｓ／Ｎは次式（７）で表される。 ΔＶC ／Ｖn ＝（Ｃt ）1/2 ×（Ｖmax −Ｖmin ）／（Ｖmax ・ｑ0 ）1/2 ・・・・・・・（７） また、これを電荷で表すと、次式（８）のようになる。 ΔＶC ／Ｖn ＝（Ｑmax −Ｑmin ）／（Ｑmax ・ｑ0 ）1/2 ・・・・・・・（８）
ては光のゆらぎ、すなわちフォトンのショット雑音が問
題となり、その量は信号電荷数の平方根となる。低コン
トラストの場合を考え、Ｖmax ≒Ｖmin とすると、雑音
電荷数は（ｎmax ）1/2 となる。これを雑音電圧Ｖn と
して換算すると、次式（６）で表される。 Ｖn ＝（ｎmax ）1/2 ・ｑ0 ／Ｃt ＝（Ｖmax ・ｑ0 ／Ｃt ）1/2 ・・・・・・・（６） したがって、Ｓ／Ｎは次式（７）で表される。 ΔＶC ／Ｖn ＝（Ｃt ）1/2 ×（Ｖmax −Ｖmin ）／（Ｖmax ・ｑ0 ）1/2 ・・・・・・・（７） また、これを電荷で表すと、次式（８）のようになる。 ΔＶC ／Ｖn ＝（Ｑmax −Ｑmin ）／（Ｑmax ・ｑ0 ）1/2 ・・・・・・・（８）
【０００９】上記（７），（８）式からわかるように、
低コントラスト時のＳ／Ｎを大きくするには、蓄積電荷
量を大きくしなければならず、蓄積電荷量が最大の蓄積
信号の最大値Ｖmax が飽和しないように、蓄積電荷量を
大きくするためには、Ｃt すなわち信号電荷を信号電圧
に変換する電荷電圧変換の等価容量値を大きくしなけれ
ばならない。しかし、Ｃt を大きくすることは、単位信
号電荷量に対する信号出力、すなわち感度を低くするこ
とであり、したがって、Ｃt を大きくすると、低輝度の
被写体に対するＳ／Ｎを確保することが困難となる。
低コントラスト時のＳ／Ｎを大きくするには、蓄積電荷
量を大きくしなければならず、蓄積電荷量が最大の蓄積
信号の最大値Ｖmax が飽和しないように、蓄積電荷量を
大きくするためには、Ｃt すなわち信号電荷を信号電圧
に変換する電荷電圧変換の等価容量値を大きくしなけれ
ばならない。しかし、Ｃt を大きくすることは、単位信
号電荷量に対する信号出力、すなわち感度を低くするこ
とであり、したがって、Ｃt を大きくすると、低輝度の
被写体に対するＳ／Ｎを確保することが困難となる。
【００１０】また、従来例に示されているように、ＡS
×（ＶOS−Ｖmin ）に増幅することは、出力信号の後段
にあるＡ／Ｄ変換器等でＳ／Ｎが決まる場合には効果が
あるが、フォトンのショット雑音でＳ／Ｎが決まる場合
は、いくら増幅してもＳ／Ｎは同じで、効果はない。
×（ＶOS−Ｖmin ）に増幅することは、出力信号の後段
にあるＡ／Ｄ変換器等でＳ／Ｎが決まる場合には効果が
あるが、フォトンのショット雑音でＳ／Ｎが決まる場合
は、いくら増幅してもＳ／Ｎは同じで、効果はない。
【００１１】本発明は、従来の固体撮像装置の上記問題
点を解消するためになされたもので、感度を低下させる
ことなしに蓄積電荷数を増大させ、低コントラスト時の
Ｓ／Ｎを上げると共に、低輝度被写体に対するＳ／Ｎを
も確保することの可能な固体撮像装置を提供することを
第１の目的とし、これは請求項１記載の発明の目的に対
応する。また本発明は、上記第１の目的を達成する固体
撮像装置において、更に信号のレンジを有効に使用し且
つ蓄積時間の制御を容易に行えるようにすることを第２
の目的とする。これは請求項２〜８記載の発明の目的に
対応する。また本発明は、上記第１の目的を達成する固
体撮像装置において、更にＯＢ（オプティカルブラッ
ク：遮光画素）クランプ出力を得るようにすることを第
３の目的とする。これは請求項９記載の発明の目的に対
応する。
点を解消するためになされたもので、感度を低下させる
ことなしに蓄積電荷数を増大させ、低コントラスト時の
Ｓ／Ｎを上げると共に、低輝度被写体に対するＳ／Ｎを
も確保することの可能な固体撮像装置を提供することを
第１の目的とし、これは請求項１記載の発明の目的に対
応する。また本発明は、上記第１の目的を達成する固体
撮像装置において、更に信号のレンジを有効に使用し且
つ蓄積時間の制御を容易に行えるようにすることを第２
の目的とする。これは請求項２〜８記載の発明の目的に
対応する。また本発明は、上記第１の目的を達成する固
体撮像装置において、更にＯＢ（オプティカルブラッ
ク：遮光画素）クランプ出力を得るようにすることを第
３の目的とする。これは請求項９記載の発明の目的に対
応する。
【００１２】
【課題を解決するための手段】上記第１の目的を達成す
るため、請求項１記載の発明は、第一導電型基板上に形
成された第二導電型拡散層を共通の第１の端子とし、該
第二導電型拡散層上に形成された複数の第一導電型拡散
層のそれぞれを第２の端子とした複数の光電変換素子
と、該複数の光電変換素子の蓄積信号電荷に対応した出
力を順次直列に読み出すための走査手段とを同一基板上
に設けた固体撮像装置において、前記複数の光電変換素
子の蓄積信号電荷の蓄積状態を検出するためのモニター
手段と、該モニター手段の検出信号に基づいて前記複数
の光電変換素子の共通の第１の端子の電位を変える制御
回路とを備えていることを特徴とするものである。
るため、請求項１記載の発明は、第一導電型基板上に形
成された第二導電型拡散層を共通の第１の端子とし、該
第二導電型拡散層上に形成された複数の第一導電型拡散
層のそれぞれを第２の端子とした複数の光電変換素子
と、該複数の光電変換素子の蓄積信号電荷に対応した出
力を順次直列に読み出すための走査手段とを同一基板上
に設けた固体撮像装置において、前記複数の光電変換素
子の蓄積信号電荷の蓄積状態を検出するためのモニター
手段と、該モニター手段の検出信号に基づいて前記複数
の光電変換素子の共通の第１の端子の電位を変える制御
回路とを備えていることを特徴とするものである。
【００１３】このような構成の固体撮像装置において、
複数の光電変換素子の共通の第１の端子の電位を変える
ことにより、感度を低下させることなく、蓄積電荷量を
大きくすることが可能となり、低コントラスト被写体に
対するＳ／Ｎの向上を計ることができる。
複数の光電変換素子の共通の第１の端子の電位を変える
ことにより、感度を低下させることなく、蓄積電荷量を
大きくすることが可能となり、低コントラスト被写体に
対するＳ／Ｎの向上を計ることができる。
【００１４】また上記第２の目的を達成するため、請求
項２〜８記載の各発明は、請求項１記載の固体撮像装置
において、前記モニター手段に、前記各光電変換素子の
蓄積電荷のうち最も大きい最大値を検出する最大検出回
路、前記各光電変換素子の蓄積電荷のうち最も小さい最
小値を検出する最小検出回路、前記各光電変換素子の平
均的な信号電荷の蓄積状態を検出する平均検出回路のい
ずれか２つの回路を設け、前記制御回路は前記２つの回
路のいずれかの値が一定の基準値に保持される如く、前
記各光電変換素子の共通の第１の端子の電位を制御する
ように構成するものである。これにより信号レンジを有
効に使用し且つ蓄積時間の制御を容易に行えるようにす
ることができる。
項２〜８記載の各発明は、請求項１記載の固体撮像装置
において、前記モニター手段に、前記各光電変換素子の
蓄積電荷のうち最も大きい最大値を検出する最大検出回
路、前記各光電変換素子の蓄積電荷のうち最も小さい最
小値を検出する最小検出回路、前記各光電変換素子の平
均的な信号電荷の蓄積状態を検出する平均検出回路のい
ずれか２つの回路を設け、前記制御回路は前記２つの回
路のいずれかの値が一定の基準値に保持される如く、前
記各光電変換素子の共通の第１の端子の電位を制御する
ように構成するものである。これにより信号レンジを有
効に使用し且つ蓄積時間の制御を容易に行えるようにす
ることができる。
【００１５】また上記第３の目的を達成するために、請
求項９記載の発明は、請求項１記載の固体撮像装置にお
いて、前記複数の光電変換素子のうち一部は遮光状態と
され、前記モニター手段は該遮光状態の光電変換素子の
蓄積信号電荷の平均値を検出する回路を備え、前記制御
回路は前記遮光状態の光電変換素子の蓄積信号電荷の平
均値が一定の基準値に保持される如く、前記各光電変換
素子の共通の第１の端子の電位を制御するように構成す
るものである。このように構成することにより、ＯＢク
ランプ出力を得ることが可能となる。
求項９記載の発明は、請求項１記載の固体撮像装置にお
いて、前記複数の光電変換素子のうち一部は遮光状態と
され、前記モニター手段は該遮光状態の光電変換素子の
蓄積信号電荷の平均値を検出する回路を備え、前記制御
回路は前記遮光状態の光電変換素子の蓄積信号電荷の平
均値が一定の基準値に保持される如く、前記各光電変換
素子の共通の第１の端子の電位を制御するように構成す
るものである。このように構成することにより、ＯＢク
ランプ出力を得ることが可能となる。
【００１６】
【発明の実施の形態】次に、実施の形態について説明す
る。図１は本発明に係る固体撮像装置の第１の実施の形
態を示す回路構成図である。この実施の形態は、各画素
となる基本セル毎に容量帰還型増幅器を設けたラインセ
ンサに本発明を適用したものである。本実施の形態にお
ける各基本セルは、フォトダイオード１−１，１−２，
・・・１−ｎと、入出力間に帰還容量素子３とリセット
用スイッチ４を設けた増幅器２と、増幅器２の出力を共
通信号線６に接続する選択スイッチ５とで構成されてい
る。なお、１′はフォトダイオードの寄生容量である。
このような構成の基本セルを一次元状に配列し、シフト
レジスタ11を設けて各画素（基本セル）の選択スイッチ
５を順次オン、すなわち走査することによって、共通信
号線６より映像信号を得るようになっている。
る。図１は本発明に係る固体撮像装置の第１の実施の形
態を示す回路構成図である。この実施の形態は、各画素
となる基本セル毎に容量帰還型増幅器を設けたラインセ
ンサに本発明を適用したものである。本実施の形態にお
ける各基本セルは、フォトダイオード１−１，１−２，
・・・１−ｎと、入出力間に帰還容量素子３とリセット
用スイッチ４を設けた増幅器２と、増幅器２の出力を共
通信号線６に接続する選択スイッチ５とで構成されてい
る。なお、１′はフォトダイオードの寄生容量である。
このような構成の基本セルを一次元状に配列し、シフト
レジスタ11を設けて各画素（基本セル）の選択スイッチ
５を順次オン、すなわち走査することによって、共通信
号線６より映像信号を得るようになっている。
【００１７】上記各構成要素は、ラインセンサの基本的
な構成要素であるが、本発明においては、上記構成要素
の他に、各画素の積分動作中の蓄積電荷の最大値及び最
小値を検出するモニター回路12を設けると共に、該モニ
ター回路12において検出した最小値の出力に基づいて、
フォトダイオード１−１，１−２，・・・１−ｎのアノ
ードに共通に接続されたアノード制御信号線７の電位を
制御するフォトダイオード電位制御回路13を設け、更
に、ラインセンサの積分時間を制御するための積分制御
回路14を設けている。
な構成要素であるが、本発明においては、上記構成要素
の他に、各画素の積分動作中の蓄積電荷の最大値及び最
小値を検出するモニター回路12を設けると共に、該モニ
ター回路12において検出した最小値の出力に基づいて、
フォトダイオード１−１，１−２，・・・１−ｎのアノ
ードに共通に接続されたアノード制御信号線７の電位を
制御するフォトダイオード電位制御回路13を設け、更
に、ラインセンサの積分時間を制御するための積分制御
回路14を設けている。
【００１８】次に、各基本セルを構成するフォトダイオ
ード１−１，１−２，・・・１−ｎの構造を、図２に基
づいて説明する。各フォトダイオードは、ｎ基板101 上
に形成されたｐウェル拡散層102 をアノードとし、その
上に形成されたｎ+ 拡散層103-１，103-２，・・・103-
ｎをカソードとする構造を有している。ここでｎ+ 拡散
層103-１，103-２，・・・103-ｎは、図１に示したフォ
トダイオード１−１，１−２，・・・１−ｎに対応す
る。ｎ+ 拡散層103-１，103-２，・・・103-ｎは、厚い
酸化膜（ＬＯＣＯＳ）104 により分離されて、各画素に
対応する独立のカソード電極を形成している。これに対
し、アノードとなるｐウェル拡散層102 は共通となって
おり、ｐウェル拡散層102 上に形成されたｐ+ 拡散層10
5 を介して、電位ＶPDが与えられるようになっている。
この電位ＶPDは、図１におけるフォトダイオード電圧制
御回路13の出力電圧である。
ード１−１，１−２，・・・１−ｎの構造を、図２に基
づいて説明する。各フォトダイオードは、ｎ基板101 上
に形成されたｐウェル拡散層102 をアノードとし、その
上に形成されたｎ+ 拡散層103-１，103-２，・・・103-
ｎをカソードとする構造を有している。ここでｎ+ 拡散
層103-１，103-２，・・・103-ｎは、図１に示したフォ
トダイオード１−１，１−２，・・・１−ｎに対応す
る。ｎ+ 拡散層103-１，103-２，・・・103-ｎは、厚い
酸化膜（ＬＯＣＯＳ）104 により分離されて、各画素に
対応する独立のカソード電極を形成している。これに対
し、アノードとなるｐウェル拡散層102 は共通となって
おり、ｐウェル拡散層102 上に形成されたｐ+ 拡散層10
5 を介して、電位ＶPDが与えられるようになっている。
この電位ＶPDは、図１におけるフォトダイオード電圧制
御回路13の出力電圧である。
【００１９】次に、上記のように構成された第１の実施
の形態に係る固体撮像装置において、低コントラスト時
のＳ／Ｎが良くなる原理を、動作と共に説明する。図１
において、帰還容量素子３の容量値をＣt ，フォトダイ
オードの寄生容量１′の値をＣpdとし、入射光が最大の
画素のフォトダイオードで発生する光電流をＩmax ，最
小の光電流をＩmin とする。ここで、図１の各画素中の
リセットスイッチ４をオンすることによって、帰還容量
素子３がリセットされ、リセットスイッチ４をオフする
と積分が開始される。積分開始時の各画素電圧の初期値
をＶ0 とすると、蓄積信号の最大値Ｖmax 及び最小値Ｖ
min は次式（９），（10）で表される。ここでｔは積分
時間、ΔＶPDはフォトダイオードの共通アノード電位Ｖ
PDの変化量である。 Ｖmax ＝Ｖ0 ＋Ｉmax ・ｔ／Ｃt −ΔＶPD・Ｃpd／Ｃt ・・・・・（９） Ｖmin ＝Ｖ0 ＋Ｉmin ・ｔ／Ｃt −ΔＶPD・Ｃpd／Ｃt ・・・・・（10） また、コントラスト信号ΔＶC は次式（11）で表され
る。 ΔＶC ＝（Ｉmax −Ｉmin ）・ｔ／Ｃt ・・・・・・・・・・・（11）
の形態に係る固体撮像装置において、低コントラスト時
のＳ／Ｎが良くなる原理を、動作と共に説明する。図１
において、帰還容量素子３の容量値をＣt ，フォトダイ
オードの寄生容量１′の値をＣpdとし、入射光が最大の
画素のフォトダイオードで発生する光電流をＩmax ，最
小の光電流をＩmin とする。ここで、図１の各画素中の
リセットスイッチ４をオンすることによって、帰還容量
素子３がリセットされ、リセットスイッチ４をオフする
と積分が開始される。積分開始時の各画素電圧の初期値
をＶ0 とすると、蓄積信号の最大値Ｖmax 及び最小値Ｖ
min は次式（９），（10）で表される。ここでｔは積分
時間、ΔＶPDはフォトダイオードの共通アノード電位Ｖ
PDの変化量である。 Ｖmax ＝Ｖ0 ＋Ｉmax ・ｔ／Ｃt −ΔＶPD・Ｃpd／Ｃt ・・・・・（９） Ｖmin ＝Ｖ0 ＋Ｉmin ・ｔ／Ｃt −ΔＶPD・Ｃpd／Ｃt ・・・・・（10） また、コントラスト信号ΔＶC は次式（11）で表され
る。 ΔＶC ＝（Ｉmax −Ｉmin ）・ｔ／Ｃt ・・・・・・・・・・・（11）
【００２０】従来の固体撮像装置においては、ΔＶPD＝
０である。そのときの積分時間に対する最大値Ｖmax 及
び最小値Ｖmin の変化を図３に示す。図３において、Ｖ
satは飽和電圧を示している。図３からわかるように、
最大値Ｖmax が飽和電圧Ｖsat に達する時間ｔ0 よりも
前に、積分を終了する必要がある。これに対して、図１
に示すフォトダイオード電圧制御回路13によって、最小
値Ｖmin が常にＶ0 となるように、共通アノード電位Ｖ
PDを変化させたときの積分時間に対する最大値Ｖmax 及
び最小値Ｖmin の出力の変化を図４に示す。最小値Ｖ
min を積分開始時の初期値Ｖ0 に一定に保つためには、
共通アノード電位の変化量ΔＶPDを次式（12）で示すよ
うに大きくして行けばよい。 ΔＶPD＝Ｉmin ・ｔ／Ｃpd ・・・・・・・・・・・・・・・（12）
０である。そのときの積分時間に対する最大値Ｖmax 及
び最小値Ｖmin の変化を図３に示す。図３において、Ｖ
satは飽和電圧を示している。図３からわかるように、
最大値Ｖmax が飽和電圧Ｖsat に達する時間ｔ0 よりも
前に、積分を終了する必要がある。これに対して、図１
に示すフォトダイオード電圧制御回路13によって、最小
値Ｖmin が常にＶ0 となるように、共通アノード電位Ｖ
PDを変化させたときの積分時間に対する最大値Ｖmax 及
び最小値Ｖmin の出力の変化を図４に示す。最小値Ｖ
min を積分開始時の初期値Ｖ0 に一定に保つためには、
共通アノード電位の変化量ΔＶPDを次式（12）で示すよ
うに大きくして行けばよい。 ΔＶPD＝Ｉmin ・ｔ／Ｃpd ・・・・・・・・・・・・・・・（12）
【００２１】このように、共通アノード電位ＶPDを変化
させることによって、図４に示すように時間ｔ0 におけ
るコントラスト信号ΔＶC は、図３におけるΔＶC と一
致するが、出力は飽和しないため、このΔＶC が飽和電
圧Ｖsat に達する時間ｔ1 まで積分を継続することがで
きる。したがって、蓄積電荷量を増大させることがで
き、フォトンのショット雑音に対するＳ／Ｎが向上す
る。なお、このときコントラスト信号成分に対する感度
は変わらない。
させることによって、図４に示すように時間ｔ0 におけ
るコントラスト信号ΔＶC は、図３におけるΔＶC と一
致するが、出力は飽和しないため、このΔＶC が飽和電
圧Ｖsat に達する時間ｔ1 まで積分を継続することがで
きる。したがって、蓄積電荷量を増大させることがで
き、フォトンのショット雑音に対するＳ／Ｎが向上す
る。なお、このときコントラスト信号成分に対する感度
は変わらない。
【００２２】次に、具体的な数値を入れたＳ／Ｎの算出
例について説明する。計算を簡単にするため、Ｉmin ＝
３／４・Ｉmax ，Ｖsat ＝５・Ｖ0 とする。ΔＶPD＝０
のときのＶmax がＶsat に達する時間ｔ0 は、前記
（９）式より、次式（13）のように表される。 ｔ0 ＝４・Ｖ0 ・Ｃt ／Ｉmax ・・・・・・・・・・・・・（13） このときの蓄積信号電荷Ｑmax1及びコントラスト信号電
荷ΔＱC1は、次式（14），（15）で表される。 Ｑmax1＝Ｉmax ・ｔ0 ＝４・Ｖ0 ・Ｃt ・・・・・・・・・（14） ΔＱC1＝（Ｉmax −Ｉmin ）・ｔ0 ＝Ｖ0 ・Ｃt ・・・・・（15） 上記（14）式より、雑音信号電荷Ｑn1を求めると、次式
（16）のように表される。 Ｑn1＝ｑ0 ・（Ｑmax1／ｑ0 ）1/2 ＝２・（Ｖ0 ・Ｃt ・ｑ0 ）1/2 ・・・・・・・（16） 上記（15），（16）式より、ΔＶPD＝０のときのＳ／Ｎ
は、次式（17）で表される。 Ｓ／Ｎ（ΔＶPD＝０）＝ΔＱC1／Ｑn1＝＝１／２・（Ｖ0 ・Ｃt ／ｑ0 ）1/2 ・・・・・・・（17）
例について説明する。計算を簡単にするため、Ｉmin ＝
３／４・Ｉmax ，Ｖsat ＝５・Ｖ0 とする。ΔＶPD＝０
のときのＶmax がＶsat に達する時間ｔ0 は、前記
（９）式より、次式（13）のように表される。 ｔ0 ＝４・Ｖ0 ・Ｃt ／Ｉmax ・・・・・・・・・・・・・（13） このときの蓄積信号電荷Ｑmax1及びコントラスト信号電
荷ΔＱC1は、次式（14），（15）で表される。 Ｑmax1＝Ｉmax ・ｔ0 ＝４・Ｖ0 ・Ｃt ・・・・・・・・・（14） ΔＱC1＝（Ｉmax −Ｉmin ）・ｔ0 ＝Ｖ0 ・Ｃt ・・・・・（15） 上記（14）式より、雑音信号電荷Ｑn1を求めると、次式
（16）のように表される。 Ｑn1＝ｑ0 ・（Ｑmax1／ｑ0 ）1/2 ＝２・（Ｖ0 ・Ｃt ・ｑ0 ）1/2 ・・・・・・・（16） 上記（15），（16）式より、ΔＶPD＝０のときのＳ／Ｎ
は、次式（17）で表される。 Ｓ／Ｎ（ΔＶPD＝０）＝ΔＱC1／Ｑn1＝＝１／２・（Ｖ0 ・Ｃt ／ｑ0 ）1/2 ・・・・・・・（17）
【００２３】次に、ΔＶPDを可変として制御したときの
Ｓ／Ｎを求める。最大値Ｖmax が飽和電圧Ｖsat に達す
る積分時間ｔ1 は、コントラスト信号ΔＶC が、（Ｖ
sat −Ｖ0 ）となる時間であるから、上記（11）式よ
り、次式（18）のように表される。 ｔ1 ＝（Ｖsat −Ｖ0 ）・Ｃt ／（Ｉmax −Ｉmin ） ＝16・Ｖ0 ・Ｃt ／Ｉmax ・・・・・・・・・・・・・・・（18） このときの蓄積電荷量Ｑmax2及びコントラスト信号電荷
ΔＱC2は、次式（19），（20）で表される。 Ｑmax2＝Ｉmax ・ｔ1 ＝16・Ｖ0 ・Ｃt ・・・・・・・・・・・（19） ΔＱC2＝（Ｉmax −Ｉmin ）ｔ1 ＝４・Ｖ0 ・Ｃt ・・・・・・（20） 上記（19) 式より雑音信号電荷Ｑn2を求めると、次式
（21）のように表される。 Ｑn2＝ｑ0 ・（Ｑmax2／ｑ0 ）1/2 ＝４・（Ｖ0 ・Ｃt ・ｑ0 ）1/2 ・・・・・・・（21） 上記（20），（21）式より、ＶPD可変のときのＳ／Ｎは
次式（22）のように表される。 Ｓ／Ｎ（ＶPD可変）＝ΔＱC2／Ｑn2＝（Ｖ0 ・Ｃt ／ｑ0 ）1/2 ・・・・・・・（22）
Ｓ／Ｎを求める。最大値Ｖmax が飽和電圧Ｖsat に達す
る積分時間ｔ1 は、コントラスト信号ΔＶC が、（Ｖ
sat −Ｖ0 ）となる時間であるから、上記（11）式よ
り、次式（18）のように表される。 ｔ1 ＝（Ｖsat −Ｖ0 ）・Ｃt ／（Ｉmax −Ｉmin ） ＝16・Ｖ0 ・Ｃt ／Ｉmax ・・・・・・・・・・・・・・・（18） このときの蓄積電荷量Ｑmax2及びコントラスト信号電荷
ΔＱC2は、次式（19），（20）で表される。 Ｑmax2＝Ｉmax ・ｔ1 ＝16・Ｖ0 ・Ｃt ・・・・・・・・・・・（19） ΔＱC2＝（Ｉmax −Ｉmin ）ｔ1 ＝４・Ｖ0 ・Ｃt ・・・・・・（20） 上記（19) 式より雑音信号電荷Ｑn2を求めると、次式
（21）のように表される。 Ｑn2＝ｑ0 ・（Ｑmax2／ｑ0 ）1/2 ＝４・（Ｖ0 ・Ｃt ・ｑ0 ）1/2 ・・・・・・・（21） 上記（20），（21）式より、ＶPD可変のときのＳ／Ｎは
次式（22）のように表される。 Ｓ／Ｎ（ＶPD可変）＝ΔＱC2／Ｑn2＝（Ｖ0 ・Ｃt ／ｑ0 ）1/2 ・・・・・・・（22）
【００２４】ここで（17) 式と（22）式を比較すると、
ＶPDを可変としたときは、ΔＶPD＝０すなわちＶPDを一
定としたときに対して、２倍のＳ／Ｎが得られることが
わかる。また、（13）式と（18）式とを対比すると、積
分時間ｔ0 ，ｔ1 については、ｔ1 はｔ0 の４倍である
ことがわかる。したがって、ＶPDを可変とすることによ
って、積分時間が４倍、すなわち蓄積電荷量を４倍にす
ることができるため、Ｓ／Ｎが２倍改善されたことを示
している。
ＶPDを可変としたときは、ΔＶPD＝０すなわちＶPDを一
定としたときに対して、２倍のＳ／Ｎが得られることが
わかる。また、（13）式と（18）式とを対比すると、積
分時間ｔ0 ，ｔ1 については、ｔ1 はｔ0 の４倍である
ことがわかる。したがって、ＶPDを可変とすることによ
って、積分時間が４倍、すなわち蓄積電荷量を４倍にす
ることができるため、Ｓ／Ｎが２倍改善されたことを示
している。
【００２５】このように、信号成分に対してコントラス
ト信号成分が少ない場合、従来の固体撮像装置において
は、最大信号成分が飽和電圧に達するまでしか積分でき
ないのに対し、本発明においては、コントラスト信号が
飽和電圧に達するまで積分時間を延ばすことができるた
め、結果的に蓄積電荷量が増大し、フォトンのショット
雑音に対するＳ／Ｎを向上させることができる。
ト信号成分が少ない場合、従来の固体撮像装置において
は、最大信号成分が飽和電圧に達するまでしか積分でき
ないのに対し、本発明においては、コントラスト信号が
飽和電圧に達するまで積分時間を延ばすことができるた
め、結果的に蓄積電荷量が増大し、フォトンのショット
雑音に対するＳ／Ｎを向上させることができる。
【００２６】図４においては、蓄積電荷信号の最小値Ｖ
min が一定となるように、フォトダイオードの共通アノ
ード電位ＶPDを制御した例を示したが、蓄積電荷信号の
最大値Ｖmax が一定となるようにＶPDを制御してもよ
い。図５は、最大値Ｖmax を一定となるようにＶPDを制
御した場合の積分時間に対する出力を示したものである
が、図５に示すように、積分開始時の初期電圧値Ｖ0 が
飽和電圧Ｖsat に近い場合は、最大値Ｖmax を一定とし
た方が、信号レンジを有効に使用することができる。
min が一定となるように、フォトダイオードの共通アノ
ード電位ＶPDを制御した例を示したが、蓄積電荷信号の
最大値Ｖmax が一定となるようにＶPDを制御してもよ
い。図５は、最大値Ｖmax を一定となるようにＶPDを制
御した場合の積分時間に対する出力を示したものである
が、図５に示すように、積分開始時の初期電圧値Ｖ0 が
飽和電圧Ｖsat に近い場合は、最大値Ｖmax を一定とし
た方が、信号レンジを有効に使用することができる。
【００２７】また、積分開始時の初期値Ｖ0 がほぼ中間
電位の場合は、図６に示すように、最大値と最小値の平
均値、すなわち（Ｖmax ＋Ｖmin ）／２が常に積分開始
時の初期値Ｖ0 となるように制御するのが有効である。
電位の場合は、図６に示すように、最大値と最小値の平
均値、すなわち（Ｖmax ＋Ｖmin ）／２が常に積分開始
時の初期値Ｖ0 となるように制御するのが有効である。
【００２８】次に、モニター回路12及びフォトダイオー
ド電圧制御回路13の具体的な構成例について説明する。
モニター回路としては本件発明者が先に特願平８−９７
３０７号において開示したピーク検出回路を用いること
により、Ｖmax ，Ｖmin 検出回路を構成することができ
る。その回路構成を図７に示す。図７において、20はセ
ンサアレイで、該センサアレイ20の各画素の出力は、ｎ
ＭＯＳトランジスタ21−１〜21−ｎのゲート及びｐＭＯ
Ｓトランジスタ22−１〜22−ｎのゲートに接続され、そ
れらのｎＭＯＳトランジスタ及びｐＭＯＳトランジスタ
のドレインは、電源ＶDD又はグランドに接続され、ソー
スは共通に信号線に接続され、各ソース信号線には抵抗
負荷23又は24が接続されている。なお、上記フォロア構
成のｎＭＯＳトランジスタ21−１〜21−ｎ及びｐＭＯＳ
トランジスタ22−１〜22−ｎは、それぞれバックゲート
となるウェルを共通にして形成されている。
ド電圧制御回路13の具体的な構成例について説明する。
モニター回路としては本件発明者が先に特願平８−９７
３０７号において開示したピーク検出回路を用いること
により、Ｖmax ，Ｖmin 検出回路を構成することができ
る。その回路構成を図７に示す。図７において、20はセ
ンサアレイで、該センサアレイ20の各画素の出力は、ｎ
ＭＯＳトランジスタ21−１〜21−ｎのゲート及びｐＭＯ
Ｓトランジスタ22−１〜22−ｎのゲートに接続され、そ
れらのｎＭＯＳトランジスタ及びｐＭＯＳトランジスタ
のドレインは、電源ＶDD又はグランドに接続され、ソー
スは共通に信号線に接続され、各ソース信号線には抵抗
負荷23又は24が接続されている。なお、上記フォロア構
成のｎＭＯＳトランジスタ21−１〜21−ｎ及びｐＭＯＳ
トランジスタ22−１〜22−ｎは、それぞれバックゲート
となるウェルを共通にして形成されている。
【００２９】上記共通の各ソース信号線は、差動増幅器
25，26の非反転入力端子に接続され、差動増幅器25，26
の出力端子と反転入力端子間には、ゲートが差動増幅器
25，26の出力端子に接続され、ドレインが電源ＶDD又は
グランドに接続され、ソースが抵抗負荷29又は30に接続
されると共に反転入力端子に接続されるソースフォロア
構成のトランジスタ27，28が設けられている。
25，26の非反転入力端子に接続され、差動増幅器25，26
の出力端子と反転入力端子間には、ゲートが差動増幅器
25，26の出力端子に接続され、ドレインが電源ＶDD又は
グランドに接続され、ソースが抵抗負荷29又は30に接続
されると共に反転入力端子に接続されるソースフォロア
構成のトランジスタ27，28が設けられている。
【００３０】このような構成のＶmax ，Ｖmin 検出回路
を用いることにより、精度よく最大値及び最小値を検出
することができるが、次に、その動作について説明す
る。共通ソース信号線の信号電圧をＶmin 側及びＶmax
側で、それぞれＶi1(+) ，Ｖi2(+) とすると、次式（2
3），（24）で表される。 Ｖi1(+) ＝ｋ1 ｖsmin−Ｖgsn ・・・・・・・・・・・・・・・（23） Ｖi2(+) ＝ｋ2 ｖsmax＋Ｖgsp ・・・・・・・・・・・・・・・（24） ここで、ｖsmin ,ｖsmaxは積分中のセンサの信号電圧の
最小値及び最大値、ｋ1，ｋ2 はｎＭＯＳトランジスタ
及びｐＭＯＳトランジスタの基板効果によるゲインの低
下分で、プロセスにより異なるが通常0.6 〜0.9 程度の
値をとる。また、Ｖgsn ，Ｖgsp は、それぞれｎＭＯＳ
トランジスタ及びｐＭＯＳトランジスタのゲート・ソー
ス間電圧で、この値は基板効果によりソースの共通信号
線の電圧によって変化するため定数ではない。
を用いることにより、精度よく最大値及び最小値を検出
することができるが、次に、その動作について説明す
る。共通ソース信号線の信号電圧をＶmin 側及びＶmax
側で、それぞれＶi1(+) ，Ｖi2(+) とすると、次式（2
3），（24）で表される。 Ｖi1(+) ＝ｋ1 ｖsmin−Ｖgsn ・・・・・・・・・・・・・・・（23） Ｖi2(+) ＝ｋ2 ｖsmax＋Ｖgsp ・・・・・・・・・・・・・・・（24） ここで、ｖsmin ,ｖsmaxは積分中のセンサの信号電圧の
最小値及び最大値、ｋ1，ｋ2 はｎＭＯＳトランジスタ
及びｐＭＯＳトランジスタの基板効果によるゲインの低
下分で、プロセスにより異なるが通常0.6 〜0.9 程度の
値をとる。また、Ｖgsn ，Ｖgsp は、それぞれｎＭＯＳ
トランジスタ及びｐＭＯＳトランジスタのゲート・ソー
ス間電圧で、この値は基板効果によりソースの共通信号
線の電圧によって変化するため定数ではない。
【００３１】また、ソースフォロア構成のトランジスタ
27，28への入力電圧、すなわちＶmin ，Ｖmax は、この
ソースフォロア構成のトランジスタ27，28の出力電圧、
すなわち差動増幅器25，26の反転入力端子の電圧をＶ
i1(-) ，Ｖi2(-) とすると、次式（25），（26）で表さ
れる。 Ｖi1(-) ＝ｋ1 Ｖmin −Ｖgsn ′ ・・・・・・・・・・・・・・（25） Ｖi2(-) ＝ｋ2 Ｖmax −Ｖgsp ′ ・・・・・・・・・・・・・・（26） ここで、ｋ1 ，ｋ2 はソースフォロア構成のトランジス
タ27，28の基板効果によるゲイン低下分で、Ｖgsn ′，
Ｖgsp ′はソースフォロア構成のトランジスタ27，28の
ゲート・ソース間電圧である。なお、ｋ1 ，ｋ2 はプロ
セスによって決まる値で、上記（23），（24）式の
ｋ1 ，ｋ2 とは、同一基板上に形成されている場合は同
じ値である。
27，28への入力電圧、すなわちＶmin ，Ｖmax は、この
ソースフォロア構成のトランジスタ27，28の出力電圧、
すなわち差動増幅器25，26の反転入力端子の電圧をＶ
i1(-) ，Ｖi2(-) とすると、次式（25），（26）で表さ
れる。 Ｖi1(-) ＝ｋ1 Ｖmin −Ｖgsn ′ ・・・・・・・・・・・・・・（25） Ｖi2(-) ＝ｋ2 Ｖmax −Ｖgsp ′ ・・・・・・・・・・・・・・（26） ここで、ｋ1 ，ｋ2 はソースフォロア構成のトランジス
タ27，28の基板効果によるゲイン低下分で、Ｖgsn ′，
Ｖgsp ′はソースフォロア構成のトランジスタ27，28の
ゲート・ソース間電圧である。なお、ｋ1 ，ｋ2 はプロ
セスによって決まる値で、上記（23），（24）式の
ｋ1 ，ｋ2 とは、同一基板上に形成されている場合は同
じ値である。
【００３２】差動増幅器25，26のゲインが大きく、オフ
セット電圧が零とすると、仮想接地により、Ｖi1(+) ＝
Ｖi1(-) ，Ｖi2(+) ＝Ｖi2(-) が成立するので、次式
（27），（28）が成立する。 Ｖmin ＝ｖsmin−（Ｖgsn −Ｖgsn ′）／ｋ1 ・・・・・・・・（27） Ｖmax ＝ｖsmax＋（Ｖgsp −Ｖgsp ′）／ｋ2 ・・・・・・・・（28） 上記（27）式よりわかるように、ｎＭＯＳトランジスタ
21−１〜21−ｎのゲート・ソース間電圧Ｖgsn とｎＭＯ
Ｓトランジスタ27のゲート・ソース間電圧Ｖgsn′が等
しくなるように、負荷抵抗23，29を決めることにより、
Ｖmin ＝ｖsminとなり、Ｖmin 信号出力端子からセンサ
画素中の最小積分出力（最大電圧）が現れる。これは、
画素で積分中の電圧に対して、オフセットの付加やゲイ
ンの低下のない電圧値が得られることを示している。
セット電圧が零とすると、仮想接地により、Ｖi1(+) ＝
Ｖi1(-) ，Ｖi2(+) ＝Ｖi2(-) が成立するので、次式
（27），（28）が成立する。 Ｖmin ＝ｖsmin−（Ｖgsn −Ｖgsn ′）／ｋ1 ・・・・・・・・（27） Ｖmax ＝ｖsmax＋（Ｖgsp −Ｖgsp ′）／ｋ2 ・・・・・・・・（28） 上記（27）式よりわかるように、ｎＭＯＳトランジスタ
21−１〜21−ｎのゲート・ソース間電圧Ｖgsn とｎＭＯ
Ｓトランジスタ27のゲート・ソース間電圧Ｖgsn′が等
しくなるように、負荷抵抗23，29を決めることにより、
Ｖmin ＝ｖsminとなり、Ｖmin 信号出力端子からセンサ
画素中の最小積分出力（最大電圧）が現れる。これは、
画素で積分中の電圧に対して、オフセットの付加やゲイ
ンの低下のない電圧値が得られることを示している。
【００３３】また、（28）式よりわかるように、ｐＭＯ
Ｓトランジスタ22−１〜22−ｎのゲート・ソース間電圧
Ｖgsp と、ｐＭＯＳトランジスタ28のゲート・ソース間
電圧Ｖgsp ′とが等しくなるように、負荷抵抗24，30を
決めることにより、Ｖmax ＝ｖsmaxとなり、Ｖmax 信号
出力端子からオフセットの付加やゲインの低下の影響を
受けない最大積分出力（最小電圧）が得られる。
Ｓトランジスタ22−１〜22−ｎのゲート・ソース間電圧
Ｖgsp と、ｐＭＯＳトランジスタ28のゲート・ソース間
電圧Ｖgsp ′とが等しくなるように、負荷抵抗24，30を
決めることにより、Ｖmax ＝ｖsmaxとなり、Ｖmax 信号
出力端子からオフセットの付加やゲインの低下の影響を
受けない最大積分出力（最小電圧）が得られる。
【００３４】図８は、フォトダイオード電圧制御回路の
構成例を示す図である。この構成例は、非反転入力端に
画素のリセット直後の初期値であり基準値でもあるＶ0
を入力し、反転入力端に最小値Ｖmin を入力した差動増
幅器31を設け、該差動増幅器31の出力端は、容量33を介
して差動増幅器36の反転入力端に接続されている。そし
て、この差動増幅器36の反転入力端−出力端間にはリセ
ットスイッチ34及び帰還容量35が設けられ、また出力端
はフォトダイオードのアノード端子（ＶPD）に接続され
るようになっている。また差動増幅器36の非反転入力端
にはフォトダイオードのアノード電位の初期値ＶPD0 が
与えられている。なお、差動増幅器31の非反転入力端と
出力端間には容量32が設けられているが、これは系の発
振を抑えるための位相補償容量である。
構成例を示す図である。この構成例は、非反転入力端に
画素のリセット直後の初期値であり基準値でもあるＶ0
を入力し、反転入力端に最小値Ｖmin を入力した差動増
幅器31を設け、該差動増幅器31の出力端は、容量33を介
して差動増幅器36の反転入力端に接続されている。そし
て、この差動増幅器36の反転入力端−出力端間にはリセ
ットスイッチ34及び帰還容量35が設けられ、また出力端
はフォトダイオードのアノード端子（ＶPD）に接続され
るようになっている。また差動増幅器36の非反転入力端
にはフォトダイオードのアノード電位の初期値ＶPD0 が
与えられている。なお、差動増幅器31の非反転入力端と
出力端間には容量32が設けられているが、これは系の発
振を抑えるための位相補償容量である。
【００３５】このように構成されたフォトダイオード電
圧制御回路は、リセット時にリセットスイッチ34をオン
することにより、ＶPD出力が初期値ＶPD0 となる。この
後、センサの積分開始と共にリセットスイッチ34をオフ
することによって、差動増幅器36の反転入力端にＶ0 と
Ｖmin の差が現れると、ＶPD出力を変えてＶmin とＶ0
が一致するように帰還がかかるようになっている。した
がって、このような構成のフォトダイオード電圧制御回
路を用いることによって、Ｖmin が常にＶ0 となるよう
にＶPDを変化することができる。
圧制御回路は、リセット時にリセットスイッチ34をオン
することにより、ＶPD出力が初期値ＶPD0 となる。この
後、センサの積分開始と共にリセットスイッチ34をオフ
することによって、差動増幅器36の反転入力端にＶ0 と
Ｖmin の差が現れると、ＶPD出力を変えてＶmin とＶ0
が一致するように帰還がかかるようになっている。した
がって、このような構成のフォトダイオード電圧制御回
路を用いることによって、Ｖmin が常にＶ0 となるよう
にＶPDを変化することができる。
【００３６】上記モニター回路は、最大値Ｖmax 及び最
小値Ｖmin 検出回路で構成したものを示したが、この他
にセンサの平均出力Ｖave を検出する回路を設けて構成
してもよい。その場合、Ｖmax ，Ｖmin ，Ｖave のいず
れか２つの検出回路を用い、一方の検出回路の出力をフ
ォトダイオード電圧制御回路の入力とし、他方の検出回
路の出力を積分制御回路の入力とすればよい。これらの
各検出回路の出力の選択は、センサの各画素（基本セ
ル）の構成や被写体の性質、センサの使用目的に応じて
行えばよい。なお、上記モニター回路をＶmax とＶave
の検出回路、あるいはＶmin とＶave の検出回路で構成
してもよいことは勿論である。
小値Ｖmin 検出回路で構成したものを示したが、この他
にセンサの平均出力Ｖave を検出する回路を設けて構成
してもよい。その場合、Ｖmax ，Ｖmin ，Ｖave のいず
れか２つの検出回路を用い、一方の検出回路の出力をフ
ォトダイオード電圧制御回路の入力とし、他方の検出回
路の出力を積分制御回路の入力とすればよい。これらの
各検出回路の出力の選択は、センサの各画素（基本セ
ル）の構成や被写体の性質、センサの使用目的に応じて
行えばよい。なお、上記モニター回路をＶmax とＶave
の検出回路、あるいはＶmin とＶave の検出回路で構成
してもよいことは勿論である。
【００３７】次に、本発明に係る固体撮像装置の応用例
について説明する。上記本発明の実施の形態におけるモ
ニター回路は、光の入射する有効画素の蓄積電荷信号の
最大、最小あるいは平均を検出する回路で構成されてい
るが、センサの画素の一部を光が入射しない遮光画素と
し、該遮光画素の出力をモニター回路へ入力し、モニタ
ー回路には平均値検出回路を設けて遮光画素出力の平均
値を出力させることにより、等価的にＯＢクランプを行
った信号を得ることができる。すなわち、通常、遮光画
素は光が入射しなくても素子の暗電流により出力が変化
する。この遮光画素出力が変化しないように、フォトダ
イオード電位を制御することは、有効画素で発生する暗
電流成分を差し引いて出力していることに他ならない。
したがって、このような構成をとることにより、等価的
にＯＢクランプが行われる。
について説明する。上記本発明の実施の形態におけるモ
ニター回路は、光の入射する有効画素の蓄積電荷信号の
最大、最小あるいは平均を検出する回路で構成されてい
るが、センサの画素の一部を光が入射しない遮光画素と
し、該遮光画素の出力をモニター回路へ入力し、モニタ
ー回路には平均値検出回路を設けて遮光画素出力の平均
値を出力させることにより、等価的にＯＢクランプを行
った信号を得ることができる。すなわち、通常、遮光画
素は光が入射しなくても素子の暗電流により出力が変化
する。この遮光画素出力が変化しないように、フォトダ
イオード電位を制御することは、有効画素で発生する暗
電流成分を差し引いて出力していることに他ならない。
したがって、このような構成をとることにより、等価的
にＯＢクランプが行われる。
【００３８】
【発明の効果】以上実施の形態に基づいて説明したよう
に、請求項１〜８記載の発明によれば、感度を低下させ
ることなく蓄積電荷数を増大させて低コントラスト被写
体のＳ／Ｎを向上させると共に、低輝度被写体に対する
Ｓ／Ｎをも確保することが可能な固体撮像装置を実現す
ることができる。また請求項２〜８記載の発明によれ
ば、信号のレンジを有効に使用し且つ蓄積時間の制御を
容易とすることができ、請求項９記載の発明によれば、
ＯＢクランプ出力を容易に得ることが可能となる。
に、請求項１〜８記載の発明によれば、感度を低下させ
ることなく蓄積電荷数を増大させて低コントラスト被写
体のＳ／Ｎを向上させると共に、低輝度被写体に対する
Ｓ／Ｎをも確保することが可能な固体撮像装置を実現す
ることができる。また請求項２〜８記載の発明によれ
ば、信号のレンジを有効に使用し且つ蓄積時間の制御を
容易とすることができ、請求項９記載の発明によれば、
ＯＢクランプ出力を容易に得ることが可能となる。
【図１】本発明に係る固体撮像装置の実施の形態を示す
回路構成図である。
回路構成図である。
【図２】図１に示した実施の形態におけるフォトダイオ
ード部分の構成を示す概略断面図である。
ード部分の構成を示す概略断面図である。
【図３】従来の固体撮像装置における蓄積時間に対する
蓄積電荷信号の最大値及び最小値の変化を示す図であ
る。
蓄積電荷信号の最大値及び最小値の変化を示す図であ
る。
【図４】図１に示した実施の形態における蓄積時間に対
する蓄積電荷信号の最大値及び最小値の変化の一例を示
す図である。
する蓄積電荷信号の最大値及び最小値の変化の一例を示
す図である。
【図５】図１に示した実施の形態における蓄積時間に対
する蓄積電荷信号の最大値及び最小値の変化の他の例を
示す図である。
する蓄積電荷信号の最大値及び最小値の変化の他の例を
示す図である。
【図６】図１に示した実施の形態における蓄積時間に対
する蓄積電荷信号の最大値及び最小値の変化の更に他の
例を示す図である。
する蓄積電荷信号の最大値及び最小値の変化の更に他の
例を示す図である。
【図７】図１に示した実施の形態におけるモニター回路
の構成例を示す回路構成図である。
の構成例を示す回路構成図である。
【図８】図１に示した実施の形態におけるフォトダイオ
ード電圧制御回路の構成例を示す回路構成図である。
ード電圧制御回路の構成例を示す回路構成図である。
【図９】従来の低コントラスト被写体に対する改善策を
施した固体撮像装置の構成例を示す図である。
施した固体撮像装置の構成例を示す図である。
【図10】従来の低コントラスト被写体に対する改善策を
施した固体撮像装置の他の構成例を示す図である。
施した固体撮像装置の他の構成例を示す図である。
１−１，１−２，・・・１−ｎ フォトダイオード ２ 増幅器 ３ 帰還容量素子 ４ リセット用スイッチ ５ 選択スイッチ ６ 共通信号線 ７ アノード制御信号線 11 シフトレジスタ 12 モニター回路 13 フォトダイオード電圧制御回路 14 積分制御回路 20 センサアレイ 21−１，21−２，・・・21−ｎ ｎＭＯＳトランジスタ 22−１，22−２，・・・22−ｐ ｐＭＯＳトランジスタ 23，24，29，30 抵抗負荷 25，26 差動増幅器 27，28 ソースフォロア構成のトランジスタ 31，36 差動増幅器 32 位相補償容量 33 容量 34 リセットスイッチ 35 帰還容量 101 ｎ基板 102 ｐウェル拡散層 103-１，103-２，・・・103-ｎ ｎ+ 拡散層 104 酸化膜（ＬＯＣＯＳ） 105 ｐ+ 拡散層
Claims (9)
- 【請求項１】 第一導電型基板上に形成された第二導電
型拡散層を共通の第１の端子とし、該第二導電型拡散層
上に形成された複数の第一導電型拡散層のそれぞれを第
２の端子とした複数の光電変換素子と、該複数の光電変
換素子の蓄積信号電荷に対応した出力を順次直列に読み
出すための走査手段とを同一基板上に設けた固体撮像装
置において、前記複数の光電変換素子の蓄積信号電荷の
蓄積状態を検出するためのモニター手段と、該モニター
手段の検出信号に基づいて前記複数の光電変換素子の共
通の第１の端子の電位を変える制御回路とを備えている
ことを特徴とする固体撮像装置。 - 【請求項２】 前記モニター手段は、前記各光電変換素
子の蓄積信号電荷のうち最も大きい最大値を検出する最
大検出回路と、前記蓄積信号電荷のうち最も小さい最小
値を検出する最小検出回路とを備えていることを特徴と
する請求項１記載の固体撮像装置。 - 【請求項３】 前記モニター手段は、前記各光電変換素
子の平均的な信号電荷の蓄積状態を検出する平均検出回
路と、前記各光電変換素子の蓄積信号電荷のうち最も小
さい最小値を検出する最小検出回路とを備えていること
を特徴とする請求項１記載の固体撮像装置。 - 【請求項４】 前記モニター手段は、前記各光電変換素
子の平均的な信号電荷の蓄積状態を検出する平均検出回
路と、前記各光電変換素子の蓄積信号電荷のうち最も大
きい最大値を検出する最大検出回路とを備えていること
を特徴とする請求項１記載の固体撮像装置。 - 【請求項５】 前記制御回路は、前記各光電変換素子の
蓄積信号電荷のうち最も小さい最小値が一定の基準値に
保持される如く、前記各光電変換素子の共通の第１の端
子の電位を制御するように構成されていることを特徴と
する請求項１〜３のいずれか１項に記載の固体撮像装
置。 - 【請求項６】 前記制御回路は、前記各光電変換素子の
蓄積信号電荷の平均値が一定の基準値に保持される如
く、前記各光電変換素子の共通の第１の端子の電位を制
御するように構成されていることを特徴とする請求項
１，３，４のいずれか１項に記載の固体撮像装置。 - 【請求項７】 前記制御回路は、前記各光電変換素子の
蓄積信号電荷のうち最も大きい最大値が一定の基準値に
保持される如く、前記各光電変換素子の共通の第１の端
子の電位を制御するように構成されていることを特徴と
する請求項１，２，４のいずれか１項に記載の固体撮像
装置。 - 【請求項８】 前記制御回路は、前記各光電変換素子の
蓄積信号電荷のうち最も大きい最大値と最も小さい最小
値の平均の値が一定の基準値に保持される如く、前記各
光電変換素子の共通の第１の端子の電位を制御するよう
に構成されていることを特徴とする請求項１又は２記載
の固体撮像装置。 - 【請求項９】 前記複数の光電変換素子のうち一部は遮
光状態とされ、前記モニター手段は該遮光状態の光電変
換素子の蓄積信号電荷の平均値を検出する回路を備え、
前記制御回路は前記遮光状態の光電変換素子の蓄積信号
電荷の平均値が一定の基準値に保持される如く、前記各
光電変換素子の共通の第１の端子の電位を制御するよう
に構成されていることを特徴とする請求項１記載の固体
撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24402896A JP3813666B2 (ja) | 1996-08-28 | 1996-08-28 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24402896A JP3813666B2 (ja) | 1996-08-28 | 1996-08-28 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070688A true JPH1070688A (ja) | 1998-03-10 |
| JP3813666B2 JP3813666B2 (ja) | 2006-08-23 |
Family
ID=17112643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24402896A Expired - Fee Related JP3813666B2 (ja) | 1996-08-28 | 1996-08-28 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3813666B2 (ja) |
-
1996
- 1996-08-28 JP JP24402896A patent/JP3813666B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3813666B2 (ja) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7468501B2 (en) | Linear dynamic range enhancement in a CMOS imager | |
| US5619262A (en) | Solid-state image pickup apparatus including a unit cell array | |
| JP4277339B2 (ja) | アクティブ画素センサの読み出しチャネル | |
| US7326904B2 (en) | In-pixel kTC noise suppression using circuit techniques | |
| US6750437B2 (en) | Image pickup apparatus that suitably adjusts a focus | |
| US9930264B2 (en) | Method and apparatus providing pixel array having automatic light control pixels and image capture pixels | |
| US8243190B2 (en) | Solid state image pickup device and camera with focus detection using level shifting | |
| US8077227B2 (en) | Method and apparatus providing analog row noise correction and hot pixel filtering | |
| US8089532B2 (en) | Method and apparatus providing pixel-wise noise correction | |
| US7355645B2 (en) | Image pickup apparatus with potential fluctuation prevention | |
| US8503873B2 (en) | Photoelectric conversion device and camera system | |
| JP3890207B2 (ja) | 撮像装置および撮像システム | |
| US8130294B2 (en) | Imaging array with non-linear light response | |
| US20040183549A1 (en) | Charge detecting device for a solid state imaging device | |
| US7659928B2 (en) | Apparatus and method for providing anti-eclipse operation for imaging sensors | |
| US6917029B2 (en) | Four-component pixel structure leading to improved image quality | |
| US12316989B2 (en) | Driving method for AD conversion circuit, AD conversion circuit, photoelectric conversion device, and apparatus | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| JP2004349907A (ja) | 固体撮像装置 | |
| JP3813666B2 (ja) | 固体撮像装置 | |
| JP5142680B2 (ja) | 光電変換装置及び撮像システム | |
| WO2022153857A1 (ja) | 撮像装置 | |
| JPH07212656A (ja) | 赤外線撮像素子 | |
| JP4500849B2 (ja) | Ａｅａｆ用固体撮像装置 | |
| JP2004187017A (ja) | 読出処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |