JPH1073646A - 半導体集積回路の試験方法 - Google Patents

半導体集積回路の試験方法

Info

Publication number
JPH1073646A
JPH1073646A JP8229889A JP22988996A JPH1073646A JP H1073646 A JPH1073646 A JP H1073646A JP 8229889 A JP8229889 A JP 8229889A JP 22988996 A JP22988996 A JP 22988996A JP H1073646 A JPH1073646 A JP H1073646A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
signal
input
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8229889A
Other languages
English (en)
Other versions
JP3518956B2 (ja
Inventor
Kazunari Ozaki
一成 尾▼崎▲
Kazuhiko Shimabayashi
和彦 島林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22988996A priority Critical patent/JP3518956B2/ja
Publication of JPH1073646A publication Critical patent/JPH1073646A/ja
Application granted granted Critical
Publication of JP3518956B2 publication Critical patent/JP3518956B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】異なる入力レベルの入力信号に対するゲイント
ラッキング試験を短時間で行う。 【解決手段】試験対象である半導体集積回路に入力信号
を与え、その出力信号を検出し、入力信号と出力信号と
の関係から半導体集積回路の特性試験を行う方法におい
て、測定周波数に近接する周波数範囲内で、周波数が異
なりそれぞれ入力レベルを異ならせた正弦波信号群を生
成する工程と、その正弦波信号群を合成した信号を入力
信号として半導体集積回路に与える工程と、半導体集積
回路の出力信号をフーリエ変換により入力信号と同じ周
波数に展開する工程と、対応する入力信号と出力信号か
ら異なる入力レベル毎の半導体集積回路の特性を検出す
る工程とを有することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
試験方法に係り、特に、アナログ回路の入出力の直線性
等をチェックするゲイントラッキング試験を短時間で行
うことができる試験方法に関する。
【0002】
【従来の技術】半導体集積回路でも、特にオペレーショ
ンアンプやアナログ・デジタル変換器等のアナログ回路
の場合、その入力と出力との間にある直線性を持った特
性になっているか否かの試験を行う必要がある。しか
も、近年の半導体集積回路の短納期化と低価格化に伴
い、その試験工程を簡略化又は削減が要求されている。
アナログ回路の場合は、デジタル回路の場合よりも試験
のパラメータが多く、試験時間が長くなる傾向にある。
【0003】
【発明が解決しようとする課題】アナログ回路の代表的
な例であるオペレーションアンプの場合で説明すると、
その利得は一般に外部の抵抗値で決定され、理想的には
どのような周波数や信号振幅で入力されようとも、その
利得(ゲイン)は一定であるはずである。しかしなが
ら、オペレーションアンプの回路素子などのばらつき等
により、入力の振幅が変動するとその利得も変動して回
路設計値と異なる応答特性を示すことになる。この様な
特性をゲイントラッキング性と称される。
【0004】従来は、複数の振幅を有する入力信号を与
えてそれぞれの出力の振幅を求めて、各入力振幅毎の利
得を求めていた。そして、その利得がある許容範囲内に
あるか否かのチェックを行っていた。しかし、それでは
入力振幅のポイント数だけ測定を繰り返す必要があり、
試験時間が長くなる傾向にある。
【0005】そこで、本発明の目的は、上記した問題点
を解決した半導体集積回路の試験方法を提供することに
ある。
【0006】更に、本発明の目的は、入出力の特性試験
を短時間で行うことができる半導体集積回路の試験方法
を提供することにある。
【0007】
【課題を解決するための手段】上記の目的は、本発明に
よれば、試験対象である半導体集積回路に入力信号を与
え、その出力信号を検出し、該入力信号と出力信号との
関係から該半導体集積回路の特性試験を行う方法におい
て、測定周波数に近接する周波数範囲内で、周波数が異
なりそれぞれ入力レベルを異ならせた正弦波信号群を生
成する工程と、該正弦波信号群を合成した信号を入力信
号として前記半導体集積回路に与える工程と、該半導体
集積回路の出力信号をフーリエ変換により入力信号と同
じ周波数に展開する工程と、対応する入力信号と出力信
号から異なる入力レベル毎の該半導体集積回路の特性を
検出する工程とを有することを特徴とする半導体集積回
路の試験方法を提供することにより達成される。
【0008】更に、前記正弦波信号群に、更に前記測定
周波数とは異なり該半導体集積回路の動作周波数範囲に
分散する周波数を有する追加の正弦波信号を追加するこ
とを特徴とする。
【0009】上記の様に振幅が異なる入力信号を周波数
を異ならせて生成し、逆フーリエ変換等で合成し、その
入力合成波に対する出力合成波を再度フーリエ変換で同
じ周波数に展開し、複数の振幅の入力信号と出力信号と
の関係を同時に検出することができる。
【0010】更に、動作周波数範囲内で分散した周波数
を持つ正弦波を追加することで、周波数特性も同時に得
ることができる。
【0011】
【発明の実施の形態】以下、本発明の実施の形態の例い
ついて図面に従って説明する。しかしながら、かかる実
施の形態例が本発明の技術的範囲を限定するものではな
い。
【0012】図1は、アナログ回路の例であるオペレー
ションアンプ回路である。また図2は、その入出力特性
を示す図である。オペレーションアンプ回路は、差動増
幅回路10に図示される様に抵抗R1,R2が接続され
ている。そして、入力Xinに対してR2/R1に比例
した利得で出力Xoutが生成される。その場合、理想
的には如何なる振幅の入力Xinに対しても、その利得
倍した出力Xoutが生成されるべきである。しかしな
がら、実際には入力の振幅が大きくなるとその出力は飽
和してしまい、実際の利得は低下する。
【0013】図2はその飽和特性を示している。図中1
2は正常なLSIの場合であり、ある動作範囲内であれ
ば、入力と出力とは直線性を維持するが、入力の振幅が
大きくなると出力は飽和する。ただし、動作範囲内では
直線性を維持して利得は一定になるので、良品と判断さ
れる。
【0014】回路内のばらつき等が原因となりその特性
に歪みが伴うと、図中14、16の様にその直線性は失
われる。従って、動作範囲内での入力に対して出力が直
線性を維持して利得が一定になるかどうかの試験が必要
になる。
【0015】図3は、アナログ回路の他の例であるA/
D変換回路である。また、図4は、その入出力特性を示
す図である。A/D変換回路20には、アナログ入力A
inに対して例えば4ビットのデジタル出力Doutが
生成される。その正常な入出力特性は、図4に示される
通り、直線性を持っている。しかし、内部回路のバラツ
キ等により、図中に24、26として示される通りその
特性が歪んでしまう場合がある。そこで、入力の振幅を
変えた時の出力の値をチェックする必要がある。
【0016】図5は、本発明にかかる試験方法を実現す
る為の回路構成である。この試験回路では、振幅が異な
る複数の入力信号を同時に試験対象の半導体集積回路に
与え、その出力からそれぞれの振幅における利得や入出
力特性を求める様にしている。その場合、複数の信号を
区別する為にそれぞれの周波数を異ならせて与える様に
する。
【0017】図5中、30は被試験装置であり、31は
入力信号データ生成部である。入力信号データ生成部3
1では、動作特性範囲内にあるある基本周波数の近傍に
異なる周波数で振幅が順次異なる正弦波データを生成す
る。入力レベルに重み付けされた複数の周波数の正弦波
データである。そして、そのデータに対して逆フーリエ
変換を施して、時間の関数の合成波データを生成する。
その合成波データが任意波形発生回路32に供給され、
実際のアナログの合成波33が生成される。任意波形発
生回路32は、基本的にはD/A変換回路である。
【0018】被試験回路である半導体集積回路30は、
その内部特性に従う出力波34を出力する。そして、デ
ジタイザ35によりあるサンプリング時間間隔のデジタ
ル値が検出される。このデジタイザ35は、基本的には
A/D変換回路である。
【0019】この様にして取り出された合成波のデジタ
ル値をフーリエ変換して元の正弦波の周波数に展開して
戻して出力回路36に与えられる。そこで、各周波数毎
の出力振幅を検出し、最初の入力信号の振幅との関係が
求められる。
【0020】例えば、オペレーションアンプの場合は、
入力信号の振幅と出力信号の振幅からそれぞれの利得G
=Xout/Xinを求め、入力信号に振幅の動作範囲
内で利得が一定であるか否かのチェックが行われる。即
ち、図5の例でいえば、利得は G=PointN’/PointN により求められる。但し、N’、Nは、各周波数の入
力、出力信号に対応して与えた番号である。
【0021】図5中の入力信号データ生成部31内で生
成される正弦波スペクトル群は、動作範囲の基本周波数
の近傍で異ならせた周波数が利用される。即ち、入力信
号point1〜5の周波数は、全て動作範囲内の周波
数である。従って、出力信号は、被試験回路30の周波
数特性の影響を受けないで振幅特性に依存した振幅を持
ったものとなる。
【0022】図6は、更に、振幅特性と共に周波数特性
も検出する場合の入力信号である正弦波の周波数スペク
トラム例を示す図である。即ち、横軸が周波数、縦軸が
振幅の場合の複数の入力信号の例である。周波数fa,
fb,fcが、動作周波数範囲内の両端と中心の周波数
である。従って、周波数fa,fb,fcに対しては動
作振幅範囲の中心Aの振幅の入力信号を与えることで、
振幅の影響を受けることなく周波数特性をチェックす
る。
【0023】一方、上述した振幅依存性を検出する為に
は、動作周波数範囲内の中心周波数fbを基準周波数と
して、その近傍の周波数を利用してf1,f2,f3,
f4,f5,f6,f7の如く振幅を異ならせた入力信
号を与える。これらの正弦波の振幅は、動作振幅範囲内
に広く分散させた値に選択されている。従って、これら
の入力信号f1〜f7は周波数特性の影響は受けずに被
試験回路の振幅特性をチェックすることができる。
【0024】従って、図6に示した正弦波群を図5の試
験回路に従って合成して被試験回路に与え、その合成出
力にフーリエ変換を施すことで時間軸から周波数領域に
展開して、各周波数の信号の出力結果を同時に得ること
ができる。
【0025】従って、信号fa,fb,fcを利用して
周波数特性をチェックし、信号f1〜f7を利用して振
幅特性をチェックすることができる。
【0026】
【発明の効果】以上説明した通り、本発明によれば、ゲ
イントラッキング試験等の複数の振幅の入力信号に対す
る出力信号の振幅を求め、その利得や入出力の直線性を
チェックする場合、周波数を異ならせてそれぞれに異な
る振幅を持つ正弦波群を合成して同時に被試験LSIに
与えて、その出力を周波数毎に再度展開することで、短
時間での試験が可能になる。しかも、動作周波数範囲内
に分散した周波数の正弦波も利用することにより、周波
数特性も同時にチェックすることができる。
【図面の簡単な説明】
【図1】アナログ回路の例であるオペレーションアンプ
回路である。
【図2】オペレーションアンプ回路の入出力特性を示す
図である。
【図3】アナログ回路の他の例であるA/D変換回路で
ある。
【図4】A/D変換回路の入出力特性を示す図である。
【図5】本発明にかかる試験方法を実現する為の回路構
成である。
【図6】振幅特性と共に周波数特性も検出する場合の入
力信号である正弦波の周波数スペクトラム例を示す図で
ある。
【符号の説明】
30 試験対象である半導体集積回路 31 入力信号データ生成部 32 任意波形発生器 33 デジタイザ 34 出力信号部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】試験対象である半導体集積回路に入力信号
    を与え、その出力信号を検出し、該入力信号と出力信号
    との関係から該半導体集積回路の特性試験を行う方法に
    おいて、 測定周波数に近接する周波数範囲内で、周波数が異なり
    それぞれ入力レベルを異ならせた正弦波信号群を生成す
    る工程と、 該正弦波信号群を合成した信号を入力信号として前記半
    導体集積回路に与える工程と、 該半導体集積回路の出力信号をフーリエ変換により入力
    信号と同じ周波数に展開する工程と、 対応する入力信号と出力信号から異なる入力レベル毎の
    該半導体集積回路の特性を検出する工程とを有すること
    を特徴とする半導体集積回路の試験方法。
  2. 【請求項2】請求項1記載の半導体集積回路の試験方法
    において、 前記正弦波信号群に、更に前記測定周波数とは異なり該
    半導体集積回路の動作周波数範囲に分散する周波数を有
    する追加の正弦波信号を追加することを特徴とする。
JP22988996A 1996-08-30 1996-08-30 半導体集積回路の試験方法 Expired - Lifetime JP3518956B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22988996A JP3518956B2 (ja) 1996-08-30 1996-08-30 半導体集積回路の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22988996A JP3518956B2 (ja) 1996-08-30 1996-08-30 半導体集積回路の試験方法

Publications (2)

Publication Number Publication Date
JPH1073646A true JPH1073646A (ja) 1998-03-17
JP3518956B2 JP3518956B2 (ja) 2004-04-12

Family

ID=16899312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22988996A Expired - Lifetime JP3518956B2 (ja) 1996-08-30 1996-08-30 半導体集積回路の試験方法

Country Status (1)

Country Link
JP (1) JP3518956B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253944A (ja) * 2011-06-03 2012-12-20 Advantest Corp ワイヤレス給電装置およびワイヤレス給電システム
CN110456272A (zh) * 2019-09-12 2019-11-15 国电联合动力技术有限公司 一种发电机组整机安全系统的测试系统及测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253944A (ja) * 2011-06-03 2012-12-20 Advantest Corp ワイヤレス給電装置およびワイヤレス給電システム
CN110456272A (zh) * 2019-09-12 2019-11-15 国电联合动力技术有限公司 一种发电机组整机安全系统的测试系统及测试方法

Also Published As

Publication number Publication date
JP3518956B2 (ja) 2004-04-12

Similar Documents

Publication Publication Date Title
US6594604B2 (en) S-parameter measurement system for wideband non-linear networks
KR101407354B1 (ko) 기기 채널 내의 하모닉 왜곡에 대한 보상
US4539518A (en) Signal generator for digital spectrum analyzer
JP2011505016A (ja) チップの欠陥検出のために関連度値を判定し、チップ上の位置で欠陥確率を判定する方法及び装置
Bjorsell et al. Measuring Volterra kernels of analog-to-digital converters using a stepped three-tone scan
US4335373A (en) Method for analyzing a digital-to-analog converter with a nonideal analog-to-digital converter
Roberts Metrics, techniques and recent developments in mixed-signal testing
JP2008286699A (ja) 信号入出力装置、試験装置および電子デバイス
US4667296A (en) Testing the transfer function linearity of analogue input circuits
JP3518956B2 (ja) 半導体集積回路の試験方法
Negreiros et al. A statistical sampler for a new on-line analog test method
US4465995A (en) Method and apparatus for analyzing an analog-to-digital converter with a nonideal digital-to-analog converter
Sarson et al. Using distortion shaping technique to equalize ADC THD performance between ATEs
Flores et al. A noise generator for analog-to-digital converter testing
Stefani et al. Simple and time-effective procedure for ADC INL estimation
CN117110850A (zh) 一种基于st2500测试机的mcu片上adc测试方法
JP2007212456A (ja) モデルベース試験の精度を改善する励起信号発生装置
US6549573B2 (en) Testing method and apparatus of glitch noise and storage medium
US8421474B2 (en) Circuit test apparatus
GB2349523A (en) Testing an analogue component
Jenq Discrete-time method for signal-to-noise power ratio measurement
JP3172003B2 (ja) 集積回路試験装置
Ben-Hamida et al. Testing of embedded A/D converters in mixed-signal circuit
US6654700B2 (en) Testing method of semiconductor integrated circuit and equipment thereof
JP3147915B2 (ja) 波形測定方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term