JPH1074063A

JPH1074063A - 表示装置の駆動回路、ｄ／ａ変換装置およびアレイ基板

Info

Publication number: JPH1074063A
Application number: JP23101496A
Authority: JP
Inventors: Yoichi Masuda; 陽一増田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-08-30
Filing date: 1996-08-30
Publication date: 1998-03-17

Abstract

(57)【要約】【課題】大面積の薄膜トランジスタを要せず集積化が
容易な表示装置の駆動回路を提供する。【解決手段】アナログ電圧入力線１３には周期的に変
化する電圧が印加され、比較データ入力線１１にはアナ
ログ電圧の値と所定の対応関係を有するとともに同期し
て変化する比較データが順次入力される。比較器１２
は、第２の表示データ保持手段１０に保持された表示デ
ータと、順次入力される比較データとの比較により、ア
ナログ電圧入力線１３と信号線３との間のスイッチング
手段１４、１５の開閉を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置の駆動回路
に関し、特にマトリクス型表示装置の駆動回路に関す
る。

【０００２】また本発明はＤ／Ａ変換装置に関し、特に
ディジタルデータをアナログ電圧に変換して出力するＤ
／Ａ変換装置に関する。

【０００３】さらに本発明は表示装置のアレイ基板に関
し、特に表示画素の駆動電極がマトリクス状に形成され
た表示装置のアレイ基板に関する。

【０００４】

【従来の技術】液晶表示装置に代表される表示装置は、
テレビジョン、コンピュータ用ディスプレイ、携帯用情
報端末など多様な分野で使用されており、特に液晶表示
装置は軽量、薄型、低消費電力の特徴から注目を集めて
いる。

【０００５】また近年、液晶表示装置のより一層の小型
化、低価格化を図るため、表示画素の電極が形成される
透明基板上に駆動回路を集積化する試みがなされてい
る。駆動回路を集積化するためには、高性能の薄膜トラ
ンジスタが必要となるため、一般にはポリシリコン（非
単結晶の結晶質シリコン）を用いたＴＦＴ（ＴｈｉｎＦ
ｉｌｍＴｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）が
用いられる。ポリシリコンＴＦＴは９００〜１０００℃
という高温の製造プロセスで形成する必要があるため、
透明基板には高温に耐えられる石英基板が用いられる。
しかし、石英基板は高価なため、無アルカリ・ガラス基
板が使用できる５００〜６００℃の製造プロセスでポリ
シリコンＴＦＴを形成する技術の研究開発が進められて
いる。

【０００６】また、従来の液晶表示装置の画素に使用さ
れているアモルファスシリコンＴＦＴを用いてアモルフ
ァスシリコンＴＦＴ回路を形成する試みもなされてい
る。

【０００７】駆動回路には、映像信号を行列状に配設さ
れた画素アレイの各画素に接続された薄膜トランジスタ
などのスイッチング素子に順次供給する、いわゆる信号
線駆動回路と、所定の列に属する例えば薄膜トランジス
タなどのスイッチング素子のゲートを順次駆動する、い
わゆる走査線駆動回路とがある。

【０００８】走査線駆動回路により、所定の列の薄膜ト
ランジスタのゲートに電圧が印加されると、ドレイン−
ソース間が導通し、信号線駆動回路から供給される映像
信号が所定の列の各液晶画素に書き込まれる。この動作
が、各列に対して順次行なわれることにより、全ての液
晶画素に所定の信号が書き込まれ、画像が表示される。

【０００９】通常、信号線駆動回路はシフト・レジスタ
列と各シフト・レジスタの出力で制御されるサンプル・
アンド・ホールド回路によって構成される。サンプル・
アンド・ホールド回路は、共通の映像信号入力線から入
力される映像信号をシフト・レジスタの出力すなわちシ
フト・パルスでサンプル・アンド・ホールドして各信号
線に供給するので、信号線はシフト・レジスタ列の接続
方向に従って、表示画面の左から右、または右から左に
向かって駆動される。

【００１０】しかしながら、このように構成された信号
線駆動回路の場合、高速のサンプル・アンド・ホールド
回路が必要になるという問題がある。

【００１１】例えば、横方向の画素数６４０、縦方向の
画素数４８０のコンピュータ用表示装置の場合、信号線
１本あたりのサンプリング時間は約４０ｎＳである。通
常、液晶表示装置の信号線の寄生容量は数ｐＦから数百
ｐＦあるため、この信号線に所定の電圧を充電するため
には、サンプリング・トランジスタのオン抵抗及び配線
抵抗を数Ωから数ＫΩ以下にする必要がある。

【００１２】しかし、高性能のポリシリコンＴＦΤであ
っても、このようなオン抵抗を得るためには極めて大面
積を要するという問題がある。

【００１３】さらに、サンプリング・トランジスタを駆
動するために高速なバッファ・アンプが必要になり、こ
の部分の面積も大きくなるという問題がある。大面積の
サンプリング・トランジスタを形成することは不経済で
あるとともに、ゲート電極−ソース電極間及びゲート電
極−ドレイン電極間の寄生容量による出力電圧の誤差が
大きくなるため、むやみに大面積化することはできな
い。このため、表示画面を分割して並列に駆動すること
によりサンプリング時間を長くするなどの対策が考えら
れているが、映像信号を外部で分割するための回路など
が必要になるなどの問題がある。

【００１４】一方、液晶表示装置には、より一層の高精
細化が要求されているが、高精細化するためには周波数
帯域が広い映像信号に対応しなければならず、サンプリ
ング時間はさらに短くなる。このため、さらに高性能な
サンプリング・トランジスタや、分割数の多い映像信号
分割回路が必要になるという問題がある。

【００１５】また、サンプル・アンド・ホールド回路を
使用した駆動回路の場合、サンプリング・トランジスタ
のオン抵抗にばらつきが生じると、それがそのまま駆動
回路の周波数特性のばらつきになるという問題がある。

【００１６】このように駆動回路が集積化された従来の
液晶表示装置では、大面積でばらつきの小さい高性能な
サンプリング・トランジスタが必要になり、かつ外部に
映像信号分割回路が必要になるという問題がある。

【００１７】

【発明が解決しようとする課題】本発明はこのような問
題を解決するためになされたものである。すなわち本発
明は集積化が容易な表示装置の駆動回路を提供すること
を目的とする。また本発明は、大面積の薄膜トランジス
タを要せず集積化が容易な表示装置の駆動回路を提供す
ることを目的とする。

【００１８】また本発明はトランジスタの特性のばらつ
きに依存せずに集積化できる表示装置の駆動回路を提供
することを目的とする。

【００１９】また本発明は、外部に映像信号分割回路を
要しない表示装置の駆動回路を形成することを目的とす
る。

【００２０】また本発明はディジタルデータを安定した
ばらつきの少ないアナログ電圧に変換することができる
Ｄ／Ａ変換装置を提供することを目的とする。また本発
明は表示装置の駆動回路に適用できるＤ／Ａ変換装置を
提供することを目的とする。さらに本発明は画素アレイ
とコンパクトに集積された駆動回路が一体的に形成され
たアレイ基板を提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明の表示装置の駆動
回路は、周期的に変化するアナログ電圧を印加する電圧
印加手段と、前記電圧印加手段とスイッチ手段を介して
接続された信号線と、その値が前記アナログ電圧に対応
するとともに前記アナログ電圧と同期して変化する比較
データを入力する比較データ入力手段と、入力された表
示データを保持する表示データ保持手段と、前記比較デ
ータ入力手段に入力される比較データと前記表示データ
保持手段に保持された表示データとを比較して前記スイ
ッチ手段の接続と遮断を制御する制御手段とを具備した
ことを特徴とする。

【００２２】表示データ保持手段は、表示データ入力手
段と、この表示データ入力手段に順次入力される複数ビ
ットの表示データを水平走査期間の所定のタイミングで
サンプリングして保持する第１の表示データ保持手段
と、第１の表示データ保持手段に保持された前記表示デ
ータを水平ブランキング期間の所定のタイミングでサン
プリングして次の水平ブランキング期間まで保持する第
２の表示データ保持手段とから構成するようにしてもよ
い。

【００２３】本発明の表示装置の駆動回路は、周期的に
変化するアナログ電圧を印加する電圧印加手段と、前記
電圧印加手段とスイッチ手段を介して接続された信号線
と、その値が前記アナログ電圧に対応するとともに前記
アナログ電圧と同期して変化する比較データを入力する
比較データ入力手段と、アドレスデータが入力されるア
ドレスデータ入力手段と、前記アドレスデータ入力手段
に接続され、所定のアドレスデータによりゲート信号を
出力するゲート手段と、表示データが入力される表示デ
ータ入力手段と、前記表示データ入力手段から前記ゲー
ト信号により前記表示データをサンプリングして保持す
る表示データ保持手段と、前記比較データ入力手段に入
力される比較データと前記表示データ保持手段に保持さ
れた表示データとを比較して前記スイッチ手段の接続と
遮断を制御する制御手段とを具備したことを特徴とす
る。

【００２４】前記比較データおよび前記アドレスデータ
の全ビットまたは一部ビットは同一データを用いるよう
にしてもよい。また、例えば比較データ入力線の全ての
ビット線または一部のビット線と、アドレスデータ入力
線の全てのビット線または一部のビット線とを共用する
ようにしてもよい。

【００２５】本発明の表示装置の駆動回路は、周期的に
変化するアナログ電圧を印加する電圧印加手段と、前記
電圧印加手段とスイッチ手段を介して接続された信号線
と、その値が前記アナログ電圧に対応するとともに前記
アナログ電圧と同期して変化する比較データを入力する
比較データ入力手段と、直列接続されたシフトレジスタ
と、表示データが入力される表示データ入力手段と、前
記表示データ入力手段から前記シフトレジスタの出力に
より前記表示データをサンプリングして保持する表示デ
ータ保持手段と、前記比較データ入力手段に入力される
比較データと前記表示データ保持手段に保持された表示
データとを比較して前記スイッチ手段の接続と遮断を制
御する制御手段とを具備したことを特徴とする。

【００２６】前記制御手段は、前記比較データと前記表
示データが一致したときに前記スイッチ手段を接続する
ようにしてもよい。

【００２７】また前記制御手段は、前記比較データが前
記表示データよりも小さいときには前記スイッチ手段を
接続し、前記比較データが前記表示データより大きいか
または等しいときには前記スイッチ手段を遮断するよう
にしてもよい。

【００２８】また前記制御手段は、前記比較データ入力
手段に入力される比較データと前記表示データ保持手段
に保持された表示データとの大小を比較するデジタルコ
ンパレータと、前記スイッチ手段は前記デジタルコンパ
レータの出力により開閉する薄膜トランジスタとにより
構成するようにしてもよい。

【００２９】また前記制御手段は、セット信号によりセ
ットされて前記スイッチ手段を接続するとともに、前記
比較データと前記表示データとが一致したときにリセッ
トされて前記スイッチ手段を遮断するフリップフロップ
を用いるようにしてもよい。前記表示装置が例えば液晶
表示装置の場合には、前記電圧印加手段により印加する
前記アナログ電圧は、前記比較データに対して液晶表示
装置のγ特性を補正するように対応させて印加するよう
にしてもよい。

【００３０】また本発明の表示装置の駆動回路は、周期
的に変化するアナログ電圧が入力される電圧印加手段
と、この電圧印加手段と接続された信号線と、複数ビッ
トの表示データが入力される表示データ入力手段と、こ
の表示データと同ビットの比較データが入力される比較
データ入力手段と、前記表示データ入力手段に順次入力
される表示データを１水平走査期間の所定のタイミング
でサンプリングして保持する第１のデータ保持手段と、
水平ブランキング期間に第１のデータ保持手段に保持さ
れた前記表示データをサンプリングして、次の水平ブラ
ンキング期間まで保持する第２のデータ保持手段と、第
２のデータ保持手段に保持された前記表示データと前記
比較データ入力手段から入力される比較データとの大小
を比較する比較手段と、前記電圧印加手段と信号線との
間に間挿された、前記比較手段の出力により開閉される
スイッチング手段とを具備するようにしてもよい。

【００３１】また本発明の表示装置の駆動回路は、表示
データ入力手段から順次入力される複数ビットの表示デ
ータを１水平走査期間の所定のタイミングでサンプリン
グして保持する第１の表示データ保持手段と、水平ブラ
ンキング期間に第１のデータ保持手段に保持された表示
データをサンプリングして、次の水平ブランキング期間
まで保持する第２の表示データ保持手段と、第２の表示
データ保持手段に保持された表示データと比較データ入
力手段から入力される複数ビットの比較データとを比較
する比較手段と、セット入力手段からの信号でセットさ
れるとともに、前記比較器からの信号でリセットされる
フリップ・フロップと、前記電圧印加手段と信号線との
間に間挿された前記フリップ・フロップの出力で制御さ
れるスイッチング手段とを具備するようにしてもよい。

【００３２】比較データ入力手段には、１水平走査期間
中に順次上昇または下降する複数ビットのディジタル・
データを入力し、電圧印加手段には比較データ入力手段
に印加されるディジタル・データに同期して順次上昇ま
たは下降するアナログ電圧を印加するようにすればよ
い。また前述のように、比較データ入力手段から入力さ
れるディジタル・データ値に対して、電圧印加手段から
入力される電圧値を表示装置の表示特性が補正されるよ
うに設定するようにしてもよい。

【００３３】本発明のＤ／Ａ変換装置は、第１のディジ
タルデータと、周期的に変化するアナログ電圧が印加さ
れる電圧印加手段と、その値が前記アナログ電圧に対応
するとともに前記アナログ電圧と同期して変化する第２
のディジタルデータと、第１のディジタルデータと第２
のディジタルデータとを比較して第１のディジタルデー
タに対応するアナログ電圧を出力する出力手段とを具備
したことを特徴とする。また本発明のＤ／Ａ変換装置
は、第１のディジタルデータが伝送される第１の伝送路
と、周期的に変化するアナログ電圧が入力される電圧印
加手段と、スイッチ手段を介して前記電圧印加手段と接
続された出力端子と、その値が前記アナログ電圧に対応
するとともに前記アナログ電圧と同期して変化する第２
のディジタルデータが伝送される第２の伝送路と、第１
の伝送路から第１のディジタルデータを所定のタイミン
グでサンプリングして保持するデータ保持手段と、第２
の伝送路に入力される第２のディジタルデータと前記デ
ータ保持手段に保持された第１のディジタルデータとの
大小を比較する比較手段と、前記比較手段の出力により
前記スイッチ手段の接続と遮断を制御する制御手段とを
具備するようにしてもよい。

【００３４】本発明のＤ／Ａ変換装置の前記出力手段
は、第１のディジタルデータと第２のディジタルデータ
とを比較して、第１のディジタルデータと第２のディジ
タルデータとが一致したときの前記アナログ電圧を出力
するようにしてもよい。

【００３５】また本発明のＤ／Ａ変換装置の前記出力手
段は、第２のディジタルデータが第１のディジタルデー
タよりも小さいときには前記アナログ電圧を出力し、第
２のディジタルデータが第１のディジタルデータよりも
大きいかまたは等しいときには前記アナログ電圧の出力
を停止するようにしてもよい。

【００３６】本発明のアレイ基板は、絶縁性基板の第１
の領域にマトリクス状に形成された表示画素アレイと、
この画素アレイを行単位で駆動する走査線と、前記画素
アレイに列単位で表示信号を印加する信号線と、前記絶
縁性基板の第１の領域を取り囲む第２の領域に形成され
た、周期的に変化するアナログ電圧を印加する電圧印加
手段と、前記電圧印加手段とスイッチ手段を介して接続
された前記信号線と、その値が前記アナログ電圧に対応
するとともに前記アナログ電圧と同期して変化する比較
データを入力する比較データ入力手段と、入力された表
示データを保持する表示データ保持手段と、前記比較デ
ータ入力手段に入力される比較データと前記表示データ
保持手段に保持された表示データとを比較して前記スイ
ッチ手段の接続と遮断を制御する制御手段とを具備した
ことを特徴とする。

【００３７】また本発明のアレイ基板は、絶縁性基板の
第１の領域にマトリクス状に形成され、多結晶シリコン
を活性層として用いた第１の薄膜トランジスタを有する
表示画素アレイと、この画素アレイを行単位で駆動する
走査線と、前記画素アレイに列単位で表示信号を印加す
る信号線と、前記絶縁性基板の第１の領域を取り囲む第
２の領域に形成され、かつ表示データに基づき前記信号
線を駆動する前記多結晶シリコンを活性層として用いた
第２の薄膜トランジスタから構成され、さらに周期的に
変化するアナログ電圧を印加する電圧印加手段と、前記
電圧印加手段とスイッチ手段を介して接続された前記信
号線と、その値が前記アナログ電圧に対応するとともに
前記アナログ電圧と同期して変化する比較データを入力
する比較データ入力手段と、入力された前記表示データ
を保持する表示データ保持手段と、前記比較データ入力
手段に入力される比較データと前記表示データ保持手段
に保持された表示データとを比較して前記スイッチ手段
の接続と遮断を制御する制御手段とからなる信号線駆動
回路とを具備したことを特徴とするアレイ基板。

【００３８】すなわち、本発明の表示装置の駆動回路
は、表示データである第１のディジタルデータを表示信
号に変換して表示装置の信号線に印加するにあたり、周
期的に変化するアナログ電圧と、このアナログ電圧と同
期してその値が変化する第２のディジタルデータである
比較データを用い、表示データと比較データとを比較す
ることにより、表示データに対応したアナログ電圧を信
号線に印加するものである。すなわち、印加されるアナ
ログ電圧と連動するディジタルデータである比較データ
を用いることにより、表示データと比較データとを比較
することが可能になり、表示データに対応したアナログ
電圧を出力することができる。

【００３９】例えば、比較データと表示データとが一致
したときに電圧印加手段と信号線とを接続するようにす
れば、表示データに対応した電圧が表示信号として信号
線に印加される。また、例えば順次増加する比較データ
が表示データよりも小さいときには電圧印加手段と信号
線とを接続し、比較データと表示データとが一致するか
または比較データが表示データよりも大きいときには電
圧印加手段と信号線との接続を遮断するようにしてもよ
い。

【００４０】電圧印加手段に印加する電圧と比較データ
との関係は、必要に応じて設定するようにすればよい。
例えば、電圧値の増加・減少と比較データの値の増加・
減少を完全に同じように、もしくは相似形に設定するよ
うにしてもよい。例えば、１水平走査期間中に、比較デ
ータ入力線には順次上昇する複数ビットのディジタル・
データを入力し、それに同期してアナログ電圧入力線に
は順次上昇する電圧を入力するようにしてもよい。

【００４１】また電圧値の増加・減少と比較データの値
の増加・減少を、例えばγ特性のような表示装置の特性
を補正するように設定するようにしてもよい。つまり、
印加される電圧と比較データとは所定の対応関係を有し
て同期変化すればよい。

【００４２】ここで、表示データが信号線に表示信号電
圧として出力されるまでの流れを説明する。なお、ここ
ではマトリクス状に配設された表示画素を駆動するため
の多数の信号線のうち、１本の信号線について説明す
る。

【００４３】表示データ入力線などの表示データ入力手
段に順次入力される第１のディジタルデータである表示
データは、所定のタイミングでサンプリングされて表示
データ保持手段に保持される。表示データ保持手段は複
数段に構成するようにしてもよい。例えば、表示データ
保持手段を、表示データ入力線などの表示データ保持手
段から順次入力される複数ビットの表示データを所定の
タイミングでサンプリングして保持する第１のデータ保
持手段と、第１のデータ保持手段に保持されたデータを
所定のタイミングでサンプリングして保持する第２のデ
ータ保持手段とから構成するようにしてもよい。そし
て、例えば表示データ入力手段から第１の表示データ保
持手段へは、水平走査期間内の所定のタイミングで表示
データをサンプリングし、第１の表示データ保持手段か
ら第２の表示データ保持手段へは、水平ブランキング期
間内の所定のタイミングで表示データをサンプリングす
るようにすればよい。表示データ入力手段から順次入力
される複数ビットの表示データは、第１のデータ保持手
段により１水平走査期間の所定のタイミングでサンプリ
ングして保持され、その表示データは第２のデータ保持
手段により水平ブランキング期間にサンプリングされ
て、次の水平ブランキング期間まで保持される。このよ
うな表示データ保持手段としては例えばデータラッチを
用いるようにしてもよい。

【００４４】表示データ入力手段から表示データをサン
プリングするタイミングは、例えばアドレスデータ入力
線などのアドレスデータを入力するアドレスデータ入力
手段を設けて、アドレスデータ入力手段にデータ保持手
段が接続した信号線の属するアドレスに応じたゲートを
接続し、このゲートの出力により表示データ入力手段か
ら表示データをサンプリングするようにしてもよい。例
えば、アドレスデータ入力線に、所定のＡＮＤゲートを
接続し、このＡＮＤゲートの出力を、データラッチの制
御入力に接続するようにすればよい。

【００４５】また例えば、アドレスデータ入力線とＡＮ
Ｄゲートの代わりに、出力がデータラッチの制御入力に
接続したシフトレジスタを信号線のアドレス方向に直列
に接続するようにしてもよい。シフトパルス入力はアド
レスがｎ−１のシフトレジスタのシフトパルス出力に接
続し、シフトパルス出力はアドレスがｎ＋１のシフトレ
ジスタのシフトパルス入力に接続するようにすればよ
い。

【００４６】また、第１の表示データ保持手段から第２
の表示データ保持手段へ表示データをサンプリングする
タイミングは、例えば第２の表示データ保持手段の制御
入力と接続した制御信号入力線を設け、この制御信号入
力線に入力される制御信号によりサンプリングするよう
にしてもよい。

【００４７】第１のディジタルデータである表示データ
はこのようにして表示データ保持手段に保持される。

【００４８】一方、電圧印加手段には周期的に変化する
アナログ電圧が印加され、また比較データ入力線には電
圧印加手段に印加される電圧変化と同期するとともに、
電圧印加手段に印加される電圧値と所定の対応関係を保
持して変化する第２のディジタルデータである比較デー
タが入力される。

【００４９】そして、表示データ保持手段に保持された
表示データと比較データ入力手段に入力される比較デー
タとを比較して、表示データに対応したアナログ電圧を
出力する。表示データに対応したアナログ電圧の出力
は、電圧印加手段と信号線との間にスイッチング手段を
間挿し、このスイッチング手段の開閉を表示データと比
較データとを比較する例えばデジタルコンパレータのよ
うな比較手段の出力により制御するようにすればよい。

【００５０】例えば、比較データと表示データとが一致
したときに電圧印加手段と信号線とを接続するようにす
れば、表示データに対応した電圧が表示信号として信号
線に印加される。また、例えば順次増加する比較データ
が表示データよりも小さいときには電圧印加手段と信号
線とを接続し、比較データと表示データとが一致するか
または比較データが表示データよりも大きいときには電
圧印加手段と信号線との接続を遮断するようにしてもよ
い。

【００５１】また、表示データと比較データとの比較手
段と、電圧印加手段と信号線との接続・遮断を行うスイ
ッチング素子との間には、フリップフロップを配設する
ようにしてもよい。

【００５２】例えばＲＳフリップフロップのセット入力
をセット信号線に接続し、リセット入力を比較手段の出
力に接続する。またＲＳフリップフロップの正出力をｎ
型薄膜トランジスタのゲート電極に接続し、負出力をｐ
型薄膜トランジスタのゲート電極に接続する。これらの
薄膜トランジスタは電圧印加手段と信号線との間に並列
に間挿されている。このような接続によっても、電圧印
加手段と信号線との間にスイッチング手段の開閉を制御
し、表示データに対応したアナログ電圧を信号線へ出力
することができる。

【００５３】このように本発明の表示装置の駆動回路に
よれば、表示データ入力手段により入力され表示データ
保持手段に保持された表示データは、電圧印加手段に印
加されるアナログ電圧値とスケーリングして変化する比
較データと比較され、この比較により電圧印加手段と信
号線との間の接続が制御されるので、表示データに応じ
た電圧が信号線に印加される。

【００５４】データ保持手段に保持された表示データと
比較データとの比較出力を受け制御手段によりスイッチ
手段が開閉し、例えば表示データと比較データとが一致
した場合スイッチが導通して、電圧印加手段に印加され
たアナログ電圧が信号線に供給される。比較データと表
示データとが相違すると制御手段によりスイッチ素子が
遮断され、そのとき信号線に印加されていた電圧は信号
線容量により保持される。すなわち、信号線にはデータ
保持手段に保持された表示データに対応した所定の電圧
が印加され、表示装置の各画素に供給される。

【００５５】また、データ保持手段に保持された表示デ
ータと比較データとの比較出力を受け制御手段によりス
イッチ手段が開閉し、例えば比較データが表示データよ
りも小さい場合にはスイッチが導通して、電圧印加手段
に印加されたアナログ電圧が信号線に供給される。比較
データ入力手段から入力される比較データが順次上昇し
てデータ保持手段に保持されたデータと一致すると、制
御手段によりスイッチ素子が遮断され、そのとき信号線
に印加されていた電圧が信号線容量により保持される。
すなわち、信号線にはデータ保持手段に保持された表示
データに対応した所定の電圧が印加され、表示装置の各
画素に供給される。

【００５６】

【発明の実施の形態】以下、本発明について詳細に説明
する。

【００５７】（実施例１）図１は本発明の表示装置の駆
動回路を単色表示の液晶表示装置に適用した場合の回路
構成の１例を示す図である。図２は図１の表示装置の駆
動回路の動作を示すタイミング図である。

【００５８】図１に示す液晶画素１を除く回路は、液晶
画素１の一方の電極が形成される基板上に集積化されて
いる。図１において、液晶画素１の一端は接地され、も
う一端は薄膜トランジスタ２のドレイン電極−ソース電
極を介して信号線３に接続されている。薄膜トランジス
タ２のゲート電極は走査線４に接続されている。このよ
うに構成された画素が、マトリクス状に所定の数並べら
れて表示画面が構成される。なお、マトリクス状に配設
された画素アレイのうち、列方向の各画素において信号
線３が共用され、行方向の各画素において走査線４が共
用される。したがって、信号線３は列方向の画素数と同
じ数配置され、走査線４は行方向の画素数と同じ数配置
される。走査線４は図示しない走査線駆動回路によって
所定の電圧が印加され、信号線３は以下に説明する信号
線駆動回路により駆動される。

【００５９】図１において、アドレスデータ入力線５に
はアドレスデータとして１０ビットのディジタル数値信
号及びその反転信号が印加される。

【００６０】例えばアドレスデータが２進数値｛０００
０００００００｝のときには、２⁹ａ、２⁸ａ、２
⁷ａ、２⁶ａ、２⁵ａ、２⁴ａ、２³ａ、２²ａ、２¹
ａ、２⁰ａの各アドレスデータ入力線５には値｛０｝が
印加され、また２⁹ｂ、２⁸ｂ、２⁷ｂ、２⁶ｂ、２⁵
ｂ、２⁴ｂ、２³ｂ、２²ｂ、２¹ｂ、２⁰ｂの各アド
レスデータ入力線５には値｛１｝が印加される。

【００６１】同様に、アドレスデータが２進数値｛０１
０１０１０１０１｝のときには、２⁹ａ、２⁸ｂ、２⁷
ａ、２⁶ｂ、２⁵ａ、２⁴ｂ、２³ａ、２²ｂ、２
¹ａ、２⁰ｂの各アドレスデータ入力線５に値｛０｝が
印加され、２⁹ａ、２⁸ｂ、２⁷ａ、２⁶ｂ、２⁵ａ、
２⁴ｂ、２³ａ、２²ｂ、２¹ａ、２⁰ｂの各アドレス
データ入力線５に値｛１｝が印加される。

【００６２】そして、例えば左から１段目の１０入力Ａ
ＮＤゲート６の各入力は、それぞれ２⁹ｂ、２⁸ｂ、２
⁷ｂ、２⁶ｂ、２⁵ｂ、２⁴ｂ、２³ｂ、２²ｂ、２¹
ｂ、２⁰ｂの各アドレスデータ入力線５に接続されてお
り、２段目の１０入力ＡＮＤゲート６の各入力は、それ
ぞれ２⁹ｂ、２⁸ｂ、２⁷ｂ、２⁶ｂ、２⁵ｂ、２
⁴ｂ、２³ｂ、２²ｂ、２¹ｂ、２⁰ａの各アドレスデ
ータ入力線５に接続されており、３段目の１０入力ＡＮ
Ｄゲート６の各入力は、それぞれ２⁹ｂ、２⁸ｂ、２⁷
ｂ、２⁶ｂ、２⁵ｂ、２⁴ｂ、２³ｂ、２²ｂ、２
¹ａ、２⁰ｂの各アドレスデータ入力線５に接続されて
いる。同様に、４段目以降の各１０入力ＡＮＤゲート
６の各入力線は、各段において全て異なる接続でアドレ
スデータ入力線５に接続されている。

【００６３】１０入力ＡＮＤゲート６の出力は第１の表
示データ保持手段として動作する８ビットのラッチ８の
制御入力に接続されている。ラッチ８のデータ入力は、
表示データ入力線７に接続されており、出力は第２の表
示データ保持手段として動作するラッチ１０のデータ入
力に接続されている。ラッチ１０の制御入力は制御信号
入力線９に接続され、出力は比較器（ディジタルコンパ
レータ）１２の一方の入力に接続されている。

【００６４】比較器１２のもう一方の入力は比較データ
入力線１１に接続されており、正出力はＮ型のスイッチ
素子１４のゲート電極に、負出力はＰ型のスイッチ素子
１５のゲート電極に接続されている。スイッチ素子１
４、１５の各ドレイン電極はアナログ電圧入力線１３に
接続され、各ソース電極はそれぞれ信号線３に接続され
ている。

【００６５】このような接続とすることにより、アドレ
スデータ入力線５にアドレスデータ｛００００００００
００｝を印加した場合には、１段目の１０入力ＡＮＤゲ
ート６の出力のみが｛１｝となって１段目のラッチ８が
駆動され、その時データ線７に入力された８ビットの表
示データが保持される。次に、｛０００００００００
１｝を入力した場合には、２段目の１０入力ＡＮＤゲー
ト６の出力のみが｛１｝となり、２段目のラッチ８が駆
動され、その時データ線７に入力された表示データが保
持される。さらに、｛００００００００１０｝を入力し
た場合には、３段目の１０入力ＡＮＤゲート６の出力の
みが｛１｝となり、３段目のラッチ８が駆動され、その
時表示データ入力線７に入力された表示データが保持さ
れる。

【００６６】すなわち、アドレスデータ入力線に印加す
る数値を増加させると、ラッチ８を左から右に順次駆動
することができ、数値を減少させると、ラッチ８を右か
ら左に順次駆動することができ、表示データ入力線７に
入力される表示データを順次保持させることができる。
また、数値の増加減少のさせかたによっては、任意の順
序で駆動することもできる。そして、全てのラッチ８に
データが保持されると各ラッチ８には１水平走査分の表
示データが保持されたことになる。

【００６７】次に、全てのラッチ８に表示データが保持
された後、すなわち水平ブランキング期間に、制御線９
を駆動することにより、ラッチ８に保持された全てのデ
ータを第２の表示データ保持手段であるラッチ１０に保
持させる。

【００６８】次の水平ブランキング期間までの間、ＡＮ
Ｄゲート６とラッチ８は上記の動作を繰り返して、次の
１水平走査分の表示データの保持動作を行うが、第２の
表示データ保持手段であるラッチ１０は表示データを保
持し続ける。

【００６９】比較データ入力線１１には、１水平走査期
間の所定の期間、例えば上記のラッチ８が順次データ保
持動作をおこなっている期間に、｛００００００００｝
から｛１１１１１１１１｝までの順次増加する８ビット
の数値信号が入力される。また、アナログ電圧入力線１
３には、比較データ入力線と同期して順次増加または減
少するアナログ電圧が入力される。

【００７０】比較器１２は第２の表示データ保持手段で
あるラッチ１０に保持された表示データと比較データ入
力線１１に入力された比較データとを比較して、ラッチ
１０に保持された表示データの方が大きければ、正出力
に接続されたＮ型のスイッチ素子１４と負出力に接続さ
れたＰ型のスイッチ素子１５を導通させ、データが同じ
かラッチ１０に保持されたデータの方が小さければ、ス
イッチ素子１４と１５を非導通にさせる。

【００７１】ここで、図示しない走査線駆動回路により
所定の走査線４が駆動され、駆動された走査線に接続さ
れた薄膜トランジスタ２が全て導通したとする。まず、
比較データ入力線１１には｛００００００００｝が入力
されるため、全てのスイッチ素子１４、１５が導通す
る。スイッチ素子１４、１５はアナログ電圧入力線１３
と信号線３との間に接続されているので、スイッチ素子
１４、１５が導通するとアナログ電圧入力線１３に入力
された電圧が信号線３に印加され、信号線容量すなわち
信号線３と走査線４などとの間の寄生容量にその電圧が
充電されるとともに、導通している薄膜トランジスタ２
に接続された液晶画素１にもその電圧が充電される。

【００７２】比較データ入力線１１に入力されるデータ
が順次増加していき、第２の表示データ保持手段である
ラッチ１０に保持されたデータと一致するとスイッチ素
子１４、１５が非導通になり、その時アナログ電圧入力
線１３に印加されている電圧が信号線容量及び液晶画素
１に保持される。

【００７３】スイッチ素子１４、１５が非導通となるの
は、ラッチ１０に保持されているデータと比較データ入
力線１１に入力されたデータとが一致したときであり、
アナログ電圧入力線１３には比較データに対応した電圧
が入力されているので、信号線容量及び液晶画素１に保
持される電圧は、ラッチ１０に保持された第１のディジ
タルデータである表示データに対応した電圧すなわち所
定の表示電圧が保持される。

【００７４】さらに、比較データ入力線１１に入力され
るデータが順次増加して｛１１１１１１１１｝となり、
全てのスイッチ素子１４、１５が非導通となった後、す
なわち導通している薄膜トランジスタ２に接続された全
ての液晶画素１に所定の表示電圧が保持された後、走査
線駆動回路により、導通していた薄膜トランジスタ２が
非導通にされる。

【００７５】このとき、各液晶画素１には所定の表示電
圧が保持されており、その表示電圧がそのまま継続して
保持される。そして、この間に第１のデータ保持手段で
あるラッチ８には次の１水平走査分の表示データが保持
されているので、以上の動作を各走査線４ごとに繰り返
すことにより、表示画面全ての液晶画素１に所定の電圧
が保持され、画像を表示することができる。

【００７６】なお、アナログ電圧入力線１３には順次上
昇または下降する電圧を入力することが好適である。こ
れは通常液晶画素１は交流電圧駆動する必要があるため
である。所望の走査線４に薄膜トランジスタ２を介して
接続された液晶画素１を駆動する際には、まずアナログ
電圧入力線１３には順次上昇する電圧を入力し、次に同
じ液晶画素１を駆動する際には、順次下降する電圧を入
力することにより、液晶画素１に正負の電圧を交互に保
持させることができる（反転駆動）。

【００７７】この実施例によれば、表示データ入力線７
から順次入力される複数ビットの表示データを第１の表
示データ保持手段であるラッチ８により１水平走査期間
の所定のタイミングでサンプリングして保持し、そのデ
ータを第２の表示データ保持手段であるラッチ１０によ
り水平ブランキング期間にサンプリングして、次の水平
ブランキング期間まで保持する。

【００７８】そして、１水平走査期間中に、比較データ
入力線１１には順次上昇する複数ビットのディジタル・
データを入力し、それに同期してアナログ電圧入力線１
３には順次上昇または下降する電圧を入力する。

【００７９】ラッチ１０に保持されたデータが比較デー
タ入力線１１から入力されるデータよりも小さい場合、
比較器１２によりスイッチ素子１４、１５が導通して、
アナログ電圧入力線１３に印加された電圧が信号線３に
供給される。比較データ入力線１１から入力されるデー
タが順次上昇してラッチ１０に保持されたデータと一致
すると、比較器１２によりスイッチ素子１４、１５が遮
断され、そのとき信号線３に印加されていた電圧が信号
線３の信号線容量及び液晶画素１に保持される。すなわ
ち、液晶画素１にはラッチ１０に保持されたデータに対
応した所定の表示電圧が保持される。このように本発明
の表示装置の駆動回路は、ディジタルデータである表示
データをアナログ電圧に変換して表示装置の信号線に出
力するＤ／Ａ変換回路を基本的構成要件としたものであ
る。

【００８０】このような本発明の表示装置の駆動回路に
よれば、スイッチ素子１４、１５を除く信号線駆動回路
は全てディジタル回路で構成されるため、薄膜トランジ
スタにより構成する場合においても、薄膜トランジスタ
の特性が所定の特性以上であれば、特性のばらつきが回
路動作にあたえる影響はほとんど無い。また、アナログ
電圧入力線１３には１水平走査期間の間に順次増加また
は減少する極めて周波数の低い信号しか入力されず、か
つスイッチ素子１４、１５が導通している時間は表示電
圧に対応して、いいかえれば必要に応じて変化するた
め、スイッチ素子１４、１５のオン抵抗を極端に低くす
る必要はなく、大面積の薄膜トランジスタを形成する必
要がない。

【００８１】なお、以上の実施例１の説明において、比
較データが保持された表示データよりも小さいときには
比較器によりスイッチ素子が導通され、比較データが保
持された表示データと一致したときに比較器によりスイ
ッチ素子が遮断される動作を説明したが。本発明はこれ
に限定されるものではない。例えば、比較データが保持
された表示データよりも小さいときか同じときには比較
器によりスイッチが導通され、比較データが保持された
表示データより大きくなったときに比較器によりスイッ
チ素子が遮断される動作としてもよい。この場合、比較
器には比較データが保持された表示データより大きくな
ったときに出力が反転するものを用いるようにすればよ
い。

【００８２】（実施例２）本発明は図１、図２に例示し
た実施例に限定されるものではない。図３は本発明の表
示装置の駆動回路をカラー表示の液晶表示装置に適用し
た場合の回路構成の１例を示す図である。

【００８３】図３に示す液晶画素１を除く回路は、液晶
画素１の一方の電極が形成される基板上に集積化されて
いる。図３において、液晶画素１の一端は接地され、も
う一端は薄膜トランジスタ２のドレイン−ソース電極間
を介して信号線３に接続されている。薄膜トランジスタ
２のゲート電極は走査線４に接続されている。

【００８４】このように構成された画素を行（横）方向
に３画素を一組とした絵素がマトリクス状に縦横所定の
数並べられて表示画面が構成される。絵素を構成する各
組の１画素は赤色表示用画素、別の１画素は緑色表示用
画素、さらに別の１画素は青色表示用画素として使用さ
れる。なお、縦方向の各画素において信号線３が共用さ
れ、横方向の各画素において走査線４が共用される。走
査線４は図示しない走査線駆動回路によって所定の電圧
が印加され、信号線３は以下に説明する信号線駆動回路
により駆動される。

【００８５】図３において、アドレスデータ入力線５に
はアドレスデータとして１０ビットのディジタル数値信
号及びその反転信号が印加される。そして、左から１段
目の１０入力ＡＮＤゲート６の各入力は、それぞれ２⁹
ｂ、２⁸ｂ、２⁷ｂ、２⁶ｂ、２⁵ｂ、２⁴ｂ、２
³ｂ、２²ｂ、２¹ｂ、２⁰ｂの各アドレスデータ入力
線５に接続されており、２段目の１０入力ＡＮＤゲート
６の各入力は、それぞれ２⁹ｂ、２⁸ｂ、２⁷ｂ、２⁶
ｂ、２⁵ｂ、２⁴ｂ、２³ｂ、２²ｂ、２¹ｂ、２⁰ａ
の各アドレスデータ入力線５に接続されており、３段目
の１０入力ＡＮＤゲート６の各入力は、それぞれ２
⁹ｂ、２⁸ｂ、２⁷ｂ、２⁶ｂ、２⁵ｂ、２⁴ｂ、２³
ｂ、２²ｂ、２¹ａ、２⁰ｂの各アドレスデータ入力線
５に接続されている。同様に、４段目以降の各１０入力
ＡＮＤゲート６の各入力線は、各段において全て異なる
接続でアドレスデータ入力線５に接続されている。

【００８６】１０入力ＡＮＤゲート６の出力は第１の表
示データ保持手段として動作する３個一組の８ビットの
ラッチ１９、２０、２１の制御入力に接続されている。
ラッチ１９、２０、２１の各データ入力は、それぞれ赤
色データ入力線１６、緑色データ入力線１７、青色デー
タ入力線１８に接続されており、各出力は、第２の表示
データ保持手段として動作するラッチ２２、２３、２４
のデータ入力にそれぞれ接続されている。

【００８７】また、ラッチ２２、２３、２４の制御入力
は制御信号入力線９に接続され、出力は比較器（ディジ
タルコンパレータ）２５、２６、２７の一方の入力に接
続されている。

【００８８】比較器２５、２６、２７のもう一方の各入
力は比較データ入力線１１に接続されており、各正出力
はＮ型のスイッチ素子２８、２９、３０の各ゲート電極
に、各負出力はＰ型のスイッチ素子３１、３２、３３の
各ゲート電極に接続されている。スイッチ素子２８、２
９、３０、３１、３２、３３の各ドレイン電極はアナロ
グ電圧入力線１３に接続され、各ソース電極はそれぞれ
信号線３に接続されている。

【００８９】このような接続とすることにより、アドレ
スデータ入力線５にアドレスデータ｛００００００００
００｝が入力された場合には、１段目の１０入力ＡＮＤ
ゲート６の出力のみが｛１｝となり、１組目のラッチ１
９、２０、２１が駆動される。そして、そのときデータ
線１６に入力された８ビットの赤色表示データがラッチ
１９に保持され、データ線１７に入力された８ビットの
緑色表示データがラッチ２０に保持され、データ線１８
に入力された８ビットの青色表示データがラッチ２１に
保持される。

【００９０】次に、アドレスデータ入力線５にアドレス
データ｛０００００００００１｝が入力された場合に
は、２段目の１０入力ＡＮＤゲート６の出力のみが
｛１｝となり、２組目のラッチ１９、２０、２１が駆動
される。そして、そのときデータ線１６に入力された８
ビットの赤色表示データがラッチ１９に保持され、デー
タ線１７に入力された８ビットの緑色表示データがラッ
チ２０に保持され、データ線１８に入力された８ビット
の青色表示データがラッチ２１に保持される。

【００９１】さらに、アドレスデータ入力線５にアドレ
スデータ｛００００００００１０｝が入力された場合に
は、３段目の１０入力ＡＮＤゲート６の出力のみが
｛１｝となり、３組目のラッチ１９、２０、２１が駆動
される。そして、そのときデータ線１６に入力された８
ビットの赤色表示データがラッチ１９に保持され、デー
タ線１７に入力された８ビットの緑色表示データがラッ
チ２０に保持され、データ線１８に入力された８ビット
の青色表示データがラッチ２１に保持される。

【００９２】すなわち、アドレスデータ入力線に印加す
る数値を増加させると、ラッチ１９、２０、２１の組を
左から右に順次駆動することができ、数値を減少させる
と、右から左に順次駆動することができ、データ線１
６、１７、１８に入力される表示データを順次保持させ
ることができる。また、数値の増加減少のさせかたによ
っては、任意の順序で駆動することもできる。そして、
全てのラッチ１９、２０、２１にデータが保持される
と、各ラッチ１９、２０、２１には１水平走査分の赤
色、緑色、青色の各表示データが保持されたことにな
る。

【００９３】次に、全てのラッチ１９、２０、２１、す
なわちすべての第１の表示データ保持手段に表示データ
が保持された後、すなわち水平ブランキング期間に、制
御線９を駆動することにより、ラッチ１９、２０、２１
に保持された全てのデータを第２のデータ保持手段であ
るラッチ２２、２３、２４に保持させる。次の水平ブラ
ンキング期間までの間、ＡＮＤゲート６とラッチ１９、
２０、２１は上記の動作を繰り返して、次の１水平走査
分のデータの保持動作を行うが、第２のデータ保持手段
であるラッチ２２、２３、２４はデータを保持し続け
る。

【００９４】比較データ入力線１１には、１水平走査期
間の所定の期間、例えば上記のラッチ１９、２０、２１
が順次データ保持動作を行っている期間に、｛００００
００００｝から｛１１１１１１１１｝までの順次増加す
る８ビットの数値信号が入力される。また、アナログ電
圧入力線１３には、比較データ入力線１１と同期して順
次増加または減少するアナログ電圧が入力される。

【００９５】比較器２５、２６、２７は第２のデータ保
持手段であるラッチ２２、２３、２４に保持された表示
データと比較データ入力線１１に入力された比較データ
とを比較して、ラッチ２２、２３、２４に保持されたデ
ータの方が大きければ、正出力に接続されたＮ型のスイ
ッチ素子２８、２９、３０と負出力に接続されたＰ型の
スイッチ素子３１、３２、３３を導通させ、データが同
じかラッチ２２、２３、２４に保持されたデータの方が
小さければ、スイッチ素子２８、２９、３０と３１、３
２、３３を非導通にさせる。

【００９６】ここで、図示しない走査線駆動回路により
所定の走査線４が駆動され、該走査線４に接続された薄
膜トランジスタ２が全て導通したとする。まず、比較デ
ータ入力線１１には｛００００００００｝が入力される
ため、全てのスイッチ素子２８、２９、３０、３１、３
２、３３が導通する。スイッチ素子２８、２９、３０、
３１、３２、３３はアナログ電圧入力線１３と信号線３
との間に接続されているので、スイッチ素子２８、２
９、３０、３１、３２、３３が導通するとアナログ電圧
入力線１３に入力された電圧が信号線３に印加され、信
号線容量すなわち信号線３と走査線４などとの間の寄生
容量にその電圧が充電されるとともに、導通している薄
膜トランジスタ２に接続された液晶画素１にもその電圧
が充電される。

【００９７】比較データ入力線１１に入力される比較デ
ータが順次増加していき、ラッチ２２、２３、２４に保
持された表示データと一致するとスイッチ素子２８、２
９、３０、３１、３２、３３が非導通になり、そのとき
アナログ電圧入力線１３に印加されている電圧が信号線
容量及び液晶画素１に保持される。

【００９８】スイッチ素子２８、２９、３０、３１、３
２、３３が非導通となるのは、ラッチ２２、２３、２４
すなわち第２の表示データ保持手段に保持されている表
示データと比較データ入力線１１に入力された比較デー
タとが一致したときであり、アナログ電圧入力線１３に
は比較データに対応した電圧が入力されているので、寄
生容量及び液晶画素１に保持される電圧は、ラッチ２
２、２３、２４に保持された表示データに対応した電圧
すなわち所定の赤色、緑色、青色の各表示電圧となる。

【００９９】さらに、比較データ入力線１１に入力され
る比較データが順次増加して｛１１１１１１１１｝とな
り、全てのスイッチ素子２８、２９、３０、３１、３
２、３３が非導通となった後、すなわち導通している薄
膜トランジスタ２に接続された全ての液晶画素１に所定
の表示電圧が保持された後、走査線駆動回路により、導
通していた薄膜トランジスタ２が非導通にされる。この
とき、各液晶画素１には所定の表示電圧が保持されてお
り、それがそのまま継続して保持される。

【０１００】そして、この間に第１のデータ保持手段で
あるラッチ１９、２０、２１には次の１水平走査分の表
示データが保持されているので、以上の動作を各走査線
４ごとに繰り返すことにより、表示画面全ての液晶画素
１に所定の電圧が保持され、カラーの画像が表示され
る。

【０１０１】図３の実施例によれば、表示データ入力線
１６、１７、１８から順次入力される赤色、緑色、青色
の各表示データを第１の表示データ保持手段であるラッ
チ１９、２０、２１により１水平走査期間の所定のタイ
ミングでサンプリングして保持し、そのデータを第２の
表示データ保持手段であるラッチ２２、２３、２４によ
り水平ブランキング期間にサンプリングして、次の水平
ブランキング期間まで保持する。

【０１０２】そして、１水平走査期間中に、比較データ
入力線１１には順次上昇する複数ビットのディジタル・
データを入力し、それに同期してアナログ電圧入力線１
３には順次上昇または下降する電圧を入力する。

【０１０３】ラッチ２２、２３、２４に保持された各デ
ータが比較データ入力線１１から入力されるデータより
も小さい場合、比較器２５、２６、２７によりスイッチ
素子２８、２９、３０、３１、３２、３３が導通して、
アナログ電圧入力線１３に印加された電圧が信号線３に
供給される。比較データ入力線から入力されるデータが
順次上昇してラッチ２２、２３、２４に保持されたデー
タと一致すると、比較器２５、２６、２７によりスイッ
チ素子２８、２９、３０、３１、３２、３３が遮断さ
れ、そのとき信号線３に印加されていた電圧が信号線３
の信号線要領及び液晶画素１に保持される。すなわち、
液晶画素１にはラッチ２２、２３、２４に保持された赤
色、緑色、青色の各表示データに対応した所定の表示電
圧が保持される。

【０１０４】なお、実施例１と同様に表示データと比較
データとの比較関係と、スイッチ素子の接続制御の関係
は上記以外に設定することもできる。例えば比較器１２
は第２の表示データ保持手段であるラッチ１０に保持さ
れた表示データと比較データ入力線１１に入力された比
較データとを比較して、表示データと比較データとが等
しいときに、正出力に接続されたＮ型のスイッチ素子１
４と負出力に接続されたＰ型のスイッチ素子１５を導通
させるようにしてもよい。

【０１０５】以上説明したように図３に例示した構成に
よれば、スイッチ素子２８、２９、３０、３１、３２、
３３を除く信号線駆動回路は全てディジタル回路で構成
することができるため、薄膜トランジスタにより構成す
る場合においても、薄膜トランジスタの特性が所定の特
性以上であれば、特性のばらつきが回路動作にあたえる
影響はほとんど無い。

【０１０６】また、アナログ電圧入力線１３には１水平
走査期間の間に順次増加または減少する極めて周波数の
低い信号しか入力されず、かつスイッチ素子２８、２
９、３０、３１、３２、３３が導通している時間は表示
電圧に対応して、いいかえれば必要に応じて変化するた
め、スイッチ素子２８、２９、３０、３１、３２、３３
のオン抵抗を極端に低くする必要はなく、大面積の薄膜
トランジスタを形成する必要はない。

【０１０７】（実施例３）図４は本発明の表示装置の駆
動回路の別の構成を示す図である。

【０１０８】図４の駆動回路は、図１に例示した表示装
置の駆動回路の１０入力ＡＮＤゲート６をシフト・レジ
スタ３６に置き換えたものである。各シフト・レジスタ
３６のクロック入力はクロック線３４に接続されてい
る。シフト・パルス入力は前段すなわち左側のシフト・
レジスタ３６のシフト・パルス出力に接続されており、
左端のシフト・レジスタ３６のシフト・パルス入力はシ
フト・パルス線３５に接続されている。さらに、各シフ
ト・レジスタ３６の出力は第１の保持手段として動作す
るラッチ８にそれぞれ接続されている。その他の回路は
図１に例示した構成と同様の接続となっている。

【０１０９】このような構成によっても、図１に例示し
た表示装置の駆動回路と同様の動作をさせることができ
る。すなわち、シフト・レジスタ３６はクロックに同期
して、シフト・パルスを次段へ順次転送するので、各シ
フト・レジスタ３６の出力に接続されたラッチ８は左か
ら順に駆動されて、表示データの保持動作をおこなう。
その他の回路は、図１の実施例と同様の動作を行う。よ
って、図４の実施例でも、図１の実施例と同様の動作を
おこなわせることができ、同様の効果を得ることができ
る。

【０１１０】なお、図４に例示した本発明の表示装置の
駆動回路において、シフト・レジスタ３６に双方向シフ
トの可能なシフト・レジスタを用いた場合には、シフト
・パルスを左から右へ転送するだけでなく、右から左へ
も転送できるため、左右反転表示を行うこともできる。

【０１１１】（実施例５）図５は本発明の表示装置の駆
動回路の別の構成を示す図である。

【０１１２】図５の実施例は、図１に例示した表示装置
の駆動回路の比較器１２の出力に、ＲＳフリップ・フロ
ップ３８を挿入したものである。ＲＳフリップ・フロッ
プ３８のセット入力はセット信号線３７に接続されてお
り、リセット入力は比較器１２の出力に接続されてい
る。またＲＳフリップ・フロップ３８の正出力はＮ型の
スイッチ素子１４のゲート電極に接続されており、負出
力はＰ型のスイッチ素子１５のゲート電極に接続されて
いる。その他の回路は図１に例示した構成と同様の接続
となっている。

【０１１３】このような構成によっても、図１に例示し
た表示装置の駆動回路と同様の動作をさせることができ
る。すなわち、比較データ及びアナログ電圧が上昇また
は下降し始めると同時またはそれ以前に、セット信号線
３７を駆動してＲＳフリップ・フロップ３８をセットす
ると、スイッチ素子１４、１５が導通する。比較データ
がラッチ１０に保持されたデータと一致すると、比較器
１２によりＲＳフリップ・フロップ３８がリセットされ
て、スイッチ素子１４、１５が遮断される。その他の回
路は、図１に例示した表示装置の駆動回路と同様の動作
をおこなう。したがって、図５に例示した構成の本発明
の表示装置の駆動回路によっても、図１に例示した本発
明の表示装置の駆動回路と同様の動作を行わせることが
できる。

【０１１４】（実施例６）本発明の表示装置の駆動回路
は、上記以外にも種々に変形して実施することができ
る。

【０１１５】図３に例示した構成の本発明の表示装置の
駆動回路はカラー表示を行う液晶表示装置に適用した例
として説明したが、図３に例示した回路を単色表示の液
晶表示装置の駆動回路として使用するようにしてもよ
い。

【０１１６】この場合３つの表示データ入力線１６、１
７、１８には、本来１つの表示データ入力線から入力さ
れるべきデータを３つに分割して入力する。すなわち、
第１番目のデータを表示データ入力線１６に、第２番目
のデータを表示データ入力線１７に、第３番目のデータ
を表示データ入力線１８に、同時に入力する。次に、第
４番目のデータを表示データ入力線１６に、第５番目の
データを表示データ入力線１７に、第６番目のデータを
表示データ入力線１８に、同時に入力する。以下、同様
である。そして、表示データ入力線１６、１７、１８か
ら入力された表示データをラッチ１９、２０、２１で同
時に保持する。

【０１１７】これ以外の動作は図１に例示した表示装置
の駆動回路と同じであるので説明を省略するが、このよ
うな構成とすることにより、表示データが３つ同時に入
力されるため、ＡＮＤゲート６の数を図１の例示した構
成の表示装置の駆動回路の１／３にすることができると
ともに、アドレスデータ入力線５のビット数及びＡＮＤ
ゲート６の入力線数を１ビットまたは２ビット減らすこ
とができる。

【０１１８】さらに、表示データが３つ同時に入力され
ることにより、ＡＮＤゲート６とラッチ１９、２０、２
１の動作周波数が１／３となるため、さらに高精細な表
示装置を駆動することができる。

【０１１９】この例では、表示データを３つに分割して
入力する例を示したが、２つや４つ、さらにそれ以上に
分割して入力するようにしてもよい。また、図３に例示
した構成の本発明の表示装置の駆動回路をカラー表示の
液晶表示装置に適用した場合においても、赤色表示デー
タ、緑色表示データ、青色表示データ（または、シアン
表示データ、マゼンタ表示データ、イエロー表示デー
タ）それぞれを分割して入力するようにしてもよい。こ
のような場合、当然ながら、アドレスデータ入力線５の
ビット数及びＡＮＤゲート６の入力線数、ＡＮＤゲート
６の数、表示データ入力線の数、１つのＡＮＤゲート６
の出力に接続されるラッチの数などは、必要に応じて増
減するようにすればよい。

【０１２０】（実施例７）図６は、印加電圧と透過率の
関係を示す図であり、図７はオフセット電圧を補正する
ようにアナログ電圧入力線に印加する電圧波形のプロフ
ァイルの１例を示す図である。

【０１２１】ノーマリー・ホワイト型の液晶表示装置
は、一般に図６に例示するように、駆動電圧に対して非
線形な光透過特性を持っている。本発明の表示装置の駆
動回路によれば、アナログ電圧入力線に図７に例示する
ような電圧を印加することにより、表示データに対して
光透過率を補正する駆動電圧を得ることができる。すな
わち、電圧印加手段に印加するアナログ電圧と、比較デ
ータ入力手段に入力する比較データとの対応関係を、駆
動電圧に対する非線形な光透過特性を補正するように対
応させることにより、表示データに対して線形な光透過
特性を得ることができる。

【０１２２】ノーマリー・ブラック型の液晶表示装置や
その他の表示装置に対しても同様の補正を行うことがで
きる。さらに必要な場合には、所望の補正をおこなうこ
とにより、任意の光透過特性を得ることができる。

【０１２３】（実施例８）図２に例示した信号印加のタ
イミングでは、アドレスデータと比較データとの変化す
る周期が異なる場合を例示したが、これらの周期が同じ
か、または、２の倍数で異なる場合、アドレスデータ入
力線５の全てまたは一部のビットと比較データ線１１の
全てまたは一部のビットを共通化することができる。

【０１２４】例えば、アドレスデータ入力線５が９ビッ
ト、比較データ線１１が８ビットで、アドレスデータの
変化周期が比較データの変化周期の１／２である場合、
アドレスデータ入力線５の上位８ビットと比較データ線
１１の全ビットを共通化することができる。これによ
り、図１に例示した構成の表示装置の駆動回路よりも、
回路の構成を簡略化することができる。また、比較デー
タを生成する外部回路を必要とせず、表示装置自体の構
成も簡略化することができる。

【０１２５】また例えば、アドレスデータ入力線５が７
ビット、比較データ線１１が８ビットで、アドレスデー
タの変化周期が比較データの変化周期の２倍である場
合、アドレスデータ入力線５の全ビットと比較データ線
１１の上位７ビットを共通化することができる。これに
より、図１の実施例よりも、回路を簡略化できるととも
に、アドレスデータを生成する外部回路を不要とするこ
とができる。

【０１２６】なお、アドレスデータ入力線５の全てまた
は一部のビットと比較データ線１１の全てまたは一部の
ビットを共通化しない場合でも、アドレスデータの全て
のビットまたは一部のビットと比較データの全てのビッ
トまたは一部のビットを同じ信号とすることにより、ア
ドレスデータまたは比較データを生成する外部回路を不
要とすることができる。

【０１２７】以上の実施例においては、比較データは
｛００００００００｝から｛１１１１１１１１｝まで順
次上昇するものとして説明したが、これに限定されるも
のではない。例えば、｛１１１１１１１１｝から｛００
００００００｝まで順次下降させるようにしてもよい。
この場合には、例えば比較器の２つの入力を入れ替え、
ラッチに保持されたデータよりも比較データが大きいと
きに、スイッチ素子が導通するようにしてもよい。ま
た、比較データを任意の順番にしてもよく、要するに、
表示データと比較データ及びアナログ入力電圧とが所望
の対応をしていればよい。

【０１２８】なお、表示データ及び比較データは８ビッ
トに限定されるものではなく、必要となる表示階調数に
応じて、増減することが可能である。他のディジタルデ
ータのビット数についても同様である。

【０１２９】以上、本発明の表示装置の駆動回路につい
て説明したが、本発明はこれらの実施例に限定されるも
のではない。例えば、図３のに例示した構成の本発明の
表示装置の駆動回路についても、図４や図５に例示した
ような変形を行うようにしてもよい。

【０１３０】また図１、図３、図４、図５に例示した構
成の本発明の表示装置の駆動回路においては、比較器１
２またはＲＳフリップ・フロップ３８の出力で直接スイ
ッチ素子を駆動する例を示したが、これに以外にも例え
ばバッファ・ゲートや電圧レベル変換回路などを介して
駆動するようにしてもよい。また、かならずしもＮ型ス
イッチ素子とＰ型スイッチ素子を組み合わせて用いる必
要はなく、どちらか一方のスイッチ素子のみを用いるよ
うにしてもよい。

【０１３１】また図１、図５に例示した構成の本発明の
表示装置の駆動回路においては、入力アドレスデータの
ビット数は１０ビットとしたが、この場合対応できる最
大の信号線数は１０２４となる。したがって、信号線の
数がこれより多い場合には、入力アドレスデータのビッ
ト数を増やすようにすればよい。また逆に、信号線の数
が５１２本より少ない場合には、入力アドレスデータの
ビット数を減らすことができる。

【０１３２】同様に、図３に例示した構成の本発明の表
示装置の駆動回路においても入力アドレスデータのビッ
ト数を増減するようにしてもよい。前述したように表示
データを分割して複数の表示データを同時に入力する場
合には、入力アドレスデータのビット数と最大信号線数
との対応を必要に応じて設定するようにすればよい。な
お、図１、図３、図５に例示した構成の本発明の表示装
置の駆動回路では入力するアドレスデータは順次増加す
るものとして説明したが、これに限定されるものではな
く、任意の順序で入力することができる。要するに、入
力アドレスデータの数値とＡＮＤゲートの入力の接続が
所望の順序で対応していればよい。

【０１３３】さらに、図１、図３、図５に例示した構成
の本発明の表示装置の駆動回路においては、入力アドレ
スデータの反転信号も入力する例を示したが、これに限
定されるものではない。例えば、入力するアドレスデー
タの反転信号は、信号線駆動回路内または走査線駆動回
路内で発生するようにしてもよいし、反転信号を用いな
い回路構成を採用するようにしてもよい。

【０１３４】また、図３の例において、赤色表示用液晶
画素と緑色表示用液晶画素と青色表示用液晶画素の駆動
電圧に対する光透過特性が異なる場合には、赤色用アナ
ログ電圧入力線、緑色用アナログ電圧入力線、青色用ア
ナログ電圧入力線とを設け、これらと信号線３とをスイ
ッチ素子を介して接続することにより、各色の表示特性
に応じたアナログ電圧を入力して駆動することができ
る。

【０１３５】図５に例示した構成の表示装置の駆動回路
の比較器１２については、データの大小は比較しなくて
もよく、表示データと比較データが一致したときのみ、
ＲＳフリップ・フロップ３８をリセットするようにして
もよい。一般に、入力信号の大小を比較する比較器より
も、入力信号の一致を比較する比較器の方が回路規模が
小さいので、信号線駆動回路を小さくすることができ
る。

【０１３６】また、図１、図３、図４、図５に例示した
構成の本発明の表示装置の駆動回路においては、液晶画
素１の一端は接地されているものとしたが、これに限定
されるものではなく、例えば直流電圧源を介して接地し
てもよい。さらに、液晶画素１の電圧保持特性を改善す
るために、液晶画素１と並列に補助容量を接続するよう
にしてもよいし、信号線容量を調整するために、信号線
３と接地間に保持容量を接続するようにしてもよい。

【０１３７】図２の例においては、水平ブランキング期
間にもアドレスデータを入力しているが、この期間のア
ドレスデータは、いずれのＡＮＤゲートも選択されない
数値であれば、どのような数値を入力してもかまわな
い。同様に図２の例において、水平ブランキング期間の
最後に制御信号を入力しているが、これに限定されるも
のではなく、制御信号は水平ブランキング期間内に印加
するようにすれよい。

【０１３８】比較データについては、水平ブランキング
期間には｛１１１１１１１１｝を入力するようにすれば
よいが、水平ブランキング期間内に｛０００００００
０｝を入力してスイッチ素子を導通させ、かつ所望のア
ナログ電圧を入力することにより、信号線に表示電圧を
印加する前に、あらかじめ所望の電圧を印加しておくこ
とができる。なお、図５の例については、比較データを
｛００００００００｝にしただけでは、ＲＳフリップ・
フロップ３８がセットされず、スイッチ素子１４、１５
は導通しないので、同様の動作をさせるためには、セッ
ト線３７にセット信号を入力するようにすればよい。

【０１３９】以上の実施例は全て液晶表示装置の場合に
ついて説明したが、本発明の表示装置の駆動回路はこれ
に限定されるものではなく、その他の表示装置について
も適用することができる。

【０１４０】（実施例９）図８は本発明のＤ／Ａ変換装
置の構成を模式的に示す図である。

【０１４１】このＤ／Ａ変換装置１００は、第１のディ
ジタルデータ１０１と、周期的に変化するアナログ電圧
が印加される電圧印加手段１０２と、その値がアナログ
電圧に対応するとともにアナログ電圧と同期して変化す
る第２のディジタルデータ１０３と、第１のディジタル
データ１０１と第２のディジタルデータ１０３とを比較
して第１のディジタルデータ１０１に対応するアナログ
電圧を出力する出力手段とからなっている。図８の例で
は出力手段は第１のディジタルデータと第２のディジタ
ルデータを比較する比較手段１０４と、この比較手段に
より開閉が制御されるスイッチ手段１０５とを有してい
る。

【０１４２】図９は、本発明のＤ／Ａ変換装置の動作を
模式的に示す図である。

【０１４３】電圧印加手段１０２には、周期的に増加ま
たは減少するアナログ電圧が印加されており、第２のデ
ィジタルデータ１０３は電圧印加手段１０２に印加され
る電圧値と対応するとともにアナログ電圧と同期して変
化する。図９に示した例では、電圧印加手段１０２には
Ｖmin からＶmax まで順次上昇する電圧が印加され、第
２のディジタルデータ１０３には｛００００００００｝
から｛１１１１１１１１｝まで変化する８ビットディジ
タルデータが入力される様子を示している。

【０１４４】出力手段は、比較手段１０４によりアナロ
グ電圧に変換すべき第１のディジタルデータ１０１と、
第２のディジタルデータ１０３とを比較して、この比較
手段１０４の出力によりスイッチ手段１０５を制御する
ことにより所望の電圧を出力する。例えば、第１のディ
ジタルデータ１０１と第２のディジタルデータ１０３と
を比較して、第１のディジタルデータ１０１と第２のデ
ィジタルデータ１０３とが一致したときの電圧印加手段
１０２に印加されている電圧を出力するようにしてもよ
いし、第２のディジタルデータ１０３が第１のディジタ
ルデータ１０１よりも小さいときには電圧を出力し、第
２のディジタルデータ１０３が第１のディジタルデータ
１０１よりも大きいかまたは等しいときには出力を遮断
するようにしてもよい。

【０１４５】いま、例えば、電圧に変換すべき第１のデ
ィジタルデータ１０１が｛０１０１０１０１｝であると
すると、比較手段１０４はこの第１のディジタルデータ
１０１と｛００００００００｝から｛１１１１１１１
１｝まで変化する第２のディジタルデータ１０３とを比
較する。第１のディジタルデータ１０１と第２のディジ
タルデータ１０３とが一致したとき電圧印加手段１０２
に印加されている電圧を出力する場合には、第２のディ
ジタルデータ１０３の値が｛００００００００｝から
｛０１０１０１００｝までは例えば電圧印加手段１０２
と出力端子との間に間挿された薄膜トランジスタなどの
スイッチ手段１０５は比較手段１０４により遮断され
る。第２のディジタルデータ１０３が｛０１０１０１０
１｝になると比較手段１０４はスイッチ手段１０５を接
続して、このとき電圧印加手段１０２に印加されている
電圧Ｖ1 を出力する。第２のディジタルデータ１０３が
｛０１０１０１１０｝になると、比較手段１０４は１０
４はスイッチ手段１０５を遮断する。

【０１４６】また同様に、電圧に変換すべき第１のディ
ジタルデータ１０１が｛１０１０１０１０｝であるとす
ると、比較手段１０４はこの第１のディジタルデータ１
０１と｛００００００００｝から｛１１１１１１１１｝
まで変化する第２のディジタルデータ１０３とを比較す
る。第１のディジタルデータ１０１と第２のディジタル
データ１０３とが一致したとき電圧印加手段１０２に印
加されている電圧を出力する場合には、第２のディジタ
ルデータ１０３の値が｛００００００００｝から｛１０
１０１００１｝までは例えば電圧印加手段１０２と出力
端子との間に間挿された薄膜トランジスタなどのスイッ
チ手段１０５は比較手段１０４により遮断される。第２
のディジタルデータ１０３が｛１０１０１０１０｝にな
ると比較手段１０４はスイッチ手段１０５を接続して、
このとき電圧印加手段１０２に印加されている電圧Ｖ2
を出力する。第２のディジタルデータ１０３が｛１０１
０１０１１｝になると、比較手段１０４は１０４はスイ
ッチ手段１０５を遮断する。

【０１４７】したがって、第１のディジタルデータ１０
１は、第２のディジタルデータ１０３と電圧印加手段１
０２との対応に基づく所定のアナログ電圧に変換されて
出力される。

【０１４８】一方、第２のディジタルデータ１０３が第
１のディジタルデータ１０１よりも小さいときには電圧
を出力し、第２のディジタルデータ１０３が第１のディ
ジタルデータ１０１よりも大きいかまたは等しいときに
は出力を遮断する場合には、第２のディジタルデータ１
０３の値が｛００００００００｝から｛０１０１０１０
０｝までは例えば電圧印加手段１０２と出力端子との間
に間挿された薄膜トランジスタなどのスイッチ手段１０
５は比較手段１０４により接続される。第２のディジタ
ルデータ１０３が｛０１０１０１０１｝になると比較手
段１０４はスイッチ手段１０５を遮断して、このとき電
圧印加手段１０２に印加されている電圧Ｖ1 が出力側の
容量に保持される。また、第２のディジタルデータ１０
３が｛０１０１０１０１｝より大きいとき、すなわち
｛０１０１０１１０｝から｛１１１１１１１１｝までの
間も、比較手段１０４により１０４はスイッチ手段１０
５は遮断される。したがって、第１のディジタルデータ
１０１は、第２のディジタルデータ１０３と電圧印加手
段１０２に印加される電圧との対応に基づき、所定のア
ナログ電圧に変換されて出力される。また、電圧に変換
すべき第１のディジタルデータ１０１が｛１０１０１０
１０｝である場合にも同様である。

【０１４９】このように本発明のＤ／Ａ変換装置によれ
ば電圧に変換すべき第１のディジタルデータを、電圧印
加手段に印加される電圧値と所定の対応関係を有する第
２のディジタルデータと比較することにより、アナログ
電圧に変換して出力することができる。

【０１５０】図１０は本発明のＤ／Ａ変換装置の回路構
成の１例を概略的に示す図である。このＤ／Ａ変換装置
は、第１のディジタルデータ１０１と、周期的に変化す
るアナログ電圧が印加される電圧印加手段１０２と、そ
の値がアナログ電圧に対応するとともにアナログ電圧と
同期して変化する第２のディジタルデータ１０３と、第
１のディジタルデータ１０１と第２のディジタルデータ
１０３とを比較して第１のディジタルデータ１０１に対
応するアナログ電圧を出力する出力手段とからなってい
る。図８の例では出力手段は第１のディジタルデータと
第２のディジタルデータを比較する比較手段１０４と、
この比較手段により開閉が制御されるスイッチ手段１０
５とを有しており、動作は上述のとおりである。

【０１５１】なお図１、図３、図４、図５に例示した本
発明の表示装置の駆動回路は、本発明のＤ／Ａ変換装置
の出力を表示装置の信号線にしたものであり、これらの
駆動回路と同様の回路構成によっても本発明のＤ／Ａ変
換装置を実現することができる。

【０１５２】本発明のＤ／Ａ変換装置は、電圧印加手段
以外はすべてディジタル回路として構成することができ
るので、集積化を図り、小型で安定したものとなる。ま
た、例えばディジタル回路を構成するスイッチング素子
としてポリシリコンＴＦＴを用いる場合でも個々のＴＦ
Ｔの特性によらず安定動作させることができる。

【０１５３】（実施例１０）図１１は本発明のアレイ基
板の構成を概略的に示す図である。図１１は本発明を液
晶表示装置のアレイ基板に適用した例を示している。

【０１５４】このアレイ基板２００は、絶縁性基板２０
１の第１の領域２０２にマトリクス状に形成された表示
画素アレイ２０２ｂと、この画素アレイを行単位で駆動
する走査線２０３と、画素アレイに列単位で表示信号を
印加する信号線２０４と、絶縁性基板２０１の第１の領
域２０２を取り囲む第２の領域内に形成された走査線２
０３を駆動する走査線駆動回路２０５と、信号線を駆動
する信号線駆動回路２０６とを有している。そして、信
号線駆動回路２０６は、実施例１〜８で説明したような
構成の本発明の表示装置の駆動回路である。すなわち、
この信号線駆動回路２０６は、周期的に変化するアナロ
グ電圧を印加する電圧印加手段と、電圧印加手段とスイ
ッチ手段を介して接続された信号線と、その値が前記ア
ナログ電圧に対応するとともにアナログ電圧と同期して
変化する比較データを入力する比較データ入力手段と、
入力された表示データを保持する表示データ保持手段
と、前記比較データ入力手段に入力される比較データと
前記表示データ保持手段に保持された表示データとを比
較して前記スイッチ手段の接続と遮断を制御する制御手
段とを有している。

【０１５５】このアレイ基板２００は、上述のように画
素アレイ２０２ｂと走査線駆動回路２０５と信号線駆動
回路２０６とが、同一の基板上に一体的に形成されてい
る。画素アレイを構成するスイッチング素子２と、走査
線駆動回路２０５及び信号線駆動回路２０６を構成する
スイッチング素子は、どちらもポリシリコンを活性層と
して用いた薄膜トランジスタを形成している。

【０１５６】従来、高性能かつ大面積のポリシリコンＴ
ＦΤであっても、十分なオン抵抗を得ることが困難であ
ったが、本発明のアレイ基板は、信号線駆動回路が集積
化に適した構成となっており、またポリシリコン薄膜ト
ランジスタも小型でよいため、よりコンパクトなアレイ
基板となる。また、同一サイズであればより高精細な表
示を行えるアレイ基板となる。

【０１５７】さらに、サンプリング・トランジスタを駆
動するための高速なバッファ・アンプを必要とせず、こ
の部分の面積を節減し、よりコンパクトなアレイ基板を
提供することができる。

【０１５８】さらに、大面積のサンプリング・トランジ
スタを形成する必要がないため、生産性を大きく向上さ
せ、コストを低くすることができる。また、ゲート電極
−ソース電極間及びゲート電極−ドレイン電極間の寄生
容量による出力電圧の誤差を小さく押さえることができ
る。したがって、表示画面を分割して並列駆動する必要
もないことから、映像信号を外部で分割するための回路
を必要とせず、表示装置の構成をより簡易なものにしな
がら、より高精細な表示を行うことができる。また、本
発明のアレイ基板によれば、サンプリング・トランジス
タのオン抵抗のばらつきに依存しない、品質の高い表示
を行うことができる。

【０１５９】

【発明の効果】以上説明したように、本発明の表示装置
の駆動回路によれば、スイッチング素子を除く信号線駆
動回路は全てディジタル回路で構成されるため、スイッ
チング手段を薄膜トランジスタにより構成する場合であ
っても、薄膜トランジスタの特性が所定の特性以上であ
れば、回路動作にあたえる薄膜トランジスタの特性のば
らつきの影響はほとんど除去することができる。また、
アナログ電圧入力線には１水平走査期間の間に順次増加
または減少する極めて周波数の低い信号しか入力され
ず、かつスイッチ素子が導通している時間は表示電圧に
対応して、いいかえれば必要に応じて変化するため、ス
イッチング素子のオン抵抗を極端に低くする必要はな
く、大面積の薄膜トランジスタを形成する必要はない。
したがって、小型の薄膜トランジスタを用いることがで
き、生産性を大きく向上し、コストを低減することがで
きる。

【０１６０】本発明のＤ／Ａ変換装置によれば、電圧印
加手段以外はすべてディジタル回路として構成すること
ができるので、集積化を図り、小型で安定動作するもの
となる。また、例えばディジタル回路を構成するスイッ
チング素子としてポリシリコンＴＦＴを用いる場合でも
個々のＴＦＴの特性によらず安定動作させることができ
る。

【０１６１】また本発明のアレイ基板によれば、信号線
駆動回路が集積化に適した構成となっており、また小型
の薄膜トランジスタを用いることができるため、よりコ
ンパクトなアレイ基板となる。また、同一サイズであれ
ばより高精細な表示を行うことができる。

【図面の簡単な説明】

【図１】本発明の表示装置の駆動回路の回路構成の１例
を示す図。

【図２】図１に例示した本発明の表示装置の駆動回路の
動作タイミングを示す図。

【図３】本発明の表示装置の駆動回路の回路構成の別の
１例を示す図。

【図４】本発明の表示装置の駆動回路の回路構成の別の
１例を示す図。

【図５】本発明の表示装置の駆動回路の回路構成の別の
１例を示す図。

【図６】印加電圧と透過率の関係を示す図。

【図７】オフセット電圧を補正するようにアナログ電圧
入力線に印加する電圧波形のプロファイルの１例を示す
図。

【図８】本発明のＤ／Ａ変換装置の構成の１例を模式的
に示す図。

【図９】本発明のＤ／Ａ変換装置の動作を説明するため
の図。

【図１０】本発明のＤ／Ａ変換装置の回路構成の別の１
例を示す図。

【図１１】本発明のアレイ基板の構成の１例を概略的に
示す図。

【符号の説明】

１……液晶画素、２……薄膜トランジスタ、３……信号
線、４……走査線５……アドレスデータ入力線、６……１０入力ＡＮＤゲ
ート７，１６，１７，１８……表示データ入力線、８，１０，１９，２０，２１，２２，２３，２４……ラ
ッチ９……制御信号入力線、１１……比較データ線１２，２５，２６，２７……比較器、１３……アナログ電圧入力線１４，２８，２９，３０……Ｎ型スイッチ素子、１５，３１，３２，３３……Ｐ型スイッチ素子、３４……クロック線、３５……シフト・パルス線、３６
……シフト・レジスタ３７……セット信号線、３８……ＲＳフリップ・フロッ
プ１００……Ｄ／Ａ変換装置、１０１……第１のディジタ
ルデータ１０２……電圧印加手段、１０３……第２のディジタル
データ１０４……比較手段、１０５……スイッチ手段２００……アレイ基板、２０１……絶縁性基板２０２……第１の領域、２０２ｂ……表示画素アレイ、
２０３……走査線２０４……信号線、２０……５走査線駆動回路、２０６
……信号線駆動回路

Claims

【特許請求の範囲】

【請求項１】周期的に変化するアナログ電圧を印加す
る電圧印加手段と、前記電圧印加手段とスイッチ手段を介して接続された信
号線と、その値が前記アナログ電圧に対応するとともに前記アナ
ログ電圧と同期して変化する比較データを入力する比較
データ入力手段と、入力された表示データを保持する表示データ保持手段
と、前記比較データ入力手段に入力される比較データと前記
表示データ保持手段に保持された表示データとを比較し
て前記スイッチ手段の接続と遮断を制御する制御手段と
を具備したことを特徴とする表示装置の駆動回路。
【請求項２】前記表示データ保持手段は、表示データ
入力手段と、この表示データ入力手段に順次入力される
複数ビットの表示データを水平走査期間の所定のタイミ
ングでサンプリングして保持する第１の表示データ保持
手段と、第１の表示データ保持手段に保持された前記表
示データを水平ブランキング期間の所定のタイミングで
サンプリングして次の水平ブランキング期間まで保持す
る第２の表示データ保持手段とからなることを特徴とす
る請求項１に記載の表示装置の駆動回路。
【請求項３】周期的に変化するアナログ電圧を印加す
る電圧印加手段と、前記電圧印加手段とスイッチ手段を介して接続された信
号線と、その値が前記アナログ電圧に対応するとともに前記アナ
ログ電圧と同期して変化する比較データを入力する比較
データ入力手段と、アドレスデータが入力されるアドレスデータ入力手段
と、前記アドレスデータ入力手段に接続され、所定のアドレ
スデータによりゲート信号を出力するゲート手段と、表示データが入力される表示データ入力手段と、前記表示データ入力手段から前記ゲート信号により前記
表示データをサンプリングして保持する表示データ保持
手段と、前記比較データ入力手段に入力される比較データと前記
表示データ保持手段に保持された表示データとを比較し
て前記スイッチ手段の接続と遮断を制御する制御手段と
を具備したことを特徴とする表示装置の駆動回路。
【請求項４】前記比較データおよび前記アドレスデー
タの全部または一部ビットは同一データであることを特
徴とする請求項３に記載の表示装置の駆動回路。
【請求項５】周期的に変化するアナログ電圧を印加す
る電圧印加手段と、前記電圧印加手段とスイッチ手段を介して接続された信
号線と、その値が前記アナログ電圧に対応するとともに前記アナ
ログ電圧と同期して変化する比較データを入力する比較
データ入力手段と、直列接続されたシフトレジスタと、表示データが入力される表示データ入力手段と、前記表示データ入力手段から前記シフトレジスタの出力
により前記表示データをサンプリングして保持する表示
データ保持手段と、前記比較データ入力手段に入力される比較データと前記
表示データ保持手段に保持された表示データとを比較し
て前記スイッチ手段の接続と遮断を制御する制御手段と
を具備したことを特徴とする表示装置の駆動回路。
【請求項６】前記制御手段は前記比較データと前記表
示データが一致したときに前記スイッチ手段を接続する
ことを特徴とする請求項１乃至５に記載の表示装置の駆
動回路。
【請求項７】前記制御手段は前記比較データが前記表
示データよりも小さいときには前記スイッチ手段を接続
し、前記比較データが前記表示データより大きいかまた
は等しいときには前記スイッチ手段を遮断することを特
徴とする請求項１乃至５に記載の表示装置の駆動回路。
【請求項８】前記制御手段は前記比較データ入力手段
に入力される比較データと前記表示データ保持手段に保
持された表示データとの大小を比較するデジタルコンパ
レータであり、前記スイッチ手段は前記デジタルコンパ
レータの出力により開閉する薄膜トランジスタであるこ
とを特徴とする請求項１乃至７のいずれかに記載の表示
装置の駆動回路。
【請求項９】前記制御手段はセット信号によりセット
されて前記スイッチ手段を接続するとともに、前記比較
データと前記表示データとが一致したときにリセットさ
れて前記スイッチ手段を遮断するフリップフロップであ
ることを特徴とする請求項１乃至７のいずれかに記載の
表示装置の駆動回路。
【請求項１０】前記表示装置は液晶表示装置であり、
前記アナログ電圧は前記比較データに対してγ特性を補
正するように対応したことを特徴とする請求項１乃至９
のいずれかに記載の表示装置の駆動回路。
【請求項１１】第１のディジタルデータと、周期的に変化するアナログ電圧が印加される電圧印加手
段と、その値が前記アナログ電圧に対応するとともに前記アナ
ログ電圧と同期して変化する第２のディジタルデータ
と、第１のディジタルデータと第２のディジタルデータとを
比較して第１のディジタルデータに対応するアナログ電
圧を出力する出力手段とを具備したことを特徴とするＤ
／Ａ変換装置。
【請求項１２】前記出力手段は、第１のディジタルデ
ータと第２のディジタルデータとを比較して、第１のデ
ィジタルデータと第２のディジタルデータとが一致した
ときの前記アナログ電圧を出力することを特徴とする請
求項１１に記載のＤ／Ａ変換装置。
【請求項１３】前記出力手段は、第２のディジタルデ
ータが第１のディジタルデータよりも小さいときには前
記アナログ電圧を出力し、第２のディジタルデータが第
１のディジタルデータよりも大きいかまたは等しいとき
には前記アナログ電圧の出力を停止することを特徴とす
る請求項１１に記載のＤ／Ａ変換装置。
【請求項１４】絶縁性基板の第１の領域にマトリクス
状に形成された表示画素アレイと、この画素アレイを行単位で駆動する走査線と、前記画素アレイに列単位で表示信号を印加する信号線
と、前記絶縁性基板の第１の領域を取り囲む第２の領域
に形成された、周期的に変化するアナログ電圧を印加す
る電圧印加手段と、前記電圧印加手段とスイッチ手段を
介して接続された前記信号線と、その値が前記アナログ
電圧に対応するとともに前記アナログ電圧と同期して変
化する比較データを入力する比較データ入力手段と、入
力された表示データを保持する表示データ保持手段と、
前記比較データ入力手段に入力される比較データと前記
表示データ保持手段に保持された表示データとを比較し
て前記スイッチ手段の接続と遮断を制御する制御手段と
を具備したことを特徴とするアレイ基板。
【請求項１５】絶縁性基板の第１の領域にマトリクス
状に形成され、多結晶シリコンを活性層として用いた第
１の薄膜トランジスタを有する表示画素アレイと、この画素アレイを行単位で駆動する走査線と、前記画素アレイに列単位で表示信号を印加する信号線
と、前記絶縁性基板の第１の領域を取り囲む第２の領域に形
成され、かつ表示データに基づき前記信号線を駆動する
前記多結晶シリコンを活性層として用いた第２の薄膜ト
ランジスタから構成され、さらに周期的に変化するアナ
ログ電圧を印加する電圧印加手段と、前記電圧印加手段
とスイッチ手段を介して接続された前記信号線と、その
値が前記アナログ電圧に対応するとともに前記アナログ
電圧と同期して変化する比較データを入力する比較デー
タ入力手段と、入力された前記表示データを保持する表
示データ保持手段と、前記比較データ入力手段に入力さ
れる比較データと前記表示データ保持手段に保持された
表示データとを比較して前記スイッチ手段の接続と遮断
を制御する制御手段とからなる信号線駆動回路とを具備
したことを特徴とするアレイ基板。