JPH1074861A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1074861A JPH1074861A JP8231578A JP23157896A JPH1074861A JP H1074861 A JPH1074861 A JP H1074861A JP 8231578 A JP8231578 A JP 8231578A JP 23157896 A JP23157896 A JP 23157896A JP H1074861 A JPH1074861 A JP H1074861A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- external connection
- semiconductor device
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 厚さを薄くすることができ、製造が容易であ
り、かつ放熱性に優れた半導体装置を提供する。 【解決手段】 電極端子２６が形成された半導体素子１
６を一方の面に外部接続端子２０を備えた回路基板１８
の他方の面に搭載し、外部接続端子２０と電極端子２６
とが電気的に接続された半導体装置１０であり、半導体
素子１６は電極端子２６が形成された面を回路基板１８
に対向させて搭載される。回路基板１８は外部接続端子
２０が形成された面にボンディング部２４が設けられた
配線パターン２２が形成されている。また半導体素子１
６の電極端子２６の配列に沿って複数の電極端子２６を
一連に露出させる長孔３０が形成され、長孔３０の開口
周縁部にボンディング部２４が形成されて長孔３０の底
部に露出する各電極端子２６とボンディング部２４とが
ボンディングワイヤ２８により電気的に接続され、長孔
３０内が樹脂封止される。
り、かつ放熱性に優れた半導体装置を提供する。 【解決手段】 電極端子２６が形成された半導体素子１
６を一方の面に外部接続端子２０を備えた回路基板１８
の他方の面に搭載し、外部接続端子２０と電極端子２６
とが電気的に接続された半導体装置１０であり、半導体
素子１６は電極端子２６が形成された面を回路基板１８
に対向させて搭載される。回路基板１８は外部接続端子
２０が形成された面にボンディング部２４が設けられた
配線パターン２２が形成されている。また半導体素子１
６の電極端子２６の配列に沿って複数の電極端子２６を
一連に露出させる長孔３０が形成され、長孔３０の開口
周縁部にボンディング部２４が形成されて長孔３０の底
部に露出する各電極端子２６とボンディング部２４とが
ボンディングワイヤ２８により電気的に接続され、長孔
３０内が樹脂封止される。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板の外部接
続端子が形成された面の裏面に半導体素子を搭載して成
る半導体装置に関する。
続端子が形成された面の裏面に半導体素子を搭載して成
る半導体装置に関する。
【０００２】
【従来の技術】従来、回路基板の外部接続端子が形成さ
れた面の裏面に半導体素子を搭載し、樹脂封止して成る
半導体装置は、図６に示す構成のものが知られている。
この半導体装置１００は一般にＢＧＡ（ball grid arra
y ）型半導体装置と呼ばれるものである。その構造は、
電極端子形成面１０４（図６の上面）の縁部に沿って複
数の電極端子１０２が形成された半導体素子１０６を、
例えばガラスエポキシ樹脂やＢＴレジン（ビスマレイミ
ド系樹脂）材等の剛性を有する回路基板１０８の配線パ
ターン形成面１１０（図６の上面）上に、電極端子形成
面１０４の裏面側をエポキシ系銀ベーストを用いて接着
して搭載する。そして、半導体素子１０６の各電極端子
１０２と回路基板１０８の配線パターン形成面１１０に
銅箔をエッチングして設けられた配線パターンのボンデ
ィング部１１２とを金線等のボンディングワイヤ１１４
を用いて接続した後に、半導体素子１０６、ボンディン
グワイヤ１１４、ボンディング部１１２を含めた回路基
板の半導体素子搭載面側を合成樹脂材料等の封止材１１
６を用いて封止する。なお、回路基板１０８の配線パタ
ーン形成面（半導体素子１０６の搭載面でもある）の裏
面には、スルーホールビア１１８を介してボンディング
部と電気的に接続されたランド部がアレイ状に配され、
そのランド部上に外部接続端子としてのはんだボール１
２０が取り付けられて、当該はんだボール１２０により
プリント基板（実装基板）にはんだボールを溶融して接
合する。配線パターンの表面及びランド部を除く回路基
板の裏面はソルダーレジスト１１１で被覆されている。
ＢＧＡ型半導体装置は、低容量、低インダクタンスとい
う電気的特性を有し、セラミック基板を用いた多層セラ
ミックＰＧＡ（Pin Grid Array）パッケージ等と比較し
て低コストであることが特徴となっている。なお、本例
では回路基板１０８の半導体素子１０６の搭載領域には
半導体素子１０６の熱を放散させるためのサーマルビア
１２２が形成されている。
れた面の裏面に半導体素子を搭載し、樹脂封止して成る
半導体装置は、図６に示す構成のものが知られている。
この半導体装置１００は一般にＢＧＡ（ball grid arra
y ）型半導体装置と呼ばれるものである。その構造は、
電極端子形成面１０４（図６の上面）の縁部に沿って複
数の電極端子１０２が形成された半導体素子１０６を、
例えばガラスエポキシ樹脂やＢＴレジン（ビスマレイミ
ド系樹脂）材等の剛性を有する回路基板１０８の配線パ
ターン形成面１１０（図６の上面）上に、電極端子形成
面１０４の裏面側をエポキシ系銀ベーストを用いて接着
して搭載する。そして、半導体素子１０６の各電極端子
１０２と回路基板１０８の配線パターン形成面１１０に
銅箔をエッチングして設けられた配線パターンのボンデ
ィング部１１２とを金線等のボンディングワイヤ１１４
を用いて接続した後に、半導体素子１０６、ボンディン
グワイヤ１１４、ボンディング部１１２を含めた回路基
板の半導体素子搭載面側を合成樹脂材料等の封止材１１
６を用いて封止する。なお、回路基板１０８の配線パタ
ーン形成面（半導体素子１０６の搭載面でもある）の裏
面には、スルーホールビア１１８を介してボンディング
部と電気的に接続されたランド部がアレイ状に配され、
そのランド部上に外部接続端子としてのはんだボール１
２０が取り付けられて、当該はんだボール１２０により
プリント基板（実装基板）にはんだボールを溶融して接
合する。配線パターンの表面及びランド部を除く回路基
板の裏面はソルダーレジスト１１１で被覆されている。
ＢＧＡ型半導体装置は、低容量、低インダクタンスとい
う電気的特性を有し、セラミック基板を用いた多層セラ
ミックＰＧＡ（Pin Grid Array）パッケージ等と比較し
て低コストであることが特徴となっている。なお、本例
では回路基板１０８の半導体素子１０６の搭載領域には
半導体素子１０６の熱を放散させるためのサーマルビア
１２２が形成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体装置には次の様な課題が有る。半導体装置
１００においてボンディング部１１２と電極端子１０２
とを接続するボンディングワイヤ１１４は、温度の変化
による伸縮等のストレスによって切断されないようにす
るため、ループ状に張る必要がある。このため、ループ
状に形成されたボンディングワイヤ１１４の上端は半導
体素子１０６の上面を越えて突出し、よってボンディン
グワイヤ１１４を覆う封止材１１６を厚くせざるを得
ず、半導体装置１００全体が厚くなってしまうという課
題がある。また、回路基板１０８はボンディング部１１
２の形成面とはんだボール（ランドに接合されたはんだ
ボール）１２０の形成面が同一面ではないため、回路基
板１０８にスルーホールビア１１８を形成し、ボンディ
ング部１１２とはんだボール１２０とを電気的に接続す
る必要がある。このため、回路基板などの製造工程が複
雑になり、製品コストが高くなるという課題がある。ま
た、半導体素子１０６が全体に封止されてしまうため、
半導体素子１０６の熱放散性が低下するという課題もあ
る。
従来の半導体装置には次の様な課題が有る。半導体装置
１００においてボンディング部１１２と電極端子１０２
とを接続するボンディングワイヤ１１４は、温度の変化
による伸縮等のストレスによって切断されないようにす
るため、ループ状に張る必要がある。このため、ループ
状に形成されたボンディングワイヤ１１４の上端は半導
体素子１０６の上面を越えて突出し、よってボンディン
グワイヤ１１４を覆う封止材１１６を厚くせざるを得
ず、半導体装置１００全体が厚くなってしまうという課
題がある。また、回路基板１０８はボンディング部１１
２の形成面とはんだボール（ランドに接合されたはんだ
ボール）１２０の形成面が同一面ではないため、回路基
板１０８にスルーホールビア１１８を形成し、ボンディ
ング部１１２とはんだボール１２０とを電気的に接続す
る必要がある。このため、回路基板などの製造工程が複
雑になり、製品コストが高くなるという課題がある。ま
た、半導体素子１０６が全体に封止されてしまうため、
半導体素子１０６の熱放散性が低下するという課題もあ
る。
【０００４】従って、本発明は上記課題を解決すべくな
され、その目的とするところは、厚さを薄くすることが
でき、製造が容易であり、かつ放熱性に優れた半導体装
置を提供することにある。
され、その目的とするところは、厚さを薄くすることが
でき、製造が容易であり、かつ放熱性に優れた半導体装
置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、電極端子が形成された半導体素子を一方の
面に外部接続端子を備えた回路基板の他方の面に搭載
し、該外部接続端子と前記電極端子とが電気的に接続さ
れて成る半導体装置において、前記半導体素子は、前記
電極端子が形成された面を前記回路基板に対向させて搭
載され、前記回路基板は、前記外部接続端子が形成され
た面に一端が前記外部接続端子と電気的に接続され、他
端にボンディング部が設けられた配線パターンが形成さ
れていると共に、前記半導体素子の前記電極端子の配列
に沿って複数の電極端子を一連に露出させる長孔が形成
され、かつ該長孔の開口周縁部に前記ボンディング部が
形成されて長孔の底部に露出する前記各電極端子とボン
ディング部とがボンディングワイヤにより電気的に接続
され、前記長孔内部および前記ボンディングが樹脂封止
されていることを特徴とする。この構成によれば、電極
端子とボンディング部を接続するボンディングワイヤを
長孔内において配線することができるので、ボンディン
グワイヤがループ状に形成されても外部接続端子の高さ
以下に押さえることができる。また半導体素子は全体が
樹脂封止される構造ではない。よって、半導体装置の薄
型化が図れる。また、配線パターンとボンディング部は
全て外部接続端子形成面側に形成されるため、表裏を連
絡するスルーホールビアを回路基板に形成する必要がな
い。このため、製造工程が簡略化できる。また、前記半
導体素子の側面も併せて樹脂封止するようにして、耐湿
性等を向上させるようにしてもよい。
するために、電極端子が形成された半導体素子を一方の
面に外部接続端子を備えた回路基板の他方の面に搭載
し、該外部接続端子と前記電極端子とが電気的に接続さ
れて成る半導体装置において、前記半導体素子は、前記
電極端子が形成された面を前記回路基板に対向させて搭
載され、前記回路基板は、前記外部接続端子が形成され
た面に一端が前記外部接続端子と電気的に接続され、他
端にボンディング部が設けられた配線パターンが形成さ
れていると共に、前記半導体素子の前記電極端子の配列
に沿って複数の電極端子を一連に露出させる長孔が形成
され、かつ該長孔の開口周縁部に前記ボンディング部が
形成されて長孔の底部に露出する前記各電極端子とボン
ディング部とがボンディングワイヤにより電気的に接続
され、前記長孔内部および前記ボンディングが樹脂封止
されていることを特徴とする。この構成によれば、電極
端子とボンディング部を接続するボンディングワイヤを
長孔内において配線することができるので、ボンディン
グワイヤがループ状に形成されても外部接続端子の高さ
以下に押さえることができる。また半導体素子は全体が
樹脂封止される構造ではない。よって、半導体装置の薄
型化が図れる。また、配線パターンとボンディング部は
全て外部接続端子形成面側に形成されるため、表裏を連
絡するスルーホールビアを回路基板に形成する必要がな
い。このため、製造工程が簡略化できる。また、前記半
導体素子の側面も併せて樹脂封止するようにして、耐湿
性等を向上させるようにしてもよい。
【０００６】
【発明の実施の形態】以下、本発明に係る半導体装置の
好適な実施の形態を添付図面に基づいて詳細に説明す
る。半導体装置１０の概要構造は図１に示すように、電
極端子２６が図２のように周縁に形成された半導体素子
１６の面（電極端子形成面とも言う）３８を図３に示す
回路基板１８の外部接続端子２０が形成される面（外部
接続端子形成面とも言う）３２の裏面（半導体素子搭載
面とも言う）に接着して搭載し、外部接続端子２０に接
続された配線パターン２２のボンディング部２４と電極
端子２６とをボンディングワイヤ２８で接続して成るも
のである。
好適な実施の形態を添付図面に基づいて詳細に説明す
る。半導体装置１０の概要構造は図１に示すように、電
極端子２６が図２のように周縁に形成された半導体素子
１６の面（電極端子形成面とも言う）３８を図３に示す
回路基板１８の外部接続端子２０が形成される面（外部
接続端子形成面とも言う）３２の裏面（半導体素子搭載
面とも言う）に接着して搭載し、外部接続端子２０に接
続された配線パターン２２のボンディング部２４と電極
端子２６とをボンディングワイヤ２８で接続して成るも
のである。
【０００７】ここで本実施の形態では、半導体素子１６
は一例として図２に示すように外形が方形に形成され
て、電極端子２６は電極端子形成面３８上の４つの各縁
部に２列に配列されて形成されている。以下、説明のた
めに、半導体素子１６の各縁部に配列された複数の電極
端子２６をそれぞれ電極端子群１２と言う。本実施の形
態の半導体素子１６には電極端子群１２が４群形成され
ている。なお、電極端子群１２は１列に配列された電極
端子２６で形成されるものでも良いし、また半導体素子
１６の対向する１組の縁部に２群形成されているもので
も良い。また、後述するように電極端子形成面３８上の
中央部分に１群形成されているものでも良い。
は一例として図２に示すように外形が方形に形成され
て、電極端子２６は電極端子形成面３８上の４つの各縁
部に２列に配列されて形成されている。以下、説明のた
めに、半導体素子１６の各縁部に配列された複数の電極
端子２６をそれぞれ電極端子群１２と言う。本実施の形
態の半導体素子１６には電極端子群１２が４群形成され
ている。なお、電極端子群１２は１列に配列された電極
端子２６で形成されるものでも良いし、また半導体素子
１６の対向する１組の縁部に２群形成されているもので
も良い。また、後述するように電極端子形成面３８上の
中央部分に１群形成されているものでも良い。
【０００８】そして本発明の特徴点の概要は、まず第１
に、回路基板１８の外部接続端子形成面３２に一端が外
部接続端子２０に電気的に接続され、他端にボンディン
グ部２４が設けられた配線パターン２２を形成すると共
に、半導体素子１６の各電極端子群１２に沿って、各電
極端子群１２を構成する複数の電極端子２６を一連に露
出させる長孔３０を回路基板１８に設けて、搭載された
半導体素子１６の電極端子２６が長孔３０部分から外部
接続端子形成面３２側に露出する構成とする。そしてこ
の長孔３０内でボンディングワイヤ２８を配線する点で
ある。第２に、長孔３０内にのみポッティング剤３６を
塗布して半導体素子１６の外面全体を封止しないように
する点である。そしてこの２つの特徴点を有することに
よって、半導体装置１０の薄型化及び熱放散性（放熱
性）の向上を達成したことにある。なお、半導体装置１
０の薄型化を図りながら、併せて半導体素子１６と回路
基板１８との間の耐湿性を向上させるべく、さらに半導
体素子１６の側面と回路基板１８の半導体素子搭載面３
４との境界部分（図１の点線で示される部分）にポッテ
ィング剤３６を塗布し、当該境界部分の封止を行う構成
を採用してもよい。
に、回路基板１８の外部接続端子形成面３２に一端が外
部接続端子２０に電気的に接続され、他端にボンディン
グ部２４が設けられた配線パターン２２を形成すると共
に、半導体素子１６の各電極端子群１２に沿って、各電
極端子群１２を構成する複数の電極端子２６を一連に露
出させる長孔３０を回路基板１８に設けて、搭載された
半導体素子１６の電極端子２６が長孔３０部分から外部
接続端子形成面３２側に露出する構成とする。そしてこ
の長孔３０内でボンディングワイヤ２８を配線する点で
ある。第２に、長孔３０内にのみポッティング剤３６を
塗布して半導体素子１６の外面全体を封止しないように
する点である。そしてこの２つの特徴点を有することに
よって、半導体装置１０の薄型化及び熱放散性（放熱
性）の向上を達成したことにある。なお、半導体装置１
０の薄型化を図りながら、併せて半導体素子１６と回路
基板１８との間の耐湿性を向上させるべく、さらに半導
体素子１６の側面と回路基板１８の半導体素子搭載面３
４との境界部分（図１の点線で示される部分）にポッテ
ィング剤３６を塗布し、当該境界部分の封止を行う構成
を採用してもよい。
【０００９】各構成要素の詳細な構造と製法について説
明する。半導体素子１６はその外形が方形に形成され
て、電極端子形成面３８上の各縁部に電極端子群１２が
４群形成されている。また、回路基板１８は図１や図４
に示す構成を有し、その製造工程は、合成樹脂材料、例
えばガラスエポキシ樹脂やＢＴレジン材等を用いて形成
された剛性を有する絶縁基板４０の一方の面（外部接続
端子形成面３２となる面）に銅箔を貼着し、半導体素子
１６の各電極端子群１２に対応させて長孔３０を、ドリ
ル加工、ルータ加工又はプレス加工により明ける。長孔
３０は図３に示すように各電極端子群１２毎に独立した
孔に形成される。次に、銅箔をエッチングして配線パタ
ーン２２を形成し、さらにその上面に外部接続端子２０
を取り付けるためのランド部４１とボンディングワイヤ
２８を接続するボンディング部２４のみが露出するよう
にソルダレジスト層４２を塗布形成し、当該露出部分に
下地ニッケルと金めっきを施して形成される。
明する。半導体素子１６はその外形が方形に形成され
て、電極端子形成面３８上の各縁部に電極端子群１２が
４群形成されている。また、回路基板１８は図１や図４
に示す構成を有し、その製造工程は、合成樹脂材料、例
えばガラスエポキシ樹脂やＢＴレジン材等を用いて形成
された剛性を有する絶縁基板４０の一方の面（外部接続
端子形成面３２となる面）に銅箔を貼着し、半導体素子
１６の各電極端子群１２に対応させて長孔３０を、ドリ
ル加工、ルータ加工又はプレス加工により明ける。長孔
３０は図３に示すように各電極端子群１２毎に独立した
孔に形成される。次に、銅箔をエッチングして配線パタ
ーン２２を形成し、さらにその上面に外部接続端子２０
を取り付けるためのランド部４１とボンディングワイヤ
２８を接続するボンディング部２４のみが露出するよう
にソルダレジスト層４２を塗布形成し、当該露出部分に
下地ニッケルと金めっきを施して形成される。
【００１０】この配線パターン２２は各ランド部４１か
ら長孔３０の開口周縁部に向けて延びるように形成さ
れ、長孔３０の開口周縁部に至る各先端にはボンディン
グ部２４が開口周縁部に沿って形成されている。具体的
にはボンディング部２４は各長孔３０の対向する口縁部
分に１列に配列されている。また、各ランド部４１は外
部接続端子形成面３２上に全領域にわたり配置されてい
る。これら配線パターン２２とランド部４１は外部接続
端子形成面３２にのみ形成されており、半導体素子搭載
面３４上には形成されていない。なお、ランド部４１は
外部接続端子形成面３２上に全領域にわたり配置されて
おり、本実施の形態では外部接続端子２０として、一例
としてはんだボールがランド部４１に接合されている
が、その他外部接続端子２０としてランド部４１をその
まま使用したり、またピンを立設して接合する構造も採
用し得る。また、上述した製造工程に代えて、半導体素
子１６を搭載する前に予めランド部４１に外部接続端子
２０を接合しておく場合もあるので、回路基板１８とは
外部接続端子２０が未だ接合されていないものと、既に
接合されたものの両方を含むものとする。
ら長孔３０の開口周縁部に向けて延びるように形成さ
れ、長孔３０の開口周縁部に至る各先端にはボンディン
グ部２４が開口周縁部に沿って形成されている。具体的
にはボンディング部２４は各長孔３０の対向する口縁部
分に１列に配列されている。また、各ランド部４１は外
部接続端子形成面３２上に全領域にわたり配置されてい
る。これら配線パターン２２とランド部４１は外部接続
端子形成面３２にのみ形成されており、半導体素子搭載
面３４上には形成されていない。なお、ランド部４１は
外部接続端子形成面３２上に全領域にわたり配置されて
おり、本実施の形態では外部接続端子２０として、一例
としてはんだボールがランド部４１に接合されている
が、その他外部接続端子２０としてランド部４１をその
まま使用したり、またピンを立設して接合する構造も採
用し得る。また、上述した製造工程に代えて、半導体素
子１６を搭載する前に予めランド部４１に外部接続端子
２０を接合しておく場合もあるので、回路基板１８とは
外部接続端子２０が未だ接合されていないものと、既に
接合されたものの両方を含むものとする。
【００１１】半導体装置１０の製造工程について説明す
る。第１に、上記回路基板１８の半導体素子搭載面３４
にエポキシ系の接着剤４４を塗布し、その後に長孔３０
と電極端子群１２が対応するように半導体素子１６を位
置決めしてその電極端子形成面３８を半導体素子搭載面
３４に接着し、半導体素子１６を回路基板１８上に固定
する。位置決めされて搭載された半導体素子１６の各電
極端子群１２は長孔３０内に位置して露出した状態とな
る。第２に、電極端子群１２の各電極端子２６とボンデ
ィング部２４とを金やアルミニウム製のボンディングワ
イヤ２８を用いてワイヤボンディングを行う。ボンディ
ングされたボンディングワイヤ２８は温度環境の変化に
よる伸縮を考慮してループ状に形成されるが、従来例と
比べて回路基板１８に設けられた長孔３０内に形成され
るため、長孔３０から突出するループ状の上端部分の高
さを、外部接続端子２０の高さより低く抑えることがで
きる。
る。第１に、上記回路基板１８の半導体素子搭載面３４
にエポキシ系の接着剤４４を塗布し、その後に長孔３０
と電極端子群１２が対応するように半導体素子１６を位
置決めしてその電極端子形成面３８を半導体素子搭載面
３４に接着し、半導体素子１６を回路基板１８上に固定
する。位置決めされて搭載された半導体素子１６の各電
極端子群１２は長孔３０内に位置して露出した状態とな
る。第２に、電極端子群１２の各電極端子２６とボンデ
ィング部２４とを金やアルミニウム製のボンディングワ
イヤ２８を用いてワイヤボンディングを行う。ボンディ
ングされたボンディングワイヤ２８は温度環境の変化に
よる伸縮を考慮してループ状に形成されるが、従来例と
比べて回路基板１８に設けられた長孔３０内に形成され
るため、長孔３０から突出するループ状の上端部分の高
さを、外部接続端子２０の高さより低く抑えることがで
きる。
【００１２】第３に、半導体素子１６の電極端子形成面
３８を、湿気や汚染物質の付着等から防止するため、長
孔３０内にのみポッティング剤（一般には熱硬化性樹
脂）３６を塗布する。この工程により、長孔３０内に配
されたボンディングワイヤ２８もポッティング剤３６に
より同時に封止される。以上の工程により、半導体素子
１６の電極端子形成面３８の裏面が露出した半導体装置
１０が製造される。なお、回路基板１８と半導体素子１
６の接着部分の耐湿性をより向上させるため、同時に半
導体素子１６の側面、つまり半導体素子１６の側面と回
路基板１８の半導体素子搭載面３４との境界部分（図１
の点線部分）にポッティング剤３６を塗布して樹脂封止
するようにしても良い。
３８を、湿気や汚染物質の付着等から防止するため、長
孔３０内にのみポッティング剤（一般には熱硬化性樹
脂）３６を塗布する。この工程により、長孔３０内に配
されたボンディングワイヤ２８もポッティング剤３６に
より同時に封止される。以上の工程により、半導体素子
１６の電極端子形成面３８の裏面が露出した半導体装置
１０が製造される。なお、回路基板１８と半導体素子１
６の接着部分の耐湿性をより向上させるため、同時に半
導体素子１６の側面、つまり半導体素子１６の側面と回
路基板１８の半導体素子搭載面３４との境界部分（図１
の点線部分）にポッティング剤３６を塗布して樹脂封止
するようにしても良い。
【００１３】また、半導体素子１６の電極端子の構成は
上記の実施の形態のように、電極端子群１２が方形の電
極端子形成面３８の４つの縁部に沿って配置される場合
の他に、例えば図５に示すように一つの電極端子群１２
が電極端子形成面３８の中央部分に配置されるものでも
よい。この場合、当該半導体素子１６を搭載する回路基
板５２には、電極端子群１２に対応して開口する長孔３
０は一つだけ設けられる。この構成により、同様にして
ボンディングワイヤ２８をこの長孔３０内で配線するこ
とができ、長孔３０内にのみポッティング剤３６を塗布
することによって厚さの薄い半導体装置５０を実現でき
る。
上記の実施の形態のように、電極端子群１２が方形の電
極端子形成面３８の４つの縁部に沿って配置される場合
の他に、例えば図５に示すように一つの電極端子群１２
が電極端子形成面３８の中央部分に配置されるものでも
よい。この場合、当該半導体素子１６を搭載する回路基
板５２には、電極端子群１２に対応して開口する長孔３
０は一つだけ設けられる。この構成により、同様にして
ボンディングワイヤ２８をこの長孔３０内で配線するこ
とができ、長孔３０内にのみポッティング剤３６を塗布
することによって厚さの薄い半導体装置５０を実現でき
る。
【００１４】以上、本発明の好適な実施例について種々
述べてきたが、本発明は上述する実施例に限定されるも
のではなく、発明の精神を逸脱しない範囲で多くの改変
を施し得るのはもちろんである。
述べてきたが、本発明は上述する実施例に限定されるも
のではなく、発明の精神を逸脱しない範囲で多くの改変
を施し得るのはもちろんである。
【００１５】
【発明の効果】本発明に係る半導体装置を用いると、電
極端子とボンディング部を接続するボンディングワイヤ
を長孔内において配線することができるので、ボンディ
ングワイヤがループ状に形成されても外部接続端子の高
さ以下に押さえることができ、またさらに半導体素子は
全体がポッティング剤で封止される構造ではないため、
薄型化が図れる。また、配線パターンは全て外部接続端
子形成面に形成されるため、表裏を連絡するスルーホー
ルビアを回路基板に形成する必要がない。よって、製造
工程も簡略化されて、製造時間が短縮でき、製品コスト
の低減が可能となるという効果がある。
極端子とボンディング部を接続するボンディングワイヤ
を長孔内において配線することができるので、ボンディ
ングワイヤがループ状に形成されても外部接続端子の高
さ以下に押さえることができ、またさらに半導体素子は
全体がポッティング剤で封止される構造ではないため、
薄型化が図れる。また、配線パターンは全て外部接続端
子形成面に形成されるため、表裏を連絡するスルーホー
ルビアを回路基板に形成する必要がない。よって、製造
工程も簡略化されて、製造時間が短縮でき、製品コスト
の低減が可能となるという効果がある。
【図１】本発明に係る半導体装置の一実施の形態の構造
を示す断面図。
を示す断面図。
【図２】図１の半導体素子の電極端子形成面の電極端子
の配置を示す説明図。
の配置を示す説明図。
【図３】図１の回路基板の平面図。
【図４】図３のＡ−Ａ断面図。
【図５】本発明に係る半導体装置の他の実施の形態の構
造を示す断面図。
造を示す断面図。
【図６】従来の半導体装置の構造を示す断面図。
１０ 半導体装置 １２ 電極端子群 １６ 半導体素子 １８ 回路基板 ２２ 配線パターン ２４ ボンディング部 ２６ 電極端子 ２８ ボンディングワイヤ ３０ 長孔 ３２ 外部接続端子形成面 ３４ 半導体素子搭載面 ３６ ポッティング剤 ３８ 電極端子形成面
Claims (2)
- 【請求項１】 電極端子が形成された半導体素子を一方
の面に外部接続端子を備えた回路基板の他方の面に搭載
し、該外部接続端子と前記電極端子とが電気的に接続さ
れて成る半導体装置において、 前記半導体素子は、前記電極端子が形成された面を前記
回路基板に対向させて搭載され、 前記回路基板は、前記外部接続端子が形成された面に一
端が前記外部接続端子と電気的に接続され、他端にボン
ディング部が設けられた配線パターンが形成されている
と共に、前記半導体素子の前記電極端子の配列に沿って
複数の電極端子を一連に露出させる長孔が形成され、か
つ該長孔の開口周縁部に前記ボンディング部が形成され
て長孔の底部に露出する前記各電極端子とボンディング
部とがボンディングワイヤにより電気的に接続され、 前記長孔内部および前記ボンディングが樹脂封止されて
いることを特徴とする半導体装置。 - 【請求項２】 前記半導体素子の側面が樹脂封止されて
いることを特徴とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08231578A JP3136274B2 (ja) | 1996-09-02 | 1996-09-02 | 半導体装置 |
| JP2000247777A JP3405718B2 (ja) | 1996-09-02 | 2000-08-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08231578A JP3136274B2 (ja) | 1996-09-02 | 1996-09-02 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000247777A Division JP3405718B2 (ja) | 1996-09-02 | 2000-08-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074861A true JPH1074861A (ja) | 1998-03-17 |
| JP3136274B2 JP3136274B2 (ja) | 2001-02-19 |
Family
ID=16925724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08231578A Expired - Fee Related JP3136274B2 (ja) | 1996-09-02 | 1996-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3136274B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549277B1 (en) | 1999-09-28 | 2003-04-15 | Nikon Corporation | Illuminance meter, illuminance measuring method and exposure apparatus |
| EP1367642A3 (en) * | 2002-05-30 | 2005-08-31 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
-
1996
- 1996-09-02 JP JP08231578A patent/JP3136274B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549277B1 (en) | 1999-09-28 | 2003-04-15 | Nikon Corporation | Illuminance meter, illuminance measuring method and exposure apparatus |
| EP1367642A3 (en) * | 2002-05-30 | 2005-08-31 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| US7193320B2 (en) | 2002-05-30 | 2007-03-20 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3136274B2 (ja) | 2001-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100604821B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US5241133A (en) | Leadless pad array chip carrier | |
| US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
| US6160705A (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US5849608A (en) | Semiconductor chip package | |
| US5796038A (en) | Technique to produce cavity-up HBGA packages | |
| EP0563264B1 (en) | Leadless pad array chip carrier | |
| KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
| KR100271656B1 (ko) | 비지에이 반도체 패키지 및 그 제조방법 | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| JPH09312355A (ja) | 半導体装置とその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| KR19980068343A (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP3136274B2 (ja) | 半導体装置 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP3405718B2 (ja) | 半導体装置 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JPH0517709B2 (ja) | ||
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JPS6352460A (ja) | マルチチツプモジユ−ルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |