JPH1075132A - 差動増幅装置 - Google Patents
差動増幅装置Info
- Publication number
- JPH1075132A JPH1075132A JP8228395A JP22839596A JPH1075132A JP H1075132 A JPH1075132 A JP H1075132A JP 8228395 A JP8228395 A JP 8228395A JP 22839596 A JP22839596 A JP 22839596A JP H1075132 A JPH1075132 A JP H1075132A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45496—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45498—Indexing scheme relating to differential amplifiers the CSC comprising only resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45656—Indexing scheme relating to differential amplifiers the LC comprising one diode of a current mirror, i.e. forming an asymmetrical load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 差動増幅回路部の電源電圧と出力抵抗の一端
に印加する基準電圧との電圧差が大きい場合において
も、歪を生じない差動増幅装置を提供すること。 【解決手段】 差動接続された特性の同じトランジスタ
Ｑ１及びＱ２の一方のトランジスタＱ１のコレクタに接
続されたダイオード接続のトランジスタＱ３を含む第１
のカレントミラー回路ＣＭ１と、第１のカレントミラー
回路ＣＭ１の他方のトランジスタＱ４に直列に接続され
たダイオード接続のトランジスタＱ５を含む第２のカレ
ントミラー回路ＣＭ２と、第２のカレントミラー回路Ｃ
Ｍ２の他方のトランジスタＱ６に直列に接続されて、且
つ基準電圧ＶRef が供給された電圧電流変換用出力抵抗
ＲOUT とを備えている。
に印加する基準電圧との電圧差が大きい場合において
も、歪を生じない差動増幅装置を提供すること。 【解決手段】 差動接続された特性の同じトランジスタ
Ｑ１及びＱ２の一方のトランジスタＱ１のコレクタに接
続されたダイオード接続のトランジスタＱ３を含む第１
のカレントミラー回路ＣＭ１と、第１のカレントミラー
回路ＣＭ１の他方のトランジスタＱ４に直列に接続され
たダイオード接続のトランジスタＱ５を含む第２のカレ
ントミラー回路ＣＭ２と、第２のカレントミラー回路Ｃ
Ｍ２の他方のトランジスタＱ６に直列に接続されて、且
つ基準電圧ＶRef が供給された電圧電流変換用出力抵抗
ＲOUT とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタ差動
増幅回路に関し、特に、差動増幅回路の一方のトランジ
スタから出力される電流信号を電圧に変換するための電
流電圧変換回路に関する。
増幅回路に関し、特に、差動増幅回路の一方のトランジ
スタから出力される電流信号を電圧に変換するための電
流電圧変換回路に関する。
【０００２】
【従来の技術】差動増幅回路は、特性の揃った２つのト
ランジスタを備えたものであり、２つのトランジスタの
ベースの夫々に入力される２つの入力電圧の差に応じて
変化する出力側のトランジスタのコレクタ電流を出力信
号としている。
ランジスタを備えたものであり、２つのトランジスタの
ベースの夫々に入力される２つの入力電圧の差に応じて
変化する出力側のトランジスタのコレクタ電流を出力信
号としている。
【０００３】また、この場合、出力信号として電圧信号
を得たい場合においては、電流信号を電圧信号に変換す
る電流電圧変換回路が必要である。
を得たい場合においては、電流信号を電圧信号に変換す
る電流電圧変換回路が必要である。
【０００４】従来、この種の電流電圧変換回路として
は、抵抗のみで構成されているものが挙げられる。この
抵抗のみによる電流電圧変換回路は、差動増幅回路の出
力信号である電流信号を該抵抗に流した際に生じる電圧
降下を利用するものである。
は、抵抗のみで構成されているものが挙げられる。この
抵抗のみによる電流電圧変換回路は、差動増幅回路の出
力信号である電流信号を該抵抗に流した際に生じる電圧
降下を利用するものである。
【０００５】以下に、従来の差動増幅回路及び電流電圧
変換回路を備えた差動増幅装置の一例として、図４に示
される差動増幅装置（従来例）について説明する。
変換回路を備えた差動増幅装置の一例として、図４に示
される差動増幅装置（従来例）について説明する。
【０００６】従来例の差動増幅装置は、特性の揃った第
１及び第２のトランジスタＱ1 及びＱ2 、第１及び第２
のトランジスタＱ1 及びＱ2 の夫々のエミッタに一端を
接続された第１及び第２のエミッタ抵抗ＲE1及びＲE2、
並びに第１及び第２の抵抗ＲE1及びＲE2の他端に一端を
接続された共通抵抗ＲCOM を有する差動増幅回路部と、
一端を差動増幅回路の第１のトランジスタＱ1 のコレク
タに接続された電流電圧変換用出力抵抗ＲOUT からなる
電流電圧変換回路部とを備えている。
１及び第２のトランジスタＱ1 及びＱ2 、第１及び第２
のトランジスタＱ1 及びＱ2 の夫々のエミッタに一端を
接続された第１及び第２のエミッタ抵抗ＲE1及びＲE2、
並びに第１及び第２の抵抗ＲE1及びＲE2の他端に一端を
接続された共通抵抗ＲCOM を有する差動増幅回路部と、
一端を差動増幅回路の第１のトランジスタＱ1 のコレク
タに接続された電流電圧変換用出力抵抗ＲOUT からなる
電流電圧変換回路部とを備えている。
【０００７】このような構成を備えた差動増幅装置にお
いて、第２のトランジスタＱ2 のコレクタに電源電圧Ｖ
CCを印加し、電流電圧変換用出力抵抗ＲOUT の他端に基
準電圧ＶRef を印加した状態で、第１及び第２のトラン
ジスタＱ1 及びＱ2 の夫々のベースに第１及び第２の入
力電圧信号ＶIN1 及びＶIN2 を入力すると、第１及び第
２の入力電圧信号ＶIN1 及びＶIN2 の電圧差に応じて、
第１のトランジスタＱ1 のコレクタ電流が変化する。こ
のコレクタ電流を差動増幅回路の出力電流信号ＩOUT と
して出力し、更に、電流電圧変換用出力抵抗ＲOUT にそ
の出力電流信号ＩOUT を流すことにより、基準電圧Ｖ
Ref と第１のトランジスタのコレクタ電圧ＶQ1C との差
電圧として、電流電圧変換用出力抵抗ＲOUT の両端に生
じる出力電圧信号ＶOUT が得られる。
いて、第２のトランジスタＱ2 のコレクタに電源電圧Ｖ
CCを印加し、電流電圧変換用出力抵抗ＲOUT の他端に基
準電圧ＶRef を印加した状態で、第１及び第２のトラン
ジスタＱ1 及びＱ2 の夫々のベースに第１及び第２の入
力電圧信号ＶIN1 及びＶIN2 を入力すると、第１及び第
２の入力電圧信号ＶIN1 及びＶIN2 の電圧差に応じて、
第１のトランジスタＱ1 のコレクタ電流が変化する。こ
のコレクタ電流を差動増幅回路の出力電流信号ＩOUT と
して出力し、更に、電流電圧変換用出力抵抗ＲOUT にそ
の出力電流信号ＩOUT を流すことにより、基準電圧Ｖ
Ref と第１のトランジスタのコレクタ電圧ＶQ1C との差
電圧として、電流電圧変換用出力抵抗ＲOUT の両端に生
じる出力電圧信号ＶOUT が得られる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来例
の差動増幅装置は、電流電圧変換用出力抵抗ＲOUT の一
端に印加する基準電圧ＶRef と、第２のトランジスタＱ
2 のコレクタに印加する電源電圧ＶCCとの電圧差が大き
いと、処理できる電流に制限を受けるといった問題を有
していた。
の差動増幅装置は、電流電圧変換用出力抵抗ＲOUT の一
端に印加する基準電圧ＶRef と、第２のトランジスタＱ
2 のコレクタに印加する電源電圧ＶCCとの電圧差が大き
いと、処理できる電流に制限を受けるといった問題を有
していた。
【０００９】以下に、従来例の差動増幅装置の有する問
題点について、詳細に説明する。
題点について、詳細に説明する。
【００１０】図４の差動増幅装置において、例えば、電
源電圧ＶCC、第２の入力電圧信号ＶIN2 、基準電圧Ｖ
Ref 、第１及び第２のエミッタ抵抗ＲE1及びＲE2、共通
抵抗ＲCOM 、並びに、電流電圧変換用出力抵抗ＲOUT に
関して、ＶCC＝３Ｖ、ＶIN2 ＝１．５Ｖ、ＶRef ＝１．
５Ｖ、ＲE1＝ＲE2＝１０ｋΩ、ＲCOM ＝１００ｋΩ、Ｒ
OUT ＝１００ｋΩとし、第１及び第２のトランジスタＱ
1 及びＱ2 のエミッタ−ベース間電圧ＶBE1 及びＶBE2
を約０．７Ｖとすると、第２のトランジスタＱ2のエミ
ッタ電流ＩE2と第１のトランジスタＱ1 のエミッタ電流
ＩE1の和の電流ＩMAX は、（１）式のように求まる。
源電圧ＶCC、第２の入力電圧信号ＶIN2 、基準電圧Ｖ
Ref 、第１及び第２のエミッタ抵抗ＲE1及びＲE2、共通
抵抗ＲCOM 、並びに、電流電圧変換用出力抵抗ＲOUT に
関して、ＶCC＝３Ｖ、ＶIN2 ＝１．５Ｖ、ＶRef ＝１．
５Ｖ、ＲE1＝ＲE2＝１０ｋΩ、ＲCOM ＝１００ｋΩ、Ｒ
OUT ＝１００ｋΩとし、第１及び第２のトランジスタＱ
1 及びＱ2 のエミッタ−ベース間電圧ＶBE1 及びＶBE2
を約０．７Ｖとすると、第２のトランジスタＱ2のエミ
ッタ電流ＩE2と第１のトランジスタＱ1 のエミッタ電流
ＩE1の和の電流ＩMAX は、（１）式のように求まる。
【００１１】
【数１】
【００１２】差動増幅器の出力が完全に反転した状態に
おいては、（１）式の値を有する電流ＩMAX が第１のト
ランジスタＱ1 のコレクタ電流として流れる筈である。
即ち、電流電圧変換用出力抵抗ＲOUT には、最大で約
７．３μＡの電流が流れる筈である。
おいては、（１）式の値を有する電流ＩMAX が第１のト
ランジスタＱ1 のコレクタ電流として流れる筈である。
即ち、電流電圧変換用出力抵抗ＲOUT には、最大で約
７．３μＡの電流が流れる筈である。
【００１３】ここで、電流電圧変換用出力抵抗ＲOUT に
は、最大で約７．３μＡの電流が流れるものと仮定する
と、第１のエミッタ抵抗ＲE1、共通抵抗ＲCOM 、及び電
流電圧変換用抵抗ＲOUT に、電流ＩMAX ＝７．３μＡを
流した時に発生する電圧の総和ＶMAX は、第１のトラン
ジスタＱ１のコレクタ−エミッタ間電圧ＶCEを０．３Ｖ
として、（２）式のように求まる。
は、最大で約７．３μＡの電流が流れるものと仮定する
と、第１のエミッタ抵抗ＲE1、共通抵抗ＲCOM 、及び電
流電圧変換用抵抗ＲOUT に、電流ＩMAX ＝７．３μＡを
流した時に発生する電圧の総和ＶMAX は、第１のトラン
ジスタＱ１のコレクタ−エミッタ間電圧ＶCEを０．３Ｖ
として、（２）式のように求まる。
【００１４】
【数２】
【００１５】（２）式を参照すると理解される様に、電
圧ＶMAX は、１．８３３Ｖとなり、基準電圧ＶRef ＝
１．５Ｖを越えてしまう。このような状態は、実際には
起こり得ないことから、第１のトランジスタＱ1 の出力
電流は、図５に示されるように、最大で流れる筈の７．
３μＡまで到達することなく、途中で制限されてしまう
ことが理解される。尚、（１）式及び（２）式から、第
１及び第２のエミッタ抵抗ＲE1及びＲE2、共通抵抗Ｒ
COM 、並びに電流電圧変換用出力抵抗ＲOUT の値を小さ
くすれば、出力電流が制限されないものと考えられる
が、これらの抵抗の値は、消費電流や電流電圧変換利得
などを考慮して決められることが多く、そのような場
合、種々の条件を無視して自由に決められないものであ
る。
圧ＶMAX は、１．８３３Ｖとなり、基準電圧ＶRef ＝
１．５Ｖを越えてしまう。このような状態は、実際には
起こり得ないことから、第１のトランジスタＱ1 の出力
電流は、図５に示されるように、最大で流れる筈の７．
３μＡまで到達することなく、途中で制限されてしまう
ことが理解される。尚、（１）式及び（２）式から、第
１及び第２のエミッタ抵抗ＲE1及びＲE2、共通抵抗Ｒ
COM 、並びに電流電圧変換用出力抵抗ＲOUT の値を小さ
くすれば、出力電流が制限されないものと考えられる
が、これらの抵抗の値は、消費電流や電流電圧変換利得
などを考慮して決められることが多く、そのような場
合、種々の条件を無視して自由に決められないものであ
る。
【００１６】本発明の目的は、このような問題を解決す
べく、電流電圧変換用出力抵抗の一端に印加する基準電
圧と、第２のトランジスタのコレクタに印加する電源電
圧との電圧差が大きい場合においても、処理可能な電流
が制限を受けないような電流電圧変換回路を備えた差動
増幅装置を提供することにある。
べく、電流電圧変換用出力抵抗の一端に印加する基準電
圧と、第２のトランジスタのコレクタに印加する電源電
圧との電圧差が大きい場合においても、処理可能な電流
が制限を受けないような電流電圧変換回路を備えた差動
増幅装置を提供することにある。
【００１７】
【課題を解決するための手段】本発明は、上述した課題
を解決すべく、以下に示す手段を提供する。
を解決すべく、以下に示す手段を提供する。
【００１８】即ち、本発明によれば、差動接続された特
性の同じ第１及び第２のトランジスタと、前記第１のト
ランジスタの出力側に出力電圧を得るために接続され、
且つ、基準電圧が供給されて、該第１のトランジスタに
流れる出力電流を電圧に変換する電流電圧変換回路部と
を有する差動増幅装置において、前記電流電圧変換回路
部は、前記第１のトランジスタの前記出力側に接続され
たダイオード接続の第３のトランジスタを含む第１のカ
レントミラー回路と、該第１のカレントミラー回路の他
方のトランジスタである第４のトランジスタに直列に接
続されたダイオード接続の第５のトランジスタを含む第
２のカレントミラー回路と、該第２のカレントミラー回
路の他方のトランジスタである第６のトランジスタに直
列に接続され、且つ前記基準電圧が供給された電圧電流
変換用出力抵抗とを備えることを特徴とする差動増幅装
置が得られる。
性の同じ第１及び第２のトランジスタと、前記第１のト
ランジスタの出力側に出力電圧を得るために接続され、
且つ、基準電圧が供給されて、該第１のトランジスタに
流れる出力電流を電圧に変換する電流電圧変換回路部と
を有する差動増幅装置において、前記電流電圧変換回路
部は、前記第１のトランジスタの前記出力側に接続され
たダイオード接続の第３のトランジスタを含む第１のカ
レントミラー回路と、該第１のカレントミラー回路の他
方のトランジスタである第４のトランジスタに直列に接
続されたダイオード接続の第５のトランジスタを含む第
２のカレントミラー回路と、該第２のカレントミラー回
路の他方のトランジスタである第６のトランジスタに直
列に接続され、且つ前記基準電圧が供給された電圧電流
変換用出力抵抗とを備えることを特徴とする差動増幅装
置が得られる。
【００１９】ここで、前記第３及び第４のトランジスタ
は、前記第１及び第２のトランジスタと異なる極性を有
するものであり、前記第５及び第６のトランジスタは、
第１及び第２のトランジスタと同じ極性を有するもので
ある。
は、前記第１及び第２のトランジスタと異なる極性を有
するものであり、前記第５及び第６のトランジスタは、
第１及び第２のトランジスタと同じ極性を有するもので
ある。
【００２０】例えば、前記差動増幅装置において、前記
第１及び第２のトランジスタがｎｐｎトランジスタであ
る場合、前記第３及び第４のトランジスタは、ｐｎｐト
ランジスタであり、前記第５及び第６のトランジスタ
は、ｎｐｎトランジスタであり、前記第２のトランジス
タのコレクタは、正電圧を有する電源電圧に接続されて
おり、前記第１のカレントミラー回路は、前記第３のト
ランジスタのコレクタ及びベースが前記第１のトランジ
スタのコレクタに接続され、前記第４のトランジスタの
ベースが前記第３のトランジスタのベースに接続されて
構成されており、前記第２のカレントミラー回路は、前
記第５のトランジスタのコレクタ及びベースが前記第４
のトランジスタのコレクタに接続され、前記第６のトラ
ンジスタのベースが該第５のトランジスタのベースに接
続されて構成されており、前記電流電圧変換用抵抗は、
前記第６のトランジスタのコレクタに接続されている。
第１及び第２のトランジスタがｎｐｎトランジスタであ
る場合、前記第３及び第４のトランジスタは、ｐｎｐト
ランジスタであり、前記第５及び第６のトランジスタ
は、ｎｐｎトランジスタであり、前記第２のトランジス
タのコレクタは、正電圧を有する電源電圧に接続されて
おり、前記第１のカレントミラー回路は、前記第３のト
ランジスタのコレクタ及びベースが前記第１のトランジ
スタのコレクタに接続され、前記第４のトランジスタの
ベースが前記第３のトランジスタのベースに接続されて
構成されており、前記第２のカレントミラー回路は、前
記第５のトランジスタのコレクタ及びベースが前記第４
のトランジスタのコレクタに接続され、前記第６のトラ
ンジスタのベースが該第５のトランジスタのベースに接
続されて構成されており、前記電流電圧変換用抵抗は、
前記第６のトランジスタのコレクタに接続されている。
【００２１】また、本発明によれば、このような差動増
幅装置において、前記第３のトランジスタのエミッタに
一端を接続され、他端を前記電源電圧に接続された第１
の抵抗と、前記第４のトランジスタのエミッタに一端を
接続され、他端を前記電源電圧に接続された第２の抵抗
と、前記第５のトランジスタのエミッタに一端を接続さ
れ、他端をグランドに接続された第３の抵抗と、前記第
６のトランジスタのエミッタに一端を接続され、他端を
グランドに接続された第４の抵抗とを更に備えることを
特徴とする差動増幅装置が得られる。
幅装置において、前記第３のトランジスタのエミッタに
一端を接続され、他端を前記電源電圧に接続された第１
の抵抗と、前記第４のトランジスタのエミッタに一端を
接続され、他端を前記電源電圧に接続された第２の抵抗
と、前記第５のトランジスタのエミッタに一端を接続さ
れ、他端をグランドに接続された第３の抵抗と、前記第
６のトランジスタのエミッタに一端を接続され、他端を
グランドに接続された第４の抵抗とを更に備えることを
特徴とする差動増幅装置が得られる。
【００２２】また、例えば、前記差動増幅装置におい
て、前記第１及び第２のトランジスタがｐｎｐトランジ
スタである場合、前記第３及び第４のトランジスタは、
ｎｐｎトランジスタであり、前記第５及び第６のトラン
ジスタは、ｐｎｐトランジスタであり、前記第２のトラ
ンジスタのエミッタは、負電圧を有する電源電圧に接続
されており、前記第１のカレントミラー回路は、前記第
３のトランジスタのエミッタ及びベースが前記第１のト
ランジスタのエミッタに接続され、前記第４のトランジ
スタのベースが前記第３のトランジスタのベースに接続
されて構成されており、前記第２のカレントミラー回路
は、前記第５のトランジスタのエミッタ及びベースが前
記第４のトランジスタのエミッタに接続され、前記第６
のトランジスタのベースが該第５のトランジスタのベー
スに接続されて構成されており、前記電流電圧変換用抵
抗は、前記第６のトランジスタのエミッタに接続されて
いる。
て、前記第１及び第２のトランジスタがｐｎｐトランジ
スタである場合、前記第３及び第４のトランジスタは、
ｎｐｎトランジスタであり、前記第５及び第６のトラン
ジスタは、ｐｎｐトランジスタであり、前記第２のトラ
ンジスタのエミッタは、負電圧を有する電源電圧に接続
されており、前記第１のカレントミラー回路は、前記第
３のトランジスタのエミッタ及びベースが前記第１のト
ランジスタのエミッタに接続され、前記第４のトランジ
スタのベースが前記第３のトランジスタのベースに接続
されて構成されており、前記第２のカレントミラー回路
は、前記第５のトランジスタのエミッタ及びベースが前
記第４のトランジスタのエミッタに接続され、前記第６
のトランジスタのベースが該第５のトランジスタのベー
スに接続されて構成されており、前記電流電圧変換用抵
抗は、前記第６のトランジスタのエミッタに接続されて
いる。
【００２３】また、本発明によれば、このような差動増
幅装置において、前記第３のトランジスタのコレクタに
一端を接続され、他端を前記電源電圧に接続された第１
の抵抗と、前記第４のトランジスタのコレクタに一端を
接続され、他端を前記電源電圧に接続された第２の抵抗
と、前記第５のトランジスタのコレクタに一端を接続さ
れ、他端をグランドに接続された第３の抵抗と、前記第
６のトランジスタのコレクタに一端を接続され、他端を
グランドに接続された第４の抵抗とを更に備えることを
特徴とする差動増幅装置が得られる。
幅装置において、前記第３のトランジスタのコレクタに
一端を接続され、他端を前記電源電圧に接続された第１
の抵抗と、前記第４のトランジスタのコレクタに一端を
接続され、他端を前記電源電圧に接続された第２の抵抗
と、前記第５のトランジスタのコレクタに一端を接続さ
れ、他端をグランドに接続された第３の抵抗と、前記第
６のトランジスタのコレクタに一端を接続され、他端を
グランドに接続された第４の抵抗とを更に備えることを
特徴とする差動増幅装置が得られる。
【００２４】更に、本発明によれば、第１乃至第４の抵
抗を備える前記差動増幅装置において、前記電流電圧変
換回路部は、前記第１の抵抗の抵抗値と、前記第２の抵
抗の抵抗値との比を変えることにより、又は、前記第３
の抵抗の抵抗値と、前記第４の抵抗の抵抗値との比を変
えることにより、電流電圧変換率を調整することができ
ることを特徴とする差動増幅装置が得られる。
抗を備える前記差動増幅装置において、前記電流電圧変
換回路部は、前記第１の抵抗の抵抗値と、前記第２の抵
抗の抵抗値との比を変えることにより、又は、前記第３
の抵抗の抵抗値と、前記第４の抵抗の抵抗値との比を変
えることにより、電流電圧変換率を調整することができ
ることを特徴とする差動増幅装置が得られる。
【００２５】更に、本発明によれば、前記いずれかの差
動増幅装置において、前記第３及び第４のトランジスタ
の内の少なくとも一方は、複数個のトランジスタ素子か
らなり、前記第１のカレントミラー回路は、前記第３及
び第４のトランジスタを構成する前記トランジスタ素子
の個数の比により、電流電圧変換率を調整することがで
きることを特徴とする差動増幅装置が得られる。同様に
して、前記第２のカレントミラー回路を構成する第５及
び第６のトランジスタを、夫々、複数個のトランジスタ
素子を用いて構成しても良く、その場合も、前記トラン
ジスタ素子の個数の比により、電流電圧変換率を調整す
ることができる。
動増幅装置において、前記第３及び第４のトランジスタ
の内の少なくとも一方は、複数個のトランジスタ素子か
らなり、前記第１のカレントミラー回路は、前記第３及
び第４のトランジスタを構成する前記トランジスタ素子
の個数の比により、電流電圧変換率を調整することがで
きることを特徴とする差動増幅装置が得られる。同様に
して、前記第２のカレントミラー回路を構成する第５及
び第６のトランジスタを、夫々、複数個のトランジスタ
素子を用いて構成しても良く、その場合も、前記トラン
ジスタ素子の個数の比により、電流電圧変換率を調整す
ることができる。
【００２６】若しくは、本発明によれば、前記いずれか
の差動増幅装置において、前記第１のカレントミラー回
路は、前記第３及び第４のトランジスタの特性が揃って
おり、前記第２のカレントミラー回路は、前記第５及び
第６のトランジスタの特性が揃っていることを特徴とす
る差動増幅装置が得られる。
の差動増幅装置において、前記第１のカレントミラー回
路は、前記第３及び第４のトランジスタの特性が揃って
おり、前記第２のカレントミラー回路は、前記第５及び
第６のトランジスタの特性が揃っていることを特徴とす
る差動増幅装置が得られる。
【００２７】
【発明の実施の形態】本発明の特徴は、例えば差動増幅
回路部の有する第１及び第２の一対のｎｐｎトランジス
タに関し、第１のトランジスタのコレクタには電流電圧
変換回路部が接続され第２のトランジスタのコレクタに
は電源電圧が供給されている場合において、該電流電圧
変換回路部が、第１のトランジスタのコレクタの電位を
電源電圧より余り下げずに、第１のトランジスタのコレ
クタ電流のみを取り出して、基準電圧が供給される電流
電圧変換用抵抗に該コレクタ電流を流して、該電流電圧
変換用抵抗における電圧降下を利用して、該コレクタ電
流を電圧に変換するような構成を備えていることであ
る。
回路部の有する第１及び第２の一対のｎｐｎトランジス
タに関し、第１のトランジスタのコレクタには電流電圧
変換回路部が接続され第２のトランジスタのコレクタに
は電源電圧が供給されている場合において、該電流電圧
変換回路部が、第１のトランジスタのコレクタの電位を
電源電圧より余り下げずに、第１のトランジスタのコレ
クタ電流のみを取り出して、基準電圧が供給される電流
電圧変換用抵抗に該コレクタ電流を流して、該電流電圧
変換用抵抗における電圧降下を利用して、該コレクタ電
流を電圧に変換するような構成を備えていることであ
る。
【００２８】このような構成を備えた差動増幅装置にお
いては、第１のトランジスタのコレクタ電流の最大値
が、第２のトランジスタ側で決定される入力側最大電流
と同じ電流値を取り得る。ここで、入力側最大電流と
は、第２のトランジスタのコレクタを流れる最大の電流
であって、第２のトランジスタのベースに入力される入
力電圧信号の最大値と、第２のトランジスタのベース−
エミッタ間電圧と、第２のトランジスタのエミッタから
グランドまでの直列インピーダンスとにより決定される
電流である。
いては、第１のトランジスタのコレクタ電流の最大値
が、第２のトランジスタ側で決定される入力側最大電流
と同じ電流値を取り得る。ここで、入力側最大電流と
は、第２のトランジスタのコレクタを流れる最大の電流
であって、第２のトランジスタのベースに入力される入
力電圧信号の最大値と、第２のトランジスタのベース−
エミッタ間電圧と、第２のトランジスタのエミッタから
グランドまでの直列インピーダンスとにより決定される
電流である。
【００２９】以下に、本発明の実施の形態について図面
を用いて説明する。
を用いて説明する。
【００３０】本実施の形態の差動増幅装置は、図１に示
されるように、差動増幅回路部と、電流電圧変換回路部
とにより構成される。
されるように、差動増幅回路部と、電流電圧変換回路部
とにより構成される。
【００３１】更に詳しくは、差動増幅回路部は、特性の
揃った第１及び第２のｎｐｎトランジスタＱ１及びＱ２
と、第１及び第２のトランジスタＱ１及びＱ２の夫々の
エミッタに接続された第１及び第２のエミッタ抵抗ＲE1
及びＲE2と、第１及び第２のエミッタ抵抗ＲE1及びＲE2
とグランドに接続された共通抵抗ＲCOM とを備えてい
る。また、第２のトランジスタＱ２のコレクタには、電
源電圧ＶCCが供給されている。
揃った第１及び第２のｎｐｎトランジスタＱ１及びＱ２
と、第１及び第２のトランジスタＱ１及びＱ２の夫々の
エミッタに接続された第１及び第２のエミッタ抵抗ＲE1
及びＲE2と、第１及び第２のエミッタ抵抗ＲE1及びＲE2
とグランドに接続された共通抵抗ＲCOM とを備えてい
る。また、第２のトランジスタＱ２のコレクタには、電
源電圧ＶCCが供給されている。
【００３２】このような構成を備える差動増幅回路部
は、第１のトランジスタＱ１のベースに入力される第１
の入力電圧信号ＶIN1 と第２のトランジスタＱ２のベー
スに入力される第２の入力電圧信号ＶIN2 との差電圧に
応じて変化する第１のトランジスタのコレクタ電流を出
力電流ＩOUT として出力するものである。
は、第１のトランジスタＱ１のベースに入力される第１
の入力電圧信号ＶIN1 と第２のトランジスタＱ２のベー
スに入力される第２の入力電圧信号ＶIN2 との差電圧に
応じて変化する第１のトランジスタのコレクタ電流を出
力電流ＩOUT として出力するものである。
【００３３】電流電圧変換回路部は、第１及び第２のカ
レントミラー回路ＣＭ１及びＣＭ２と電流電圧変換用出
力抵抗ＲOUT とを備えている。
レントミラー回路ＣＭ１及びＣＭ２と電流電圧変換用出
力抵抗ＲOUT とを備えている。
【００３４】更に詳しくは、第１のカレントミラー回路
ＣＭ１は、ダイオード接続された第３のｐｎｐトランジ
スタＱ３と第４のｐｎｐトランジスタＱ４とで構成され
ており、第３及び第４のトランジスタＱ３及びＱ４の夫
々のエミッタには、第３及び第４のエミッタ抵抗ＲE3及
びＲE4が接続されている。また、第３のトランジスタＱ
３のコレクタは、第１のトランジスタＱ１のコレクタに
接続されており、第３及び第４のエミッタ抵抗ＲE3及び
ＲE4には電源電圧ＶCCが供給されている。第２のカレン
トミラー回路ＣＭ２は、ダイオード接続された第５のｎ
ｐｎトランジスタＱ５と第６のｎｐｎトランジスタＱ６
とで構成されており、第５及び第６のトランジスタＱ５
及びＱ６の夫々のエミッタには、第５及び第６のエミッ
タ抵抗ＲE5及びＲE6が接続されている。また、第５のト
ランジスタＱ５のコレクタには、第４のトランジスタＱ
４のコレクタが接続されており、第５及び第６のエミッ
タ抵抗ＲE5及びＲE6は、グランドに接続されている。更
に、第６のトランジスタＱ６のコレクタには、電流電圧
変換用出力抵抗ＲOUT が接続されており、該電流電圧変
換用出力抵抗ＲOUT には、基準電圧ＶRef が供給されて
いる。
ＣＭ１は、ダイオード接続された第３のｐｎｐトランジ
スタＱ３と第４のｐｎｐトランジスタＱ４とで構成され
ており、第３及び第４のトランジスタＱ３及びＱ４の夫
々のエミッタには、第３及び第４のエミッタ抵抗ＲE3及
びＲE4が接続されている。また、第３のトランジスタＱ
３のコレクタは、第１のトランジスタＱ１のコレクタに
接続されており、第３及び第４のエミッタ抵抗ＲE3及び
ＲE4には電源電圧ＶCCが供給されている。第２のカレン
トミラー回路ＣＭ２は、ダイオード接続された第５のｎ
ｐｎトランジスタＱ５と第６のｎｐｎトランジスタＱ６
とで構成されており、第５及び第６のトランジスタＱ５
及びＱ６の夫々のエミッタには、第５及び第６のエミッ
タ抵抗ＲE5及びＲE6が接続されている。また、第５のト
ランジスタＱ５のコレクタには、第４のトランジスタＱ
４のコレクタが接続されており、第５及び第６のエミッ
タ抵抗ＲE5及びＲE6は、グランドに接続されている。更
に、第６のトランジスタＱ６のコレクタには、電流電圧
変換用出力抵抗ＲOUT が接続されており、該電流電圧変
換用出力抵抗ＲOUT には、基準電圧ＶRef が供給されて
いる。
【００３５】尚、本実施の形態において、第１のカレン
トミラー回路ＣＭ１を構成する第３及び第４のトランジ
スタＱ３及びＱ４は、特性の揃ったものであるとし、第
２のカレントミラー回路ＣＭ２を構成する第５及び第６
のトランジスタＱ５及びＱ６も、特性の揃ったものであ
るとする。
トミラー回路ＣＭ１を構成する第３及び第４のトランジ
スタＱ３及びＱ４は、特性の揃ったものであるとし、第
２のカレントミラー回路ＣＭ２を構成する第５及び第６
のトランジスタＱ５及びＱ６も、特性の揃ったものであ
るとする。
【００３６】また、第３乃至第６のエミッタ抵抗ＲE3〜
ＲE6は、各トランジスタにおけるアーリー効果の影響を
吸収するため、及びカレントミラー比の設定をするため
の抵抗であり、カレントミラー比を等倍（１倍）とする
場合は、第３のエミッタ抵抗ＲE3と第４のエミッタ抵抗
ＲE4の抵抗値を等しくすると共に、第５のエミッタ抵抗
ＲE5と第６のエミッタ抵抗ＲE6の抵抗値を等しくし、且
つ、出力電流信号ＩOU T として最大で入力側最大電流と
同じ電流値が得られるように第３乃至第６のエミッタ抵
抗ＲE3〜ＲE6の抵抗値を選べば良い。
ＲE6は、各トランジスタにおけるアーリー効果の影響を
吸収するため、及びカレントミラー比の設定をするため
の抵抗であり、カレントミラー比を等倍（１倍）とする
場合は、第３のエミッタ抵抗ＲE3と第４のエミッタ抵抗
ＲE4の抵抗値を等しくすると共に、第５のエミッタ抵抗
ＲE5と第６のエミッタ抵抗ＲE6の抵抗値を等しくし、且
つ、出力電流信号ＩOU T として最大で入力側最大電流と
同じ電流値が得られるように第３乃至第６のエミッタ抵
抗ＲE3〜ＲE6の抵抗値を選べば良い。
【００３７】このような構成を備えた電流電圧変換回路
部は、第１のトランジスタＱ１のコレクタに流れる出力
電流信号ＩOUT を第１のカレントミラー回路ＣＭ１及び
第２のカレントミラー回路ＣＭ２を介して電流電圧変換
用出力抵抗ＲOUT に伝達し、出力電圧信号ＶOUT に変換
する。
部は、第１のトランジスタＱ１のコレクタに流れる出力
電流信号ＩOUT を第１のカレントミラー回路ＣＭ１及び
第２のカレントミラー回路ＣＭ２を介して電流電圧変換
用出力抵抗ＲOUT に伝達し、出力電圧信号ＶOUT に変換
する。
【００３８】ここで、本実施の形態のような電流電圧変
換回路部を備えた差動増幅装置においては、電源電圧Ｖ
CCと基準電圧ＶRef との電圧差が大きい場合でも、処理
出来る電流に制限を受けることがない。
換回路部を備えた差動増幅装置においては、電源電圧Ｖ
CCと基準電圧ＶRef との電圧差が大きい場合でも、処理
出来る電流に制限を受けることがない。
【００３９】以下に、具体的な数値を挙げて、この点に
ついて詳細に説明する。
ついて詳細に説明する。
【００４０】図１の差動増幅装置において、例えば、第
３乃至第６のエミッタ抵抗ＲE3〜ＲE6について、ＲE3＝
ＲE4＝１０ｋΩ、ＲE5＝ＲE6＝１０ｋΩとし、その他の
条件を従来例と同じくする、即ち、ＶCC＝３Ｖ、ＶIN2
＝１．５Ｖ、ＶRef ＝１．５Ｖ、ＲE1＝ＲE2＝１０ｋ
Ω、ＲCOM ＝１００ｋΩ、ＲOUT ＝１００ｋΩとし、第
１及び第２のトランジスタＱ1 及びＱ2 のエミッタ−ベ
ース間電圧ＶBE1 及びＶBE2 を約０．７Ｖとすると、前
述の通り、差動増幅回路部の最大出力電流（第２のトラ
ンジスタＱ２のコレクタ電流の最大値）は、（１）式か
ら、ＩMAX ＝７．３μＡとなる。
３乃至第６のエミッタ抵抗ＲE3〜ＲE6について、ＲE3＝
ＲE4＝１０ｋΩ、ＲE5＝ＲE6＝１０ｋΩとし、その他の
条件を従来例と同じくする、即ち、ＶCC＝３Ｖ、ＶIN2
＝１．５Ｖ、ＶRef ＝１．５Ｖ、ＲE1＝ＲE2＝１０ｋ
Ω、ＲCOM ＝１００ｋΩ、ＲOUT ＝１００ｋΩとし、第
１及び第２のトランジスタＱ1 及びＱ2 のエミッタ−ベ
ース間電圧ＶBE1 及びＶBE2 を約０．７Ｖとすると、前
述の通り、差動増幅回路部の最大出力電流（第２のトラ
ンジスタＱ２のコレクタ電流の最大値）は、（１）式か
ら、ＩMAX ＝７．３μＡとなる。
【００４１】ここで、本実施の形態においては、第１の
トランジスタＱ１のコレクタの電位は、第３のエミッタ
抵抗ＲE3及びダイオード接続されている第３のトランジ
スタＱ３における電圧降下が小さいことから、電源電圧
ＶCCと比較して、基準電圧ＶRef 程低くない。従って、
第１のトランジスタＱ１のコレクタ電流は、最大で、Ｉ
MAX を取り得る。また、第１及び第２のカレントミラー
回路ＣＭ１及びＣＭ２は、ＲE3＝ＲE4及びＲE5＝ＲE6か
ら理解される様に、共にカレントミラー比が１であるた
め、電流電圧変換用出力抵抗ＲOUT に流される電流は、
差動増幅回路部の出力電流信号ＩOUT に等しく、また、
その電流の最大値もＩMAX に等しい。
トランジスタＱ１のコレクタの電位は、第３のエミッタ
抵抗ＲE3及びダイオード接続されている第３のトランジ
スタＱ３における電圧降下が小さいことから、電源電圧
ＶCCと比較して、基準電圧ＶRef 程低くない。従って、
第１のトランジスタＱ１のコレクタ電流は、最大で、Ｉ
MAX を取り得る。また、第１及び第２のカレントミラー
回路ＣＭ１及びＣＭ２は、ＲE3＝ＲE4及びＲE5＝ＲE6か
ら理解される様に、共にカレントミラー比が１であるた
め、電流電圧変換用出力抵抗ＲOUT に流される電流は、
差動増幅回路部の出力電流信号ＩOUT に等しく、また、
その電流の最大値もＩMAX に等しい。
【００４２】一方、ＩMAX が流れるときの第６のトラン
ジスタＱ６のコレクタ電圧ＶCMAXは、（３）式の様に表
される。
ジスタＱ６のコレクタ電圧ＶCMAXは、（３）式の様に表
される。
【００４３】
【数３】
【００４４】ここで、ＶCEMAX は、ＩMAX が流れるとき
の第６のトランジスタＱ６のエミッタ−コレクタ間電圧
である。
の第６のトランジスタＱ６のエミッタ−コレクタ間電圧
である。
【００４５】このエミッタ−コレクタ間電圧Ｖ
CEMAX は、ＩMAX が７．３μＡ程度であることを考慮し
て、大きく見積もっても０．３Ｖ程度である。従って、
コレクタ電圧ＶCMAXは、（４）式のように示される。
CEMAX は、ＩMAX が７．３μＡ程度であることを考慮し
て、大きく見積もっても０．３Ｖ程度である。従って、
コレクタ電圧ＶCMAXは、（４）式のように示される。
【００４６】
【数４】
【００４７】従って、（５）式が成り立つことになる。
【００４８】
【数５】
【００４９】（５）式から理解される様に、本実施の形
態の差動増幅装置は、電源電圧ＶCCと基準電圧ＶRef と
の電圧差が大きい場合においても、処理出来る電流に制
限を受けることなく、動作上の余裕を十分に確保するこ
とができる。
態の差動増幅装置は、電源電圧ＶCCと基準電圧ＶRef と
の電圧差が大きい場合においても、処理出来る電流に制
限を受けることなく、動作上の余裕を十分に確保するこ
とができる。
【００５０】尚、本実施の形態において、第３乃至第６
のエミッタ抵抗ＲE3〜ＲE6に関して、ＲE3＝ＲE4、ＲE5
＝ＲE6として説明してきたが、ＲE3≠ＲE4、ＲE5≠ＲE6
としても良い。第３乃至第６のエミッタ抵抗ＲE3〜ＲE6
に関して、ＲE3≠ＲE4、ＲE5≠ＲE6とした場合、差動増
幅回路部で発生した出力電流信号を第１及び第２のカレ
ントミラー回路ＣＭ１及びＣＭ２において、夫々独立に
増幅率ＲE3／ＲE4、ＲE5／ＲE6で増幅することが出来
る。このように、差動増幅回路部や基準電圧を供給する
ための回路など、カレントミラー回路以外の回路を変更
することなく、差動増幅回路部の出力電流信号の増減を
はかることができることから、回路設計の自由度が広が
り、また、回路特性のバラつきを吸収するための調整回
路に対しても利用することができる。
のエミッタ抵抗ＲE3〜ＲE6に関して、ＲE3＝ＲE4、ＲE5
＝ＲE6として説明してきたが、ＲE3≠ＲE4、ＲE5≠ＲE6
としても良い。第３乃至第６のエミッタ抵抗ＲE3〜ＲE6
に関して、ＲE3≠ＲE4、ＲE5≠ＲE6とした場合、差動増
幅回路部で発生した出力電流信号を第１及び第２のカレ
ントミラー回路ＣＭ１及びＣＭ２において、夫々独立に
増幅率ＲE3／ＲE4、ＲE5／ＲE6で増幅することが出来
る。このように、差動増幅回路部や基準電圧を供給する
ための回路など、カレントミラー回路以外の回路を変更
することなく、差動増幅回路部の出力電流信号の増減を
はかることができることから、回路設計の自由度が広が
り、また、回路特性のバラつきを吸収するための調整回
路に対しても利用することができる。
【００５１】また、本実施の形態において、第１のカレ
ントミラー回路ＣＭ１を構成する第３及び第４のトラン
ジスタＱ３及びＱ４としては、夫々、１つのトランジス
タ素子からなるものを例に挙げて説明してきたが、例え
ば、図２に示される様に、第３のトランジスタＱ３を３
つのトランジスタ素子で構成し、第４のトランジスタＱ
４を２つのトランジスタ素子で構成するなどのように、
夫々、複数のトランジスタ素子を用いて構成しても良
い。このように、第３及び第４のトランジスタＱ３及び
Ｑ４を複数のトランジスタで構成すると、その個数の比
により、電流電圧変換率を調整することが可能である。
同様に、第２のカレントミラー回路ＣＭ２を構成する第
５及び第６のトランジスタＱ５及びＱ６に関しても、図
３に示される様に、夫々、複数個のトランジスタ素子で
構成しても良い。
ントミラー回路ＣＭ１を構成する第３及び第４のトラン
ジスタＱ３及びＱ４としては、夫々、１つのトランジス
タ素子からなるものを例に挙げて説明してきたが、例え
ば、図２に示される様に、第３のトランジスタＱ３を３
つのトランジスタ素子で構成し、第４のトランジスタＱ
４を２つのトランジスタ素子で構成するなどのように、
夫々、複数のトランジスタ素子を用いて構成しても良
い。このように、第３及び第４のトランジスタＱ３及び
Ｑ４を複数のトランジスタで構成すると、その個数の比
により、電流電圧変換率を調整することが可能である。
同様に、第２のカレントミラー回路ＣＭ２を構成する第
５及び第６のトランジスタＱ５及びＱ６に関しても、図
３に示される様に、夫々、複数個のトランジスタ素子で
構成しても良い。
【００５２】また、本実施の形態において、第１のカレ
ントミラー回路ＣＭ１を構成する第３及び第４のトラン
ジスタＱ３及びＱ４を、特性の揃ったものとして説明し
てきたが、例えば、第３及び第４のトランジスタを特性
の異なるものとしても良く、その場合、第３及び第４の
トランジスタＱ３及びＱ４のエミッタ面積の比により、
電流電圧変換率を調整することも可能である。同様に、
第２のカレントミラー回路ＣＭ２を構成する第５及び第
６のトランジスタＱ５及びＱ６を特性の異なるものと
し、そのエミッタ面積の比により、電流電圧変換率を調
整することも可能である。
ントミラー回路ＣＭ１を構成する第３及び第４のトラン
ジスタＱ３及びＱ４を、特性の揃ったものとして説明し
てきたが、例えば、第３及び第４のトランジスタを特性
の異なるものとしても良く、その場合、第３及び第４の
トランジスタＱ３及びＱ４のエミッタ面積の比により、
電流電圧変換率を調整することも可能である。同様に、
第２のカレントミラー回路ＣＭ２を構成する第５及び第
６のトランジスタＱ５及びＱ６を特性の異なるものと
し、そのエミッタ面積の比により、電流電圧変換率を調
整することも可能である。
【００５３】更に、本実施の形態において、第１及び第
２並びに第５及び第６のトランジスタＱ１及びＱ２並び
にＱ５及びＱ６は、ｎｐｎトランジスタとし、第３及び
第４のトランジスタＱ３及びＱ４は、ｐｎｐトランジス
タとして、説明してきたが、極性を反転させて、第１及
び第２並びに第５及び第６のトランジスタＱ１及びＱ２
並びにＱ５及びＱ６をｐｎｐトランジスタとし、第３及
び第４のトランジスタＱ３及びＱ４をｎｐｎトランジス
タとしても良い。その場合、電源電圧ＶCC、及び基準電
圧、並びに第１及び第２の入力電圧信号ＶIN1 及びＶ
IN2 は、夫々、負電圧であることは言うまでもない。
２並びに第５及び第６のトランジスタＱ１及びＱ２並び
にＱ５及びＱ６は、ｎｐｎトランジスタとし、第３及び
第４のトランジスタＱ３及びＱ４は、ｐｎｐトランジス
タとして、説明してきたが、極性を反転させて、第１及
び第２並びに第５及び第６のトランジスタＱ１及びＱ２
並びにＱ５及びＱ６をｐｎｐトランジスタとし、第３及
び第４のトランジスタＱ３及びＱ４をｎｐｎトランジス
タとしても良い。その場合、電源電圧ＶCC、及び基準電
圧、並びに第１及び第２の入力電圧信号ＶIN1 及びＶ
IN2 は、夫々、負電圧であることは言うまでもない。
【００５４】
【発明の効果】以上説明してきた様に、本発明の差動増
幅装置においては、電流電圧変換用出力抵抗の一端に印
加する基準電圧と、差動増幅回路部に供給する電源電圧
との電圧差が大きい場合においても、処理可能な電流が
制限を受けることがない。
幅装置においては、電流電圧変換用出力抵抗の一端に印
加する基準電圧と、差動増幅回路部に供給する電源電圧
との電圧差が大きい場合においても、処理可能な電流が
制限を受けることがない。
【図１】本発明の実施の形態の差動増幅装置を示す回路
図である。
図である。
【図２】図１に示される第１のカレントミラー回路の他
の構成を示す図である。
の構成を示す図である。
【図３】図１に示される第２のカレントミラー回路の他
の構成を示す図である。
の構成を示す図である。
【図４】従来例の差動増幅装置を示す回路図である。
【図５】従来例の差動増幅装置において問題となる制限
を受けている出力電流信号を示す図である。
を受けている出力電流信号を示す図である。
Ｑ１ 第１の（ｎｐｎ）トランジスタ Ｑ２ 第２の（ｎｐｎ）トランジスタ ＲE1 第１のエミッタ抵抗 ＲE2 第２のエミッタ抵抗 ＲCOM 共通抵抗 ＶCC 電源電圧 ＶIN1 第１の入力電圧信号 ＶIN2 第２の入力電圧信号 ＣＭ１ 第１のカレントミラー回路 Ｑ３ 第３の（ｐｎｐ）トランジスタ Ｑ４ 第４の（ｐｎｐ）トランジスタ ＲE3 第３のエミッタ抵抗 ＲE4 第４のエミッタ抵抗 ＣＭ２ 第２のカレントミラー回路 Ｑ５ 第５の（ｎｐｎ）トランジスタ Ｑ６ 第６の（ｎｐｎ）トランジスタ ＲE5 第５のエミッタ抵抗 ＲE6 第６のエミッタ抵抗 ＲOUT 電流電圧変換用出力抵抗 ＶRef 基準電圧
Claims (14)
- 【請求項１】 差動接続された特性の同じ第１及び第２
のトランジスタと、前記第１のトランジスタの出力側に
出力電圧を得るために接続され、且つ、基準電圧が供給
されて、該第１のトランジスタに流れる出力電流を電圧
に変換する電流電圧変換部とを有する差動増幅装置にお
いて、 前記電流電圧変換部は、 前記第１のトランジスタの前記出力側に接続されたダイ
オード接続の第３のトランジスタを含む第１のカレント
ミラー回路と、 該第１のカレントミラー回路の他方のトランジスタであ
る第４のトランジスタに直列に接続されたダイオード接
続の第５のトランジスタを含む第２のカレントミラー回
路と、 該第２のカレントミラー回路の他方のトランジスタであ
る第６のトランジスタに直列に接続され、且つ前記基準
電圧が供給された電圧電流変換用出力抵抗とを備えるこ
とを特徴とする差動増幅装置。 - 【請求項２】 請求項１に記載の差動増幅装置におい
て、 前記第３及び第４のトランジスタは、前記第１及び第２
のトランジスタと異なる極性を有しており、 前記第５及び第６のトランジスタは、前記第１及び第２
のトランジスタと同じ極性を有していることを特徴とす
る差動増幅装置。 - 【請求項３】 請求項２に記載の差動増幅装置におい
て、 前記第１及び第２並びに第５及び第６のトランジスタ
は、ｎｐｎトランジスタであり、 前記３及び第４のトランジスタは、ｐｎｐトランジスタ
であり、 前記第２のトランジスタのコレクタは、正電圧を有する
電源電圧に接続されており、 前記第１のカレントミラー回路は、前記第３のトランジ
スタのコレクタ及びベースが前記第１のトランジスタの
コレクタに接続され、前記第４のトランジスタのベース
が前記第３のトランジスタのベースに接続されて構成さ
れており、 前記第２のカレントミラー回路は、前記第５のトランジ
スタのコレクタ及びベースが前記第４のトランジスタの
コレクタに接続され、前記第６のトランジスタのベース
が該第５のトランジスタのベースに接続されて構成され
ており、 前記電流電圧変換用抵抗は、前記第６のトランジスタの
コレクタに接続されていることを特徴とする差動増幅装
置。 - 【請求項４】 請求項３に記載の差動増幅装置におい
て、 前記第３のトランジスタのエミッタに一端を接続され、
他端を前記電源電圧に接続された第１の抵抗と、 前記第４のトランジスタのエミッタに一端を接続され、
他端を前記電源電圧に接続された第２の抵抗とを更に備
えることを特徴とする差動増幅装置。 - 【請求項５】 請求項３又は請求項４のいずれかに記載
の差動増幅装置において、 前記第５のトランジスタのエミッタに一端を接続され、
他端をグランドに接続された第３の抵抗と、 前記第６のトランジスタのエミッタに一端を接続され、
他端をグランドに接続された第４の抵抗とを更に備える
ことを特徴とする差動増幅装置。 - 【請求項６】 請求項２に記載の差動増幅装置におい
て、 前記第１及び第２並びに第５及び第６のトランジスタ
は、ｐｎｐトランジスタであり、 前記第３及び第４のトランジスタは、ｎｐｎトランジス
タであり、 前記第２のトランジスタのエミッタは、負電圧を有する
電源電圧に接続されており、 前記第１のカレントミラー回路は、前記第３のトランジ
スタのエミッタ及びベースが前記第１のトランジスタの
エミッタに接続され、前記第４のトランジスタのベース
が前記第３のトランジスタのベースに接続されて構成さ
れており、 前記第２のカレントミラー回路は、前記第５のトランジ
スタのエミッタ及びベースが前記第４のトランジスタの
エミッタに接続され、前記第６のトランジスタのベース
が該第５のトランジスタのベースに接続されて構成され
ており、 前記電流電圧変換用抵抗は、前記第６のトランジスタの
エミッタに接続されていることを特徴とする差動増幅装
置。 - 【請求項７】 請求項６に記載の差動増幅装置におい
て、 前記第３のトランジスタのコレクタに一端を接続され、
他端を前記電源電圧に接続された第１の抵抗と、 前記第４のトランジスタのコレクタに一端を接続され、
他端を前記電源電圧に接続された第２の抵抗とを更に備
えることを特徴とする差動増幅装置。 - 【請求項８】 請求項６又は請求項７のいずれかに記載
の差動増幅装置において、 前記第５のトランジスタのコレクタに一端を接続され、
他端をグランドに接続された第３の抵抗と、 前記第６のトランジスタのコレクタに一端を接続され、
他端をグランドに接続された第４の抵抗とを更に備える
ことを特徴とする差動増幅装置。 - 【請求項９】 請求項４又は請求項７のいずれかに記載
の差動増幅装置において、 前記電流電圧変換回路部は、前記第１の抵抗の抵抗値
と、前記第２の抵抗の抵抗値との比を変えることによ
り、電流電圧変換率を調整することができることを特徴
とする差動増幅装置。 - 【請求項１０】 請求項５又は請求項８のいずれかに記
載の差動増幅装置において、 前記電流電圧変換回路部は、前記第３の抵抗の抵抗値
と、前記第４の抵抗の抵抗値との比を変えることによ
り、電流電圧変換率を調整することができることを特徴
とする差動増幅装置。 - 【請求項１１】 請求項２乃至請求項１０のいずれかに
記載の差動増幅装置において、 前記第３及び第４のトランジスタの内の少なくとも一方
は、複数個のトランジスタ素子からなり、 前記第１のカレントミラー回路は、前記第３及び第４の
トランジスタを構成する前記トランジスタ素子の個数の
比により、電流電圧変換率を調整することができること
を特徴とする差動増幅装置。 - 【請求項１２】 請求項２乃至請求項１１のいずれかに
記載の差動増幅装置において、 前記第５及び第６のトランジスタの内の少なくとも一方
は、複数個のトランジスタ素子からなり、 前記第２のカレントミラー回路は、前記第５及び第６の
トランジスタを構成する前記トランジスタ素子の個数の
比により、電流電圧変換率を調整することができること
を特徴とする差動増幅装置。 - 【請求項１３】 請求項２乃至請求項１０及び請求項１
２のいずれかに記載の差動増幅装置において、 前記第１のカレントミラー回路は、前記第３及び第４の
トランジスタの特性が揃っていることを特徴とする差動
増幅装置。 - 【請求項１４】 請求項２乃至請求項１１及び請求項１
３のいずれかに記載の差動増幅装置において、 前記第２のカレントミラー回路は、前記第５及び第６の
トランジスタの特性が揃っていることを特徴とする差動
増幅装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8228395A JPH1075132A (ja) | 1996-08-29 | 1996-08-29 | 差動増幅装置 |
| US08/920,730 US5994962A (en) | 1996-08-29 | 1997-08-29 | Differential amplifier device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8228395A JPH1075132A (ja) | 1996-08-29 | 1996-08-29 | 差動増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1075132A true JPH1075132A (ja) | 1998-03-17 |
Family
ID=16875803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8228395A Pending JPH1075132A (ja) | 1996-08-29 | 1996-08-29 | 差動増幅装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5994962A (ja) |
| JP (1) | JPH1075132A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606177B1 (en) | 1999-02-15 | 2003-08-12 | Hitachi, Ltd. | Driver circuit and optical-transmission module |
| JP2016075594A (ja) * | 2014-10-07 | 2016-05-12 | ミツミ電機株式会社 | 温度検出回路及び半導体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000138573A (ja) * | 1998-10-30 | 2000-05-16 | Fujitsu Ltd | 差動入力回路 |
| JP4319339B2 (ja) * | 2000-08-30 | 2009-08-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4141111B2 (ja) * | 2001-03-29 | 2008-08-27 | 三洋電機株式会社 | 信号増幅装置 |
| JP4167201B2 (ja) * | 2004-04-21 | 2008-10-15 | 株式会社日立製作所 | 周波数出力回路 |
| JP7347154B2 (ja) | 2019-11-21 | 2023-09-20 | 株式会社デンソー | 電動航空機用電駆動システムの制御装置、電動航空機およびコンピュータプログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4429283A (en) * | 1981-11-12 | 1984-01-31 | Rca Corporation | Differential current amplifier |
| US4523105A (en) * | 1982-09-27 | 1985-06-11 | Rca Corporation | Full wave rectifier circuit for small signals |
| JPH0250607A (ja) * | 1988-08-12 | 1990-02-20 | Sanyo Electric Co Ltd | 利得制御増幅回路 |
| WO1996007927A2 (en) * | 1994-09-01 | 1996-03-14 | Philips Electronics N.V. | Transconductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage |
-
1996
- 1996-08-29 JP JP8228395A patent/JPH1075132A/ja active Pending
-
1997
- 1997-08-29 US US08/920,730 patent/US5994962A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606177B1 (en) | 1999-02-15 | 2003-08-12 | Hitachi, Ltd. | Driver circuit and optical-transmission module |
| US6829441B2 (en) | 1999-02-15 | 2004-12-07 | Opnext Japan, Inc. | Driver circuit and optical-transmission module |
| JP2016075594A (ja) * | 2014-10-07 | 2016-05-12 | ミツミ電機株式会社 | 温度検出回路及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5994962A (en) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JP3938793B2 (ja) | 擬似対数利得制御を用いる可変利得増幅器 | |
| JPH1075132A (ja) | 差動増幅装置 | |
| JPH08237054A (ja) | 利得可変回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3719853B2 (ja) | 信号処理回路装置 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JP2513196B2 (ja) | 差動増幅回路 | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3169496B2 (ja) | 交流増幅回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JP3272063B2 (ja) | 定電流回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP3813428B2 (ja) | Ａ／ｄ変換器の出力回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPH0215130B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060301 |