JPH1075164A - 電圧制御形スイッチング素子のゲート駆動回路 - Google Patents
電圧制御形スイッチング素子のゲート駆動回路Info
- Publication number
- JPH1075164A JPH1075164A JP8231545A JP23154596A JPH1075164A JP H1075164 A JPH1075164 A JP H1075164A JP 8231545 A JP8231545 A JP 8231545A JP 23154596 A JP23154596 A JP 23154596A JP H1075164 A JPH1075164 A JP H1075164A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- gate
- circuit
- voltage
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路構成で、小損失、低サージ電圧で
ターンオフできる電圧制御形スイッチング素子のゲート
駆動回路を提供すること。 【解決手段】 電力変換器の主回路を構成するＩＧＢＴ
１のゲート信号供給回路を２回路の２重化構成とする。
ゲート信号供給回路は、ターンオン用ゲート電圧とター
ンオフ用ゲート電圧を切り換える制御用スイッチング回
路３−１（３−２）とゲート抵抗２−１（２−２）によ
り構成する。ターンオフに際しては、一方の制御用スイ
ッチング回路３−１のターンオフ動作後、一定時間を経
過して他方の制御用スイッチング回路３−２のターンオ
フ動作を行うようにする。これにより、最もサージ電圧
が高くなるターンオフ開始直後のゲート電荷減少速度を
遅くし、還流ダイオードなどがターンオンしてサージ電
圧発生要因が減少してからゲート電荷減少速度を速くす
る。
ターンオフできる電圧制御形スイッチング素子のゲート
駆動回路を提供すること。 【解決手段】 電力変換器の主回路を構成するＩＧＢＴ
１のゲート信号供給回路を２回路の２重化構成とする。
ゲート信号供給回路は、ターンオン用ゲート電圧とター
ンオフ用ゲート電圧を切り換える制御用スイッチング回
路３−１（３−２）とゲート抵抗２−１（２−２）によ
り構成する。ターンオフに際しては、一方の制御用スイ
ッチング回路３−１のターンオフ動作後、一定時間を経
過して他方の制御用スイッチング回路３−２のターンオ
フ動作を行うようにする。これにより、最もサージ電圧
が高くなるターンオフ開始直後のゲート電荷減少速度を
遅くし、還流ダイオードなどがターンオンしてサージ電
圧発生要因が減少してからゲート電荷減少速度を速くす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電圧制御形スイッ
チング素子（ＩＧＢＴなど）のゲート駆動回路、特にタ
ーンオフ時のサージ電圧低減技術に関する。
チング素子（ＩＧＢＴなど）のゲート駆動回路、特にタ
ーンオフ時のサージ電圧低減技術に関する。
【０００２】
【従来の技術】電圧制御形スイッチング素子、例えばＩ
ＧＢＴを用いた電力変換器では、ＩＧＢＴがターンオフ
する際に生じるサージ電圧が使用電圧の低下やスイッチ
ング損失の増加などの問題を引き起こす。このサージ電
圧を軽減するためには、以下のような対策が取り入れら
れている。
ＧＢＴを用いた電力変換器では、ＩＧＢＴがターンオフ
する際に生じるサージ電圧が使用電圧の低下やスイッチ
ング損失の増加などの問題を引き起こす。このサージ電
圧を軽減するためには、以下のような対策が取り入れら
れている。
【０００３】（Ａ）スイッチング速度を遅くする．ＩＧ
ＢＴのゲート周辺回路を図６に、これに相当するゲート
駆動回路を図７にそれぞれ示す。図中、１はＩＧＢＴ、
２はゲート抵抗、３はターンオン・ターンオフ制御用ス
イッチング回路、４はターンオン用電源（電圧＋Ｖｃ
ｃ）、５はターンオフ用電源（電圧−Ｖｅｅ）である。
ターンオン・ターンオフ制御用スイッチング回路３は、
例えばトランジスタＴＲ１，ＴＲ２を直列に接続し、そ
の接続点にゲート抵抗２を、ベースに＋Ｖｃｃ接続ドラ
イバＤＲ１，−Ｖｅｅ接続ドライバＤＲ２をそれぞれ接
続した構成としている。
ＢＴのゲート周辺回路を図６に、これに相当するゲート
駆動回路を図７にそれぞれ示す。図中、１はＩＧＢＴ、
２はゲート抵抗、３はターンオン・ターンオフ制御用ス
イッチング回路、４はターンオン用電源（電圧＋Ｖｃ
ｃ）、５はターンオフ用電源（電圧−Ｖｅｅ）である。
ターンオン・ターンオフ制御用スイッチング回路３は、
例えばトランジスタＴＲ１，ＴＲ２を直列に接続し、そ
の接続点にゲート抵抗２を、ベースに＋Ｖｃｃ接続ドラ
イバＤＲ１，−Ｖｅｅ接続ドライバＤＲ２をそれぞれ接
続した構成としている。
【０００４】ＩＧＢＴ１のゲートは、駆動するドライバ
側から見ると、コンデンサ（図６に示すゲート容量Ｃ
ｇ）として見える。これは、ゲート抵抗２の抵抗値Ｒｇ
を小さくすればコンデンサの電荷を素早く出し入れでき
ることを意味する。従って、抵抗値Ｒｇを小さくすれば
スイッチング速度が速くなり、逆に、抵抗値Ｒｇを大き
くすればスイッチング速度は遅くなる。即ち、ゲート抵
抗２によってＩＧＢＴ１のスイッチング速度を調整する
ことができる。
側から見ると、コンデンサ（図６に示すゲート容量Ｃ
ｇ）として見える。これは、ゲート抵抗２の抵抗値Ｒｇ
を小さくすればコンデンサの電荷を素早く出し入れでき
ることを意味する。従って、抵抗値Ｒｇを小さくすれば
スイッチング速度が速くなり、逆に、抵抗値Ｒｇを大き
くすればスイッチング速度は遅くなる。即ち、ゲート抵
抗２によってＩＧＢＴ１のスイッチング速度を調整する
ことができる。
【０００５】サージ電圧はＩＧＢＴ１が急速にターンオ
フすることによって生じる電圧であるため、ゲート抵抗
２を大きくすること、つまりスイッチング速度を遅くす
ることにより、サージ電圧を低く抑えられる。
フすることによって生じる電圧であるため、ゲート抵抗
２を大きくすること、つまりスイッチング速度を遅くす
ることにより、サージ電圧を低く抑えられる。
【０００６】（Ｂ）サージ電圧を吸収するスナバ回路を
付加する．サージ電圧はＩＧＢＴ主回路の浮遊インダク
タンス（配線インダクタンス）に蓄えられたエネルギー
によって発生する。よって、ＩＧＢＴにスナバ回路を付
設し、このスナバ回路にエネルギーを吸収すれば、サー
ジ電圧を低く抑えることができる。図８、図９に代表的
なスナバ回路を示す。
付加する．サージ電圧はＩＧＢＴ主回路の浮遊インダク
タンス（配線インダクタンス）に蓄えられたエネルギー
によって発生する。よって、ＩＧＢＴにスナバ回路を付
設し、このスナバ回路にエネルギーを吸収すれば、サー
ジ電圧を低く抑えることができる。図８、図９に代表的
なスナバ回路を示す。
【０００７】図８のスナバ回路２１は抵抗Ｒｓとコンデ
ンサＣｓを直列に接続した構成、図９のスナバ回路２２
は過渡的な等価抵抗を小さくするために抵抗Ｒｓ´と並
列にダイオードＤｓを接続した構成であり、ＩＧＢＴ１
に並列に接続している。
ンサＣｓを直列に接続した構成、図９のスナバ回路２２
は過渡的な等価抵抗を小さくするために抵抗Ｒｓ´と並
列にダイオードＤｓを接続した構成であり、ＩＧＢＴ１
に並列に接続している。
【０００８】
【発明が解決しようとする課題】上記の対策には次のよ
うな問題点がある。
うな問題点がある。
【０００９】（Ａ）の問題点 スイッチング速度を遅くすると、サージ電圧は低下する
が、スイッチングに要する時間が長くなる。スイッチン
グ時間の増加は、スイッチング素子（ＩＧＢＴ１）のタ
ーンオフ損失の増加につながるため、素子の冷却に問題
が移行するが、素子の冷却は特性上肝要であり、むやみ
にスイッチング速度を遅くすることはできない。
が、スイッチングに要する時間が長くなる。スイッチン
グ時間の増加は、スイッチング素子（ＩＧＢＴ１）のタ
ーンオフ損失の増加につながるため、素子の冷却に問題
が移行するが、素子の冷却は特性上肝要であり、むやみ
にスイッチング速度を遅くすることはできない。
【００１０】（Ｂ）の問題点 スナバ回路２１（または２２）を付設した場合は、回路
構成が複雑になり、部品点数、工数の増加につながる。
また、最近のＩＧＢＴのスイッチング速度はかなり高速
であるため、図８（図９）に示すスナバ回路２１（２
２）自体の持つ配線インダクタンスＬｄを無視すること
（スナバ回路の配線長を短くするのには限界がある）が
できず、スナバ回路の効果には限界がある。特に、ＩＧ
ＢＴの場合は十分な効果が期待できない。
構成が複雑になり、部品点数、工数の増加につながる。
また、最近のＩＧＢＴのスイッチング速度はかなり高速
であるため、図８（図９）に示すスナバ回路２１（２
２）自体の持つ配線インダクタンスＬｄを無視すること
（スナバ回路の配線長を短くするのには限界がある）が
できず、スナバ回路の効果には限界がある。特に、ＩＧ
ＢＴの場合は十分な効果が期待できない。
【００１１】本発明は上記事情に鑑みてなされたもの
で、ゲート信号供給回路を多重化することにより、簡単
な回路構成で、小損失、低サージ電圧でターンオフでき
る電圧制御形スイッチング素子のゲート駆動回路を提供
することを目的とする。
で、ゲート信号供給回路を多重化することにより、簡単
な回路構成で、小損失、低サージ電圧でターンオフでき
る電圧制御形スイッチング素子のゲート駆動回路を提供
することを目的とする。
【００１２】また本発明は、ゲート信号供給回路の２重
化の代わりにターンオフ初期専用回路を追設することに
より、比較的簡単な回路構成で、小損失、低サージ電圧
でターンオフできる電圧制御形スイッチング素子のゲー
ト駆動回路を提供することを目的とする。
化の代わりにターンオフ初期専用回路を追設することに
より、比較的簡単な回路構成で、小損失、低サージ電圧
でターンオフできる電圧制御形スイッチング素子のゲー
ト駆動回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、ターンオン用
ゲート電圧とターンオフ用ゲート電圧をスイッチング回
路及びゲート抵抗を介して電圧制御形スイッチング素子
のゲートに選択的に供給するゲート信号供給回路を複数
設け、ターンオフに際しては一つをターンオフ初期から
の動作、他を所定時間後の動作とするようにしたことを
特徴とする。
ゲート電圧とターンオフ用ゲート電圧をスイッチング回
路及びゲート抵抗を介して電圧制御形スイッチング素子
のゲートに選択的に供給するゲート信号供給回路を複数
設け、ターンオフに際しては一つをターンオフ初期から
の動作、他を所定時間後の動作とするようにしたことを
特徴とする。
【００１４】また本発明は、ターンオン用ゲート電圧と
ターンオフ用ゲート電圧をスイッチング回路及びゲート
抵抗を介して電圧制御形スイッチング素子のゲートに選
択的に供給する電圧制御形スイッチング素子のゲート駆
動回路において、スイッチング回路の共通端子とＧｎｄ
レベルの間に放電路を有するターンオフ初期専用回路を
設け、ターンオフに際しては、まずターンオフ初期専用
回路のみを動作させ、所定時間後にスイッチング回路の
ターンオフ動作及びターンオフ初期専用回路のオフ動作
を行うようにしたことを特徴とする。
ターンオフ用ゲート電圧をスイッチング回路及びゲート
抵抗を介して電圧制御形スイッチング素子のゲートに選
択的に供給する電圧制御形スイッチング素子のゲート駆
動回路において、スイッチング回路の共通端子とＧｎｄ
レベルの間に放電路を有するターンオフ初期専用回路を
設け、ターンオフに際しては、まずターンオフ初期専用
回路のみを動作させ、所定時間後にスイッチング回路の
ターンオフ動作及びターンオフ初期専用回路のオフ動作
を行うようにしたことを特徴とする。
【００１５】
【発明の実施の形態】図１に本発明の一実施形態を示
す。図中、１はＩＧＢＴ、２−１及び２−２はゲート抵
抗、３−１及び３−２はターンオン・ターンオフ制御用
スイッチング回路であり、ＩＧＢＴ１のゲート信号供給
回路を２回路としている。
す。図中、１はＩＧＢＴ、２−１及び２−２はゲート抵
抗、３−１及び３−２はターンオン・ターンオフ制御用
スイッチング回路であり、ＩＧＢＴ１のゲート信号供給
回路を２回路としている。
【００１６】次に、動作について述べる。ＩＧＢＴ１を
ターンオフさせる場合には、まず、一方のゲート信号供
給回路、例えば制御用スイッチング回路３−１側のみを
動作させる。つまり、制御用スイッチング回路３−１を
負側電源に切り換える。この状態では、他方のゲート信
号供給回路（制御用スイッチング回路３−２側）はター
ンオン状態のままであり、電源電圧を±Ｖｇ、ゲート抵
抗の値をＲｇとすると、電圧状態は図２（ａ）に示すよ
うになる。これをＩＧＢＴ１から見ると、図２（ｂ）に
示す回路と等価になる。即ち、ＩＧＢＴ１のゲートにＲ
ｇ／２の抵抗を介して０（Ｖ）が加わる。
ターンオフさせる場合には、まず、一方のゲート信号供
給回路、例えば制御用スイッチング回路３−１側のみを
動作させる。つまり、制御用スイッチング回路３−１を
負側電源に切り換える。この状態では、他方のゲート信
号供給回路（制御用スイッチング回路３−２側）はター
ンオン状態のままであり、電源電圧を±Ｖｇ、ゲート抵
抗の値をＲｇとすると、電圧状態は図２（ａ）に示すよ
うになる。これをＩＧＢＴ１から見ると、図２（ｂ）に
示す回路と等価になる。即ち、ＩＧＢＴ１のゲートにＲ
ｇ／２の抵抗を介して０（Ｖ）が加わる。
【００１７】このため、ＩＧＢＴ１のゲートの初期の電
荷減少速度は、ゲート信号供給回路が一つ（図８参照）
で、ゲート抵抗の値Ｒｇを大きめに設定することによっ
てサージ電圧を低減している場合と同等（電圧半分、抵
抗半分）となる。従って、サージ電圧も同等の電圧が生
じる。そして、ある程度時間が経過してから（還流ダイ
オードなどがターンオンしてサージ電圧発生の要因が減
少してから）他方の制御用スイッチング回路３−２もタ
ーンオフ駆動の動作をする。両ゲート信号供給回路でタ
ーンオフ駆動をするようになると、電荷減少速度は速く
なり、スイッチング速度は図８の場合よりも高速にな
る。これにより、同等のサージ電圧でスイッチング速度
を高速化できる。
荷減少速度は、ゲート信号供給回路が一つ（図８参照）
で、ゲート抵抗の値Ｒｇを大きめに設定することによっ
てサージ電圧を低減している場合と同等（電圧半分、抵
抗半分）となる。従って、サージ電圧も同等の電圧が生
じる。そして、ある程度時間が経過してから（還流ダイ
オードなどがターンオンしてサージ電圧発生の要因が減
少してから）他方の制御用スイッチング回路３−２もタ
ーンオフ駆動の動作をする。両ゲート信号供給回路でタ
ーンオフ駆動をするようになると、電荷減少速度は速く
なり、スイッチング速度は図８の場合よりも高速にな
る。これにより、同等のサージ電圧でスイッチング速度
を高速化できる。
【００１８】なお、上記実施形態ではゲート信号供給回
路を２回路（２重）としたが、３回路以上に多重化する
こともできる。その場合、回路数やゲート抵抗の値を適
宜選定すれば、きめ細かいターンオフ時のゲート電荷減
少速度調節が可能となり、より効果的な（低スイッチン
グ損失、低サージ電圧の）スイッチング動作が期待でき
る。
路を２回路（２重）としたが、３回路以上に多重化する
こともできる。その場合、回路数やゲート抵抗の値を適
宜選定すれば、きめ細かいターンオフ時のゲート電荷減
少速度調節が可能となり、より効果的な（低スイッチン
グ損失、低サージ電圧の）スイッチング動作が期待でき
る。
【００１９】図３に本発明の他の実施形態を示す。図
中、１はＩＧＢＴ、２はゲート抵抗、３はターンオン・
ターンオフ制御用スイッチング回路、４はターンオン用
電源（電圧＋Ｖｃｃ）、５はターンオフ用電源（電圧−
Ｖｅｅ）である。ターンオン・ターンオフ制御用スイッ
チング回路３は、例えばトランジスタＴＲ１，ＴＲ２を
直列に接続し、その接続点にゲート抵抗２を、ベースに
＋Ｖｃｃ接続ドライバＤＲ１，−Ｖｅｅ接続ドライバＤ
Ｒ２をそれぞれ接続した構成としている。６はターンオ
フ初期専用回路で、Ｇｎｄ接続ドライバＤＲ３と、この
出力でオン、オフするトランジスタＴＲ３により構成
し、トランジスタＴＲ３のコレクタをゲート抵抗２、エ
ミッタをターンオン用電源４とターンオフ用電源５の接
続点（Ｇｎｄ点）にそれぞれ接続している。
中、１はＩＧＢＴ、２はゲート抵抗、３はターンオン・
ターンオフ制御用スイッチング回路、４はターンオン用
電源（電圧＋Ｖｃｃ）、５はターンオフ用電源（電圧−
Ｖｅｅ）である。ターンオン・ターンオフ制御用スイッ
チング回路３は、例えばトランジスタＴＲ１，ＴＲ２を
直列に接続し、その接続点にゲート抵抗２を、ベースに
＋Ｖｃｃ接続ドライバＤＲ１，−Ｖｅｅ接続ドライバＤ
Ｒ２をそれぞれ接続した構成としている。６はターンオ
フ初期専用回路で、Ｇｎｄ接続ドライバＤＲ３と、この
出力でオン、オフするトランジスタＴＲ３により構成
し、トランジスタＴＲ３のコレクタをゲート抵抗２、エ
ミッタをターンオン用電源４とターンオフ用電源５の接
続点（Ｇｎｄ点）にそれぞれ接続している。
【００２０】ターンオフ初期専用回路６は、ドライバ出
力の電位がＧｎｄレベルより高い場合に電荷を引き抜く
働きがある。また、Ｖｃｃ接続ドライバＤＲ１と−Ｖｅ
ｅ接続ドライバＤＲ２は、独立して駆動できるようにし
ている（通常のドライバでは、互いに反転動作するよう
になっている）。
力の電位がＧｎｄレベルより高い場合に電荷を引き抜く
働きがある。また、Ｖｃｃ接続ドライバＤＲ１と−Ｖｅ
ｅ接続ドライバＤＲ２は、独立して駆動できるようにし
ている（通常のドライバでは、互いに反転動作するよう
になっている）。
【００２１】次に、動作について述べる。ターンオン時
にはターンオフ初期専用回路６は駆動せず、通常のゲー
トドライバと同じようにＶｃｃ接続ドライバＤＲ１の部
分で同じように駆動する。このため、ターンオン時の特
性は通常のドライバと同等である。
にはターンオフ初期専用回路６は駆動せず、通常のゲー
トドライバと同じようにＶｃｃ接続ドライバＤＲ１の部
分で同じように駆動する。このため、ターンオン時の特
性は通常のドライバと同等である。
【００２２】ターンオフ時は、＋Ｖｃｃ接続ドライバＤ
Ｒ１の部分をオフにした後、ターンオフ初期専用回路６
をオンにする。この状態では、図４に太線（矢印ａを併
記）で示すようにＩＧＢＴ１のゲートはゲート抵抗２及
びトランジスタＴＲ３を通してＧｎｄレベルに接続され
る。通常のゲートドライバでは最初から−Ｖｅｅ電源に
接続することになるため、この段階でのゲート電荷の引
き抜き力は本実施形態の方が弱く、ゆっくりとスイッチ
ングすることになる。これによって、サージ電圧は低減
される。
Ｒ１の部分をオフにした後、ターンオフ初期専用回路６
をオンにする。この状態では、図４に太線（矢印ａを併
記）で示すようにＩＧＢＴ１のゲートはゲート抵抗２及
びトランジスタＴＲ３を通してＧｎｄレベルに接続され
る。通常のゲートドライバでは最初から−Ｖｅｅ電源に
接続することになるため、この段階でのゲート電荷の引
き抜き力は本実施形態の方が弱く、ゆっくりとスイッチ
ングすることになる。これによって、サージ電圧は低減
される。
【００２３】ある程度ターンオフが進み、サージ電圧の
発生要因が減少した段階で、図５に太線（矢印ｂを併
記）で示すように−Ｖｅｅ接続ドライバＤＲ２の部分を
オンにする。同時に、ターンオフ初期専用回路６をオフ
にする。これにより、これ以後のスイッチング速度は通
常のドライバと同等となる。
発生要因が減少した段階で、図５に太線（矢印ｂを併
記）で示すように−Ｖｅｅ接続ドライバＤＲ２の部分を
オンにする。同時に、ターンオフ初期専用回路６をオフ
にする。これにより、これ以後のスイッチング速度は通
常のドライバと同等となる。
【００２４】従って、ゲート抵抗２を同じ値とした場合
は、本実施形態ではサージ電圧を低減できてもスイッチ
ング速度はターンオフ初期専用回路６の動作期間の影響
で遅くなるが、サージ電圧が最も生じるスイッチング直
後のスイッチング速度を遅くできる分、ゲート抵抗２を
小さめの値にすることができる。Ｖｃｃ＝Ｖｅｅの場
合、ゲート抵抗２は略半分の値にすることが可能であ
り、その場合はターンオフ初期専用回路６の動作による
スイッチング時間の増加が、その後の−Ｖｅｅ接続ドラ
イバＤＲ２の動作期間での低減によって十分に補われ
る。
は、本実施形態ではサージ電圧を低減できてもスイッチ
ング速度はターンオフ初期専用回路６の動作期間の影響
で遅くなるが、サージ電圧が最も生じるスイッチング直
後のスイッチング速度を遅くできる分、ゲート抵抗２を
小さめの値にすることができる。Ｖｃｃ＝Ｖｅｅの場
合、ゲート抵抗２は略半分の値にすることが可能であ
り、その場合はターンオフ初期専用回路６の動作による
スイッチング時間の増加が、その後の−Ｖｅｅ接続ドラ
イバＤＲ２の動作期間での低減によって十分に補われ
る。
【００２５】
【発明の効果】以上のように本発明によれば、最もサー
ジ電圧が高くなるターンオフ開始直後のゲート電荷減少
速度を遅くし、還流ダイオードなどがターンオンしてサ
ージ電圧発生要因が減少してからゲート電荷減少速度を
速くするゲート動作としたので、低スイッチング損失、
低サージ電圧でのスイッチング動作が可能となる。ま
た、ドライバ構成は少々複雑になっても、適切なドライ
バ構成の採用によりスナバ回路の大幅な削減、ひいては
スナバレス化が可能であり、装置全体としては大いに有
利となる。
ジ電圧が高くなるターンオフ開始直後のゲート電荷減少
速度を遅くし、還流ダイオードなどがターンオンしてサ
ージ電圧発生要因が減少してからゲート電荷減少速度を
速くするゲート動作としたので、低スイッチング損失、
低サージ電圧でのスイッチング動作が可能となる。ま
た、ドライバ構成は少々複雑になっても、適切なドライ
バ構成の採用によりスナバ回路の大幅な削減、ひいては
スナバレス化が可能であり、装置全体としては大いに有
利となる。
【図１】本発明の一実施形態を示す回路構成図。
【図２】一実施形態における一方のゲート信号供給回路
のみをターンオフ動作させた時の動作説明図で、（ａ）
は回路電圧状態を示す回路図、（ｂ）はＩＧＢＴ側から
見た等価回路図。
のみをターンオフ動作させた時の動作説明図で、（ａ）
は回路電圧状態を示す回路図、（ｂ）はＩＧＢＴ側から
見た等価回路図。
【図３】本発明の他の実施形態を示す回路構成図。
【図４】他の実施形態におけるターンオフ初期専用回路
を動作させた時の動作状況を説明するための回路図。
を動作させた時の動作状況を説明するための回路図。
【図５】他の実施形態における−Ｖｅｅ接続ドライバを
動作させた時の動作状況を説明するための回路図。
動作させた時の動作状況を説明するための回路図。
【図６】従来の一般的なゲート周辺回路を示す回路構成
図。
図。
【図７】図６のゲート周辺回路に相当するゲート駆動回
路を示す回路構成図。
路を示す回路構成図。
【図８】代表的なスナバ回路の一例を示す回路図。
【図９】代表的なスナバ回路の他の例を示す回路図。
１…ＩＧＢＴ ２、２−１、２−２…ゲート抵抗 ３、３−１、３−２…ターンオン・ターンオフ制御用ス
イッチング回路 ４…ターンオン用電源 ５…ターンオフ用電源 ６…ターンオフ初期専用回路 ＴＲ１〜ＴＲ３…トランジスタ ＤＲ１〜ＤＲ３…ドライバ
イッチング回路 ４…ターンオン用電源 ５…ターンオフ用電源 ６…ターンオフ初期専用回路 ＴＲ１〜ＴＲ３…トランジスタ ＤＲ１〜ＤＲ３…ドライバ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０２Ｈ 9/04 Ｈ０３Ｋ 17/56 Ｚ
Claims (2)
- 【請求項１】 ターンオン用ゲート電圧とターンオフ用
ゲート電圧をスイッチング回路及びゲート抵抗を介して
電圧制御形スイッチング素子のゲートに選択的に供給す
るゲート信号供給回路を複数設け、ターンオフに際して
は一つをターンオフ初期からの動作、他を所定時間後の
動作とするようにしたことを特徴とする電圧制御形スイ
ッチング素子のゲート駆動回路。 - 【請求項２】 ターンオン用ゲート電圧とターンオフ用
ゲート電圧をスイッチング回路及びゲート抵抗を介して
電圧制御形スイッチング素子のゲートに選択的に供給す
る電圧制御形スイッチング素子のゲート駆動回路におい
て、スイッチング回路の共通端子とＧｎｄレベルの間に
放電路を有するターンオフ初期専用回路を設け、ターン
オフに際しては、まずターンオフ初期専用回路のみを動
作させ、所定時間後にスイッチング回路のターンオフ動
作及びターンオフ初期専用回路のオフ動作を行うように
したことを特徴とする電圧制御形スイッチング素子のゲ
ート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23154596A JP3564893B2 (ja) | 1996-09-02 | 1996-09-02 | 電圧制御形スイッチング素子のゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23154596A JP3564893B2 (ja) | 1996-09-02 | 1996-09-02 | 電圧制御形スイッチング素子のゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1075164A true JPH1075164A (ja) | 1998-03-17 |
| JP3564893B2 JP3564893B2 (ja) | 2004-09-15 |
Family
ID=16925182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23154596A Expired - Lifetime JP3564893B2 (ja) | 1996-09-02 | 1996-09-02 | 電圧制御形スイッチング素子のゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564893B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11308084A (ja) * | 1998-04-20 | 1999-11-05 | Meidensha Corp | スイッチング素子のゲート駆動回路 |
| JP2000295834A (ja) * | 1999-04-05 | 2000-10-20 | Toshiba Corp | 電力変換装置 |
| EP0978942A3 (en) * | 1998-08-05 | 2003-10-01 | Kabushiki Kaisha Toshiba | Gate circuit |
| US7148673B2 (en) | 2002-10-25 | 2006-12-12 | Marvell World Trade Ltd. | Method and apparatus including low loss DC/DC converter |
| JP2008177853A (ja) * | 2007-01-18 | 2008-07-31 | Toyota Central R&D Labs Inc | 電力用半導体素子の駆動回路 |
| KR100912294B1 (ko) | 2006-09-01 | 2009-08-17 | 인터내쇼널 렉티파이어 코포레이션 | 다중 기능의 게이팅을 갖는 고전압 게이트 드라이버 ｉｃ |
| JP2012070045A (ja) * | 2010-09-21 | 2012-04-05 | Yazaki Corp | 負荷駆動装置 |
| JP2012080739A (ja) * | 2010-10-06 | 2012-04-19 | Rohm Co Ltd | スイッチング制御装置、電力変換装置および集積回路 |
| KR20170009362A (ko) * | 2015-07-16 | 2017-01-25 | 엘에스산전 주식회사 | 전력 제어용 스위칭 소자의 구동회로 |
| EP3343637A1 (en) | 2016-12-27 | 2018-07-04 | Renesas Electronics Corporation | Semiconductor device and power converter |
| JP2018186619A (ja) * | 2017-04-25 | 2018-11-22 | 三菱電機株式会社 | 電力半導体装置および電力半導体駆動システム |
| JP2019193047A (ja) * | 2018-04-23 | 2019-10-31 | トヨタ自動車株式会社 | スイッチング素子制御回路 |
| WO2021177098A1 (ja) * | 2020-03-03 | 2021-09-10 | 株式会社デンソー | ゲート駆動装置 |
| WO2023112139A1 (ja) * | 2021-12-14 | 2023-06-22 | 日立Astemo株式会社 | 駆動回路、駆動回路の制御方法 |
-
1996
- 1996-09-02 JP JP23154596A patent/JP3564893B2/ja not_active Expired - Lifetime
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11308084A (ja) * | 1998-04-20 | 1999-11-05 | Meidensha Corp | スイッチング素子のゲート駆動回路 |
| EP0978942A3 (en) * | 1998-08-05 | 2003-10-01 | Kabushiki Kaisha Toshiba | Gate circuit |
| JP2000295834A (ja) * | 1999-04-05 | 2000-10-20 | Toshiba Corp | 電力変換装置 |
| US7148673B2 (en) | 2002-10-25 | 2006-12-12 | Marvell World Trade Ltd. | Method and apparatus including low loss DC/DC converter |
| US7161342B2 (en) | 2002-10-25 | 2007-01-09 | Marvell World Trade Ltd. | Low loss DC/DC converter |
| US7271573B2 (en) | 2002-10-25 | 2007-09-18 | Marvell World Trade Ltd. | Low loss DC/DC converter including a multi-level controller that applies a monotonic sequence of voltage levels |
| KR100912294B1 (ko) | 2006-09-01 | 2009-08-17 | 인터내쇼널 렉티파이어 코포레이션 | 다중 기능의 게이팅을 갖는 고전압 게이트 드라이버 ｉｃ |
| JP2008177853A (ja) * | 2007-01-18 | 2008-07-31 | Toyota Central R&D Labs Inc | 電力用半導体素子の駆動回路 |
| US7847604B2 (en) | 2007-01-18 | 2010-12-07 | Toyota Jidosha Kabushiki Kaisha | Driving circuit for power semiconductor element including controlling circuit that provides control when detected voltage reaches predetermined voltage |
| JP2012070045A (ja) * | 2010-09-21 | 2012-04-05 | Yazaki Corp | 負荷駆動装置 |
| JP2012080739A (ja) * | 2010-10-06 | 2012-04-19 | Rohm Co Ltd | スイッチング制御装置、電力変換装置および集積回路 |
| KR20170009362A (ko) * | 2015-07-16 | 2017-01-25 | 엘에스산전 주식회사 | 전력 제어용 스위칭 소자의 구동회로 |
| JP2017028990A (ja) * | 2015-07-16 | 2017-02-02 | エルエス産電株式会社Lsis Co., Ltd. | 電力制御用スイッチング素子の駆動回路 |
| EP3343637A1 (en) | 2016-12-27 | 2018-07-04 | Renesas Electronics Corporation | Semiconductor device and power converter |
| JP2018186619A (ja) * | 2017-04-25 | 2018-11-22 | 三菱電機株式会社 | 電力半導体装置および電力半導体駆動システム |
| JP2019193047A (ja) * | 2018-04-23 | 2019-10-31 | トヨタ自動車株式会社 | スイッチング素子制御回路 |
| WO2021177098A1 (ja) * | 2020-03-03 | 2021-09-10 | 株式会社デンソー | ゲート駆動装置 |
| JP2021141661A (ja) * | 2020-03-03 | 2021-09-16 | 株式会社デンソー | ゲート駆動装置 |
| WO2023112139A1 (ja) * | 2021-12-14 | 2023-06-22 | 日立Astemo株式会社 | 駆動回路、駆動回路の制御方法 |
| JPWO2023112139A1 (ja) * | 2021-12-14 | 2023-06-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3564893B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4113436B2 (ja) | ゲートドライブ装置 | |
| US5281862A (en) | Power MOSFET driver with cross-conduction current reduction | |
| EP2015453B1 (en) | Drive circuit for voltage driven switching element | |
| JP4313658B2 (ja) | インバータ回路 | |
| JPH1075164A (ja) | 電圧制御形スイッチング素子のゲート駆動回路 | |
| JPH0818423A (ja) | 半導体装置の制御回路 | |
| KR100899263B1 (ko) | 모터 구동 회로 | |
| JP2777307B2 (ja) | 短絡保護回路 | |
| EP0790698B1 (en) | Method of driving power converter | |
| JP3430878B2 (ja) | Ｍｏｓゲート形素子の駆動回路 | |
| JPH10108477A (ja) | インバータ回路 | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| EP0468209B1 (en) | Single-drive level shifter, with low dynamic impedance | |
| JP2009095166A (ja) | 電圧制御形スイッチングデバイスのゲート駆動装置 | |
| US5103148A (en) | Low voltage circuit to control high voltage transistor | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| US4698519A (en) | Monolithically integratable high-efficiency control circuit for switching transistors | |
| US4701631A (en) | Monolithically integrated control circuit for the switching of transistors | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| KR930015346A (ko) | 양극성 상보적 금속 산화 반도체(bicmos)출력 버퍼 노이즈 감소 회로 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP3340786B2 (ja) | パワートランジスタの過電流保護回路 | |
| EP0533354A1 (en) | Driver circuit | |
| JP2003143831A (ja) | ゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |