JPH1078974A - Wiring pattern highlighting system - Google Patents
Wiring pattern highlighting systemInfo
- Publication number
- JPH1078974A JPH1078974A JP8233869A JP23386996A JPH1078974A JP H1078974 A JPH1078974 A JP H1078974A JP 8233869 A JP8233869 A JP 8233869A JP 23386996 A JP23386996 A JP 23386996A JP H1078974 A JPH1078974 A JP H1078974A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit
- extracting means
- node
- extracted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 被選択配線の特定の条件に係る接続関係の絞
り込みを可能とした配線パターン強調表示システムを得
る。
【解決手段】 第1の配線抽出手段21は、CADレイ
アウト図から選択された被選択配線とノードを構成する
配線を抽出する。ネットリスト抽出手段23は、回路接
続リストの表示画面上の被選択配線と同一のノードに該
当するノード名を有する回路の、回路接続リストのみを
抽出する。第2の配線抽出手段24は、ネットリスト抽
出手段23により抽出され表示された回路接続リストよ
り、特定の配線を選択抽出する。これらの抽出された情
報は、順次出力装置3で強調表示される。回路接続リス
トと連動して所定のノードと接続関係を有する配線パタ
ーンの強調表示を行うことにより、選択された配線が、
どの回路の入出力端子と接続されているかの一意的な認
識を可能とする。
(57) [Summary] [PROBLEMS] To provide a wiring pattern highlighting display system capable of narrowing down a connection relation according to a specific condition of a selected wiring. SOLUTION: A first wiring extracting means 21 extracts a wiring constituting a node and a selected wiring selected from a CAD layout diagram. The net list extracting means 23 extracts only the circuit connection list of the circuit having the node name corresponding to the same node as the selected wiring on the circuit connection list display screen. The second wiring extracting means 24 selects and extracts a specific wiring from the circuit connection list extracted and displayed by the net list extracting means 23. These extracted information are sequentially highlighted on the output device 3. By highlighting a wiring pattern having a connection relationship with a predetermined node in conjunction with the circuit connection list, the selected wiring is
It is possible to uniquely recognize which circuit is connected to the input / output terminal.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、LSIのCADレ
イアウト図の配線パターン強調表示システムに関し、特
に、回路接続リストと連動した配線パターン強調表示シ
ステムに関する。The present invention relates to a wiring pattern highlighting system for an LSI CAD layout diagram, and more particularly to a wiring pattern highlighting system linked to a circuit connection list.
【0002】[0002]
【従来の技術】従来、この種の配線パターン強調表示シ
ステムは、注目する配線を認識できるように強調表示す
る。この強調表示において、注目する配線は画面表示さ
れたLSIのレイアウト図の中から選択され、この選択
された配線がどの配線層の配線あるいはどの回路の入
(出)力端子とどのように接続されているかを強調表示
する。また同時に、レイアウト図と連動した回路接続リ
スト(以降、ネットリストともいう)の表示画面中の被
選択配線に相当するノード名を、強調表示するために用
いられる。2. Description of the Related Art Conventionally, this type of wiring pattern highlighting system highlights a wiring of interest so that the wiring can be recognized. In this highlighted display, the wiring of interest is selected from the layout diagram of the LSI displayed on the screen, and how the selected wiring is connected to the wiring of which wiring layer or the input / output terminal of which circuit. Highlight what you are doing. At the same time, it is used for highlighting a node name corresponding to a selected wiring in a display screen of a circuit connection list (hereinafter also referred to as a netlist) linked with the layout diagram.
【0003】図20は、従来の配線パターン強調表示シ
ステムを示すブロック図である。また図21は、その動
作を示す流れ図である。図20を参照して、マウス等の
入力装置101と、データ処理装置106と、CRT等
の出力装置103とから構成される。データ処理装置1
06は、配線抽出手段121と、ノード名抽出手段12
2とを備えている。FIG. 20 is a block diagram showing a conventional wiring pattern highlighting system. FIG. 21 is a flowchart showing the operation. Referring to FIG. 20, an input device 101 such as a mouse, a data processing device 106, and an output device 103 such as a CRT are provided. Data processing device 1
06 is a wiring extraction unit 121 and a node name extraction unit 12
2 is provided.
【0004】図20および図21を参照して、上記構成
の動作例について説明する。予め出力装置103に表示
されたレイアウト図の中から注目する配線を入力装置1
01により選択する(ステップA1)。Referring to FIGS. 20 and 21, an example of the operation of the above configuration will be described. From the layout diagram displayed on the output device 103 in advance, select the wiring of interest from the input device 1
01 (Step A1).
【0005】次に、被選択配線の情報が配線抽出手段1
21とノード名抽出手段122に与えられ、配線抽出手
段121は、被選択配線と同一のノードとなる全ての配
線を介して被選択配線と接続される、他の配線層の配線
あるいは被選択配線を介して各回路の入出力端子へと接
続される配線等を抽出する(A2)。その抽出した配線
を強調して表示する(A3)。Next, the information on the selected wiring is stored in the wiring extracting means 1.
21 and the node name extracting means 122, and the wiring extracting means 121 is connected to the selected wiring through all the wirings which become the same node as the selected wiring, and is a wiring of another wiring layer or a selected wiring. (A2) are extracted wirings and the like connected to the input / output terminals of the respective circuits via. The extracted wiring is highlighted and displayed (A3).
【0006】ノード名抽出手段122は、全回路のネッ
トリスト中の被選択配線と同一のノードに相当するノー
ド名を抽出し(A4)、画面表示された全回路のネット
リスト中のその抽出したノード名を強調して表示する
(A5)。The node name extracting means 122 extracts a node name corresponding to the same node as the selected wiring in the net list of all circuits (A4), and extracts the extracted node name from the net list of all circuits displayed on the screen. The node name is highlighted and displayed (A5).
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記の
従来例のステップA3における強調表示において、抽出
した配線の全てが、スルーホール若しくはコンタクト
(以下単に「スルーホール」という)を含んでいる。ま
た、ステップA5における強調表示において、全回路の
ネットリストは膨大な量であり、表示されたネットリス
トは極く一部の回路の接続情報である。これらの要件
は、例えば以下の問題点を生じさせる。However, in the highlighting in step A3 of the above-described conventional example, all of the extracted wirings include through holes or contacts (hereinafter simply referred to as "through holes"). Further, in the highlighted display in step A5, the net list of all circuits is enormous, and the displayed net list is connection information of only a part of the circuits. These requirements cause, for example, the following problems.
【0008】第1の問題点は、従来の技術において、被
選択配線より注目する回路への絞り込みを行う際、複数
の回路の入出力端子と接続されていると、所望の回路の
入(出)力端子への絞り込み方向が一意的に決定するこ
とができない。その理由は、従来の配線パターン強調表
示システムでは被選択配線と同一ノードとなる全ての配
線を、どの回路の入(出)力端子とどのように接続され
ているかを認識することなく強調表示するからである。The first problem is that, in the prior art, when narrowing down to a circuit of interest from a selected wiring, if the circuit is connected to input / output terminals of a plurality of circuits, input / output of a desired circuit is not performed. ) The narrowing direction to the force terminal cannot be uniquely determined. The reason for this is that in the conventional wiring pattern highlighting system, all the wirings at the same node as the selected wiring are highlighted without recognizing which circuit is connected to the input (output) input terminal and how. Because.
【0009】第2の問題点は、従来の技術において、被
選択配線がどの回路の入(出)力端子と同一のノードで
あるかを認識する際、その被選択配線が複数の回路の入
出力端子となっていると、一意的に認識できない。その
理由は、ネットリスト画面表示における情報はごく一部
の回路接続情報である。よって、被選択配線と同一のノ
ードに相当するノード名を入(出)力端子としている全
ての回路のネットリストを同時に表示することができな
いからである。A second problem is that, in the prior art, when recognizing which circuit is the same node as the input (output) terminal of which circuit, the selected wiring is connected to a plurality of circuits. If it is an output terminal, it cannot be uniquely recognized. The reason is that the information on the netlist screen display is only a part of the circuit connection information. Therefore, it is not possible to simultaneously display the netlists of all the circuits in which the input / output terminal has the node name corresponding to the same node as the selected wiring.
【0010】第3の問題点は、従来の技術において、電
子ビームテスタ(以下、「EBテスタ」という)等の解
析装置を用いて被選択配線より回路の時間的な論理動作
を観測して絞り込みを行う。この際、その被選択配線に
複数の回路の出力端子がバス接続されていると、次に絞
り込む回路を一意的に決定できない。その理由は、現在
入力信号を出力に伝達し出力モードとなっている回路、
あるいは入力信号を出力に伝達しないハイインピーダン
ス状態の非出力モードとなっている回路、がどれかを認
識する必要が生じるからである。この必要性は、上記第
1、第2の問題点と同じ理由に帰結する。The third problem is that, in the prior art, an analysis device such as an electron beam tester (hereinafter, referred to as an "EB tester") is used to observe the temporal logic operation of the circuit from the selected wiring and to narrow down. I do. At this time, if output terminals of a plurality of circuits are bus-connected to the selected wiring, a circuit to be narrowed down next cannot be uniquely determined. The reason is that the circuit that is currently transmitting the input signal to the output and is in the output mode,
Alternatively, it is necessary to recognize which circuit is in a non-output mode in a high impedance state that does not transmit an input signal to an output. This need results for the same reason as the first and second problems.
【0011】本発明は、被選択配線の特定の条件に係る
接続関係の絞り込みを可能とした配線パターン強調表示
システムを提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a wiring pattern highlighting display system capable of narrowing down a connection relation according to a specific condition of a selected wiring.
【0012】[0012]
【課題を解決するための手段】かかる目的を達成するた
め、本発明の配線パターン強調表示システムは、CAD
システムを構成するCADシミュレーションデータベー
スのデータに基づき、所定のLSIのCADレイアウト
図が回路接続リストと連動して画面表示される配線パタ
ーン強調表示システムであり、CADレイアウト図から
選択された被選択配線と同一の節点(ノード)を構成す
る配線を抽出して強調表示する第1の配線抽出手段と、
回路接続リストの表示画面上の被選択配線と同一のノー
ドに該当するノード名を有する回路の、回路接続リスト
のみを抽出して表示するネットリスト抽出手段とを備
え、回路接続リストと連動して所定のノードと接続関係
を有する配線パターンの強調表示を可能としたことを特
徴としている。In order to achieve the above object, a wiring pattern highlighting system according to the present invention employs a CAD system.
This is a wiring pattern highlighting system in which a CAD layout diagram of a predetermined LSI is displayed on the screen in conjunction with a circuit connection list based on data of a CAD simulation database constituting the system. First wiring extracting means for extracting and highlighting wirings constituting the same node;
Circuit list extraction means for extracting and displaying only the circuit connection list of a circuit having a node name corresponding to the same node as the selected wiring on the circuit connection list display screen, and interlocking with the circuit connection list It is characterized in that it is possible to highlight a wiring pattern having a connection relationship with a predetermined node.
【0013】さらに、上記の配線パターン強調表示シス
テムは、ネットリスト抽出手段により抽出され表示され
た回路接続リストより、特定の配線を選択抽出し強調表
示する第2の配線抽出手段を有し、この第2の配線抽出
手段により注目する回路のノード名に対応する端子に接
続される配線から被選択配線との間の接続経路を構成す
る配線のみを抽出し、強調表示を可能とするとよい。Further, the above-mentioned wiring pattern highlighting system has a second wiring extracting means for selectively extracting a specific wiring from the circuit connection list extracted and displayed by the netlist extracting means and highlighting the wiring. It is preferable that the second wiring extracting unit extracts only wiring forming a connection path from the wiring connected to the terminal corresponding to the node name of the circuit of interest to the selected wiring to enable highlighting.
【0014】またさらに、配線パターン強調表示システ
ムは、回路の入出力端子のシミュレーションデータをC
ADシミュレーションデータベースより抽出して表示す
るシミュレーションデータ抽出手段を有し、被選択配線
が複数の回路の出力端子に接続されている場合、それぞ
れの回路の入出力端子のシミュレーションデータをシミ
ュレーションデータ抽出手段がCADシミュレーション
データベースより抽出し、この抽出したシミュレーショ
ンデータの表示を可能とするとよい。[0014] Furthermore, the wiring pattern emphasis display system includes a circuit for simulating input / output terminal simulation data of a circuit.
Simulation data extraction means for extracting and displaying the simulation data from the AD simulation database; and when the selected wiring is connected to output terminals of a plurality of circuits, the simulation data extraction means extracts simulation data of input / output terminals of each circuit. It is preferable to extract the simulation data from the CAD simulation database and display the extracted simulation data.
【0015】[0015]
【発明の実施の形態】次に添付図面を参照して本発明に
よる配線パターン強調表示システムの実施の形態を詳細
に説明する。図1〜図19を参照すると本発明の配線パ
ターン強調表示システムの実施形態が示されている。こ
れらの図1〜図9が第1の実施形態を、また、図10〜
図19が第2の実施形態を、それぞれ示している。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a wiring pattern highlighting system according to the present invention; 1 to 19 show an embodiment of a wiring pattern highlighting system according to the present invention. FIGS. 1 to 9 show the first embodiment, and FIGS.
FIG. 19 shows the second embodiment.
【0016】<第1の実施形態>図1は本発明の配線パ
ターン強調表示システムの第1の実施形態を示すブロッ
ク構成図である。図1において、第1の実施形態の配線
パターン強調表示システムは、マウス等の入力操作1
と、データ処理装置2と、CRT等の出力装置3とから
構成される。なお、データ処理装置2はさらに分解さ
れ、第1の配線抽出手段21と、ノード名抽出手段22
と、ネットリスト抽出手段23と、第2の配線抽出手段
24とを備えている。<First Embodiment> FIG. 1 is a block diagram showing a first embodiment of a wiring pattern highlighting display system according to the present invention. In FIG. 1, the wiring pattern highlighting system according to the first embodiment includes an input operation 1 such as a mouse.
And a data processing device 2 and an output device 3 such as a CRT. The data processing device 2 is further disassembled into a first wiring extracting unit 21 and a node name extracting unit 22.
, A netlist extracting unit 23, and a second wiring extracting unit 24.
【0017】第1の配線抽出手段21は、予め出力装置
3に表示されたレイアウト図から、入力装置1によって
選択された配線と同一の、第1の接点でありノードとな
る全ての配線層の配線を抽出し出力装置3に強調表示す
る。The first wiring extracting means 21 determines, from the layout diagram displayed on the output device 3 in advance, the same wiring as the wiring selected by the input device 1 for all wiring layers which are first contacts and nodes. The wiring is extracted and highlighted on the output device 3.
【0018】ノード名抽出手段22は、全回路のネット
リスト中の被選択配線と同一のノードに相当するノード
名を抽出し、予め出力装置3に表示されたネットリスト
中に存在する全ての被抽出ノード名を強調表示する。The node name extracting means 22 extracts a node name corresponding to the same node as the selected wiring in the net list of all circuits, and extracts all the nodes existing in the net list displayed on the output device 3 in advance. Highlight the extraction node name.
【0019】ネットリスト抽出手段23は、全回路のネ
ットリストより被抽出ノード名を有する回路のネットリ
ストのみを抽出し、出力装置3に表示する。The netlist extracting means 23 extracts only the netlist of the circuit having the extracted node name from the netlist of all the circuits and displays the extracted netlist on the output device 3.
【0020】第2の配線抽出手段24は、第1の配線抽
出手段21によって抽出された配線データの中から、ネ
ットリスト抽出手段23によって出力装置3に表示され
た回路のネットリストより、入力装置1の操作によって
選択された注目する回路の被抽出ノード名に対応する端
子に接続される配線から、被選択配線との間の接続経路
を構成する配線のみを抽出し、出力装置3に強調表示す
る。The second wiring extracting means 24 converts the netlist of the circuit displayed on the output device 3 by the netlist extracting means 23 from the wiring data extracted by the first wiring extracting means 21 into an input device. From the wiring connected to the terminal corresponding to the extracted node name of the circuit of interest selected by the operation 1, only the wiring constituting the connection path to the selected wiring is extracted and highlighted on the output device 3. I do.
【0021】第2の配線抽出手段24は、第1の配線抽
出手段21によって抽出された配線データの中から、被
選択配線との間の接続経路を構成する配線のみを抽出
し、出力装置3に強調表示する。この配線データの抽出
は、ネットリスト抽出手段23によって出力装置3に表
示された回路のネットリストより行われる。また、接続
経路を構成する配線のみの抽出は、入力装置1の操作に
よって選択された注目する回路の被抽出ノード名に対応
する端子に接続される配線から行われる。The second wiring extracting means 24 extracts only the wiring constituting the connection path with the selected wiring from the wiring data extracted by the first wiring extracting means 21, and outputs the data. To highlight. The extraction of the wiring data is performed from the netlist of the circuit displayed on the output device 3 by the netlist extracting means 23. The extraction of only the wiring constituting the connection path is performed from the wiring connected to the terminal corresponding to the extracted node name of the circuit of interest selected by the operation of the input device 1.
【0022】図1および図2を参照して、本実施形態の
動作例を時系列的に説明する。ステップA11では、予
め出力装置3に表示されたレイアウト図の中から、入力
装置1によって注目する配線を選択する。Referring to FIGS. 1 and 2, an operation example of the present embodiment will be described in time series. In step A11, a wiring of interest by the input device 1 is selected from the layout diagrams displayed on the output device 3 in advance.
【0023】この配線の選択情報は第1の配線抽出手段
21に与えられ、被選択配線と同一のノードとなる全て
の配線層を抽出し(A12)、被抽出配線を出力装置3
に強調表示する(A13)。同時に、被選択配線の情報
がノード名抽出手段22に与えられ、全回路のネットリ
スト中より、被選択配線と同一のノードに該当するノー
ド名を抽出する(A14)。予め出力装置3に表示され
たネットリスト中に存在する全ての被抽出ノード名を強
調表示する(A15)。This wiring selection information is supplied to the first wiring extracting means 21 to extract all wiring layers which are to be the same node as the selected wiring (A12), and to output the extracted wiring to the output device 3.
(A13). At the same time, information on the selected wiring is given to the node name extracting means 22, and a node name corresponding to the same node as the selected wiring is extracted from the netlist of all circuits (A14). All the extracted node names existing in the netlist displayed in advance on the output device 3 are highlighted (A15).
【0024】次に、抽出されたノードの情報がネットリ
スト抽出手段23に与えられ、全回路のネットリスト中
より、被抽出ノードを入出力端子として有する回路のネ
ットリストのみを抽出する(A16)。抽出されたネッ
トリストを被抽出ノードを強調表示しながら出力装置3
に表示する(A17)。Next, information on the extracted nodes is given to the netlist extracting means 23, and only the netlist of the circuit having the extracted node as an input / output terminal is extracted from the netlist of all the circuits (A16). . The output device 3 displays the extracted netlist while highlighting the extracted node.
(A17).
【0025】次に、ネットリスト抽出手段23によって
表示されたネットリストの中から入力装置1により注目
する回路の被抽出ノードを選択する(A18)。さら
に、選択された回路のノードの情報が第2の配線抽出手
段24に与えられ、第1の配線抽出手段21で抽出され
た配線より、被選択ノードに対応する回路の端子に接続
される配線から、初めに選択された配線までの接続経路
を構成する配線のみを抽出する(A19)。抽出された
配線を出力装置3に強調表示する(A20)。Next, the node to be extracted of the circuit of interest is selected by the input device 1 from the net list displayed by the net list extracting means 23 (A18). Further, information on the node of the selected circuit is given to the second wiring extracting means 24, and the wiring extracted by the first wiring extracting means 21 is connected to the terminal of the circuit corresponding to the selected node. Then, only the wires constituting the connection route to the wire selected first are extracted (A19). The extracted wiring is highlighted on the output device 3 (A20).
【0026】上記の第1の実施形態の動作例を、出力装
置3の表示画面を中心として、以下に説明する。An operation example of the first embodiment will be described below with a focus on the display screen of the output device 3.
【0027】図3に、本実施形態を説明するためのLS
Iの一部の回路接続図の例を示す。図4は、この回路接
続図に対応した予め出力装置3に表示されたレイアウト
図である。この回路接続図に対応した予め出力装置3に
表示されたネットリストである。FIG. 3 shows LS for explaining the present embodiment.
3 shows an example of a circuit connection diagram of a part of I. FIG. FIG. 4 is a layout diagram corresponding to the circuit connection diagram and displayed on the output device 3 in advance. This is a netlist corresponding to the circuit connection diagram and displayed on the output device 3 in advance.
【0028】図3および図4を参照して、ノード名N0
0は、回路ブロックFB1、FB2、FB3、…、FB
nおよびMC1の一端子と同一のノードを成す。このノ
ードは、それぞれ配線L1、L2、L3、L5およびL
6が相互に接続され、構成される。また、スルーホール
T1、T2、T3、T4、T5、T6、T7および配線
L21、L22、L23、L30、L31、L32、L
33、L34、L41、L42についても同一のノード
を成す。Referring to FIGS. 3 and 4, node name N0
0 indicates circuit blocks FB1, FB2, FB3,.
n and one terminal of MC1. This node is connected to lines L1, L2, L3, L5 and L
6 are interconnected and configured. Further, through holes T1, T2, T3, T4, T5, T6, T7 and wirings L21, L22, L23, L30, L31, L32, L
33, L34, L41, and L42 form the same node.
【0029】また、図4のレイアウト画面DL上には、
回路ブロックMC1およびFBnは表示されておらず、
現在のままの状態でこれらの内容を確認することはでき
ない。Also, on the layout screen DL of FIG.
Circuit blocks MC1 and FBn are not shown,
These contents cannot be confirmed as they are.
【0030】図5を参照して、ネットリスト表示画面D
Nは、LSIを構成する全回路のうちの一部の回路の接
続情報が表示されているにすぎない。従って、同一のノ
ード名を有する全ての回路の情報を現在のままの状態で
確認することはできない。Referring to FIG. 5, net list display screen D
N indicates only the connection information of some of the circuits constituting the LSI. Therefore, information of all circuits having the same node name cannot be confirmed as it is.
【0031】図4を参照して、入力装置1によりレイア
ウト表示画面上の配線L1を選択する(A1)。する
と、第1の配線抽出手段21が配線L1と同一のノード
を成す配線L2、L3、L4、L5、L6、L7、L2
1、L22、L23、L30、L31、L32、L3
3、L34、L41、L42およびスルーホールT1、
T2、T3、T4、T5、T6、T7を抽出し(A1
2)、レイアウト画面DL上で強調表示する(A1
3)。同時に、ノード名抽出手段22が配線L1と同一
のノードとなるノード名N00を全回路のネットリスト
の中から抽出し(A14)、ネットリスト表示画面DN
上に表示されているノード名N00を強調表示する(A
15)。図6および図7は、第1の配線抽出手段21お
よびノード名抽出手段22の実施により得られた、レイ
アウト表示画面およびネットリスト表示画面の構成例で
ある。Referring to FIG. 4, wiring L1 on the layout display screen is selected by input device 1 (A1). Then, the first wiring extracting unit 21 makes the wirings L2, L3, L4, L5, L6, L7, L2 forming the same node as the wiring L1.
1, L22, L23, L30, L31, L32, L3
3, L34, L41, L42 and through hole T1,
Extract T2, T3, T4, T5, T6, T7 (A1
2) Highlight on the layout screen DL (A1
3). At the same time, the node name extracting means 22 extracts a node name N00, which is the same node as the wiring L1, from the netlist of all circuits (A14), and displays the netlist display screen DN.
The node name N00 displayed above is highlighted (A
15). 6 and 7 are configuration examples of a layout display screen and a net list display screen obtained by the implementation of the first wiring extracting unit 21 and the node name extracting unit 22.
【0032】次に、ネットリスト抽出手段23がノード
名N00が選択されたという情報を受取り、全回路のネ
ットリストの中からノード名N00を有する回路のネッ
トリストのみを抽出し(A16)、出力装置3に被抽出
ネットリスト表示画面Tとしてネットリスト表示画面D
Nとともに表示する(A17)。図8は、ネットリスト
抽出手段23の実施により得られた表示画面例である。Next, the netlist extracting means 23 receives the information that the node name N00 has been selected, extracts only the netlist of the circuit having the node name N00 from the netlist of all the circuits (A16), and outputs it. A netlist display screen D as an extracted netlist display screen T on the device 3
It is displayed together with N (A17). FIG. 8 is an example of a display screen obtained by implementing the netlist extracting means 23.
【0033】入力装置1により、注目する回路ブロック
MC1のノード名N00を被抽出ネットリスト表示画面
Tより選択する(A18)。すると、第2の配線抽出手
段24がその情報を受取り、情報の内容をレイアウト画
面DL上で強調表示する(A20)。この強調表示の内
容は、例えば、第1の配線抽出手段21により抽出され
た配線から、回路ブロックMC1のノードN00に対応
する端子に接続される配線L5から配線L1までの接続
経路を成す配線L23、L32、L31、およびスルー
ホールT1、T3、T4、T6を抽出する(A19)。
図9は、第2の配線抽出手段24の実施により得られた
レイアウト表示画面例である。The input device 1 selects a node name N00 of the circuit block MC1 of interest from the extracted net list display screen T (A18). Then, the second wiring extracting unit 24 receives the information, and highlights the content of the information on the layout screen DL (A20). The content of the highlighting is, for example, a wiring L23 forming a connection path from the wiring extracted by the first wiring extracting means 21 to the wiring L5 connected to the terminal corresponding to the node N00 of the circuit block MC1 to the wiring L1. , L32, L31 and through holes T1, T3, T4, T6 are extracted (A19).
FIG. 9 is an example of a layout display screen obtained by implementing the second wiring extracting unit 24.
【0034】次に第1の実施形態の効果について説明す
る。本第1の実施形態は、選択された配線と同一のノー
ドとなる全ての配線を抽出し、その被選択配線と同一の
ノードに相当するノード名を全回路のネットリストより
抽出する。その後、抽出されたノード名を有する回路の
ネットリストのみを抽出し表示するので、被選択配線が
どの回路の入(出)力端子とされているかを一意的に認
識することができる。Next, the effect of the first embodiment will be described. In the first embodiment, all the wirings that become the same node as the selected wiring are extracted, and a node name corresponding to the same node as the selected wiring is extracted from the netlist of all the circuits. Then, since only the netlist of the circuit having the extracted node name is extracted and displayed, it is possible to uniquely recognize which circuit the input / output terminal of the selected wiring is.
【0035】また、注目する回路の被抽出ノードを選択
することにより、その選択された回路のノードに対応す
る端子に接続される配線から最初に選択された配線まで
の接続経路を構成する配線のみを抽出し強調表示する。
このため、回路の絞り込みを行う際、被選択配線が複数
の回路の入出力端子と接続される場合に、絞り込み方向
を一意的に決定することができる。Further, by selecting a node to be extracted of the circuit of interest, only the wiring forming the connection path from the wiring connected to the terminal corresponding to the node of the selected circuit to the first selected wiring is obtained. Extract and highlight.
For this reason, when narrowing down the circuits, when the selected wiring is connected to the input / output terminals of a plurality of circuits, the narrowing down direction can be uniquely determined.
【0036】<第2の実施形態>次に、本発明の第2の
実施形態について図面を参照して説明する。<Second Embodiment> Next, a second embodiment of the present invention will be described with reference to the drawings.
【0037】図10を参照すると、本発明の第2の実施
形態は、入力装置1と、データ処理装置5と、出力装置
3と、記憶装置4と、から構成される。図1に示した第
1の実施形態との比較において、データ処理装置5が、
第1の実施形態におけるデータ処理装置2の構成に加え
て、シミュレーションデータ抽出手段25を有している
点で相違する。また、記憶装置4には、シミュレーショ
ンデータベース41を新たに有している。Referring to FIG. 10, the second embodiment of the present invention comprises an input device 1, a data processing device 5, an output device 3, and a storage device 4. In comparison with the first embodiment shown in FIG. 1, the data processing device 5
The difference is that a simulation data extracting unit 25 is provided in addition to the configuration of the data processing device 2 in the first embodiment. The storage device 4 has a new simulation database 41.
【0038】シミュレーションデータ抽出手段25は、
被選択配線が、データバス等の複数の回線の出力端子に
接続されるとき、ネットリスト抽出手段23によって抽
出された回路の入力端子のシミュレーションデータをシ
ミュレーションデータベース41より抽出し、出力装置
3にて表示する。The simulation data extraction means 25
When the selected wiring is connected to the output terminals of a plurality of lines such as a data bus, the simulation data of the input terminals of the circuit extracted by the netlist extraction means 23 is extracted from the simulation database 41 and output by the output device 3. indicate.
【0039】次に、本発明の第2の実施形態の動作例を
図面を参照して説明する。図11は、第2の実施形態の
処理手順を示すフローチャートである。ステップA1〜
A26およびA27〜A29で示される、第1の配線抽
出手段21、ノード名抽出手段22、ネットリスト抽出
手段23によって抽出された回路の情報が、シミュレー
ションデータ抽出手段25に与えられる。与えられた回
路の情報に基づき、シミュレーションデータ抽出手段2
5が、シミュレーションデータベース41に格納された
該当する回路の入出力端子のシミュレーションデータを
抽出する(A30)。抽出されたシミュレーションデー
タは、出力装置3において表示される(A31)。Next, an operation example of the second embodiment of the present invention will be described with reference to the drawings. FIG. 11 is a flowchart illustrating a processing procedure according to the second embodiment. Step A1
Information of the circuits extracted by the first wiring extracting means 21, the node name extracting means 22, and the net list extracting means 23, which are indicated by A26 and A27 to A29, is given to the simulation data extracting means 25. Simulation data extraction means 2 based on given circuit information
5 extracts the simulation data of the input / output terminal of the corresponding circuit stored in the simulation database 41 (A30). The extracted simulation data is displayed on the output device 3 (A31).
【0040】上記の動作を出力装置3の表示画面を中心
として説明すると以下となる。図12に、本実施形態を
説明するためのLSIの一部の回路接続図の例を示す。
図13は、この回路接続図に対応した予め出力装置3に
表示されたレイアウト図である。図14は、この回路接
続図に対応した予め出力装置3に表示されたネットリス
トである。The above operation will be described below focusing on the display screen of the output device 3. FIG. 12 shows an example of a circuit connection diagram of a part of an LSI for explaining the present embodiment.
FIG. 13 is a layout diagram corresponding to the circuit connection diagram and displayed on the output device 3 in advance. FIG. 14 is a netlist corresponding to the circuit connection diagram and displayed on the output device 3 in advance.
【0041】図12および図13を参照して、ノード名
N00は、回路ブロックFB1、FB2、FB3、…、
FBnの入力端子およびG1、G2、G3、…、Gnの
出力端子と同一のノードを成し、それぞれ配線L1、L
2、L3、…、LnおよびLG1、LG2、LG3、
…、LGnに接続され、同一のノードを成す。また、ス
ルーホールT1、T2、T3、T4、T5、T6、T
7、T8、T9および配線L21、L22、L23、L
24、L30、L31、L32、L33、L34、L3
5、L36についても同一のノードを成す。Referring to FIG. 12 and FIG. 13, node name N00 is used for circuit blocks FB1, FB2, FB3,.
FBn form the same node as the input terminal and the output terminals of G1, G2, G3,.
2, L3,..., Ln and LG1, LG2, LG3,
.., LGn and form the same node. Also, through holes T1, T2, T3, T4, T5, T6, T
7, T8, T9 and wirings L21, L22, L23, L
24, L30, L31, L32, L33, L34, L3
5, L36 also forms the same node.
【0042】図12より、回路ブロックG1、G2、G
3、…、Gnの入力端子のノードNG1、NG2、NG
3、…、NGnは、コントロール端子であり、テストパ
ターンが“0”の時非出力モードとし、テストパターン
が“1”の時出力モードとする。Referring to FIG. 12, the circuit blocks G1, G2, G
3,..., Gn input terminal nodes NG1, NG2, NG
.., NGn are control terminals, which are set to a non-output mode when the test pattern is “0” and to an output mode when the test pattern is “1”.
【0043】また、図13のレイアウト画面DL上に
は、回路ブロックGn、MCn、FBnは表示されてお
らず、現在のままの状態で確認することはできない。図
14を参照して、ネットリスト表示画面DNは、LSI
を構成する全回路の内の一部の回路の接続情報が表示さ
れているすぎない。従って、同一のノード名を有する全
ての回路の情報を現在のままの状態で確認することはで
きない。Further, the circuit blocks Gn, MCn, and FBn are not displayed on the layout screen DL of FIG. 13 and cannot be confirmed in the current state. Referring to FIG. 14, the netlist display screen DN is an LSI
Is only displayed on the connection information of some circuits among all the circuits constituting the. Therefore, information of all circuits having the same node name cannot be confirmed as it is.
【0044】図13を参照して、入力装置1によりレイ
アウト表示画面上の配線L1を選択する(A1)。する
と、第1の配線抽出手段21が配線L1と同一のノード
を成す配線L2、L3、…、Ln、L21、L22、L
23、L24、L30、L31、L32、L33、L3
4、L35、L36、LG1、LG2、LG3、…、L
GnおよびスルーホールT1、T2、T3、T4、T
5、T6、T7、T8、T9を抽出し(A21)、レイ
アウト画面DL上で強調表示する(A22)。同時に、
ノード名抽出手段22が配線L1と同一のノードとなる
ノード名N00を全回路のネットリストの中から抽出し
(A31)、ネットリスト表示画面DN上に表示されて
いるノード名N00を強調表示する(A32)。図15
および図16は、第1の配線抽出手段21およびノード
名抽出手段22の実施により得られたレイアウト表示画
面およびネットリスト表示画面である。Referring to FIG. 13, wiring L1 on the layout display screen is selected by input device 1 (A1). Then, the first wiring extracting means 21 makes the wirings L2, L3,..., Ln, L21, L22, L forming the same node as the wiring L1.
23, L24, L30, L31, L32, L33, L3
4, L35, L36, LG1, LG2, LG3, ..., L
Gn and through holes T1, T2, T3, T4, T
5, T6, T7, T8, and T9 are extracted (A21) and highlighted on the layout screen DL (A22). at the same time,
The node name extracting means 22 extracts a node name N00 which is the same node as the wiring L1 from the netlist of all circuits (A31), and highlights the node name N00 displayed on the netlist display screen DN. (A32). FIG.
FIG. 16 shows a layout display screen and a net list display screen obtained by implementing the first wiring extracting means 21 and the node name extracting means 22.
【0045】次に、ネットリスト抽出手段23がノード
名N00が選択されたという情報を受取り、全回路のネ
ットリストの中からノード名N00を有する回路のネッ
トリストのみを抽出し(A4)、出力装置3に被抽出ネ
ットリスト表示画面Tとしてネットリスト表示画面DN
とともに表示する(A5)。図17は、ネットリスト抽
出手段23の実施により得られた表示画面である。Next, the netlist extracting means 23 receives the information that the node name N00 has been selected, extracts only the netlist of the circuit having the node name N00 from the netlist of all the circuits (A4), and outputs it. A netlist display screen DN as an extracted netlist display screen T on the device 3
(A5). FIG. 17 is a display screen obtained by the implementation of the netlist extracting means 23.
【0046】次に、ノード名N00の情報をシミュレー
ション抽出手段25が受取り、記憶装置3のシミュレー
ションデータベース41に格納されているノード名N0
0を出力端子とする回路ブロックG1、G2、G3、
…、Gnの入力端子のシミュレーションデータを抽出し
(B1)、出力装置3にシミュレーションデータ表示画
面DSを表示する(B2)。図18は、シミュレーショ
ンデータ抽出手段25の実施により得られたシミュレー
ションデータ表示画面である。Next, the information of the node name N00 is received by the simulation extracting means 25, and the node name N0 stored in the simulation database 41 of the storage device 3 is received.
Circuit blocks G1, G2, G3 having 0 as an output terminal;
.., The simulation data of the input terminal of Gn is extracted (B1), and the simulation data display screen DS is displayed on the output device 3 (B2). FIG. 18 is a simulation data display screen obtained by implementing the simulation data extraction means 25.
【0047】今、EBテスタ等の解析装置を用いて配線
L1より回路の時間的な論理動作を観測して絞り込みを
行う際、現在観測しているテストパターンが100〜1
01パターン目であり、かつ注目する回路が出力モード
となっている回路ブロックGnをシミュレーションデー
タ表示画面DSの100〜101パターンにおけるNG
nのパターンデータから確認することができる。Now, when narrowing down by observing the temporal logic operation of the circuit from the wiring L1 using an analyzer such as an EB tester, the currently observed test pattern is 100 to 1
The circuit block Gn which is the 01st pattern and in which the circuit of interest is in the output mode is set to NG in the 100 to 101 patterns of the simulation data display screen DS.
It can be confirmed from the pattern data of n.
【0048】次に、入力装置1により、注目する回路ブ
ロックGnのノード名N00を被抽出ネットリスト表示
画面Tより選択する(A6)。すると、第2の配線抽出
手段24がその情報を受取り、第1の配線抽出手段21
により抽出された配線の中から、回路ブロックGnのノ
ードN00に対応する端子に接続される配線LGnから
配線L1までの接続経路を成す配線L23、L24、L
32、L31およびスルーホールT1、T3、T4、T
5、T8を抽出し(A7)、レイアウト画面DL上で強
調表示する(A8)。図19は、第2の配線抽出手段2
4の実施により得られたレイアウト表示画面である。Next, the input device 1 selects the node name N00 of the circuit block Gn of interest from the extracted net list display screen T (A6). Then, the second wiring extracting unit 24 receives the information and the first wiring extracting unit 21
Out of the wirings extracted by the above, the wirings L23, L24, L forming the connection path from the wiring LGn connected to the terminal corresponding to the node N00 of the circuit block Gn to the wiring L1
32, L31 and through holes T1, T3, T4, T
5. Extract T8 (A7) and highlight it on the layout screen DL (A8). FIG. 19 shows the second wiring extraction means 2
4 is a layout display screen obtained by performing the operation No. 4;
【0049】本発明の第2の実施の形態の効果を説明す
る。本発明の第2の実施形態は、ネットリスト抽出手段
23によって抽出された回路の入出力端子のシミュレー
ションデータを表示する。このため、EBテスタ等の解
析装置を用いて被選択配線より回路の時間的な論理動作
を観測しながら絞り込みを行う際、現在出力モード、あ
るいは非出力モードとなっている回路がどれかを認識
し、次に絞り込むべき回路を一意的に決定できる。The effect of the second embodiment of the present invention will be described. In the second embodiment of the present invention, the simulation data of the input / output terminal of the circuit extracted by the netlist extraction unit 23 is displayed. For this reason, when narrowing down while observing the temporal logic operation of the circuit from the selected wiring using an analyzer such as an EB tester, it is necessary to recognize which circuit is currently in the output mode or the non-output mode. Then, a circuit to be narrowed down next can be uniquely determined.
【0050】尚、上述の実施形態は本発明の好適な実施
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。The above embodiment is an example of a preferred embodiment of the present invention, but the present invention is not limited to this, and various modifications can be made without departing from the gist of the present invention.
【0051】[0051]
【発明の効果】以上の説明より明かなように、本発明の
配線パターン強調表示システムは、CADレイアウト図
から選択された被選択配線と同一のノードを構成する配
線を抽出して強調表示し、強調表示された回路接続リス
トの表示画面上の被選択配線と同一のノードに該当する
ノード名を有する回路の、回路接続リストのみを抽出し
て表示する。このように、回路接続リストと連動して所
定のノードと接続関係を有する配線パターンの強調表示
を可能としている。As apparent from the above description, the wiring pattern highlighting system of the present invention extracts wirings constituting the same node as a selected wiring selected from a CAD layout diagram, and highlights the wirings. Only the circuit connection list of the circuit having the node name corresponding to the same node as the selected wiring on the display screen of the highlighted circuit connection list is extracted and displayed. As described above, it is possible to highlight a wiring pattern having a connection relationship with a predetermined node in conjunction with the circuit connection list.
【0052】上記の構成により得られる第1の効果は、
選択された配線が、どの回路の入出力端子と接続されて
いるかを一意的に認識できることにある。これにより、
全回路のネットリストの中からいちいち被選択配線と同
一のノードに相当するノード名をもつ回路を確認する必
要がなくなる。その理由は、被選択配線と同一のノード
に相当するノード名を有する回路のネットリストのみを
全回路のネットリストの中からネットリスト抽出手段に
より抽出し、表示するからである。The first effect obtained by the above configuration is as follows.
The object is to be able to uniquely recognize which input / output terminal of the circuit the selected wiring is connected to. This allows
It is no longer necessary to check a circuit having a node name corresponding to the same node as the selected wiring from the netlist of all the circuits. The reason is that only the netlist of the circuit having the node name corresponding to the same node as the selected wiring is extracted from the netlist of all the circuits by the netlist extracting means and displayed.
【0053】第2の効果は、選択された配線より回路の
絞り込みを行う際、被選択配線が複数の回路の入出力端
子と接続されるとき、被選択配線から注目する回路の絞
り込み方向を一意的に決定できることにある。これによ
り、他の回路の入(出)力端子への接続経路をいちいち
確認する必要がなくなる。その理由は、第2の配線抽出
手段により、被選択配線から注目する回路の入(出)力
端子に接続される回路までの接続経路を構成する配線の
みを抽出し、強調表示するからである。The second effect is that when a selected wiring is connected to input / output terminals of a plurality of circuits when narrowing down a circuit from a selected wiring, a narrowing direction of a circuit of interest from the selected wiring is uniquely determined. That can be decided This eliminates the need to check the connection path to the input / output terminal of another circuit. The reason is that the second wiring extracting means extracts only the wiring constituting the connection path from the selected wiring to the circuit connected to the input / output terminal of the circuit of interest and highlights it. .
【0054】第3の効果は、EBテスタ等の解析装置を
用いて被選択配線より回路の時間的な論理動作を観測し
ながら絞り込みを行う際、その被選択配線に複数の出力
端子がバス接続されていると、現在入力信号を出力に伝
達している出力モードとなっている回路、あるいは入力
信号を出力に伝達しないハイインピーダンス状態の非出
力モードとなっている回路がどれか、を確認できること
にある。これにより、次に絞り込むべき回路を一意的に
決定できるようになる。A third effect is that when narrowing down while observing the temporal logic operation of the circuit from the selected wiring using an analyzer such as an EB tester, a plurality of output terminals are connected to the selected wiring by bus connection. If this is the case, you can check which circuit is currently in output mode, transmitting the input signal to the output, or in non-output mode, which is in a high impedance state that does not transmit the input signal to the output. It is in. As a result, a circuit to be narrowed down next can be uniquely determined.
【図1】本発明の配線パターン強調表示システムの第1
の実施形態の構成を示すブロック図である。FIG. 1 shows a first example of a wiring pattern highlighting system according to the present invention.
FIG. 3 is a block diagram illustrating a configuration of the embodiment.
【図2】第1の実施形態の動作を説明する流れ図であ
る。FIG. 2 is a flowchart illustrating the operation of the first embodiment.
【図3】第2の実施形態の構成を示すブロック図であ
る。FIG. 3 is a block diagram illustrating a configuration of a second embodiment.
【図4】第2の実施形態の動作を説明する流れ図であ
る。FIG. 4 is a flowchart illustrating the operation of the second embodiment.
【図5】第1の実施形態に適用される回路接続図であ
る。FIG. 5 is a circuit connection diagram applied to the first embodiment.
【図6】第1の実施形態の適用例において、図5に対応
する配線を選択するための画面表示例のレイアウト図で
ある。FIG. 6 is a layout diagram of a screen display example for selecting a wiring corresponding to FIG. 5 in an application example of the first embodiment.
【図7】第1の実施形態における図5に対応し、予め画
面表示されたネットリストの構成例である。FIG. 7 corresponds to FIG. 5 in the first embodiment, and is a configuration example of a net list displayed on a screen in advance.
【図8】第1の実施形態における第1の配線抽出手段に
より表示されたレイアウト図例である。FIG. 8 is an example of a layout diagram displayed by a first wiring extracting unit in the first embodiment.
【図9】第1の実施形態におけるノード名抽出手段によ
り表示されたネットリスト例である。FIG. 9 is an example of a netlist displayed by a node name extracting unit according to the first embodiment.
【図10】第1の実施形態の実施例におけるネットリス
ト抽出手段により表示されたネットリスト例である。FIG. 10 is an example of a net list displayed by a net list extracting unit in the example of the first embodiment.
【図11】第1の実施形態における第2の配線抽出手段
により表示されたレイアウト図例である。FIG. 11 is a layout diagram example displayed by a second wiring extracting unit in the first embodiment.
【図12】第2の実施形態に用いる回路接続図である。FIG. 12 is a circuit connection diagram used in the second embodiment.
【図13】第2の実施形態における図12に対応する配
線を選択するための予め画面表示されたレイアウト図例
である。FIG. 13 is an example of a layout diagram displayed on a screen in advance for selecting wiring corresponding to FIG. 12 in the second embodiment.
【図14】第2の実施形態における図12に対応する予
め画面表示されたネットリスト例である。FIG. 14 is an example of a screen-displayed netlist corresponding to FIG. 12 in the second embodiment.
【図15】第2の実施形態における第1の配線抽出手段
により表示されたレイアウト図例である。FIG. 15 is an example of a layout diagram displayed by a first wiring extracting unit in the second embodiment.
【図16】第2の実施形態におけるノード名抽出手段に
より表示されたネットリスト例である。FIG. 16 is an example of a net list displayed by a node name extracting unit according to the second embodiment.
【図17】第2の実施形態におけるネットリスト抽出手
段により表示されたネットリスト例である。FIG. 17 is an example of a net list displayed by a net list extracting unit according to the second embodiment.
【図18】第2の実施形態におけるシミュレーションデ
ータ抽出手段により表示されたシミュレーションデータ
例である。FIG. 18 is an example of simulation data displayed by simulation data extraction means in the second embodiment.
【図19】第2の実施形態における第2の配線抽出手段
により表示されたレイアウト図である。FIG. 19 is a layout diagram displayed by a second wiring extracting unit in the second embodiment.
【図20】従来の配線パターン強調表示システムの構成
例を示すブロック図である。FIG. 20 is a block diagram showing a configuration example of a conventional wiring pattern highlighting system.
【図21】従来の配線パターン強調表示システムの動作
例を説明する流れ図である。FIG. 21 is a flowchart illustrating an operation example of a conventional wiring pattern highlighting system.
1 入力装置 2 データ処置装置 3 出力装置 4 記憶装置 21 第1の配線抽出手段 22 ノード名抽出手段 23 ネットリスト抽出手段 24 第2の配線抽出手段 25 シミュレーション抽出手段 41 シミュレーションデータベース DL レイアウト表示画面 DN ネットリスト表示画面 T 被抽出ネットリスト表示画面 DS シミュレーションデータ表示画面 FB1〜FB3、FBn、MC1〜MC3、MCn、G
1〜G3、Gn 回路ブロック XFB1〜XFB3、XFBn、XG1〜XG3、XG
n ネットリスト固有の回路ブロック名 L1 入力装置により選択された配線 L2〜L6、Ln、L21〜L24、L30〜L36、
L41、L42、LG1〜LG3、LGn 配線 T1〜T9 スルーホールREFERENCE SIGNS LIST 1 input device 2 data processing device 3 output device 4 storage device 21 first wiring extracting means 22 node name extracting means 23 net list extracting means 24 second wiring extracting means 25 simulation extracting means 41 simulation database DL layout display screen DN net List display screen T Extracted net list display screen DS Simulation data display screen FB1 to FB3, FBn, MC1 to MC3, MCn, G
1 to G3, Gn circuit blocks XFB1 to XFB3, XFBn, XG1 to XG3, XG
n Netlist specific circuit block name L1 Wiring selected by input device L2 to L6, Ln, L21 to L24, L30 to L36,
L41, L42, LG1 to LG3, LGn Wiring T1 to T9 Through hole
Claims (3)
レーションデータベースのデータに基づき、所定のLS
IのCADレイアウト図が回路接続リストと連動して画
面表示される配線パターン強調表示システムにおいて、 前記CADレイアウト図から選択された被選択配線と同
一のノードを構成する配線を抽出して強調表示する第1
の配線抽出手段と、 前記回路接続リストの表示画面上の前記被選択配線と同
一のノードに該当するノード名を有する回路の、回路接
続リストのみを抽出して表示するネットリスト抽出手段
とを備え、 前記回路接続リストと連動して所定のノードと接続関係
を有する配線パターンの強調表示を可能としたことを特
徴とする配線パターン強調表示システム。A predetermined LS based on data of a CAD simulation database constituting a CAD system.
In a wiring pattern highlighting system in which a CAD layout diagram of I is displayed on a screen in conjunction with a circuit connection list, a wiring configuring the same node as a selected wiring selected from the CAD layout diagram is highlighted. First
Wiring extraction means, and a netlist extraction means for extracting and displaying only the circuit connection list of a circuit having a node name corresponding to the same node as the selected wiring on the circuit connection list display screen. A wiring pattern highlighting system, wherein a wiring pattern having a connection relationship with a predetermined node can be highlighted in conjunction with the circuit connection list.
さらに、前記ネットリスト抽出手段により抽出され表示
された回路接続リストより、特定の配線を選択抽出し強
調表示する第2の配線抽出手段を有し、該第2の配線抽
出手段により注目する回路のノード名に対応する端子に
接続される配線から前記被選択配線との間の接続経路を
構成する配線のみを抽出し、強調表示を可能としたこと
を特徴とする請求項1記載の配線パターン強調表示シス
テム。2. The wiring pattern highlighting system,
Further, there is provided second wiring extracting means for selectively extracting a specific wiring from the circuit connection list extracted and displayed by the net list extracting means and highlighting the wiring, and the second wiring extracting means 2. The wiring pattern emphasis according to claim 1, wherein only wiring forming a connection path between the selected wiring and the wiring connected to the terminal corresponding to the node name is extracted and highlighted. Display system.
さらに、前記回路の入出力端子のシミュレーションデー
タを前記CADシミュレーションデータベースより抽出
して表示するシミュレーションデータ抽出手段を有し、
前記被選択配線が複数の回路の出力端子に接続されてい
る場合、それぞれの回路の入出力端子のシミュレーショ
ンデータを前記シミュレーションデータ抽出手段が前記
CADシミュレーションデータベースより抽出し、該抽
出したシミュレーションデータの表示を可能としたこと
を特徴とする請求項1または2記載の配線パターン強調
表示システム。3. The wiring pattern highlighting system,
Further, there is provided simulation data extracting means for extracting and displaying simulation data of the input / output terminals of the circuit from the CAD simulation database,
When the selected wiring is connected to output terminals of a plurality of circuits, the simulation data extracting means extracts simulation data of input / output terminals of each circuit from the CAD simulation database, and displays the extracted simulation data. 3. The wiring pattern highlighting and displaying system according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233869A JPH1078974A (en) | 1996-09-04 | 1996-09-04 | Wiring pattern highlighting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233869A JPH1078974A (en) | 1996-09-04 | 1996-09-04 | Wiring pattern highlighting system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1078974A true JPH1078974A (en) | 1998-03-24 |
Family
ID=16961854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233869A Pending JPH1078974A (en) | 1996-09-04 | 1996-09-04 | Wiring pattern highlighting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1078974A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002097459A1 (en) * | 2001-05-30 | 2002-12-05 | 株式会社アドバンテスト | Ic analysis support method, ic analysis apparatus, ic analysis support program |
| JP2007233464A (en) * | 2006-02-27 | 2007-09-13 | Fujitsu Ltd | Circuit diagram creation device and circuit diagram creation program |
| JP2007233455A (en) * | 2006-02-27 | 2007-09-13 | Fujitsu Ltd | Layout editor device, wiring display method, and wiring display program |
| JP2009054648A (en) * | 2007-08-23 | 2009-03-12 | Toshiba Corp | Inspection device |
| JP2010218169A (en) * | 2009-03-16 | 2010-09-30 | Ricoh Co Ltd | Layout device, design support method and manufacturing method for semiconductor integrated circuit |
-
1996
- 1996-09-04 JP JP8233869A patent/JPH1078974A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002097459A1 (en) * | 2001-05-30 | 2002-12-05 | 株式会社アドバンテスト | Ic analysis support method, ic analysis apparatus, ic analysis support program |
| JP2007233464A (en) * | 2006-02-27 | 2007-09-13 | Fujitsu Ltd | Circuit diagram creation device and circuit diagram creation program |
| JP2007233455A (en) * | 2006-02-27 | 2007-09-13 | Fujitsu Ltd | Layout editor device, wiring display method, and wiring display program |
| JP2009054648A (en) * | 2007-08-23 | 2009-03-12 | Toshiba Corp | Inspection device |
| JP2010218169A (en) * | 2009-03-16 | 2010-09-30 | Ricoh Co Ltd | Layout device, design support method and manufacturing method for semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6779158B2 (en) | Digital logic optimization using selection operators | |
| US6353806B1 (en) | System level hardware simulator and its automation | |
| US6205573B1 (en) | Delay analysis result display device | |
| JPH0728859A (en) | Logic schematic editor system | |
| US6993731B2 (en) | Optimization of digital designs | |
| JPH06169311A (en) | Transmission route tracking system for transmission network | |
| JPH1078974A (en) | Wiring pattern highlighting system | |
| US7076739B2 (en) | Data computation apparatus and method for using the data computation apparatus for adjustment of electronic controller | |
| CN1316412C (en) | Method for processing design data of semiconductor integrated circuit | |
| CN113778399B (en) | Configuration method and device of bottom layer channel | |
| JP4249523B2 (en) | Automatic electrical circuit diagram generator | |
| JPH0666605A (en) | Interconnection test sequence generating system | |
| JP2830767B2 (en) | Wiring pattern highlighting system and method | |
| JPH04266249A (en) | Hierarchial structure network configuration display system | |
| JP2007114881A (en) | Circuit diagram creation device, circuit diagram creation editor program, and circuit diagram creation method | |
| JP2856146B2 (en) | Method and apparatus for displaying circuit verification result | |
| JP3262099B2 (en) | Buffer layout design apparatus and method | |
| JP2000040093A (en) | Inspection method and inspection apparatus for CAD drawings | |
| JP5665163B2 (en) | SOUND SYSTEM ROUTE SETTING METHOD AND ROUTE SETTING DEVICE | |
| JP3349991B2 (en) | IC test system | |
| KR100505846B1 (en) | Method for extracting connectivity of bus signals in a schematic editor | |
| JPH0250267A (en) | Wiring path display device | |
| JP2000241514A (en) | Test pattern parallel generation method and test pattern generation device | |
| JPH1166142A (en) | Group isometric wiring system | |
| JPH05266126A (en) | Test data terminal name conversion method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990525 |