JPH1079332A - 集積回路用パタンレイアウト生成方法、集積回路用パタンレイアウト生成装置及び回路パタン形成方法 - Google Patents
集積回路用パタンレイアウト生成方法、集積回路用パタンレイアウト生成装置及び回路パタン形成方法Info
- Publication number
- JPH1079332A JPH1079332A JP8232762A JP23276296A JPH1079332A JP H1079332 A JPH1079332 A JP H1079332A JP 8232762 A JP8232762 A JP 8232762A JP 23276296 A JP23276296 A JP 23276296A JP H1079332 A JPH1079332 A JP H1079332A
- Authority
- JP
- Japan
- Prior art keywords
- proximity effect
- pattern
- virtual
- circuit pattern
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 製造プロセスを決定する以前に近接効果が評
価されたセルライブラリーを作成することができ、該セ
ルライブラリーの１つのセルを汎用的な製造プロセス条
件における汎用的な半導体集積回路に利用できるように
する。 【解決手段】 近接効果影響量評価部１２は仮想的なプ
ロセス条件における近接効果の影響量を評価し、近接効
果影響量変換部１６は実際のプロセス条件における近接
効果の影響量を評価し、仮想的なプロセス条件の近接効
果の影響量と実際のプロセス条件の近接効果の影響量と
の相関関係を求めた後に、該相関関係に基づいて実際の
プロセス条件に適合するように仮想近接効果情報を変換
する。パタン寸法補正部１７は実際のプロセス条件に適
合するように変換された実近接効果情報を設計データに
反映させてパタンの寸法を補正する。セルライブラリー
配置部１８は補正済みの回路パタンのレイアウトを生成
する。
価されたセルライブラリーを作成することができ、該セ
ルライブラリーの１つのセルを汎用的な製造プロセス条
件における汎用的な半導体集積回路に利用できるように
する。 【解決手段】 近接効果影響量評価部１２は仮想的なプ
ロセス条件における近接効果の影響量を評価し、近接効
果影響量変換部１６は実際のプロセス条件における近接
効果の影響量を評価し、仮想的なプロセス条件の近接効
果の影響量と実際のプロセス条件の近接効果の影響量と
の相関関係を求めた後に、該相関関係に基づいて実際の
プロセス条件に適合するように仮想近接効果情報を変換
する。パタン寸法補正部１７は実際のプロセス条件に適
合するように変換された実近接効果情報を設計データに
反映させてパタンの寸法を補正する。セルライブラリー
配置部１８は補正済みの回路パタンのレイアウトを生成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ等の半導体
集積回路の構成要素であるセルにおける回路素子のパタ
ンレイアウトの生成及び回路パタン形成方法に関する。
集積回路の構成要素であるセルにおける回路素子のパタ
ンレイアウトの生成及び回路パタン形成方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩに代表される半導体集積回
路の微細化はますます進み、その微細化は加工限界に迫
りつつある。それに伴いＬＳＩの製造工程のひとつであ
るリソグラフィ工程において、近接効果による設計寸法
と加工寸法との差が無視できなくなっているため、パタ
ンレイアウトの個別単位である各セルを設計する際に、
目的とするパタン寸法に近接効果による寸法変動分を補
正したパタン設計を行なう必要がある。
路の微細化はますます進み、その微細化は加工限界に迫
りつつある。それに伴いＬＳＩの製造工程のひとつであ
るリソグラフィ工程において、近接効果による設計寸法
と加工寸法との差が無視できなくなっているため、パタ
ンレイアウトの個別単位である各セルを設計する際に、
目的とするパタン寸法に近接効果による寸法変動分を補
正したパタン設計を行なう必要がある。
【０００３】従来、特定の製造プロセスに合わせた各セ
ルの設計時にパタン寸法の調整を行なうことにより寸法
変動分の補正を行なってきた。しかしながら、ＬＳＩの
大規模化により、各セルの設計を行なってからＬＳＩの
製造を行なうまでの期間が拡大し、その期間に製造プロ
セスを種々の要因によって変更する必要が頻繁に生じる
と共に、各セルをライブラリーとして各種のＬＳＩに再
利用して経済的効果を得るため、複数の製造プロセスに
対して共通のセルを使用する必要が生じてきた。
ルの設計時にパタン寸法の調整を行なうことにより寸法
変動分の補正を行なってきた。しかしながら、ＬＳＩの
大規模化により、各セルの設計を行なってからＬＳＩの
製造を行なうまでの期間が拡大し、その期間に製造プロ
セスを種々の要因によって変更する必要が頻繁に生じる
と共に、各セルをライブラリーとして各種のＬＳＩに再
利用して経済的効果を得るため、複数の製造プロセスに
対して共通のセルを使用する必要が生じてきた。
【０００４】従って、特定の製造プロセスに合わせて補
正を実施してパタン設計を行なう微細パタン形成方法で
は、設計上の性能を実現することも、汎用的なセルを再
利用して経済的効果を得ることも困難になってきてい
る。
正を実施してパタン設計を行なう微細パタン形成方法で
は、設計上の性能を実現することも、汎用的なセルを再
利用して経済的効果を得ることも困難になってきてい
る。
【０００５】以下、従来のＬＳＩ回路用パタンレイアウ
ト生成方法及び生成装置を図面を参照しながら説明す
る。
ト生成方法及び生成装置を図面を参照しながら説明す
る。
【０００６】図１４は従来のＬＳＩ回路用パタンレイア
ウト生成装置を示すブロック構成図である。図１４にお
いて、本生成装置は、セルを構成する回路素子からなる
設計データを入力するパタン入力部１０１と、入力され
たセルの設計データをセルライブラリーデータとしてセ
ルライブラリー１０５にライブラリー化するセルライブ
ラリー生成部１０２と、セルライブラリーを生成する前
に、微細化による近接効果の影響量を評価する近接効果
評価部１０３と、近接効果の影響量を設計データに反映
させてパタンの寸法を補正するパタン寸法補正部１０４
と、セルライブラリー１０５から所望のセルライブラリ
ーデータを抽出し、複写するセルライブラリー複写作成
部１０６と、抽出かつ複写されたセルライブラリーデー
タを配置してＬＳＩ用レイアウトデータ１０８を生成す
るセルライブラリー配置部１０７とを備えている。
ウト生成装置を示すブロック構成図である。図１４にお
いて、本生成装置は、セルを構成する回路素子からなる
設計データを入力するパタン入力部１０１と、入力され
たセルの設計データをセルライブラリーデータとしてセ
ルライブラリー１０５にライブラリー化するセルライブ
ラリー生成部１０２と、セルライブラリーを生成する前
に、微細化による近接効果の影響量を評価する近接効果
評価部１０３と、近接効果の影響量を設計データに反映
させてパタンの寸法を補正するパタン寸法補正部１０４
と、セルライブラリー１０５から所望のセルライブラリ
ーデータを抽出し、複写するセルライブラリー複写作成
部１０６と、抽出かつ複写されたセルライブラリーデー
タを配置してＬＳＩ用レイアウトデータ１０８を生成す
るセルライブラリー配置部１０７とを備えている。
【０００７】前記のように構成されたＬＳＩ回路用パタ
ンレイアウト生成装置の動作を説明する。
ンレイアウト生成装置の動作を説明する。
【０００８】まず、パタン入力部１０１から、回路図よ
り所定のデザインルールにしたがってトランジスタ部の
パタン及びトランジスタ部の結線情報に対応したパタン
レイアウトを入力し、セルライブラリー生成部１０２は
入力されたパタンレイアウトからセルライブラリー１０
５を生成する。このとき、ゲート層や活性層よりなる各
層のパタンはその配置状態において密なものと疎なもの
とが混在するため、例えば、リソグラフィ工程において
光を用いた通常の露光プロセスを用いるとすると、近接
効果により密なパタンは設計パタンよりも細くなり、疎
なパタンは設計パタンよりも太くなる。
り所定のデザインルールにしたがってトランジスタ部の
パタン及びトランジスタ部の結線情報に対応したパタン
レイアウトを入力し、セルライブラリー生成部１０２は
入力されたパタンレイアウトからセルライブラリー１０
５を生成する。このとき、ゲート層や活性層よりなる各
層のパタンはその配置状態において密なものと疎なもの
とが混在するため、例えば、リソグラフィ工程において
光を用いた通常の露光プロセスを用いるとすると、近接
効果により密なパタンは設計パタンよりも細くなり、疎
なパタンは設計パタンよりも太くなる。
【０００９】その結果、例えば、ゲート層においてゲー
ト幅やゲート長の設計寸法と加工寸法とに差が生じ、そ
の寸法差が設計上の性能を規定する許容範囲を越える事
態が発生する。従って、近接効果評価部１０３は製造工
程において使用されるプロセス条件の近接効果による設
計寸法と加工寸法との差をあらかじめ評価しておき、パ
タン寸法補正部１０４が各パタンに対して前記の寸法差
の補正を行なう。このように近接効果の影響による補正
がされて生成されたパタンレイアウトをセルライブラリ
ー１０５として登録する。なお、近接効果の評価方法と
して、実験の条件に合わせ込まれた高性能なシミュレー
タを用いて予測する方法等が採用されている。
ト幅やゲート長の設計寸法と加工寸法とに差が生じ、そ
の寸法差が設計上の性能を規定する許容範囲を越える事
態が発生する。従って、近接効果評価部１０３は製造工
程において使用されるプロセス条件の近接効果による設
計寸法と加工寸法との差をあらかじめ評価しておき、パ
タン寸法補正部１０４が各パタンに対して前記の寸法差
の補正を行なう。このように近接効果の影響による補正
がされて生成されたパタンレイアウトをセルライブラリ
ー１０５として登録する。なお、近接効果の評価方法と
して、実験の条件に合わせ込まれた高性能なシミュレー
タを用いて予測する方法等が採用されている。
【００１０】次に、セルライブラリー複写作成部１０６
は、セルライブラリー１０５からＬＳＩを作成するため
に必要なセルライブラリーデータを抽出かつ複写した
後、セルライブラリー配置部１０７は、これらのセルラ
イブラリーデータに従ってＬＳＩ用レイアウトデータを
生成する。
は、セルライブラリー１０５からＬＳＩを作成するため
に必要なセルライブラリーデータを抽出かつ複写した
後、セルライブラリー配置部１０７は、これらのセルラ
イブラリーデータに従ってＬＳＩ用レイアウトデータを
生成する。
【００１１】前記のように作成されたＬＳＩ用レイアウ
トデータにより作成されたマスク装置を用いてＬＳＩの
微細パタンを形成している。
トデータにより作成されたマスク装置を用いてＬＳＩの
微細パタンを形成している。
【００１２】
【発明が解決しようとする課題】しかしながら、前記従
来のＬＳＩ回路用パタンレイアウト生成方法は、設計時
において想定されたプロセス条件以外のプロセス条件に
対しては近接効果の補正が得られないという問題を有す
る。例えば、光を用いた通常の露光のプロセス条件で
は、疎なパタンは太くなり、密なパタンは細くなるが、
同じ光を用いた露光であっても、超解像と呼ばれる輪帯
フィルターを用いた露光方法では、疎なパタンが細くな
り、密なパタンが太くなる場合もあり、補正が逆効果に
なることもある。
来のＬＳＩ回路用パタンレイアウト生成方法は、設計時
において想定されたプロセス条件以外のプロセス条件に
対しては近接効果の補正が得られないという問題を有す
る。例えば、光を用いた通常の露光のプロセス条件で
は、疎なパタンは太くなり、密なパタンは細くなるが、
同じ光を用いた露光であっても、超解像と呼ばれる輪帯
フィルターを用いた露光方法では、疎なパタンが細くな
り、密なパタンが太くなる場合もあり、補正が逆効果に
なることもある。
【００１３】また、前記従来のパタンレイアウト生成方
法は、特定の製造プロセスの条件に合わせて設計されて
いるため、生成されたセルライブラリーが他のプロセス
条件に利用できないので、各セルをライブラリーとして
複数の製造条件に対応させることにより複数のＬＳＩに
再利用させて、ＬＳＩの設計コストを節約するという効
果が得られないという問題を有する。
法は、特定の製造プロセスの条件に合わせて設計されて
いるため、生成されたセルライブラリーが他のプロセス
条件に利用できないので、各セルをライブラリーとして
複数の製造条件に対応させることにより複数のＬＳＩに
再利用させて、ＬＳＩの設計コストを節約するという効
果が得られないという問題を有する。
【００１４】図１５に示すように、簡単な改良例とし
て、近接効果評価部１０３及びパタン寸法補正部１０４
をセルライブラリー複写作成部１０６の処理とセルライ
ブラリー配置部１０７の処理との間に変更する手段が考
えられる。
て、近接効果評価部１０３及びパタン寸法補正部１０４
をセルライブラリー複写作成部１０６の処理とセルライ
ブラリー配置部１０７の処理との間に変更する手段が考
えられる。
【００１５】しかしながら、通常のＬＳＩ設計において
は、セルライブラリー１０５を作成するまでの期間は数
ヶ月から数十ヶ月であるが、セルライブラリー１０５か
らＬＳＩ用レイアウトデータ１０８を作成する期間は数
週間から数十週間である。セルライブラリー１０５は汎
用的であるため、実際に作成するＬＳＩが特定されなく
ても開発は行なえるが、セルライブラリー１０５からＬ
ＳＩ用レイアウトデータ１０８を作成するにはＬＳＩを
特定しなければならない。開発するＬＳＩを特定してか
ら、実際のＬＳＩの製造を行なうまでの期間を短くする
ほど開発効率がよくなるからである。
は、セルライブラリー１０５を作成するまでの期間は数
ヶ月から数十ヶ月であるが、セルライブラリー１０５か
らＬＳＩ用レイアウトデータ１０８を作成する期間は数
週間から数十週間である。セルライブラリー１０５は汎
用的であるため、実際に作成するＬＳＩが特定されなく
ても開発は行なえるが、セルライブラリー１０５からＬ
ＳＩ用レイアウトデータ１０８を作成するにはＬＳＩを
特定しなければならない。開発するＬＳＩを特定してか
ら、実際のＬＳＩの製造を行なうまでの期間を短くする
ほど開発効率がよくなるからである。
【００１６】従って、ＬＳＩの開発効率の観点からは、
前記の改良例に示すようなＬＳＩ用レイアウトデータ１
０８の作成の直前に、膨大な処理時間を必要とする前記
のシミュレータによる近接効果の影響量の評価を行なう
近接効果評価部１０３を設けることはできない。
前記の改良例に示すようなＬＳＩ用レイアウトデータ１
０８の作成の直前に、膨大な処理時間を必要とする前記
のシミュレータによる近接効果の影響量の評価を行なう
近接効果評価部１０３を設けることはできない。
【００１７】また、同一のセルライブラリーであって
も、製造プロセスの条件が異なれば、そのセルライブラ
リーデータに処理時間がかかるシミュレータを再度実行
しなければならないという問題も有している。
も、製造プロセスの条件が異なれば、そのセルライブラ
リーデータに処理時間がかかるシミュレータを再度実行
しなければならないという問題も有している。
【００１８】本発明は前記の問題に鑑み、製造プロセス
が決定するよりも以前に近接効果が評価されたセルライ
ブラリーを作成することができ、該セルライブラリーの
１つのセルを汎用的な製造プロセス条件における汎用的
な半導体集積回路に利用できるようにするものである。
が決定するよりも以前に近接効果が評価されたセルライ
ブラリーを作成することができ、該セルライブラリーの
１つのセルを汎用的な製造プロセス条件における汎用的
な半導体集積回路に利用できるようにするものである。
【００１９】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、仮想的なプロセス条件の近接効果の影響
量と、実際のプロセス条件の近接効果の影響量との相関
関係を求めておき、該相関関係に基づいて回路パタンの
寸法の補正を行なうものである。
め、本発明は、仮想的なプロセス条件の近接効果の影響
量と、実際のプロセス条件の近接効果の影響量との相関
関係を求めておき、該相関関係に基づいて回路パタンの
寸法の補正を行なうものである。
【００２０】具体的に請求項１の発明が講じた解決手段
は、集積回路の構成要素であるセルにおける、回路素子
が配置されてなる回路パタンのレイアウトを生成する集
積回路用パタンレイアウト生成方法を対象とし、回路パ
タンの生成工程に仮想的なプロセス条件を設定し、該仮
想的なプロセス条件における前記回路パタンの近接効果
である仮想近接効果の影響量を評価する仮想近接効果評
価工程と、実際のプロセス条件を適用したときの前記回
路パタンの近接効果である実近接効果の影響量を評価す
る実近接効果評価工程と、前記仮想近接効果の影響量と
前記実近接効果の影響量との相関関係を求める相関関係
作成工程と、前記相関関係に基づいて前記回路パタンの
パタン寸法を補正して回路パタンのレイアウトを生成す
るパタン寸法補正工程とを備えている構成とするもので
ある。
は、集積回路の構成要素であるセルにおける、回路素子
が配置されてなる回路パタンのレイアウトを生成する集
積回路用パタンレイアウト生成方法を対象とし、回路パ
タンの生成工程に仮想的なプロセス条件を設定し、該仮
想的なプロセス条件における前記回路パタンの近接効果
である仮想近接効果の影響量を評価する仮想近接効果評
価工程と、実際のプロセス条件を適用したときの前記回
路パタンの近接効果である実近接効果の影響量を評価す
る実近接効果評価工程と、前記仮想近接効果の影響量と
前記実近接効果の影響量との相関関係を求める相関関係
作成工程と、前記相関関係に基づいて前記回路パタンの
パタン寸法を補正して回路パタンのレイアウトを生成す
るパタン寸法補正工程とを備えている構成とするもので
ある。
【００２１】請求項１の構成により、仮想的なプロセス
条件における回路パタンの近接効果である仮想近接効果
の影響量を評価し、実際のプロセス条件における回路パ
タンの近接効果である実近接効果の影響量を評価し、仮
想近接効果の影響量と実近接効果の影響量との相関関係
を求めておき、該相関関係に基づいて回路パタンの寸法
を補正して回路パタンのレイアウトを生成するため、特
定のプロセス条件に限定されることなく、近接効果の影
響量をシミュレーションすることができる。
条件における回路パタンの近接効果である仮想近接効果
の影響量を評価し、実際のプロセス条件における回路パ
タンの近接効果である実近接効果の影響量を評価し、仮
想近接効果の影響量と実近接効果の影響量との相関関係
を求めておき、該相関関係に基づいて回路パタンの寸法
を補正して回路パタンのレイアウトを生成するため、特
定のプロセス条件に限定されることなく、近接効果の影
響量をシミュレーションすることができる。
【００２２】請求項２の発明が講じた解決手段は、集積
回路の構成要素であるセルにおける、回路素子が配置さ
れてなる回路パタンのレイアウトを生成する集積回路用
パタンレイアウト生成方法を対象とし、回路パタンの生
成工程に仮想的なプロセス条件を設定し、該仮想的なプ
ロセス条件における前記回路パタンの近接効果である仮
想近接効果の影響量を評価する仮想近接効果評価工程
と、前記回路パタンに前記仮想近接効果の影響量を反映
した仮想近接効果情報を付加してセルライブラリーを生
成するセルライブラリー生成工程と、実際のプロセス条
件を適用したときの前記回路パタンの近接効果である実
近接効果の影響量を評価する実近接効果評価工程と、前
記仮想近接効果の影響量と前記実近接効果の影響量との
相関関係を求める相関関係作成工程と、前記相関関係に
基づいて前記セルライブラリーにおける前記仮想近接効
果情報を前記実際のプロセス条件の実近接効果情報に変
換する近接効果情報変換工程と、前記実近接効果情報に
基づいて前記回路パタンのパタン寸法を補正して回路パ
タンのレイアウトを生成するパタン寸法補正工程とを備
えている構成とするものである。
回路の構成要素であるセルにおける、回路素子が配置さ
れてなる回路パタンのレイアウトを生成する集積回路用
パタンレイアウト生成方法を対象とし、回路パタンの生
成工程に仮想的なプロセス条件を設定し、該仮想的なプ
ロセス条件における前記回路パタンの近接効果である仮
想近接効果の影響量を評価する仮想近接効果評価工程
と、前記回路パタンに前記仮想近接効果の影響量を反映
した仮想近接効果情報を付加してセルライブラリーを生
成するセルライブラリー生成工程と、実際のプロセス条
件を適用したときの前記回路パタンの近接効果である実
近接効果の影響量を評価する実近接効果評価工程と、前
記仮想近接効果の影響量と前記実近接効果の影響量との
相関関係を求める相関関係作成工程と、前記相関関係に
基づいて前記セルライブラリーにおける前記仮想近接効
果情報を前記実際のプロセス条件の実近接効果情報に変
換する近接効果情報変換工程と、前記実近接効果情報に
基づいて前記回路パタンのパタン寸法を補正して回路パ
タンのレイアウトを生成するパタン寸法補正工程とを備
えている構成とするものである。
【００２３】請求項２の構成により、仮想的なプロセス
条件における回路パタンの近接効果である仮想近接効果
の影響量を評価しておき、回路パタンに仮想近接効果の
影響量を反映した仮想近接効果情報を付加したセルライ
ブラリーが生成されるため、特定のプロセス条件に限定
されないので、該セルライブラリーを汎用化することが
できる。
条件における回路パタンの近接効果である仮想近接効果
の影響量を評価しておき、回路パタンに仮想近接効果の
影響量を反映した仮想近接効果情報を付加したセルライ
ブラリーが生成されるため、特定のプロセス条件に限定
されないので、該セルライブラリーを汎用化することが
できる。
【００２４】また、仮想近接効果の影響量と実近接効果
の影響量との相関関係を求めておき、該相関関係に基づ
いてセルライブラリーにおける仮想近接効果情報を実際
のプロセス条件の実近接効果情報に変換することにより
回路パタンのパタン寸法を補正してレイアウトを生成す
るため、実際のプロセス条件を決定した後に、実際のプ
ロセス条件の近接効果の影響量を評価する必要がなくな
る。
の影響量との相関関係を求めておき、該相関関係に基づ
いてセルライブラリーにおける仮想近接効果情報を実際
のプロセス条件の実近接効果情報に変換することにより
回路パタンのパタン寸法を補正してレイアウトを生成す
るため、実際のプロセス条件を決定した後に、実際のプ
ロセス条件の近接効果の影響量を評価する必要がなくな
る。
【００２５】請求項３の発明は、請求項２の発明に、前
記仮想近接効果評価工程及び前記実近接効果評価工程
は、光学理論に基づいた光強度シミュレーションによる
前記回路パタンの光強度を用いて近接効果の影響量を評
価する工程をそれぞれ含む構成を付加するものである。
記仮想近接効果評価工程及び前記実近接効果評価工程
は、光学理論に基づいた光強度シミュレーションによる
前記回路パタンの光強度を用いて近接効果の影響量を評
価する工程をそれぞれ含む構成を付加するものである。
【００２６】請求項４の発明が講じた解決手段は、集積
回路の構成要素であるセルにおける、回路素子が配置さ
れてなる回路パタンのレイアウトを生成する集積回路用
パタンレイアウト生成装置を対象とし、回路パタンの生
成工程に仮想的なプロセス条件を設定し、該仮想的なプ
ロセス条件における前記回路パタンの近接効果である仮
想近接効果の影響量を評価する仮想近接効果評価手段
と、前記回路パタンに前記仮想近接効果の影響量を反映
した仮想近接効果情報を付加してセルライブラリーを生
成するセルライブラリー生成手段と、実際のプロセス条
件を適用したときの前記回路パタンの近接効果である実
近接効果の影響量を評価する実近接効果評価手段と、前
記仮想近接効果の影響量と前記実近接効果の影響量との
相関関係を求める相関関係作成手段と、前記相関関係に
基づいて前記セルライブラリーにおける前記仮想近接効
果情報を前記実際のプロセス条件の実近接効果情報に変
換する近接効果情報変換手段と、前記実近接効果情報に
基づいて前記回路パタンのパタン寸法を補正して回路パ
タンのレイアウトを生成するパタン寸法補正手段とを備
えている構成とするものである。
回路の構成要素であるセルにおける、回路素子が配置さ
れてなる回路パタンのレイアウトを生成する集積回路用
パタンレイアウト生成装置を対象とし、回路パタンの生
成工程に仮想的なプロセス条件を設定し、該仮想的なプ
ロセス条件における前記回路パタンの近接効果である仮
想近接効果の影響量を評価する仮想近接効果評価手段
と、前記回路パタンに前記仮想近接効果の影響量を反映
した仮想近接効果情報を付加してセルライブラリーを生
成するセルライブラリー生成手段と、実際のプロセス条
件を適用したときの前記回路パタンの近接効果である実
近接効果の影響量を評価する実近接効果評価手段と、前
記仮想近接効果の影響量と前記実近接効果の影響量との
相関関係を求める相関関係作成手段と、前記相関関係に
基づいて前記セルライブラリーにおける前記仮想近接効
果情報を前記実際のプロセス条件の実近接効果情報に変
換する近接効果情報変換手段と、前記実近接効果情報に
基づいて前記回路パタンのパタン寸法を補正して回路パ
タンのレイアウトを生成するパタン寸法補正手段とを備
えている構成とするものである。
【００２７】請求項４の構成により、仮想的なプロセス
条件における回路パタンの近接効果である仮想近接効果
の影響量を評価しておき、回路パタンに仮想近接効果の
影響量を反映した仮想近接効果情報を付加したセルライ
ブラリーが生成されるため、特定のプロセス条件に限定
されないので、該セルライブラリーを汎用化することが
できる。
条件における回路パタンの近接効果である仮想近接効果
の影響量を評価しておき、回路パタンに仮想近接効果の
影響量を反映した仮想近接効果情報を付加したセルライ
ブラリーが生成されるため、特定のプロセス条件に限定
されないので、該セルライブラリーを汎用化することが
できる。
【００２８】また、仮想近接効果の影響量と実近接効果
の影響量との相関関係を求めておき、該相関関係に基づ
いてセルライブラリーにおける仮想近接効果情報を実際
のプロセス条件の実近接効果情報に変換することにより
回路パタンのパタン寸法を補正してレイアウトを生成す
るため、実際のプロセス条件が決定された後に、実際の
プロセス条件の近接効果の影響量を評価する必要がな
い。
の影響量との相関関係を求めておき、該相関関係に基づ
いてセルライブラリーにおける仮想近接効果情報を実際
のプロセス条件の実近接効果情報に変換することにより
回路パタンのパタン寸法を補正してレイアウトを生成す
るため、実際のプロセス条件が決定された後に、実際の
プロセス条件の近接効果の影響量を評価する必要がな
い。
【００２９】請求項５の発明は、請求項４の発明に、前
記仮想近接効果評価手段及び前記実近接効果評価手段
は、光学理論に基づいた光強度シミュレーションによる
前記回路パタンの光強度を用いて近接効果の影響量を評
価する構成を付加するものである。
記仮想近接効果評価手段及び前記実近接効果評価手段
は、光学理論に基づいた光強度シミュレーションによる
前記回路パタンの光強度を用いて近接効果の影響量を評
価する構成を付加するものである。
【００３０】請求項６の発明が講じた解決手段は、回路
パタン形成方法を、回路パタンの生成工程に仮想的なプ
ロセス条件を設定し、該仮想的なプロセス条件における
前記回路パタンの近接効果である仮想近接効果の影響量
を評価する仮想近接効果評価工程と、前記回路パタンに
前記仮想近接効果の影響量を反映した仮想近接効果情報
を付加してセルライブラリーを生成するセルライブラリ
ー生成工程と、実際のプロセス条件を適用したときの前
記回路パタンの近接効果である実近接効果の影響量を評
価する実近接効果評価工程と、前記仮想近接効果の影響
量と前記実近接効果の影響量との相関関係を求める相関
関係作成工程と、前記相関関係に基づいて前記セルライ
ブラリーにおける前記仮想近接効果情報を前記実際のプ
ロセス条件の実近接効果情報に変換する近接効果情報変
換工程と、前記実近接効果情報に基づいて前記回路パタ
ンのパタン寸法を補正して回路パタンのレイアウトを生
成するパタン寸法補正工程とを有する集積回路用パタン
レイアウト生成方法により作成されたパタンレイアウト
データを用いて形成されたマスクパターンを有するマス
ク装置を作製するマスク装置作製工程と、前記マスク装
置を透過する露光光によって露光することにより基板に
前記パタンレイアウトを転写するパタンレイアウト転写
工程とをを備えている構成とするものである。
パタン形成方法を、回路パタンの生成工程に仮想的なプ
ロセス条件を設定し、該仮想的なプロセス条件における
前記回路パタンの近接効果である仮想近接効果の影響量
を評価する仮想近接効果評価工程と、前記回路パタンに
前記仮想近接効果の影響量を反映した仮想近接効果情報
を付加してセルライブラリーを生成するセルライブラリ
ー生成工程と、実際のプロセス条件を適用したときの前
記回路パタンの近接効果である実近接効果の影響量を評
価する実近接効果評価工程と、前記仮想近接効果の影響
量と前記実近接効果の影響量との相関関係を求める相関
関係作成工程と、前記相関関係に基づいて前記セルライ
ブラリーにおける前記仮想近接効果情報を前記実際のプ
ロセス条件の実近接効果情報に変換する近接効果情報変
換工程と、前記実近接効果情報に基づいて前記回路パタ
ンのパタン寸法を補正して回路パタンのレイアウトを生
成するパタン寸法補正工程とを有する集積回路用パタン
レイアウト生成方法により作成されたパタンレイアウト
データを用いて形成されたマスクパターンを有するマス
ク装置を作製するマスク装置作製工程と、前記マスク装
置を透過する露光光によって露光することにより基板に
前記パタンレイアウトを転写するパタンレイアウト転写
工程とをを備えている構成とするものである。
【００３１】請求項７の発明が講じた解決手段は、回路
パタン形成装置を、回路パタンの生成工程に仮想的なプ
ロセス条件を設定し、該仮想的なプロセス条件における
前記回路パタンの近接効果である仮想近接効果の影響量
を評価する仮想近接効果評価手段と、前記回路パタンに
前記仮想近接効果の影響量を反映した仮想近接効果情報
を付加してセルライブラリーを生成するセルライブラリ
ー生成手段と、実際のプロセス条件を適用したときの前
記回路パタンの近接効果である実近接効果の影響量を評
価する実近接効果評価手段と、前記仮想近接効果の影響
量と前記実近接効果の影響量との相関関係を求める相関
関係作成手段と、前記相関関係に基づいて前記セルライ
ブラリーにおける前記仮想近接効果情報を前記実際のプ
ロセス条件の実近接効果情報に変換する近接効果情報変
換手段と、前記実近接効果情報に基づいて前記回路パタ
ンのパタン寸法を補正して回路パタンのレイアウトを生
成するパタン寸法補正手段とを有する集積回路用パタン
レイアウト生成装置により作成されたパタンレイアウト
データを用いて形成されたマスクパターンを有するマス
ク装置を作製するマスク装置作製工程と、前記マスク装
置を透過する露光光によって露光することにより基板に
前記パタンレイアウトを転写するパタンレイアウト転写
工程とを備えている構成とするものである。
パタン形成装置を、回路パタンの生成工程に仮想的なプ
ロセス条件を設定し、該仮想的なプロセス条件における
前記回路パタンの近接効果である仮想近接効果の影響量
を評価する仮想近接効果評価手段と、前記回路パタンに
前記仮想近接効果の影響量を反映した仮想近接効果情報
を付加してセルライブラリーを生成するセルライブラリ
ー生成手段と、実際のプロセス条件を適用したときの前
記回路パタンの近接効果である実近接効果の影響量を評
価する実近接効果評価手段と、前記仮想近接効果の影響
量と前記実近接効果の影響量との相関関係を求める相関
関係作成手段と、前記相関関係に基づいて前記セルライ
ブラリーにおける前記仮想近接効果情報を前記実際のプ
ロセス条件の実近接効果情報に変換する近接効果情報変
換手段と、前記実近接効果情報に基づいて前記回路パタ
ンのパタン寸法を補正して回路パタンのレイアウトを生
成するパタン寸法補正手段とを有する集積回路用パタン
レイアウト生成装置により作成されたパタンレイアウト
データを用いて形成されたマスクパターンを有するマス
ク装置を作製するマスク装置作製工程と、前記マスク装
置を透過する露光光によって露光することにより基板に
前記パタンレイアウトを転写するパタンレイアウト転写
工程とを備えている構成とするものである。
【００３２】
【発明の実施の形態】本発明の一実施形態を図面を参照
しながら説明する。
しながら説明する。
【００３３】図１は本発明の一実施形態に係る集積回路
用パタンレイアウト生成装置を示すブロック構成図であ
る。図１において、本生成装置は、パタン入力部１１
と、近接効果影響量評価部１２と、セルライブラリー生
成部１３と、セルライブラリー複写作成部１５と、近接
効果影響量変換部１６と、パタン寸法補正部１７と、セ
ルライブラリー配置部１８とを備えている。
用パタンレイアウト生成装置を示すブロック構成図であ
る。図１において、本生成装置は、パタン入力部１１
と、近接効果影響量評価部１２と、セルライブラリー生
成部１３と、セルライブラリー複写作成部１５と、近接
効果影響量変換部１６と、パタン寸法補正部１７と、セ
ルライブラリー配置部１８とを備えている。
【００３４】パタン入力部１１はセルを構成する回路素
子からなる設計データを入力する。近接効果影響量評価
部１２は仮想的なプロセス条件を設定し、該仮想的なプ
ロセス条件の微細化による近接効果の影響量を評価する
仮想近接効果評価手段を有している。セルライブラリー
生成部１３は入力されたセルの設計データに近接効果の
影響量を反映させたパタンレイアウト及び仮想近接効果
情報よりなるセルライブラリーデータとしてセルライブ
ラリー１４にライブラリー化するセルライブラリー生成
手段を有している。セルライブラリー複写作成部１５は
セルライブラリー１４から所望のセルライブラリーデー
タを抽出し且つ複写する。近接効果影響量変換部１６
は、実際のプロセス条件の近接効果の影響量を評価する
実近接効果評価手段と、仮想的なプロセス条件の近接効
果の影響量と実際のプロセス条件の近接効果の影響量と
の相関関係を求める相関関係作成手段と、該相関関係に
基づいて複写された仮想近接効果情報を実際のプロセス
条件に適合するように変換する近接情報変換手段とを有
している。パタン寸法補正部１７は実際のプロセス条件
に適合するように変換された実近接効果情報を設計デー
タに反映させてパタンの寸法を補正するパタン寸法補正
手段を有している。セルライブラリー配置部１８は補正
されたセルライブラリーデータを配置してＬＳＩ用レイ
アウトデータ１９を生成する。
子からなる設計データを入力する。近接効果影響量評価
部１２は仮想的なプロセス条件を設定し、該仮想的なプ
ロセス条件の微細化による近接効果の影響量を評価する
仮想近接効果評価手段を有している。セルライブラリー
生成部１３は入力されたセルの設計データに近接効果の
影響量を反映させたパタンレイアウト及び仮想近接効果
情報よりなるセルライブラリーデータとしてセルライブ
ラリー１４にライブラリー化するセルライブラリー生成
手段を有している。セルライブラリー複写作成部１５は
セルライブラリー１４から所望のセルライブラリーデー
タを抽出し且つ複写する。近接効果影響量変換部１６
は、実際のプロセス条件の近接効果の影響量を評価する
実近接効果評価手段と、仮想的なプロセス条件の近接効
果の影響量と実際のプロセス条件の近接効果の影響量と
の相関関係を求める相関関係作成手段と、該相関関係に
基づいて複写された仮想近接効果情報を実際のプロセス
条件に適合するように変換する近接情報変換手段とを有
している。パタン寸法補正部１７は実際のプロセス条件
に適合するように変換された実近接効果情報を設計デー
タに反映させてパタンの寸法を補正するパタン寸法補正
手段を有している。セルライブラリー配置部１８は補正
されたセルライブラリーデータを配置してＬＳＩ用レイ
アウトデータ１９を生成する。
【００３５】以下、前記のように構成された集積回路用
パタンレイアウト生成装置の動作を図面を参照しながら
説明する。
パタンレイアウト生成装置の動作を図面を参照しながら
説明する。
【００３６】図２は本発明の一実施形態に係る集積回路
用パタンレイアウト生成装置の動作手順を示すフローチ
ャートである。
用パタンレイアウト生成装置の動作手順を示すフローチ
ャートである。
【００３７】まず、図２に示すパタン入力工程Ｓ１にお
いて、パタン入力部１１は、所定の寸法ルールに基づい
て電子回路を表わし、ＬＳＩのパタンレウアウトの基本
要素となるセルのパタンの入力を行なって図３（ａ）に
示すパタンレイアウトを生成する。図３（ａ）は電子回
路のうちのトランジスタ部の平面図であって、２１，２
２，２３，２４はトランジスタのゲート部、２５Ａ，２
５Ｂはトランジスタの活性領域及び２６Ａ，２６Ｂ，２
６Ｃはトランジスタの電極をそれぞれ表わしている。以
降、本実施形態においては、図３（ｂ）に示すようにパ
タンレイアウトの各ゲート部２１，２２，２３，２４に
限定して説明をする。
いて、パタン入力部１１は、所定の寸法ルールに基づい
て電子回路を表わし、ＬＳＩのパタンレウアウトの基本
要素となるセルのパタンの入力を行なって図３（ａ）に
示すパタンレイアウトを生成する。図３（ａ）は電子回
路のうちのトランジスタ部の平面図であって、２１，２
２，２３，２４はトランジスタのゲート部、２５Ａ，２
５Ｂはトランジスタの活性領域及び２６Ａ，２６Ｂ，２
６Ｃはトランジスタの電極をそれぞれ表わしている。以
降、本実施形態においては、図３（ｂ）に示すようにパ
タンレイアウトの各ゲート部２１，２２，２３，２４に
限定して説明をする。
【００３８】次に、図２に示す仮想近接効果評価工程Ｓ
２において、近接効影響量評価部１２は、ある仮想的な
プロセス条件を設定し、該仮想的なプロセス条件におけ
るセル内のパタンが受ける近接効果の影響量を定量化
し、各パタンの付加情報である仮想近接効果情報として
作成する。
２において、近接効影響量評価部１２は、ある仮想的な
プロセス条件を設定し、該仮想的なプロセス条件におけ
るセル内のパタンが受ける近接効果の影響量を定量化
し、各パタンの付加情報である仮想近接効果情報として
作成する。
【００３９】ここで近接効果を定量化する方法について
説明する。近接効果をシミュレーションによって定量化
する方法として以下に示す２つの方法が考えられる。
説明する。近接効果をシミュレーションによって定量化
する方法として以下に示す２つの方法が考えられる。
【００４０】（１）各パタンのリソグラフィ工程におけ
る仕上がり寸法を直接評価する方法 （２）各パタンのリソグラフィ工程における仕上がり寸
法をパタンの形状または露光条件を変数とする簡単な関
数によって間接的に求めるためのパラメータを評価する
方法
る仕上がり寸法を直接評価する方法 （２）各パタンのリソグラフィ工程における仕上がり寸
法をパタンの形状または露光条件を変数とする簡単な関
数によって間接的に求めるためのパラメータを評価する
方法
【００４１】上記（１）の方法はリソグラフィ工程にお
ける仕上がり寸法を直接評価するため、近接効果の影響
量の定量化としては正確ではあるが、仮想的なプロセス
条件における近接効果の影響量と実際のプロセスにおけ
る近接効果の影響量の相関関係を作成する場合に、仮想
的なプロセスにおける仕上がり寸法と実際のプロセスに
おける仕上がり寸法とに良好な相関関係が得られない場
合が生じる可能性がある。例えば、多対一の相関関係に
なる場合である。そこで、近接効果の影響量と実際のプ
ロセスにおける近接効果の影響量との相関関係を作成す
る場合に、事前に予想される実際のプロセス条件と作成
されるレイアウトの関係とにより良好な相関を得られる
パラメータを決定し、上記（２）に示す、近接効果の影
響量をパラメータを用いて表わす方法を採用するほうが
よい。
ける仕上がり寸法を直接評価するため、近接効果の影響
量の定量化としては正確ではあるが、仮想的なプロセス
条件における近接効果の影響量と実際のプロセスにおけ
る近接効果の影響量の相関関係を作成する場合に、仮想
的なプロセスにおける仕上がり寸法と実際のプロセスに
おける仕上がり寸法とに良好な相関関係が得られない場
合が生じる可能性がある。例えば、多対一の相関関係に
なる場合である。そこで、近接効果の影響量と実際のプ
ロセスにおける近接効果の影響量との相関関係を作成す
る場合に、事前に予想される実際のプロセス条件と作成
されるレイアウトの関係とにより良好な相関を得られる
パラメータを決定し、上記（２）に示す、近接効果の影
響量をパラメータを用いて表わす方法を採用するほうが
よい。
【００４２】以下、シミュレーションにより求められる
相対光強度をパラメータにした、近接効果の影響量を定
量化する方法について説明する。
相対光強度をパラメータにした、近接効果の影響量を定
量化する方法について説明する。
【００４３】仮想的なプロセス条件として波長３６５ｎ
ｍの光を用いた光による露光を設定し、以下に示すよう
に露光機の各パラメータを設定する。
ｍの光を用いた光による露光を設定し、以下に示すよう
に露光機の各パラメータを設定する。
【００４４】 開口数： ０．６ 干渉度： ０．６ デフォーカス： ０．０μｍ 輪帯フィルター： なし この条件において、パタンの設計寸法が０．４μｍのラ
インパタンの仕上がり寸法を各ラインパタンの中心部に
おける光強度をパラメータとして、種々の適当なレイア
ウトにおいて求めたものが図４である。図４に示すよう
に、近接効果による仕上がり寸法Ｗは相対光強度Ｅをパ
ラメータとして、 Ｗ＝０．４４５−１．６８Ｅ …（１） となる関係式（１）によって表わされる。この関係式
（１）は図３に示すレイアウトの各ゲート部に依存して
成り立つ関係ではなく、上記の露光条件において一般的
に成り立つ関係であって、レイアウトを特定せずに求め
ることができる。その結果、各ゲート部における相対光
強度Ｅによって、各ゲートにおける近接効果を定量化す
ることができる。各ゲートにおける相対光強度Ｅは実際
の各ゲートのレイアウトにおける光強度シミュレーショ
ンによって求めることになる。
インパタンの仕上がり寸法を各ラインパタンの中心部に
おける光強度をパラメータとして、種々の適当なレイア
ウトにおいて求めたものが図４である。図４に示すよう
に、近接効果による仕上がり寸法Ｗは相対光強度Ｅをパ
ラメータとして、 Ｗ＝０．４４５−１．６８Ｅ …（１） となる関係式（１）によって表わされる。この関係式
（１）は図３に示すレイアウトの各ゲート部に依存して
成り立つ関係ではなく、上記の露光条件において一般的
に成り立つ関係であって、レイアウトを特定せずに求め
ることができる。その結果、各ゲート部における相対光
強度Ｅによって、各ゲートにおける近接効果を定量化す
ることができる。各ゲートにおける相対光強度Ｅは実際
の各ゲートのレイアウトにおける光強度シミュレーショ
ンによって求めることになる。
【００４５】本実施形態においては、図３（ｂ）に示す
各ゲート部２１，２２，２３，２４のそれぞれの中心部
２１ａ，２２ａ，２３ａ，２４ａにおける光強度を光強
度シミュレータを用いて評価した値を採用した。
各ゲート部２１，２２，２３，２４のそれぞれの中心部
２１ａ，２２ａ，２３ａ，２４ａにおける光強度を光強
度シミュレータを用いて評価した値を採用した。
【００４６】ここで相対光強度は、パタンの全面を露光
したときの強度が１となるように規格化された値として
定義されている。
したときの強度が１となるように規格化された値として
定義されている。
【００４７】次に、図２に示すセルライブラリー生成工
程Ｓ３において、セルライブラリー生成部１３は、例え
ば図３（ｂ）に示すパタンレイアウトと図５に示す各パ
タンの近接効果影響量すなわち図３（ｂ）に示す各ゲー
ト部２１，２２，２３，２４の中心部２１ａ，２２ａ，
２３ａ，２４ａにおける光強度を表わす仮想近接効果情
報よりなる付加情報としてセルライブラリー１４に登録
し蓄積する。
程Ｓ３において、セルライブラリー生成部１３は、例え
ば図３（ｂ）に示すパタンレイアウトと図５に示す各パ
タンの近接効果影響量すなわち図３（ｂ）に示す各ゲー
ト部２１，２２，２３，２４の中心部２１ａ，２２ａ，
２３ａ，２４ａにおける光強度を表わす仮想近接効果情
報よりなる付加情報としてセルライブラリー１４に登録
し蓄積する。
【００４８】次に、図２に示す製造プロセス決定工程Ｓ
４において、所望のＬＳＩを製造するために必要な数の
セルライブラリーが蓄積された後、実際に製造するＬＳ
Ｉを規定し、その製造プロセスを決定する。
４において、所望のＬＳＩを製造するために必要な数の
セルライブラリーが蓄積された後、実際に製造するＬＳ
Ｉを規定し、その製造プロセスを決定する。
【００４９】次に、図２に示す相関関係作成工程Ｓ５に
おいて、前の製造プロセス決定工程Ｓ４において決定さ
れた実際のプロセス条件の近接効果の影響量と各セルの
設計時に設定された仮想的なプロセス条件の近接効果の
影響量との相関関係を求める。
おいて、前の製造プロセス決定工程Ｓ４において決定さ
れた実際のプロセス条件の近接効果の影響量と各セルの
設計時に設定された仮想的なプロセス条件の近接効果の
影響量との相関関係を求める。
【００５０】本実施形態においては、仮想的なプロセス
条件における相対光強度と実際のプロセス条件における
相対光強度との相関関係を求めることになる。また、実
際のプロセス条件においても仮想的なプロセス条件の場
合と同様に、相対光強度Ｅをパラメータとして仕上がり
寸法Ｗを求める関係式を作成する必要がある。
条件における相対光強度と実際のプロセス条件における
相対光強度との相関関係を求めることになる。また、実
際のプロセス条件においても仮想的なプロセス条件の場
合と同様に、相対光強度Ｅをパラメータとして仕上がり
寸法Ｗを求める関係式を作成する必要がある。
【００５１】まず、実際のプロセスにおいて相対光強度
Ｅをパラメータとして仕上がり寸法を求める関係式を求
める。実際のプロセス条件として以下に示すように輪帯
フィルターを用いた超解像プロセスの設定条件を用い
る。
Ｅをパラメータとして仕上がり寸法を求める関係式を求
める。実際のプロセス条件として以下に示すように輪帯
フィルターを用いた超解像プロセスの設定条件を用い
る。
【００５２】 開口数： ０．６ 干渉度： ０．６ デフォーカス： ０．０μｍ 輪帯フィルター： 光源半径の８０パーセント相当部分
を非透過 この条件において、パタンの設計寸法が０．４μｍのラ
インパタンの仕上がり寸法を各ラインパタンの中心部に
おける光強度をパラメータとして、種々の適当なレイア
ウトにおいて求めたものが図６である。図６に示すよう
に、近接効果による仕上がり寸法Ｗは相対光強度Ｅをパ
ラメータとして、 Ｗ＝０．４４９−２．１９７Ｅ …（２） となる関係式（２）によって表わされる。この関係式
（２）も図３に示す各レイアウトの各ゲート部に依存し
て成り立つ関係ではなく、上記の露光条件においては一
般的に成り立つ関係であって、レイアウトを特定せずに
求めることができる。 次に、仮想的なプロセス条件に
おける０．４μｍのラインパタンの中心部の相対光強度
と実際のプロセスにおける０．４μｍのラインパタンの
中心部の相対光強度との相関関係を求める。具体的に
は、設計寸法が０．４μｍのラインパタンである適当な
レイアウトパタンにおいて、仮想的なプロセスにおける
相対光強度と実際のプロセスにおける相対光強度とを求
め、図７に示されるように、それぞれ同一のレイアウト
とし、仮想的なプロセス条件の相対光強度を横軸に、実
際のプロセス条件の相対光強度を縦軸にとって、複数の
レイアウトに対して統計処理を行なうことにより作成で
きる。
を非透過 この条件において、パタンの設計寸法が０．４μｍのラ
インパタンの仕上がり寸法を各ラインパタンの中心部に
おける光強度をパラメータとして、種々の適当なレイア
ウトにおいて求めたものが図６である。図６に示すよう
に、近接効果による仕上がり寸法Ｗは相対光強度Ｅをパ
ラメータとして、 Ｗ＝０．４４９−２．１９７Ｅ …（２） となる関係式（２）によって表わされる。この関係式
（２）も図３に示す各レイアウトの各ゲート部に依存し
て成り立つ関係ではなく、上記の露光条件においては一
般的に成り立つ関係であって、レイアウトを特定せずに
求めることができる。 次に、仮想的なプロセス条件に
おける０．４μｍのラインパタンの中心部の相対光強度
と実際のプロセスにおける０．４μｍのラインパタンの
中心部の相対光強度との相関関係を求める。具体的に
は、設計寸法が０．４μｍのラインパタンである適当な
レイアウトパタンにおいて、仮想的なプロセスにおける
相対光強度と実際のプロセスにおける相対光強度とを求
め、図７に示されるように、それぞれ同一のレイアウト
とし、仮想的なプロセス条件の相対光強度を横軸に、実
際のプロセス条件の相対光強度を縦軸にとって、複数の
レイアウトに対して統計処理を行なうことにより作成で
きる。
【００５３】これにより、仮想的なプロセス条件の相対
光強度Ｅを実際のプロセス条件の光強度Ｅ１に変換する
相対光強度変換曲線を表わす変換式、 Ｅ１＝０．８×１０-2−４．６２６Ｅ＋１．５５×１０-3×Ｅ2 −１．４４２×１０-5×Ｅ3 ＋５．９６５×１０-6×Ｅ4 −９．３５６×１０-7×Ｅ5 …（３） を得ることができる。
光強度Ｅを実際のプロセス条件の光強度Ｅ１に変換する
相対光強度変換曲線を表わす変換式、 Ｅ１＝０．８×１０-2−４．６２６Ｅ＋１．５５×１０-3×Ｅ2 −１．４４２×１０-5×Ｅ3 ＋５．９６５×１０-6×Ｅ4 −９．３５６×１０-7×Ｅ5 …（３） を得ることができる。
【００５４】この関係式（３）も、図３のレイアウトの
各ゲート部に依存して成り立つ関係ではなく、仮想的な
プロセス条件と実際のプロセス条件とが決まればレイア
ウトに依存せずに求めることができる。
各ゲート部に依存して成り立つ関係ではなく、仮想的な
プロセス条件と実際のプロセス条件とが決まればレイア
ウトに依存せずに求めることができる。
【００５５】従って、実際のプロセスにおいて使用する
複数の条件に対して、仮想的なプロセス条件の相対光強
度から実際のプロセス条件の相対光強度に変換を行なう
相対光強度変換式（３）を用意しておけば、パタンレイ
アウトに対して一度だけ仮想的なプロセス条件下で光強
度シミュレーションを行なっておくと、すべてのパタン
レイアウトに対して再度光強度シミュレーションを行な
うことなく、相対光強度変換式（３）に基づいて相対光
強度を変換することにより、実際のプロセス条件の光強
度を求めることができる。
複数の条件に対して、仮想的なプロセス条件の相対光強
度から実際のプロセス条件の相対光強度に変換を行なう
相対光強度変換式（３）を用意しておけば、パタンレイ
アウトに対して一度だけ仮想的なプロセス条件下で光強
度シミュレーションを行なっておくと、すべてのパタン
レイアウトに対して再度光強度シミュレーションを行な
うことなく、相対光強度変換式（３）に基づいて相対光
強度を変換することにより、実際のプロセス条件の光強
度を求めることができる。
【００５６】すなわち、図８に示すように、製造プロセ
スに依存しない情報が決定した時点（本実施形態におい
てはパタンレイアウト）で仮想的なプロセス条件の物理
量（本実施形態においては光強度）の評価を行なえば、
仮想的なプロセス条件と異なる実際のプロセス条件の物
理量は、仮想的なプロセスと実際のプロセスとの相関関
係を考慮することによって、簡単な計算により評価が可
能になる。
スに依存しない情報が決定した時点（本実施形態におい
てはパタンレイアウト）で仮想的なプロセス条件の物理
量（本実施形態においては光強度）の評価を行なえば、
仮想的なプロセス条件と異なる実際のプロセス条件の物
理量は、仮想的なプロセスと実際のプロセスとの相関関
係を考慮することによって、簡単な計算により評価が可
能になる。
【００５７】次に、図２に示す近接効果情報変換工程Ｓ
６において、セルライブラリー複写作成部１５がＬＳＩ
のパタンレイアウトの合成のためにセルライブラリー１
４から各セルを抽出してその複写を生成した後、近接効
果影響量変換部１６は、複写されたセル内の各パタンの
付加情報である仮想近接効果情報を相対光強度変換式
（３）に示す相関関係に基づいて該当する実際のプロセ
ス条件に適合する実近接効果情報に変換する。
６において、セルライブラリー複写作成部１５がＬＳＩ
のパタンレイアウトの合成のためにセルライブラリー１
４から各セルを抽出してその複写を生成した後、近接効
果影響量変換部１６は、複写されたセル内の各パタンの
付加情報である仮想近接効果情報を相対光強度変換式
（３）に示す相関関係に基づいて該当する実際のプロセ
ス条件に適合する実近接効果情報に変換する。
【００５８】これにより、設計時に仮想的なプロセスを
設定し、仮想的なプロセス条件の近接効果の影響量を評
価して生成されたセルライブラリーデータは、セルのパ
タンレイアウトに実際のプロセス条件の相対光強度シミ
ュレーションを再度行なうことなく、実際のプロセス条
件の相対光強度を得たことになる。例えば、図５に示す
セルライブラリーデータの複写は相対光強度変換式
（３）によって図９に示すセルライブラリーデータに変
換される。
設定し、仮想的なプロセス条件の近接効果の影響量を評
価して生成されたセルライブラリーデータは、セルのパ
タンレイアウトに実際のプロセス条件の相対光強度シミ
ュレーションを再度行なうことなく、実際のプロセス条
件の相対光強度を得たことになる。例えば、図５に示す
セルライブラリーデータの複写は相対光強度変換式
（３）によって図９に示すセルライブラリーデータに変
換される。
【００５９】次に、図２に示すパタン寸法補正工程Ｓ７
において、パタン寸法補正部１７は、各セルライブラリ
ーデータに対して、各パタンの実際のプロセス条件の近
接効果の影響量、すなわち実近接効果情報に基づいて製
造プロセス条件に適する寸法補正を行なう。この寸法補
正は、実際のプロセス条件における光強度とゲート長の
仕上がり寸法の関係式（２）に図９に示す相対光強度の
変換により得られたセルライブラリーデータの実近接効
果情報である相対光強度を代入することによって得られ
る。従って、この仕上がり寸法と設計寸法とがずれる量
のズレ量分をパタン寸法として補正すればよい。
において、パタン寸法補正部１７は、各セルライブラリ
ーデータに対して、各パタンの実際のプロセス条件の近
接効果の影響量、すなわち実近接効果情報に基づいて製
造プロセス条件に適する寸法補正を行なう。この寸法補
正は、実際のプロセス条件における光強度とゲート長の
仕上がり寸法の関係式（２）に図９に示す相対光強度の
変換により得られたセルライブラリーデータの実近接効
果情報である相対光強度を代入することによって得られ
る。従って、この仕上がり寸法と設計寸法とがずれる量
のズレ量分をパタン寸法として補正すればよい。
【００６０】次に、図２に示すセルライブラリー配置工
程Ｓ８において、セルライブラリー配置部は、前のパタ
ン寸法補正工程Ｓ７において寸法補正された各セルのパ
タンレイアウトを配置し、ＬＳＩ製造用のパタンレイア
ウトデータ１９を作成する。次に、実際のプロセス条件
に適した近接効果の補正が施されたパタンレイアウトデ
ータに基づいたパタンレイアウトを、露光光が透過しな
いクロム等を用いて透明基板に転写することによりＬＳ
Ｉ製造用のマスク装置を作製する。
程Ｓ８において、セルライブラリー配置部は、前のパタ
ン寸法補正工程Ｓ７において寸法補正された各セルのパ
タンレイアウトを配置し、ＬＳＩ製造用のパタンレイア
ウトデータ１９を作成する。次に、実際のプロセス条件
に適した近接効果の補正が施されたパタンレイアウトデ
ータに基づいたパタンレイアウトを、露光光が透過しな
いクロム等を用いて透明基板に転写することによりＬＳ
Ｉ製造用のマスク装置を作製する。
【００６１】このマスク装置を用い、該マスク装置を透
過する露光光によって基板にパタンレイアウトを転写し
て微細なパタン形成を行なう。これにより、設計寸法と
仕上がり寸法との差が許容範囲内に収まる微細パタンの
形成が可能となる。
過する露光光によって基板にパタンレイアウトを転写し
て微細なパタン形成を行なう。これにより、設計寸法と
仕上がり寸法との差が許容範囲内に収まる微細パタンの
形成が可能となる。
【００６２】このように、本実施形態によると、パタン
設計時に補正寸法を決定せずに、仮想的なプロセスを想
定し、セル内の各パタンに対して仮想的なプロセス条件
の近接効果の影響量を評価し、その影響量を各パタンの
付加情報として求め、この付加情報とパタンレイアウト
とによりセルライブラリーを構成する。さらに、実際の
プロセス条件が決定した段階で、仮想的なプロセス条件
の近接効果の影響量を実際のプロセス条件の近接効果の
影響量に写像する相関関係を用いるため、セル内の各パ
タンにおける近接効果の影響量を直接に再評価せずに付
加情報の変換を行なうことによって、実際のプロセス条
件に適した近接効果による各パタンの影響を容易に評価
できるので、実際のプロセス条件に適するパタンの寸法
補正を行なうことができる。
設計時に補正寸法を決定せずに、仮想的なプロセスを想
定し、セル内の各パタンに対して仮想的なプロセス条件
の近接効果の影響量を評価し、その影響量を各パタンの
付加情報として求め、この付加情報とパタンレイアウト
とによりセルライブラリーを構成する。さらに、実際の
プロセス条件が決定した段階で、仮想的なプロセス条件
の近接効果の影響量を実際のプロセス条件の近接効果の
影響量に写像する相関関係を用いるため、セル内の各パ
タンにおける近接効果の影響量を直接に再評価せずに付
加情報の変換を行なうことによって、実際のプロセス条
件に適した近接効果による各パタンの影響を容易に評価
できるので、実際のプロセス条件に適するパタンの寸法
補正を行なうことができる。
【００６３】以下、本発明の一実施形態の第１変形例を
図面を参照しながら説明する。
図面を参照しながら説明する。
【００６４】前記実施形態においては、図３（ｂ）に示
すパタンレイアウトの近接効果の影響量を定量化する例
としてパタン内部の点における光強度を用いて定量化が
できることを示したが、本変形例においては、同じ図３
（ｂ）に示すパタンレイアウトに対して仮想的なプロセ
スから超解像プロセスに変更する場合以外についても有
効であることを示す。
すパタンレイアウトの近接効果の影響量を定量化する例
としてパタン内部の点における光強度を用いて定量化が
できることを示したが、本変形例においては、同じ図３
（ｂ）に示すパタンレイアウトに対して仮想的なプロセ
スから超解像プロセスに変更する場合以外についても有
効であることを示す。
【００６５】すなわち、露光機のデフォーカスを０．５
にした例を説明する。
にした例を説明する。
【００６６】 開口数： ０．６ 干渉度： ０．６ デフォーカス： ０．５ 輪帯フィルター： なし 図１０に示すように、このプロセス条件における、パタ
ンの設計寸法０．４μｍのゲート長の仕上がり寸法とゲ
ート部分の中心部での相対光強度との関係は、近接効果
の影響量、すなわち設計寸法に対する仕上がり寸法Ｗが
光強度Ｅによって、 Ｗ＝０．５０７−０．８７１Ｅ …（４） となる関係式（４）により定量化される。
ンの設計寸法０．４μｍのゲート長の仕上がり寸法とゲ
ート部分の中心部での相対光強度との関係は、近接効果
の影響量、すなわち設計寸法に対する仕上がり寸法Ｗが
光強度Ｅによって、 Ｗ＝０．５０７−０．８７１Ｅ …（４） となる関係式（４）により定量化される。
【００６７】次に、デフォーカスプロセス条件と仮想的
なプロセス条件との近接効果の影響量は図１１に示す相
関関係を有しており、具体的にデフォーカスプロセス条
件の光強度Ｅ２は仮想的なプロセス条件の光強度Ｅを用
いて、 Ｅ２＝０．１２５−１７．９７４Ｅ＋３．３９９×１０-3×Ｅ2 −２．５６１×１０-5×Ｅ3 ＋８．８１３×１０-6×Ｅ4 …（５） のように容易に変換できる。
なプロセス条件との近接効果の影響量は図１１に示す相
関関係を有しており、具体的にデフォーカスプロセス条
件の光強度Ｅ２は仮想的なプロセス条件の光強度Ｅを用
いて、 Ｅ２＝０．１２５−１７．９７４Ｅ＋３．３９９×１０-3×Ｅ2 −２．５６１×１０-5×Ｅ3 ＋８．８１３×１０-6×Ｅ4 …（５） のように容易に変換できる。
【００６８】以下、本発明の一実施形態の第２変形例を
図面を参照しながら説明する。
図面を参照しながら説明する。
【００６９】前記一実施形態及び第１変形例において
は、対象とするレイアウトパタンとして単純なラインが
配置されたパタンレイアウトを用いたが、第２変形例に
おいては、近接効果の影響量の定量化の定義に変更を加
えることによって複雑なレイアウトパタンにも適用でき
ることを説明する。
は、対象とするレイアウトパタンとして単純なラインが
配置されたパタンレイアウトを用いたが、第２変形例に
おいては、近接効果の影響量の定量化の定義に変更を加
えることによって複雑なレイアウトパタンにも適用でき
ることを説明する。
【００７０】例えば、図１２に示すパタンレイアウト
は、パタン２７とパタン２７の周縁部の他のパタンとの
疎密関係がパタン２７の部位によって変化する。このよ
うな場合のパタンレイアウトの近接効果の影響量を定量
化するパラメータには、パタン２７の中心線２７ａ上の
光強度分布を用いればよい。
は、パタン２７とパタン２７の周縁部の他のパタンとの
疎密関係がパタン２７の部位によって変化する。このよ
うな場合のパタンレイアウトの近接効果の影響量を定量
化するパラメータには、パタン２７の中心線２７ａ上の
光強度分布を用いればよい。
【００７１】すなわち、仮想的なプロセス条件における
パタン２７の中心線２７ａ上の光強度分布は図１３に示
す相対光強度曲線３１のようになる。また、パタン２７
の仕上がり線幅はｙ軸方向に対して図１３に示す仕上が
り寸法曲線３２に示されるような分布となる。ここで、
図１３に示す仕上がり線幅と相対光強度とは、相対光強
度が小さくなるにつれて仕上がり線幅が大きくなるとい
う関係を有しており、図４に示す仕上がり寸法とパタン
の中心部の光強度との関係を仮想的なプロセス条件のも
とで評価した関係式（１）とほぼ同じ関係で表わされ
る。
パタン２７の中心線２７ａ上の光強度分布は図１３に示
す相対光強度曲線３１のようになる。また、パタン２７
の仕上がり線幅はｙ軸方向に対して図１３に示す仕上が
り寸法曲線３２に示されるような分布となる。ここで、
図１３に示す仕上がり線幅と相対光強度とは、相対光強
度が小さくなるにつれて仕上がり線幅が大きくなるとい
う関係を有しており、図４に示す仕上がり寸法とパタン
の中心部の光強度との関係を仮想的なプロセス条件のも
とで評価した関係式（１）とほぼ同じ関係で表わされ
る。
【００７２】従って、上記の仮想的なプロセス条件にお
ける光強度分布を実際のプロセス条件の光強度分布に変
換すると、パタン２７の実際のプロセス条件の線幅分布
を評価することができる。この方法によれば、すべての
パタンレイアウトが平行に並んでいない複雑な形状に対
しても本発明を適用することができる。
ける光強度分布を実際のプロセス条件の光強度分布に変
換すると、パタン２７の実際のプロセス条件の線幅分布
を評価することができる。この方法によれば、すべての
パタンレイアウトが平行に並んでいない複雑な形状に対
しても本発明を適用することができる。
【００７３】また、図１２に示すような場合に、ｙ軸方
向にパタンの疎密関係が変化する位置で、あらかじめパ
タンの分割を行なうと、近接効果の影響量の定量化をパ
タンの中心点の光強度で行なえるため、セルライブラリ
ーデータのデータ量を軽減することができる。
向にパタンの疎密関係が変化する位置で、あらかじめパ
タンの分割を行なうと、近接効果の影響量の定量化をパ
タンの中心点の光強度で行なえるため、セルライブラリ
ーデータのデータ量を軽減することができる。
【００７４】また、従来、セルライブラリーのパタンレ
イアウトに近接効果補正を施すと、パタンレイアウトと
実際の製造工程のウエハーに実現されるパタンとが異な
るため、セルライブラリーに他のＬＳＩの設計ツールを
適用した場合に、不整合が生じる場合があった。しか
し、本発明の実施形態によると、セルライブラリーにお
けるパタンレイアウトは、実際の製造工程で実現される
レイアウトに一致するので、セルライブラリーに対して
近接効果補正以外の種々の設計ツールによる処理を行な
う場合に都合がよい。
イアウトに近接効果補正を施すと、パタンレイアウトと
実際の製造工程のウエハーに実現されるパタンとが異な
るため、セルライブラリーに他のＬＳＩの設計ツールを
適用した場合に、不整合が生じる場合があった。しか
し、本発明の実施形態によると、セルライブラリーにお
けるパタンレイアウトは、実際の製造工程で実現される
レイアウトに一致するので、セルライブラリーに対して
近接効果補正以外の種々の設計ツールによる処理を行な
う場合に都合がよい。
【００７５】
【発明の効果】請求項１の集積回路用パタンレイアウト
生成方法によると、特定のプロセス条件に限定されるこ
となく、近接効果の影響量をシミュレーションすること
ができるため、実際に製造する半導体集積回路が決定す
る以前の早期の段階から汎用ライブラリーの設計が可能
となるので、実際に製造する半導体集積回路及び製造プ
ロセス条件が決定してから半導体集積回路の製造を開始
するまでの期間を短縮することができる。
生成方法によると、特定のプロセス条件に限定されるこ
となく、近接効果の影響量をシミュレーションすること
ができるため、実際に製造する半導体集積回路が決定す
る以前の早期の段階から汎用ライブラリーの設計が可能
となるので、実際に製造する半導体集積回路及び製造プ
ロセス条件が決定してから半導体集積回路の製造を開始
するまでの期間を短縮することができる。
【００７６】請求項２の集積回路用パタンレイアウト生
成方法又は請求項４の集積回路用パタンレイアウト生成
装置によると、特定のプロセス条件に限定されないた
め、該セルライブラリーを汎用化することができるの
で、実際に製造する半導体集積回路及び製造プロセス条
件が決定してから半導体集積回路の製造を開始するまで
の期間を短縮することができる。
成方法又は請求項４の集積回路用パタンレイアウト生成
装置によると、特定のプロセス条件に限定されないた
め、該セルライブラリーを汎用化することができるの
で、実際に製造する半導体集積回路及び製造プロセス条
件が決定してから半導体集積回路の製造を開始するまで
の期間を短縮することができる。
【００７７】また、実際のプロセス条件が決定された後
に、実際のプロセス条件の近接効果の影響量を評価する
必要がないため、セルライブラリーを多くの半導体集積
回路に再利用する場合に近接効果補正処理に要する時間
を短縮することができる。
に、実際のプロセス条件の近接効果の影響量を評価する
必要がないため、セルライブラリーを多くの半導体集積
回路に再利用する場合に近接効果補正処理に要する時間
を短縮することができる。
【００７８】請求項３の集積回路用パタンレイアウト生
成方法又は請求項５の集積回路用パタンレイアウト生成
装置によると、請求項２の集積回路用パタンレイアウト
生成方法又は請求項４の集積回路用パタンレイアウト生
成装置の効果が得られる上に、光学理論に基づいた光強
度シミュレーションによる回路パタンの光強度を用いて
近接効果の影響量を評価するため、近接効果の影響量を
確実に評価することができる。
成方法又は請求項５の集積回路用パタンレイアウト生成
装置によると、請求項２の集積回路用パタンレイアウト
生成方法又は請求項４の集積回路用パタンレイアウト生
成装置の効果が得られる上に、光学理論に基づいた光強
度シミュレーションによる回路パタンの光強度を用いて
近接効果の影響量を評価するため、近接効果の影響量を
確実に評価することができる。
【００７９】請求項６又は７の回路パタン形成方法によ
ると、請求項２の集積回路用パタンレイアウト生成方法
又は請求項４の集積回路用パタンレイアウト生成装置に
より生成されたパタンレイアウトデータを用いて形成さ
れたマスクパターンを有するマスク装置により露光され
ているため、設計寸法と仕上がり寸法との差が許容範囲
内に収まる微細パタンを形成することができる。
ると、請求項２の集積回路用パタンレイアウト生成方法
又は請求項４の集積回路用パタンレイアウト生成装置に
より生成されたパタンレイアウトデータを用いて形成さ
れたマスクパターンを有するマスク装置により露光され
ているため、設計寸法と仕上がり寸法との差が許容範囲
内に収まる微細パタンを形成することができる。
【図１】本発明の一実施形態に係る集積回路用パタンレ
イアウト生成装置を示すブロック構成図である。
イアウト生成装置を示すブロック構成図である。
【図２】本発明の一実施形態に係る集積回路用パタンレ
イアウト生成装置の動作手順を示すフローチャート図で
ある。
イアウト生成装置の動作手順を示すフローチャート図で
ある。
【図３】本発明の一実施形態に係る集積回路用パタンレ
イアウト生成装置における集積回路のパタンレイアウト
を表わし、（ａ）はトランジスタ部を示す図であり、
（ｂ）はトランジスタ部のゲート部を表わす図である。
イアウト生成装置における集積回路のパタンレイアウト
を表わし、（ａ）はトランジスタ部を示す図であり、
（ｂ）はトランジスタ部のゲート部を表わす図である。
【図４】本発明の一実施形態に係る集積回路用パタンレ
イアウト生成方法における仮想的なプロセス条件の相対
光強度と仕上がり線幅との関係を表わすグラフ図であ
る。
イアウト生成方法における仮想的なプロセス条件の相対
光強度と仕上がり線幅との関係を表わすグラフ図であ
る。
【図５】本発明の一実施形態に係る集積回路用パタンレ
イアウト生成方法におけるセルライブラリーデータの仮
想近接効果情報を示す図である。
イアウト生成方法におけるセルライブラリーデータの仮
想近接効果情報を示す図である。
【図６】本発明の一実施形態に係る集積回路用パタンレ
イアウト生成方法における実際のプロセス条件の相対光
強度と仕上がり線幅との関係を表わすグラフ図である。
イアウト生成方法における実際のプロセス条件の相対光
強度と仕上がり線幅との関係を表わすグラフ図である。
【図７】本発明の一実施形態に係る集積回路用パタンレ
イアウト生成方法における仮想的なプロセス条件の近接
効果の影響量と実際のプロセス条件の近接効果の影響量
との相関関係を表わすグラフ図である。
イアウト生成方法における仮想的なプロセス条件の近接
効果の影響量と実際のプロセス条件の近接効果の影響量
との相関関係を表わすグラフ図である。
【図８】本発明の一実施形態に係る仮想的なプロセス条
件の物理量と実際のプロセス条件の物理量との関係を示
す図である。
件の物理量と実際のプロセス条件の物理量との関係を示
す図である。
【図９】本発明の一実施形態に係る集積回路用パタンレ
イアウト生成方法における実近接効果情報を示す図であ
る。
イアウト生成方法における実近接効果情報を示す図であ
る。
【図１０】本発明の一実施形態の第１変形例に係る集積
回路用パタンレイアウト生成方法における実際のプロセ
ス条件の相対光強度と仕上がり線幅との関係を表わすグ
ラフ図である。
回路用パタンレイアウト生成方法における実際のプロセ
ス条件の相対光強度と仕上がり線幅との関係を表わすグ
ラフ図である。
【図１１】本発明の一実施形態の第１変形例に係る集積
回路用パタンレイアウト生成方法における仮想的なプロ
セス条件の近接効果の影響量と実際のプロセス条件の近
接効果の影響量との相関関係を表わすグラフ図である。
回路用パタンレイアウト生成方法における仮想的なプロ
セス条件の近接効果の影響量と実際のプロセス条件の近
接効果の影響量との相関関係を表わすグラフ図である。
【図１２】本発明の一実施形態の第２変形例に係る集積
回路用パタンレイアウト生成方法における集積回路のパ
タンレイアウトを表わす図である。
回路用パタンレイアウト生成方法における集積回路のパ
タンレイアウトを表わす図である。
【図１３】本発明の一実施形態の第２変形例に係る集積
回路用パタンレイアウト生成方法における仮想的なプロ
セス条件の相対光強度と仕上がり寸法との関係を表わす
グラフ図である。
回路用パタンレイアウト生成方法における仮想的なプロ
セス条件の相対光強度と仕上がり寸法との関係を表わす
グラフ図である。
【図１４】従来のＬＳＩ回路用パタンレイアウト生成装
置を示すブロック構成図である。
置を示すブロック構成図である。
【図１５】従来の改良版ＬＳＩ回路用パタンレイアウト
生成装置を示すブロック構成図である。
生成装置を示すブロック構成図である。
【符号の説明】 １１ パタン入力部 １２ 近接効果影響量評価部 １３ セルライブラリー生成部 １４ セルライブラリー １５ セルライブラリー複写作成部 １６ 近接効果影響量変換部 １７ パタン寸法補正部 １８ セルライブラリー配置部 １９ ＬＳＩ用レイアウトデータ Ｓ１ パタン入力工程 Ｓ２ 仮想近接効果評価工程 Ｓ３ セルライブラリー生成工程 Ｓ４ 製造プロセス決定工程 Ｓ５ 相関関係作成工程 Ｓ６ 近接効果情報変換工程 Ｓ７ パタン寸法補正工程 Ｓ８ セルライブラリー配置工程 ２１ ゲート部 ２１ａ 中心部 ２２ ゲート部 ２２ａ 中心部 ２３ ゲート部 ２３ａ 中心部 ２４ ゲート部 ２４ａ 中心部 ２５Ａ 活性領域 ２５Ｂ 活性領域 ２６Ａ 電極 ２６Ｂ 電極 ２６Ｃ 電極 ２７ パタン ２７ａ 中心線 ３１ 相対光強度曲線 ３２ 仕上がり寸法曲線
Claims (7)
- 【請求項１】 集積回路の構成要素であるセルにおけ
る、回路素子が配置されてなる回路パタンのレイアウト
を生成する集積回路用パタンレイアウト生成方法であっ
て、 回路パタンの生成工程に仮想的なプロセス条件を設定
し、該仮想的なプロセス条件における前記回路パタンの
近接効果である仮想近接効果の影響量を評価する仮想近
接効果評価工程と、 実際のプロセス条件を適用したときの前記回路パタンの
近接効果である実近接効果の影響量を評価する実近接効
果評価工程と、 前記仮想近接効果の影響量と前記実近接効果の影響量と
の相関関係を求める相関関係作成工程と、 前記相関関係に基づいて前記回路パタンのパタン寸法を
補正して回路パタンのレイアウトを生成するパタン寸法
補正工程とを備えていることを特徴とする集積回路用パ
タンレイアウト生成方法。 - 【請求項２】 集積回路の構成要素であるセルにおけ
る、回路素子が配置されてなる回路パタンのレイアウト
を生成する集積回路用パタンレイアウト生成方法であっ
て、 回路パタンの生成工程に仮想的なプロセス条件を設定
し、該仮想的なプロセス条件における前記回路パタンの
近接効果である仮想近接効果の影響量を評価する仮想近
接効果評価工程と、 前記回路パタンに前記仮想近接効果の影響量を反映した
仮想近接効果情報を付加してセルライブラリーを生成す
るセルライブラリー生成工程と、 実際のプロセス条件を適用したときの前記回路パタンの
近接効果である実近接効果の影響量を評価する実近接効
果評価工程と、 前記仮想近接効果の影響量と前記実近接効果の影響量と
の相関関係を求める相関関係作成工程と、 前記相関関係に基づいて前記セルライブラリーにおける
前記仮想近接効果情報を前記実際のプロセス条件の実近
接効果情報に変換する近接効果情報変換工程と、 前記実近接効果情報に基づいて前記回路パタンのパタン
寸法を補正して回路パタンのレイアウトを生成するパタ
ン寸法補正工程とを備えていることを特徴とする集積回
路用パタンレイアウト生成方法。 - 【請求項３】 前記仮想近接効果評価工程及び前記実近
接効果評価工程は、光学理論に基づいた光強度シミュレ
ーションによる前記回路パタンの光強度を用いて近接効
果の影響量を評価する工程をそれぞれ含むことを特徴と
する請求項１又は２に記載の集積回路用パタンレイアウ
ト生成方法。 - 【請求項４】 集積回路の構成要素であるセルにおけ
る、回路素子が配置されてなる回路パタンのレイアウト
を生成する集積回路用パタンレイアウト生成装置であっ
て、 回路パタンの生成工程に仮想的なプロセス条件を設定
し、該仮想的なプロセス条件における前記回路パタンの
近接効果である仮想近接効果の影響量を評価する仮想近
接効果評価手段と、 前記回路パタンに前記仮想近接効果の影響量を反映した
仮想近接効果情報を付加してセルライブラリーを生成す
るセルライブラリー生成手段と、 実際のプロセス条件を適用したときの前記回路パタンの
近接効果である実近接効果の影響量を評価する実近接効
果評価手段と、 前記仮想近接効果の影響量と前記実近接効果の影響量と
の相関関係を求める相関関係作成手段と、 前記相関関係に基づいて前記セルライブラリーにおける
前記仮想近接効果情報を前記実際のプロセス条件の実近
接効果情報に変換する近接効果情報変換手段と、 前記実近接効果情報に基づいて前記回路パタンのパタン
寸法を補正して回路パタンのレイアウトを生成するパタ
ン寸法補正手段とを備えていることを特徴とする集積回
路用パタンレイアウト生成方法。 - 【請求項５】 前記仮想近接効果評価手段及び前記実近
接効果評価手段は、光学理論に基づいた光強度シミュレ
ーションによる前記回路パタンの光強度を用いて近接効
果の影響量を評価することを特徴とする請求項４に記載
の集積回路用パタンレイアウト生成装置。 - 【請求項６】 回路パタンの生成工程に仮想的なプロセ
ス条件を設定し、該仮想的なプロセス条件における前記
回路パタンの近接効果である仮想近接効果の影響量を評
価する仮想近接効果評価工程と、前記回路パタンに前記
仮想近接効果の影響量を反映した仮想近接効果情報を付
加してセルライブラリーを生成するセルライブラリー生
成工程と、実際のプロセス条件を適用したときの前記回
路パタンの近接効果である実近接効果の影響量を評価す
る実近接効果評価工程と、前記仮想近接効果の影響量と
前記実近接効果の影響量との相関関係を求める相関関係
作成工程と、前記相関関係に基づいて前記セルライブラ
リーにおける前記仮想近接効果情報を前記実際のプロセ
ス条件の実近接効果情報に変換する近接効果情報変換工
程と、前記実近接効果情報に基づいて前記回路パタンの
パタン寸法を補正して回路パタンのレイアウトを生成す
るパタン寸法補正工程とを有する集積回路用パタンレイ
アウト生成方法により作成されたパタンレイアウトデー
タを用いて形成されたマスクパターンを有するマスク装
置を作製するマスク装置作製工程と、 前記マスク装置を透過する露光光によって露光すること
により基板に前記パタンレイアウトを転写するパタンレ
イアウト転写工程とを備えていることを特徴とする回路
パタン形成方法。 - 【請求項７】 回路パタンの生成工程に仮想的なプロセ
ス条件を設定し、該仮想的なプロセス条件における前記
回路パタンの近接効果である仮想近接効果の影響量を評
価する仮想近接効果評価手段と、前記回路パタンに前記
仮想近接効果の影響量を反映した仮想近接効果情報を付
加してセルライブラリーを生成するセルライブラリー生
成手段と、実際のプロセス条件を適用したときの前記回
路パタンの近接効果である実近接効果の影響量を評価す
る実近接効果評価手段と、前記仮想近接効果の影響量と
前記実近接効果の影響量との相関関係を求める相関関係
作成手段と、前記相関関係に基づいて前記セルライブラ
リーにおける前記仮想近接効果情報を前記実際のプロセ
ス条件の実近接効果情報に変換する近接効果情報変換手
段と、前記実近接効果情報に基づいて前記回路パタンの
パタン寸法を補正して回路パタンのレイアウトを生成す
るパタン寸法補正手段とを有する集積回路用パタンレイ
アウト生成装置により作成されたパタンレイアウトデー
タを用いて形成されたマスクパターンを有するマスク装
置を作製するマスク装置作製工程と、 前記マスク装置を透過する露光光によって露光すること
により基板に前記パタンレイアウトを転写するパタンレ
イアウト転写工程とを備えていることを特徴とする回路
パタン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232762A JPH1079332A (ja) | 1996-09-03 | 1996-09-03 | 集積回路用パタンレイアウト生成方法、集積回路用パタンレイアウト生成装置及び回路パタン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232762A JPH1079332A (ja) | 1996-09-03 | 1996-09-03 | 集積回路用パタンレイアウト生成方法、集積回路用パタンレイアウト生成装置及び回路パタン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079332A true JPH1079332A (ja) | 1998-03-24 |
Family
ID=16944354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8232762A Withdrawn JPH1079332A (ja) | 1996-09-03 | 1996-09-03 | 集積回路用パタンレイアウト生成方法、集積回路用パタンレイアウト生成装置及び回路パタン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1079332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076320A1 (ja) * | 2004-02-10 | 2005-08-18 | Japan Science And Technology Agency | 集積回路の設計方法、集積回路の設計方法に用いる設計支援プログラム及び集積回路設計システム |
| US10607791B2 (en) | 2015-01-21 | 2020-03-31 | Ls Mtron Ltd. | Energy storage device |
-
1996
- 1996-09-03 JP JP8232762A patent/JPH1079332A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076320A1 (ja) * | 2004-02-10 | 2005-08-18 | Japan Science And Technology Agency | 集積回路の設計方法、集積回路の設計方法に用いる設計支援プログラム及び集積回路設計システム |
| JPWO2005076320A1 (ja) * | 2004-02-10 | 2007-10-18 | 独立行政法人科学技術振興機構 | 集積回路の設計方法、集積回路の設計方法に用いる設計支援プログラム及び集積回路設計システム |
| US10607791B2 (en) | 2015-01-21 | 2020-03-31 | Ls Mtron Ltd. | Energy storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6470489B1 (en) | Design rule checking system and method | |
| US8762900B2 (en) | Method for proximity correction | |
| US11079672B2 (en) | Method and system for layout enhancement based on inter-cell correlation | |
| US7401319B2 (en) | Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design | |
| JP5078543B2 (ja) | 階層ｏｐｃのための局所的な色付け | |
| US8745554B2 (en) | Practical approach to layout migration | |
| US20030177467A1 (en) | Opc mask manufacturing method, opc mask, and chip | |
| KR100506106B1 (ko) | 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법 | |
| US20090019419A1 (en) | Method for forming LSI pattern | |
| EP1023641A1 (en) | Design rule checking system and method | |
| CN116710843B (zh) | 用于自由形状的光学邻近校正 | |
| CN106707681B (zh) | 一种增强opc处理精度的方法 | |
| JP4068531B2 (ja) | Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム | |
| US7571418B2 (en) | Simulation site placement for lithographic process models | |
| JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
| CN115629518B (zh) | 版图图形边缘分割方法 | |
| JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
| JP4195825B2 (ja) | プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム | |
| JP2003107664A (ja) | マスクパターン作成方法及び半導体装置の製造方法 | |
| US20090210838A1 (en) | Interpolation distance for layout desing data correction model | |
| US20060195808A1 (en) | Method for correcting the optical proximity effect | |
| JP2005049403A (ja) | 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム | |
| JPH1079332A (ja) | 集積回路用パタンレイアウト生成方法、集積回路用パタンレイアウト生成装置及び回路パタン形成方法 | |
| KR100688893B1 (ko) | 반도체 소자의 마스크 패턴 형성 방법 | |
| JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |