JPH1079357A - 量子細線デバイス及びその製造方法 - Google Patents
量子細線デバイス及びその製造方法Info
- Publication number
- JPH1079357A JPH1079357A JP23481696A JP23481696A JPH1079357A JP H1079357 A JPH1079357 A JP H1079357A JP 23481696 A JP23481696 A JP 23481696A JP 23481696 A JP23481696 A JP 23481696A JP H1079357 A JPH1079357 A JP H1079357A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- film
- plane
- quantum wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板上に量子細線構造を形成した量
子細線デバイス及びその製造方法を提供する 【解決手段】 本量子細線デバイス１０は、シリコン基
板１２と、その上のＣＶＤ−ＳｉＯ2 層１４と、一面を
露出させてＳｉＯ2 層内に埋め込まれた断面Ｖ字状のシ
リコン三角柱１６の等間隔の配列からなるアレイ構造と
から構成される。シリコン三角柱は、（１００）面１８
Ｃを露出させ、相互に交差する２個の（１１１）面１８
Ａ、Ｂを有する三角柱体である。一組のシリコン三角柱
１６Ａ、Ｂ間のＳｉＯ2 層の上面で露出し、かつＳｉＯ
2 層の上面の両側でシリコン三角柱１６Ａの一方の（１
１１）面１８Ｂ及びシリコン三角柱１６Ｂの一方の（１
１１）面１８ＡとＳｉＯ2 膜１４との間に介在して延在
するように、熱酸化膜２０が、形成され、研磨時のスト
ッパとしての役割も果たしている。ＳｉＯ2 層１４は、
シリコンからなる下地基板１２との貼り合わせ層として
も機能している。
子細線デバイス及びその製造方法を提供する 【解決手段】 本量子細線デバイス１０は、シリコン基
板１２と、その上のＣＶＤ−ＳｉＯ2 層１４と、一面を
露出させてＳｉＯ2 層内に埋め込まれた断面Ｖ字状のシ
リコン三角柱１６の等間隔の配列からなるアレイ構造と
から構成される。シリコン三角柱は、（１００）面１８
Ｃを露出させ、相互に交差する２個の（１１１）面１８
Ａ、Ｂを有する三角柱体である。一組のシリコン三角柱
１６Ａ、Ｂ間のＳｉＯ2 層の上面で露出し、かつＳｉＯ
2 層の上面の両側でシリコン三角柱１６Ａの一方の（１
１１）面１８Ｂ及びシリコン三角柱１６Ｂの一方の（１
１１）面１８ＡとＳｉＯ2 膜１４との間に介在して延在
するように、熱酸化膜２０が、形成され、研磨時のスト
ッパとしての役割も果たしている。ＳｉＯ2 層１４は、
シリコンからなる下地基板１２との貼り合わせ層として
も機能している。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基板上に
量子細線構造を備える量子細線デバイス及びその製造方
法に関し、更に詳細には、コンタクト形成が容易で、信
頼性の高いシリコン製量子細線デバイス及びそれを経済
的に安定して製造できる方法に関するものである。
量子細線構造を備える量子細線デバイス及びその製造方
法に関し、更に詳細には、コンタクト形成が容易で、信
頼性の高いシリコン製量子細線デバイス及びそれを経済
的に安定して製造できる方法に関するものである。
【０００２】
【従来の技術】量子細線デバイスは、従来、化合物半導
体基板の上に相互に性質の異なるIII−Ｖ族の化合物半
導体薄膜をエピタキシャル成長させてヘテロジャンクシ
ョンを形成し、形成したヘテロジャンクション間に設け
られたゲートに適当な電圧を印加させることにより、デ
バイスを動作させている。分子線エピタキシャル成長
法、有機金属気相成長法、及び原子層エピタキシャル成
長法などの発展に伴い、量子細線デバイスは、従来は、
トランジスタとしてよりは、寧ろ量子細線レーザ、量子
箱レーザを始めとする半導体レーザの分野で、研究が進
み、開発されて来た。
体基板の上に相互に性質の異なるIII−Ｖ族の化合物半
導体薄膜をエピタキシャル成長させてヘテロジャンクシ
ョンを形成し、形成したヘテロジャンクション間に設け
られたゲートに適当な電圧を印加させることにより、デ
バイスを動作させている。分子線エピタキシャル成長
法、有機金属気相成長法、及び原子層エピタキシャル成
長法などの発展に伴い、量子細線デバイスは、従来は、
トランジスタとしてよりは、寧ろ量子細線レーザ、量子
箱レーザを始めとする半導体レーザの分野で、研究が進
み、開発されて来た。
【０００３】
【発明が解決しようとする課題】しかし、量子細線デバ
イスを製造するに当たり、上述したように、化合物半導
体をエピタキシャル成長させて量子細線構造を作製する
従来の方法は、工業化する上で、次のような問題があっ
た。第１には、経済性に見合った速い成長速度で、しか
も良質の非常に薄い化合物半導体層を安定してエピタキ
シャル成長させ、微細加工を施すことは、技術的に極め
て難しく、従って、量産性及び経済性に難点があること
である。第２には、化合物半導体層の成膜装置及びエッ
チング装置等の加工装置は、取扱いが面倒で難しく、ま
た市場の大きいシリコン半導体装置の製造装置に比べ
て、出荷台数が少なく、従って高価なことである。第３
には、化合物半導体のウエハは、口径がシリコンウエハ
の２０ｃｍサイズに比べて小さく、従って量子細線デバ
イスの製造効率が低く、また価格もシリコンウエハに比
べて高いことである。以上の理由から、従来のように化
合物半導体から量子細線デバイスを製造していたので
は、製造コストを低減することは難しい。
イスを製造するに当たり、上述したように、化合物半導
体をエピタキシャル成長させて量子細線構造を作製する
従来の方法は、工業化する上で、次のような問題があっ
た。第１には、経済性に見合った速い成長速度で、しか
も良質の非常に薄い化合物半導体層を安定してエピタキ
シャル成長させ、微細加工を施すことは、技術的に極め
て難しく、従って、量産性及び経済性に難点があること
である。第２には、化合物半導体層の成膜装置及びエッ
チング装置等の加工装置は、取扱いが面倒で難しく、ま
た市場の大きいシリコン半導体装置の製造装置に比べ
て、出荷台数が少なく、従って高価なことである。第３
には、化合物半導体のウエハは、口径がシリコンウエハ
の２０ｃｍサイズに比べて小さく、従って量子細線デバ
イスの製造効率が低く、また価格もシリコンウエハに比
べて高いことである。以上の理由から、従来のように化
合物半導体から量子細線デバイスを製造していたので
は、製造コストを低減することは難しい。
【０００４】そこで、本発明の目的は、シリコン基板上
に量子細線構造を形成した量子細線デバイス及びその製
造方法を提供することである。
に量子細線構造を形成した量子細線デバイス及びその製
造方法を提供することである。
【０００５】
【課題を解決するための手段】本発明者は、シリコン基
板の（１００）面上に面方位依存性の異方性エッチング
を施して、相互に交差する方向の２個の（１１１）面と
２個の（１１１）面の下端を結ぶ（１００）面からなる
溝面を有する溝を配列したアレイ構造を形成する工程を
備えることにより、逆三角形型の量子細線構造をシリコ
ン基板上に実現できることに着目し、本発明を完成する
に到った。
板の（１００）面上に面方位依存性の異方性エッチング
を施して、相互に交差する方向の２個の（１１１）面と
２個の（１１１）面の下端を結ぶ（１００）面からなる
溝面を有する溝を配列したアレイ構造を形成する工程を
備えることにより、逆三角形型の量子細線構造をシリコ
ン基板上に実現できることに着目し、本発明を完成する
に到った。
【０００６】よって、上記目的を達成するために、本発
明に係る量子細線デバイスは、シリコン基板と、シリコ
ン基板上に形成された絶縁膜と、相互に交差する２個の
（１１１）面を有する断面Ｖ字状の単結晶シリコン製三
角柱体として、三角柱体の（１００）面を露出させ、相
互に平行に同じ間隔で離隔して絶縁膜内に埋め込まれた
複数本のシリコン三角柱の配列からなるアレイ構造と、
アレイ構造のシリコン三角柱の隣合う２本を一組とし、
一組のシリコン三角柱間の絶縁膜の上面で露出し、かつ
絶縁膜の上面の両側でシリコン三角柱の（１１１）面の
一方と絶縁膜との間に介在するように延在する熱酸化膜
とを備えていることを特徴としている。本発明に係る量
子細線デバイスでは、シリコン三角柱が、逆三角形型の
断面で形成されているので、上面からシリコン三角柱と
のコンタクト形成が容易である。絶縁膜には、例えばＣ
ＶＤ膜を使用する。
明に係る量子細線デバイスは、シリコン基板と、シリコ
ン基板上に形成された絶縁膜と、相互に交差する２個の
（１１１）面を有する断面Ｖ字状の単結晶シリコン製三
角柱体として、三角柱体の（１００）面を露出させ、相
互に平行に同じ間隔で離隔して絶縁膜内に埋め込まれた
複数本のシリコン三角柱の配列からなるアレイ構造と、
アレイ構造のシリコン三角柱の隣合う２本を一組とし、
一組のシリコン三角柱間の絶縁膜の上面で露出し、かつ
絶縁膜の上面の両側でシリコン三角柱の（１１１）面の
一方と絶縁膜との間に介在するように延在する熱酸化膜
とを備えていることを特徴としている。本発明に係る量
子細線デバイスでは、シリコン三角柱が、逆三角形型の
断面で形成されているので、上面からシリコン三角柱と
のコンタクト形成が容易である。絶縁膜には、例えばＣ
ＶＤ膜を使用する。
【０００７】シリコン三角柱とシリコン三角柱との間隔
は任意であって、その間隔がシリコン三角柱の露出した
（１００）面の幅と同じでも、（１００）面の幅より広
くても狭くても良い。本発明の好適な実施態様では、絶
縁膜がＣＶＤ法によるＳｉＯ2 膜である。ＳｉＯ2 膜は
シリコン基板との貼り合わせのための層であり、その目
的を達成できるなら、ＣＶＤ−ＳｉＯ2 膜の種類は問わ
ない。例えば、ＴＥＯＳを使用することができる。
は任意であって、その間隔がシリコン三角柱の露出した
（１００）面の幅と同じでも、（１００）面の幅より広
くても狭くても良い。本発明の好適な実施態様では、絶
縁膜がＣＶＤ法によるＳｉＯ2 膜である。ＳｉＯ2 膜は
シリコン基板との貼り合わせのための層であり、その目
的を達成できるなら、ＣＶＤ−ＳｉＯ2 膜の種類は問わ
ない。例えば、ＴＥＯＳを使用することができる。
【０００８】量子細線デバイスの本発明に係る製造方法
は、シリコン基板の（１００）面上に、所定間隔で相互
に平行に形成された多条パターンのエッチングマスクを
形成する工程と、多条パターンをエッチングマスクにし
て面方位依存性の異方性エッチングを施して、相互に交
差する方向の２個の（１１１）面と、２個の（１１１）
面の下端を結ぶ（１００）面とを溝面とする第１の溝の
配列からなるアレイ構造を形成する工程とを有すること
を特徴としている。
は、シリコン基板の（１００）面上に、所定間隔で相互
に平行に形成された多条パターンのエッチングマスクを
形成する工程と、多条パターンをエッチングマスクにし
て面方位依存性の異方性エッチングを施して、相互に交
差する方向の２個の（１１１）面と、２個の（１１１）
面の下端を結ぶ（１００）面とを溝面とする第１の溝の
配列からなるアレイ構造を形成する工程とを有すること
を特徴としている。
【０００９】本発明方法の好適な実施態様は、多条パタ
ーン形成用マスク層を第１のシリコン基板の（１００）
面上に成膜する工程と、所定幅の帯条のマスク層及び所
定幅の（１００）面の帯状のスペースを交互に備えた多
条パターンを形成するように、マスク層をホトリソグラ
フィ法によりパターニングする工程と、多条パターンを
エッチングマスクにして、シリコン基板の露出した（１
００）面に面方位依存性の異方性エッチングを施して、
相互に交差する方向の２個の（１１１）面と２個の（１
１１）面の下端を結ぶ（１００）面とを溝面とする第１
の溝の配列を形成する工程と、第１の配列の溝の溝面に
熱酸化処理を施して熱酸化膜を成膜する工程と、エッチ
ングマスクを除去してシリコン基板の（１００）面を露
出させる工程と、次いで、成膜した熱酸化膜をマスクに
して、露出しているシリコン基板の（１００）面に面方
位依存性の異方性エッチングを施して、第１の配列の溝
の間に第１の配列の溝と隣接して第１の配列の溝と同じ
断面形状の第２の溝の配列を形成する工程と、第１のシ
リコン基板上にＣＶＤ法によりＳｉＯ2 膜を形成する工
程と、ＳｉＯ2 膜を研磨して平滑な面を上面に形成する
工程と、第２のシリコン基板をＳｉＯ2 膜上に貼り合わ
せて、第１のシリコン基板と第２のシリコン基板とを合
体させる工程と、熱酸化膜をストッパとして、第１のシ
リコン基板を研磨してＳｉＯ2 膜内に埋め込まれた第１
のシリコン基板からなる三角柱体の（１００）面を露出
させる工程とを備えることを特徴としている。
ーン形成用マスク層を第１のシリコン基板の（１００）
面上に成膜する工程と、所定幅の帯条のマスク層及び所
定幅の（１００）面の帯状のスペースを交互に備えた多
条パターンを形成するように、マスク層をホトリソグラ
フィ法によりパターニングする工程と、多条パターンを
エッチングマスクにして、シリコン基板の露出した（１
００）面に面方位依存性の異方性エッチングを施して、
相互に交差する方向の２個の（１１１）面と２個の（１
１１）面の下端を結ぶ（１００）面とを溝面とする第１
の溝の配列を形成する工程と、第１の配列の溝の溝面に
熱酸化処理を施して熱酸化膜を成膜する工程と、エッチ
ングマスクを除去してシリコン基板の（１００）面を露
出させる工程と、次いで、成膜した熱酸化膜をマスクに
して、露出しているシリコン基板の（１００）面に面方
位依存性の異方性エッチングを施して、第１の配列の溝
の間に第１の配列の溝と隣接して第１の配列の溝と同じ
断面形状の第２の溝の配列を形成する工程と、第１のシ
リコン基板上にＣＶＤ法によりＳｉＯ2 膜を形成する工
程と、ＳｉＯ2 膜を研磨して平滑な面を上面に形成する
工程と、第２のシリコン基板をＳｉＯ2 膜上に貼り合わ
せて、第１のシリコン基板と第２のシリコン基板とを合
体させる工程と、熱酸化膜をストッパとして、第１のシ
リコン基板を研磨してＳｉＯ2 膜内に埋め込まれた第１
のシリコン基板からなる三角柱体の（１００）面を露出
させる工程とを備えることを特徴としている。
【００１０】面方位依存性の異方性エッチングには、例
えばＴＭＡＨ（Tetra Methyl Ammonium Hydride ）を含
むアルカリ性エッチング液を使用する。
えばＴＭＡＨ（Tetra Methyl Ammonium Hydride ）を含
むアルカリ性エッチング液を使用する。
【００１１】本発明方法では、結晶方位の違いによって
エッチング速度が異なる異方性エッチングを用いて第１
の配列及び第２の配列の溝を形成しているので、溝の断
面形状が安定かつ均一である。また、実施態様では、熱
酸化膜をストッパとしてシリコン基板を研磨しているの
で、ＳｉＯ2 膜に埋め込まれた各シリコン三角柱の露出
面を（１００）面に制御し、かつシリコン三角柱の高さ
を正確に制御することができる。
エッチング速度が異なる異方性エッチングを用いて第１
の配列及び第２の配列の溝を形成しているので、溝の断
面形状が安定かつ均一である。また、実施態様では、熱
酸化膜をストッパとしてシリコン基板を研磨しているの
で、ＳｉＯ2 膜に埋め込まれた各シリコン三角柱の露出
面を（１００）面に制御し、かつシリコン三角柱の高さ
を正確に制御することができる。
【００１２】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。本発明に係る量子細線デバイスの実施例１ 本実施例は、本発明に係る量子細線デバイスの実施例で
あって、図１（ａ）は実施例１の量子細線構造の断面図
である。本実施例の量子細線構造１０は、図１（ａ）に
示すように、シリコン基板１２と、シリコン基板１２上
に形成されているＣＶＤ−ＳｉＯ2 層１４と、一面を露
出させてＳｉＯ2 層１４内に埋め込まれた断面Ｖ字状の
シリコン三角柱１６の配列からなるアレイ構造とから構
成されている。シリコン三角柱１６は、（１００）面１
８Ｃを露出させ、相互に交差する２個の（１１１）面１
８Ａ、Ｂを有する三角柱体として形成されている。ま
た、アレイ構造のシリコン三角柱１６の隣合う２本１６
Ａ、Ｂを一組とし、一組のシリコン三角柱１６Ａ、Ｂ間
のＳｉＯ2 層１４の上面で露出し、かつＳｉＯ2 層１４
の上面の両側でシリコン三角柱１６Ａの一方の（１１
１）面１８Ｂ及びシリコン三角柱１６Ｂの一方の（１１
１）面１８ＡとＳｉＯ2 膜１４との間に介在して延在す
るように、熱酸化膜（ＳｉＯ2 膜）２０が、形成されて
いる。熱酸化膜２０は、後述する研磨工程で、研磨時の
ストッパとしての役割も果たしている。ＳｉＯ2 層１４
は、ＴＥＯＳを使用してＣＶＤ法により成膜されてお
り、シリコンからなる下地基板１２との貼り合わせ層と
して機能している。
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。本発明に係る量子細線デバイスの実施例１ 本実施例は、本発明に係る量子細線デバイスの実施例で
あって、図１（ａ）は実施例１の量子細線構造の断面図
である。本実施例の量子細線構造１０は、図１（ａ）に
示すように、シリコン基板１２と、シリコン基板１２上
に形成されているＣＶＤ−ＳｉＯ2 層１４と、一面を露
出させてＳｉＯ2 層１４内に埋め込まれた断面Ｖ字状の
シリコン三角柱１６の配列からなるアレイ構造とから構
成されている。シリコン三角柱１６は、（１００）面１
８Ｃを露出させ、相互に交差する２個の（１１１）面１
８Ａ、Ｂを有する三角柱体として形成されている。ま
た、アレイ構造のシリコン三角柱１６の隣合う２本１６
Ａ、Ｂを一組とし、一組のシリコン三角柱１６Ａ、Ｂ間
のＳｉＯ2 層１４の上面で露出し、かつＳｉＯ2 層１４
の上面の両側でシリコン三角柱１６Ａの一方の（１１
１）面１８Ｂ及びシリコン三角柱１６Ｂの一方の（１１
１）面１８ＡとＳｉＯ2 膜１４との間に介在して延在す
るように、熱酸化膜（ＳｉＯ2 膜）２０が、形成されて
いる。熱酸化膜２０は、後述する研磨工程で、研磨時の
ストッパとしての役割も果たしている。ＳｉＯ2 層１４
は、ＴＥＯＳを使用してＣＶＤ法により成膜されてお
り、シリコンからなる下地基板１２との貼り合わせ層と
して機能している。
【００１３】シリコン三角柱１６は、結晶性の良好な単
結晶シリコン製の三角柱体として、相互に平行に図１
（ａ）の紙面に直交する方向に延在するように、等間隔
Ｓで離隔してＳｉＯ2 層１４に埋め込まれている。シリ
コン三角柱１６の露出面の幅Ｗは約０．１μm であり、
シリコン三角柱１６の高さＨは約０．１μm である。間
隔Ｓはシリコン三角柱１６の露出面の幅Ｗに等しい。シ
リコン三角柱１６の露出面、即ち（１００）面１８Ｃと
（１１１）面１８Ａとの角度αは、５４．７°であり、
シリコン三角柱１６の２個の（１１１）面１８Ａ、Ｂと
の成す頂角βは７０．６°である。
結晶シリコン製の三角柱体として、相互に平行に図１
（ａ）の紙面に直交する方向に延在するように、等間隔
Ｓで離隔してＳｉＯ2 層１４に埋め込まれている。シリ
コン三角柱１６の露出面の幅Ｗは約０．１μm であり、
シリコン三角柱１６の高さＨは約０．１μm である。間
隔Ｓはシリコン三角柱１６の露出面の幅Ｗに等しい。シ
リコン三角柱１６の露出面、即ち（１００）面１８Ｃと
（１１１）面１８Ａとの角度αは、５４．７°であり、
シリコン三角柱１６の２個の（１１１）面１８Ａ、Ｂと
の成す頂角βは７０．６°である。
【００１４】本実施例の量子細線構造１０では、シリコ
ン三角柱１６は、後述するように、シリコン基板の（１
１１）面と（１００）面の結晶方位の違いによってエッ
チング速度が異なる異方性エッチングを用いて形成され
ている。これにより、シリコン三角柱１６の面形状、断
面形状及び角度α、βは、シリコン三角柱１６の長さ方
向の全長にわたり、また全てのシリコン三角柱１６にわ
たり安定かつ均一である。また、後述するように、熱酸
化により成膜したＳｉＯ2 膜２０をストッパとしてシリ
コン基板を研磨して、シリコン三角柱１６を露出させて
いるので、高さＨの制御性も良い。
ン三角柱１６は、後述するように、シリコン基板の（１
１１）面と（１００）面の結晶方位の違いによってエッ
チング速度が異なる異方性エッチングを用いて形成され
ている。これにより、シリコン三角柱１６の面形状、断
面形状及び角度α、βは、シリコン三角柱１６の長さ方
向の全長にわたり、また全てのシリコン三角柱１６にわ
たり安定かつ均一である。また、後述するように、熱酸
化により成膜したＳｉＯ2 膜２０をストッパとしてシリ
コン基板を研磨して、シリコン三角柱１６を露出させて
いるので、高さＨの制御性も良い。
【００１５】実施例２ 本実施例は、本発明に係る量子細線デバイスの別の実施
例であって、図１（ｂ）は実施例２の量子細線構造の断
面図である。本実施例の量子細線構造３０は、図１
（ｂ）に示すように、シリコン三角柱１６の間隔Ｓが、
シリコン三角柱１６の露出面の幅Ｗより短い例であっ
て、実施例１の量子細線構造に比べて、シリコン三角柱
１６がより近接した間隔で配列された構造を備えてい
る。
例であって、図１（ｂ）は実施例２の量子細線構造の断
面図である。本実施例の量子細線構造３０は、図１
（ｂ）に示すように、シリコン三角柱１６の間隔Ｓが、
シリコン三角柱１６の露出面の幅Ｗより短い例であっ
て、実施例１の量子細線構造に比べて、シリコン三角柱
１６がより近接した間隔で配列された構造を備えてい
る。
【００１６】実施例３ 本実施例は、本発明に係る量子細線デバイスの更に別の
実施例であって、図１（ｃ）は実施例３の量子細線構造
の断面図である。本実施例の量子細線構造４０は、図１
（ｃ）に示すように、シリコン三角柱１６の間隔Ｓが、
シリコン三角柱１６の露出面の幅Ｗより広い例であっ
て、実施例１の量子細線構造に比べて、シリコン三角柱
１６がより離隔した間隔で配列された構造を備えてい
る。
実施例であって、図１（ｃ）は実施例３の量子細線構造
の断面図である。本実施例の量子細線構造４０は、図１
（ｃ）に示すように、シリコン三角柱１６の間隔Ｓが、
シリコン三角柱１６の露出面の幅Ｗより広い例であっ
て、実施例１の量子細線構造に比べて、シリコン三角柱
１６がより離隔した間隔で配列された構造を備えてい
る。
【００１７】量子細線デバイスの本発明方法の実施例 以下に、図２及び図３を参照して、実施例１の量子細線
デバイスの製造方法を詳細に説明する。図２及び図３の
なかで、図１と同じ部位には同じ符号を付している。先
ず、第１の単結晶シリコン基板５０の（１００）面に対
して、Ｓi3Ｎ4膜（シリコン窒化膜）を堆積し、次いで
レジスト膜をその上に成膜し、ホトリソグラフィ法によ
りレジスト膜をパターニングする。続いて、パターニン
グしたレジスト膜をマスクにしてＳｉ3 Ｎ4 膜をエッチ
ングし、図２（ａ）に示すように、幅約０．２μm の所
定本数の帯条パターンを帯条パターンの幅と同じ幅のス
ペースを開けて相互に平行に有するエッチングマスク５
２を形成する。
デバイスの製造方法を詳細に説明する。図２及び図３の
なかで、図１と同じ部位には同じ符号を付している。先
ず、第１の単結晶シリコン基板５０の（１００）面に対
して、Ｓi3Ｎ4膜（シリコン窒化膜）を堆積し、次いで
レジスト膜をその上に成膜し、ホトリソグラフィ法によ
りレジスト膜をパターニングする。続いて、パターニン
グしたレジスト膜をマスクにしてＳｉ3 Ｎ4 膜をエッチ
ングし、図２（ａ）に示すように、幅約０．２μm の所
定本数の帯条パターンを帯条パターンの幅と同じ幅のス
ペースを開けて相互に平行に有するエッチングマスク５
２を形成する。
【００１８】次に、エッチングマスク５２をマスクとし
て、面方位依存性を有する異方性エッチングを露出して
いる（１００）面５４に施す。異方性エッチングでは、
エッチャントとしてＴＭＡＨ（Tetra Methyl Ammonium
Hydride ）やアルカリ性エッチング液等を使用してい
る。この結果、図２（ｂ）のように、パターンの両エッ
ジに形成された２個の（１１１）面からなる側面と（１
００）面からなる底面とを溝面とする溝５６が、形成さ
れる。次いで、熱酸化処理を行って、図２（ｃ）に示す
ように、溝５６の溝面、即ち２個の（１１１）面及び
（１００）面に酸化膜２０を選択的に成膜する。
て、面方位依存性を有する異方性エッチングを露出して
いる（１００）面５４に施す。異方性エッチングでは、
エッチャントとしてＴＭＡＨ（Tetra Methyl Ammonium
Hydride ）やアルカリ性エッチング液等を使用してい
る。この結果、図２（ｂ）のように、パターンの両エッ
ジに形成された２個の（１１１）面からなる側面と（１
００）面からなる底面とを溝面とする溝５６が、形成さ
れる。次いで、熱酸化処理を行って、図２（ｃ）に示す
ように、溝５６の溝面、即ち２個の（１１１）面及び
（１００）面に酸化膜２０を選択的に成膜する。
【００１９】次いで、図３（ｄ）に示すように、Ｓi3Ｎ
4膜からなるエッチングマスク５２を除去して、シリコ
ン基板５０の（１００）面５８を露出させる。続いて、
露出しているシリコン基板５０の（１００）面５８に対
して、酸化膜２０をマスクとして、図２（ｂ）を参照し
て説明した異方性エッチングを施す。この結果、図３
（ｅ）に示すように、（１００）面５８には、溝５６と
同じ形状で同じ寸法の溝６０が形成され、第１の配列の
溝５６の間に第１の配列の溝５６と隣接して第１の配列
の溝５６と同じ断面形状の第２の溝６０の配列が形成さ
れる。本実施例では、シリコン基板の（１１１）面と
（１００）面の結晶方位の違いによってエッチング速度
が異なる異方性エッチングを用いて、溝５６及び溝６０
を形成しているので、溝面が正確に（１１１）面の側面
と（１００）面の底面になる。
4膜からなるエッチングマスク５２を除去して、シリコ
ン基板５０の（１００）面５８を露出させる。続いて、
露出しているシリコン基板５０の（１００）面５８に対
して、酸化膜２０をマスクとして、図２（ｂ）を参照し
て説明した異方性エッチングを施す。この結果、図３
（ｅ）に示すように、（１００）面５８には、溝５６と
同じ形状で同じ寸法の溝６０が形成され、第１の配列の
溝５６の間に第１の配列の溝５６と隣接して第１の配列
の溝５６と同じ断面形状の第２の溝６０の配列が形成さ
れる。本実施例では、シリコン基板の（１１１）面と
（１００）面の結晶方位の違いによってエッチング速度
が異なる異方性エッチングを用いて、溝５６及び溝６０
を形成しているので、溝面が正確に（１１１）面の側面
と（１００）面の底面になる。
【００２０】次に、シリコン基板５０の溝５６及び溝６
０上にＣＶＤ法によってＴＥＯＳのＳｉＯ2 膜１４を成
膜し、更に成膜したＳｉＯ2 膜１４の上面を研磨して平
滑面を形成する。次いで、別のシリコンウエハ６２を貼
り合わせて下地のシリコン基板１２とする。これによ
り、図３（ｆ）に示すように、第１のシリコン基板５０
と別のシリコンウエハ６２とを合体した基板構造を得
る。次いで、図３（ｆ）に示す積層構造の上下を逆さに
して、シリコン基板５０をＡ−Ａ’の面まで研磨する。
これにより、シリコン基板５０が研磨されて、ＳｉＯ2
層１４に埋め込まれた形のシリコン三角柱１６になり、
図１（ａ）に示す量子細線構造１０をを得ることができ
る。研磨は機械的研磨法又はＣＭＰ法により行う。ま
た、研磨の際、熱酸化膜２０をストッパにしているの
で、シリコン三角柱１６の高さＨを正確に制御すること
ができる。以上の工程を実施することにより、断面が逆
三角形でコンタクト形成が容易な複数のシリコン三角柱
を同じ幅の絶縁体で分離し、配列してなるアレイ構造を
備えた量子細線デバイスを容易にかつ安定して製造する
ことができる。
０上にＣＶＤ法によってＴＥＯＳのＳｉＯ2 膜１４を成
膜し、更に成膜したＳｉＯ2 膜１４の上面を研磨して平
滑面を形成する。次いで、別のシリコンウエハ６２を貼
り合わせて下地のシリコン基板１２とする。これによ
り、図３（ｆ）に示すように、第１のシリコン基板５０
と別のシリコンウエハ６２とを合体した基板構造を得
る。次いで、図３（ｆ）に示す積層構造の上下を逆さに
して、シリコン基板５０をＡ−Ａ’の面まで研磨する。
これにより、シリコン基板５０が研磨されて、ＳｉＯ2
層１４に埋め込まれた形のシリコン三角柱１６になり、
図１（ａ）に示す量子細線構造１０をを得ることができ
る。研磨は機械的研磨法又はＣＭＰ法により行う。ま
た、研磨の際、熱酸化膜２０をストッパにしているの
で、シリコン三角柱１６の高さＨを正確に制御すること
ができる。以上の工程を実施することにより、断面が逆
三角形でコンタクト形成が容易な複数のシリコン三角柱
を同じ幅の絶縁体で分離し、配列してなるアレイ構造を
備えた量子細線デバイスを容易にかつ安定して製造する
ことができる。
【００２１】また、図２（ａ）の工程で、Ｓｉ3 Ｎ4 膜
のエッチングマスク５２の幅と間隔を適当に調節し、次
いで、上述のようにして図２（ｂ）から図３（ｆ）に示
す工程を実施することにより、図１（ｂ）及び（ｃ）に
示した実施例２及び３の量子細線構造を実現できる。
のエッチングマスク５２の幅と間隔を適当に調節し、次
いで、上述のようにして図２（ｂ）から図３（ｆ）に示
す工程を実施することにより、図１（ｂ）及び（ｃ）に
示した実施例２及び３の量子細線構造を実現できる。
【００２２】
【発明の効果】本発明及び本発明方法では、シリコン基
板の（１００）面と（１１１）面との間でエッチングレ
ートが異なる面方位依存性の異方性エッチングを用い
て、シリコン三角柱を形成しているので、シリコン三角
柱の形状を正確に制御することができ、シリコン三角柱
の形状が、シリコン三角柱の長さ方向にわたり、しかも
全シリコン三角柱について安定かつ均一である。また、
本発明方法では、Ｖ字状間の熱酸化膜をストッパとして
シリコン基板を研磨してシリコン三角柱を形成している
ので、シリコン三角柱の高さ、ひいてはシリコン三角柱
の間隔の制御性が良い。シリコン三角柱が、逆三角形型
の断面で形成されているので、上面からシリコン三角柱
にコンタクトを取り易い。本発明方法では、既存のシリ
コン基板用の成膜、加工装置や技術が使えるので、化合
物半導体からなる従来の量子細線デバイスに比べて、製
造コストを低減できる。
板の（１００）面と（１１１）面との間でエッチングレ
ートが異なる面方位依存性の異方性エッチングを用い
て、シリコン三角柱を形成しているので、シリコン三角
柱の形状を正確に制御することができ、シリコン三角柱
の形状が、シリコン三角柱の長さ方向にわたり、しかも
全シリコン三角柱について安定かつ均一である。また、
本発明方法では、Ｖ字状間の熱酸化膜をストッパとして
シリコン基板を研磨してシリコン三角柱を形成している
ので、シリコン三角柱の高さ、ひいてはシリコン三角柱
の間隔の制御性が良い。シリコン三角柱が、逆三角形型
の断面で形成されているので、上面からシリコン三角柱
にコンタクトを取り易い。本発明方法では、既存のシリ
コン基板用の成膜、加工装置や技術が使えるので、化合
物半導体からなる従来の量子細線デバイスに比べて、製
造コストを低減できる。
【図１】図１（ａ）から（ｃ）は、それぞれ、本発明に
係る量子細線デバイスの実施例の基板構造を示す断面図
である。
係る量子細線デバイスの実施例の基板構造を示す断面図
である。
【図２】図２（ａ）から（ｃ）は、それぞれ、本発明に
係る量子細線デバイスの製造方法の各工程毎の基板構造
を示す断面図である。
係る量子細線デバイスの製造方法の各工程毎の基板構造
を示す断面図である。
【図３】図３（ｄ）から（ｆ）は、それぞれ、図２
（ｃ）に続く、本発明に係る量子細線デバイスの製造方
法の各工程毎の基板構造を示す断面図である。
（ｃ）に続く、本発明に係る量子細線デバイスの製造方
法の各工程毎の基板構造を示す断面図である。
１０……本発明に係る量子細線デバイスの実施例、１２
……シリコン基板、１４……ＣＶＤ−ＳｉＯ2 層、１６
……シリコン三角柱、１８Ａ、Ｂ……相互に交差する方
向の２個の（１１１）面、１８Ｃ……露出した（１０
０）面、２０……熱酸化膜（ＳｉＯ2 膜）、３０……実
施例２の量子細線構造、４０……実施例２の量子細線構
造、５０……シリコン基板、５２……エッチングマス
ク、５４……露出している（１００）面、５６……溝、
５８……露出している（１００）面、６０……溝、６２
……別のシリコンウエハ。
……シリコン基板、１４……ＣＶＤ−ＳｉＯ2 層、１６
……シリコン三角柱、１８Ａ、Ｂ……相互に交差する方
向の２個の（１１１）面、１８Ｃ……露出した（１０
０）面、２０……熱酸化膜（ＳｉＯ2 膜）、３０……実
施例２の量子細線構造、４０……実施例２の量子細線構
造、５０……シリコン基板、５２……エッチングマス
ク、５４……露出している（１００）面、５６……溝、
５８……露出している（１００）面、６０……溝、６２
……別のシリコンウエハ。
Claims (6)
- 【請求項１】 シリコン基板と、 シリコン基板上に形成された絶縁膜と、 相互に交差する２個の（１１１）面を有する断面Ｖ字状
の単結晶シリコン製三角柱体として、三角柱体の（１０
０）面を露出させ、相互に平行に同じ間隔で離隔して絶
縁膜内に埋め込まれた複数本のシリコン三角柱の配列か
らなるアレイ構造と、 アレイ構造のシリコン三角柱の隣合う２本を一組とし、
一組のシリコン三角柱間の絶縁膜の上面で露出し、かつ
絶縁膜の上面の両側でシリコン三角柱の（１１１）面の
一方と絶縁膜との間に介在するように延在する熱酸化膜
とを備えていることを特徴とする量子細線デバイス。 - 【請求項２】 絶縁膜がＣＶＤ法によるＳｉＯ2 膜であ
ることを特徴とする請求項１に記載の量子細線デバイ
ス。 - 【請求項３】 請求項１又は２に記載の量子細線デバイ
スを製造する方法であって、 シリコン基板の（１００）面上に、所定間隔で相互に平
行に形成された多条パターンのエッチングマスクを形成
する工程と、 多条パターンをエッチングマスクにして面方位依存性の
異方性エッチングを施して、相互に交差する方向の２個
の（１１１）面と、２個の（１１１）面の下端を結ぶ
（１００）面とを溝面とする第１の溝の配列からなるア
レイ構造を形成する工程とを有することを特徴とする量
子細線デバイスの製造方法。 - 【請求項４】 多条パターン形成用マスク層を第１のシ
リコン基板の（１００）面上に成膜する工程と、 所定幅の帯条のマスク層及び所定幅の（１００）面の帯
状のスペースを交互に備えた多条パターンを形成するよ
うに、マスク層をホトリソグラフィ法によりパターニン
グする工程と、 多条パターンをエッチングマスクにして、シリコン基板
の露出した（１００）面に面方位依存性の異方性エッチ
ングを施して、相互に交差する方向の２個の（１１１）
面と２個の（１１１）面の下端を結ぶ（１００）面とを
溝面とする第１の溝の配列を形成する工程と、 第１の配列の溝の溝面に熱酸化処理を施して熱酸化膜を
成膜する工程と、 エッチングマスクを除去してシリコン基板の（１００）
面を露出させる工程と、 次いで、成膜した熱酸化膜をマスクにして、露出してい
るシリコン基板の（１００）面に面方位依存性の異方性
エッチングを施して、第１の配列の溝の間に第１の配列
の溝と隣接して第１の配列の溝と同じ断面形状の第２の
溝の配列を形成する工程と、 第１のシリコン基板上にＣＶＤ法によりＳｉＯ2 膜を形
成する工程と、 ＳｉＯ2 膜を研磨して平滑な面を上面に形成する工程
と、 第２のシリコン基板をＳｉＯ2 膜上に貼り合わせて、第
１のシリコン基板と第２のシリコン基板とを合体させる
工程と、 熱酸化膜をストッパとして、第１のシリコン基板を研磨
してＳｉＯ2 膜内に埋め込まれた第１のシリコン基板か
らなる三角柱体の（１００）面を露出させる工程とを備
えることを特徴とする請求項３に記載の量子細線デバイ
スの製造方法。 - 【請求項５】 面方位依存性の異方性エッチングでは、
ＴＭＡＨ（Tetra Methyl Ammonium Hydride ）を含むア
ルカリ性エッチング液をエッチャントとして使用するこ
とを特徴とする請求項４に記載の量子細線デバイスの製
造方法。 - 【請求項６】 多条パターン形成用マスク層がＳｉ3 Ｎ
4 膜であることを特徴とする請求項４又は５に記載の量
子細線デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23481696A JP3975493B2 (ja) | 1996-09-05 | 1996-09-05 | 量子細線デバイス及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23481696A JP3975493B2 (ja) | 1996-09-05 | 1996-09-05 | 量子細線デバイス及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079357A true JPH1079357A (ja) | 1998-03-24 |
| JP3975493B2 JP3975493B2 (ja) | 2007-09-12 |
Family
ID=16976841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23481696A Expired - Lifetime JP3975493B2 (ja) | 1996-09-05 | 1996-09-05 | 量子細線デバイス及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975493B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102035505B1 (ko) * | 2018-05-03 | 2019-10-23 | 재단법인 오송첨단의료산업진흥재단 | 표준 노광공정 기반 단일 실리콘 나노선 소자의 제작 방법 |
-
1996
- 1996-09-05 JP JP23481696A patent/JP3975493B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102035505B1 (ko) * | 2018-05-03 | 2019-10-23 | 재단법인 오송첨단의료산업진흥재단 | 표준 노광공정 기반 단일 실리콘 나노선 소자의 제작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3975493B2 (ja) | 2007-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752229B (zh) | 半导体器件及其制造方法 | |
| JP4920131B2 (ja) | 基板上のマイクロ構造あるいはナノ構造の製造方法 | |
| US20150035081A1 (en) | Inverse side-wall image transfer | |
| KR20090057023A (ko) | 패터닝 방법 | |
| CN110456451B (zh) | 一种区域厚膜氮化硅的制备方法 | |
| JP3748726B2 (ja) | 量子細線の製造方法 | |
| JPH1079357A (ja) | 量子細線デバイス及びその製造方法 | |
| US11296210B2 (en) | Symmetrical two-dimensional fin structure for vertical field effect transistor and method for manufacturing the same | |
| US7514282B2 (en) | Patterned silicon submicron tubes | |
| TW202427679A (zh) | 電阻層的製造方法及微電子裝置 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JP2624450B2 (ja) | 量子細線構造の製造方法 | |
| JP3109549B2 (ja) | 半導体装置の製造方法 | |
| EP4310900A1 (en) | A method for controlling the width of nano-sized fin-shaped features on a semiconductor substrate | |
| JP3246196B2 (ja) | 量子細線デバイスの形成方法 | |
| US5824453A (en) | Fabricating method of GaAs substrate having V-shaped grooves | |
| CN113173555B (zh) | 一种纳米线mim阵列器件及制备方法 | |
| JPH1079504A (ja) | 量子細線デバイス及びその製造方法 | |
| KR950006311B1 (ko) | Soi구조를 갖는 반도체 장치 제조방법 | |
| JP3156225B2 (ja) | 集積化素子及びその配線層形成法 | |
| JPH09135017A (ja) | 量子デバイスの製造方法 | |
| JPH02146722A (ja) | 量子細線の製造方法 | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
| JPS59117233A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070529 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |