JPH1079431A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1079431A JPH1079431A JP25229996A JP25229996A JPH1079431A JP H1079431 A JPH1079431 A JP H1079431A JP 25229996 A JP25229996 A JP 25229996A JP 25229996 A JP25229996 A JP 25229996A JP H1079431 A JPH1079431 A JP H1079431A
- Authority
- JP
- Japan
- Prior art keywords
- film
- compound
- forming
- nitrogen
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＷＦ６ガスによるTi浸食を抑止することによ
り、膜剥がれのない安定した製品歩留りを確保する技
術、およびアルミニウムの高温スパッタ法を適用しても
アロイスパイクが発生しない技術を提供することを目的
とする。 【解決手段】 半導体基板１の表層に形成された拡散層
２上に、W-Si-N膜８あるいはTi-Si-N 膜８を形成する第
１の工程と、前記第１の工程後、半導体基板１上に絶縁
膜９を形成する第２の工程と、W-Si-N膜８あるいは前記
Ti-Si-N 膜８上に形成された絶縁膜９にコンタクトホー
ル１０を形成する第３の工程とを備える。
り、膜剥がれのない安定した製品歩留りを確保する技
術、およびアルミニウムの高温スパッタ法を適用しても
アロイスパイクが発生しない技術を提供することを目的
とする。 【解決手段】 半導体基板１の表層に形成された拡散層
２上に、W-Si-N膜８あるいはTi-Si-N 膜８を形成する第
１の工程と、前記第１の工程後、半導体基板１上に絶縁
膜９を形成する第２の工程と、W-Si-N膜８あるいは前記
Ti-Si-N 膜８上に形成された絶縁膜９にコンタクトホー
ル１０を形成する第３の工程とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に、半導体装置の製造分野等におい
て適用される金属配線の接続方法及びその構造に関する
ものである。
製造方法に関し、特に、半導体装置の製造分野等におい
て適用される金属配線の接続方法及びその構造に関する
ものである。
【０００２】
【従来の技術】ＬＳＩの微細化が進むのに伴い、絶縁膜
に設けた開口部（以下コンタクトホールという）、ある
いはビアホールのアスペクト比は増大している。ここ
で、アスペクト比とはコンタクトホールの直径に対する
高さの値で定義される。
に設けた開口部（以下コンタクトホールという）、ある
いはビアホールのアスペクト比は増大している。ここ
で、アスペクト比とはコンタクトホールの直径に対する
高さの値で定義される。
【０００３】しかも、微細化によりホール間隔も縮小化
され、配線のエッチング工程時に残渣が形成されるた
め、従来技術であるウェットエッチング技術が適用でき
なくなってきている。
され、配線のエッチング工程時に残渣が形成されるた
め、従来技術であるウェットエッチング技術が適用でき
なくなってきている。
【０００４】このため、アスペクト比の増大は、デザイ
ンルールの縮小化に伴い加速的に進行している。以上の
ように、ホール内への配線膜の埋め込みが困難になって
くるという問題が深刻化しており、これに対しては従来
のスパッタリング法に代わってタングステン等のＣＶＤ
法（化学的気相成長法）が適用されつつある。前記ＣＶ
Ｄ法は、表面反応を利用した成膜法であるため、ホール
の側壁、底部においても膜が形成される。
ンルールの縮小化に伴い加速的に進行している。以上の
ように、ホール内への配線膜の埋め込みが困難になって
くるという問題が深刻化しており、これに対しては従来
のスパッタリング法に代わってタングステン等のＣＶＤ
法（化学的気相成長法）が適用されつつある。前記ＣＶ
Ｄ法は、表面反応を利用した成膜法であるため、ホール
の側壁、底部においても膜が形成される。
【０００５】しかし、ＣＶＤ法によるタングステン成膜
は、通常、導電性を有する下地膜が必要とされる。しか
も、通常タングステンＣＶＤ法では原料ガスとしてＷＦ
６などのフッ素系ガスを使用するため、下地膜として窒
化チタン膜などのバリアメタルが用いられる。
は、通常、導電性を有する下地膜が必要とされる。しか
も、通常タングステンＣＶＤ法では原料ガスとしてＷＦ
６などのフッ素系ガスを使用するため、下地膜として窒
化チタン膜などのバリアメタルが用いられる。
【０００６】一方、窒化チタン膜を直接拡散層上に形成
すると拡散層が窒化するためコンタクト抵抗が増大す
る。そこで、通常は拡散層とバリアメタルとの間に薄い
チタン膜、あるいはチタンを含む合金や硅化チタンを設
ける手法が用いられる。前記バリアメタル及びチタン膜
は通常、スパッタ法で形成される。
すると拡散層が窒化するためコンタクト抵抗が増大す
る。そこで、通常は拡散層とバリアメタルとの間に薄い
チタン膜、あるいはチタンを含む合金や硅化チタンを設
ける手法が用いられる。前記バリアメタル及びチタン膜
は通常、スパッタ法で形成される。
【０００７】図５に、従来技術を示す。図５（ａ）のよ
うに、従来は半導体基板４１上にフィールド酸化膜４
３、ゲート酸化膜４４、ゲート電極４７、サイドウォー
ル酸化膜４５、キャップ酸化膜４６、ソース／ドレイン
領域４２、層間絶縁膜４９を形成し、コンタクト孔５０
を形成する。
うに、従来は半導体基板４１上にフィールド酸化膜４
３、ゲート酸化膜４４、ゲート電極４７、サイドウォー
ル酸化膜４５、キャップ酸化膜４６、ソース／ドレイン
領域４２、層間絶縁膜４９を形成し、コンタクト孔５０
を形成する。
【０００８】次に、図５（ｂ）のようにＴｉ膜５３、Ｔ
ｉＮ膜５１をスパッタ法にて連続形成し、その後、図５
（ｃ）のようにＷＦ６、ＳｉＨ４等を原料ガスに用いた
ＣＶＤ法にてタングステン膜５２を形成していた（第１
８回１９８６年固体素子コンファレンス文献集 ５０３
〜５０６頁）。
ｉＮ膜５１をスパッタ法にて連続形成し、その後、図５
（ｃ）のようにＷＦ６、ＳｉＨ４等を原料ガスに用いた
ＣＶＤ法にてタングステン膜５２を形成していた（第１
８回１９８６年固体素子コンファレンス文献集 ５０３
〜５０６頁）。
【０００９】また、タングステン膜５２の代わりの金属
配線としてアルミニウムを適用する際、アルミニウムを
４５０℃程度の高温中で成膜を行うという高温スパッタ
法も用いられている。
配線としてアルミニウムを適用する際、アルミニウムを
４５０℃程度の高温中で成膜を行うという高温スパッタ
法も用いられている。
【００１０】
【発明が解決しようとする課題】形成された窒化チタン
膜５１は、コンタクトホール５０の落ち込み部ＰＲにお
いて膜厚が小さくなり、この部分から図５（ｃ）の工程
におけるＷＦ６ガスによるＴｉ膜５３の浸食が発生す
る。これにより、Ｔｉ膜５３上層のＴｉＮ膜５１が剥離
し、これが発塵源となって製造歩留りが低下する問題が
あった。
膜５１は、コンタクトホール５０の落ち込み部ＰＲにお
いて膜厚が小さくなり、この部分から図５（ｃ）の工程
におけるＷＦ６ガスによるＴｉ膜５３の浸食が発生す
る。これにより、Ｔｉ膜５３上層のＴｉＮ膜５１が剥離
し、これが発塵源となって製造歩留りが低下する問題が
あった。
【００１１】また、タングステン膜５２の代わりに金属
配線をアルミニウムの高温スパッタ法で形成する際、ア
ルミニウムがバリアメタルであるＴｉ膜５３を突き抜け
てソース・ドレイン中に拡散しｐｎ接合を破壊する、い
わゆるアロイスパイクの問題があった。
配線をアルミニウムの高温スパッタ法で形成する際、ア
ルミニウムがバリアメタルであるＴｉ膜５３を突き抜け
てソース・ドレイン中に拡散しｐｎ接合を破壊する、い
わゆるアロイスパイクの問題があった。
【００１２】そこで、この発明は、ＷＦ６ガスによるＴ
ｉ浸食を抑止することにより、膜剥がれのない安定した
製品歩留りを確保するとともに、アルミニウムの高温ス
パッタ法を適用してもアロイスパイクが発生しない半導
体装置及びその製造方法を提供することを目的とする。
ｉ浸食を抑止することにより、膜剥がれのない安定した
製品歩留りを確保するとともに、アルミニウムの高温ス
パッタ法を適用してもアロイスパイクが発生しない半導
体装置及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表層に形成された拡散層上に、
チタンとシリコンと窒素とからなる第１の化合物、ある
いはタングステンとシリコンと窒素とからなる第２の化
合物を形成する第１の工程と、前記第１の工程後、前記
半導体基板上に絶縁膜を形成する第２の工程と、前記第
１の化合物、あるいは前記第２の化合物上に形成された
前記絶縁膜にコンタクトホールを形成する第３の工程と
を備えることを特徴としている。
造方法は、半導体基板の表層に形成された拡散層上に、
チタンとシリコンと窒素とからなる第１の化合物、ある
いはタングステンとシリコンと窒素とからなる第２の化
合物を形成する第１の工程と、前記第１の工程後、前記
半導体基板上に絶縁膜を形成する第２の工程と、前記第
１の化合物、あるいは前記第２の化合物上に形成された
前記絶縁膜にコンタクトホールを形成する第３の工程と
を備えることを特徴としている。
【００１４】また、本発明の他の特徴とするところは、
半導体基板上に形成されたゲート酸化膜上に形成された
ゲート電極上、及び前記半導体基板の表層に形成された
拡散層上のそれぞれに、チタンとシリコンと窒素とから
なる第１の化合物、あるいはタングステンとシリコンと
窒素とからなる第２の化合物を、前記ゲート電極上と前
記拡散層上とにそれぞれ形成された前記第１あるいは前
記第２の化合物同士が離間するように形成する第１の工
程と、前記第１の工程後、前記半導体基板上に絶縁膜を
形成する第２の工程と、前記第１の化合物、あるいは前
記第２の化合物上に形成された前記絶縁膜にコンタクト
ホールを形成する第３の工程とを備えることを特徴とし
ている。
半導体基板上に形成されたゲート酸化膜上に形成された
ゲート電極上、及び前記半導体基板の表層に形成された
拡散層上のそれぞれに、チタンとシリコンと窒素とから
なる第１の化合物、あるいはタングステンとシリコンと
窒素とからなる第２の化合物を、前記ゲート電極上と前
記拡散層上とにそれぞれ形成された前記第１あるいは前
記第２の化合物同士が離間するように形成する第１の工
程と、前記第１の工程後、前記半導体基板上に絶縁膜を
形成する第２の工程と、前記第１の化合物、あるいは前
記第２の化合物上に形成された前記絶縁膜にコンタクト
ホールを形成する第３の工程とを備えることを特徴とし
ている。
【００１５】また、本発明のその他の特徴とするところ
は、請求項１また２のいずれか１項に記載の半導体装置
の製造方法における第３の工程後に、前記半導体基板上
に窒化チタン膜を形成する第４の工程と、前記窒化チタ
ン膜上に金属膜を形成する第５の工程とを更に備えるこ
とを特徴としている。
は、請求項１また２のいずれか１項に記載の半導体装置
の製造方法における第３の工程後に、前記半導体基板上
に窒化チタン膜を形成する第４の工程と、前記窒化チタ
ン膜上に金属膜を形成する第５の工程とを更に備えるこ
とを特徴としている。
【００１６】また、本発明のその他の特徴とするところ
は、請求項３における金属膜は、チタン合金とチタン化
合物とタングステンとアルミニウムと銅のうち少なくと
も１つを含むことを特徴としている。
は、請求項３における金属膜は、チタン合金とチタン化
合物とタングステンとアルミニウムと銅のうち少なくと
も１つを含むことを特徴としている。
【００１７】また、本発明のその他の特徴とするところ
は、請求項１または２に記載の半導体装置の製造方法に
おける第１の化合物と第２の化合物は、それぞれチタン
シリサイドターゲットと窒素、タングステンシリサイド
と窒素の、反応性スパッタリング法で形成されることを
特徴としている。
は、請求項１または２に記載の半導体装置の製造方法に
おける第１の化合物と第２の化合物は、それぞれチタン
シリサイドターゲットと窒素、タングステンシリサイド
と窒素の、反応性スパッタリング法で形成されることを
特徴としている。
【００１８】また、本発明の半導体装置は、シリコン半
導体基板の表層に形成された拡散層上に、チタンとシリ
コンと窒素を含む化合物あるいはタングステンとシリコ
ンと窒素を含む化合物の層を形成したことを特徴として
いる。
導体基板の表層に形成された拡散層上に、チタンとシリ
コンと窒素を含む化合物あるいはタングステンとシリコ
ンと窒素を含む化合物の層を形成したことを特徴として
いる。
【００１９】
【作用】本発明は前記技術手段よりなるので、チタンと
シリコンと窒素からなる化合物、あるいはタングステン
とシリコンと窒素からなる化合物がソース・ドレイン上
に存在するため、チタンをバリアメタルとして用いなく
ても、低コンタクト抵抗特性が得られる。また、前記化
合物は耐熱性に優れるため、層間絶縁膜の高温リフロー
処理を行ってもソース・ドレインとの反応性は小さい。
シリコンと窒素からなる化合物、あるいはタングステン
とシリコンと窒素からなる化合物がソース・ドレイン上
に存在するため、チタンをバリアメタルとして用いなく
ても、低コンタクト抵抗特性が得られる。また、前記化
合物は耐熱性に優れるため、層間絶縁膜の高温リフロー
処理を行ってもソース・ドレインとの反応性は小さい。
【００２０】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法を、ＭＯＳ電界効果型トランジスタに適用した場合
の実施の形態を、図１を用いて説明する。図１（ａ）に
示すように、半導体基板１上にフィールド酸化膜３、ソ
ース・ドレイン２、ゲート酸化膜４、ゲート電極である
ポリシリコン配線７、サイドウォール酸化膜５、キャッ
プ酸化膜６が形成されている。
方法を、ＭＯＳ電界効果型トランジスタに適用した場合
の実施の形態を、図１を用いて説明する。図１（ａ）に
示すように、半導体基板１上にフィールド酸化膜３、ソ
ース・ドレイン２、ゲート酸化膜４、ゲート電極である
ポリシリコン配線７、サイドウォール酸化膜５、キャッ
プ酸化膜６が形成されている。
【００２１】次に、タングステンシリサイドターゲット
と窒素による反応性スパッタ法により、基板全面にタン
グステンとシリコンと窒素からなる薄膜８（以下、（W-
Si-N膜と記載) を膜厚が１００ｎｍになるように形成す
る。
と窒素による反応性スパッタ法により、基板全面にタン
グステンとシリコンと窒素からなる薄膜８（以下、（W-
Si-N膜と記載) を膜厚が１００ｎｍになるように形成す
る。
【００２２】次に、図１（ｂ）に示すように微細加工技
術により、一部のW-Si-N膜８を除去し、ソース・ドレイ
ン２上にW-Si-N膜８が残存されるように加工する。この
際、素子間の電気的絶縁が損なわれない範囲で、フィー
ルド酸化膜３やサイドウォール酸化膜５、キャップ酸化
膜６上にW-Si-N膜８が存在していても良い。
術により、一部のW-Si-N膜８を除去し、ソース・ドレイ
ン２上にW-Si-N膜８が残存されるように加工する。この
際、素子間の電気的絶縁が損なわれない範囲で、フィー
ルド酸化膜３やサイドウォール酸化膜５、キャップ酸化
膜６上にW-Si-N膜８が存在していても良い。
【００２３】続いて、図１（ｃ）に示すように、低圧Ｃ
ＶＤ法によるシリコン酸化膜と常圧ＣＶＤ法によるボロ
ンとリンを含有したシリコン酸化膜（以下ＢＰＳＧと記
載）からなる層間絶縁膜９を形成した後、窒素雰囲気中
で８５０℃の熱処理を行い、層間絶縁膜９の表面を平坦
化する。
ＶＤ法によるシリコン酸化膜と常圧ＣＶＤ法によるボロ
ンとリンを含有したシリコン酸化膜（以下ＢＰＳＧと記
載）からなる層間絶縁膜９を形成した後、窒素雰囲気中
で８５０℃の熱処理を行い、層間絶縁膜９の表面を平坦
化する。
【００２４】次に、図１（ｄ）に示すように、微細加工
技術を用いてW-Si-N膜８上にコンタクトホール１０を形
成する。
技術を用いてW-Si-N膜８上にコンタクトホール１０を形
成する。
【００２５】その後、図２（ａ）に示すように、チタン
ターゲットによる反応性スパッタ法、あるいは窒化チタ
ンターゲットによるスパッタ法により窒化チタン膜１１
を全面に形成する。
ターゲットによる反応性スパッタ法、あるいは窒化チタ
ンターゲットによるスパッタ法により窒化チタン膜１１
を全面に形成する。
【００２６】次いで、図２（ｂ）に示すように、六フッ
化タングステンとモノシランを原料ガスとしたＣＶＤ法
により全面にタングステン膜１２を形成する。
化タングステンとモノシランを原料ガスとしたＣＶＤ法
により全面にタングステン膜１２を形成する。
【００２７】次に、図３を用いて本発明の第２の実施の
形態を説明する。図３（ａ）に示すように、半導体基板
２１上にフィールド酸化膜２３、ソース・ドレイン２
２、ゲート酸化膜２４、ゲート電極であるポリシリコン
配線２７、サイドウォール酸化膜２５を形成する。
形態を説明する。図３（ａ）に示すように、半導体基板
２１上にフィールド酸化膜２３、ソース・ドレイン２
２、ゲート酸化膜２４、ゲート電極であるポリシリコン
配線２７、サイドウォール酸化膜２５を形成する。
【００２８】次に、タングステンシリサイドターゲット
と窒素による反応性スパッタ法により、基板全面にタン
グステンとシリコンと窒素からなる薄膜２８（以下、W-
Si-N膜と記載）を膜厚が１００ｎｍになるように形成
し、図３（ｂ）に示すように微細加工技術により、一部
のW-Si-N膜２８を除去し、ソース・ドレイン２２上およ
びポリシリコン配線２７上にW-Si-N膜２８が残存される
ように加工する。
と窒素による反応性スパッタ法により、基板全面にタン
グステンとシリコンと窒素からなる薄膜２８（以下、W-
Si-N膜と記載）を膜厚が１００ｎｍになるように形成
し、図３（ｂ）に示すように微細加工技術により、一部
のW-Si-N膜２８を除去し、ソース・ドレイン２２上およ
びポリシリコン配線２７上にW-Si-N膜２８が残存される
ように加工する。
【００２９】この際、フィールド酸化膜２３やサイドウ
ォール酸化膜２５上にW-Si-N膜２８が残存しても良い
が、隣接するソース・ドレイン２２上のW-Si-N膜２８と
ポリシリコン配線２７上のW-Si-N膜２８は短絡しないよ
うな形状に加工する。
ォール酸化膜２５上にW-Si-N膜２８が残存しても良い
が、隣接するソース・ドレイン２２上のW-Si-N膜２８と
ポリシリコン配線２７上のW-Si-N膜２８は短絡しないよ
うな形状に加工する。
【００３０】続いて、図３（ｃ）に示すように、低圧Ｃ
ＶＤ法によるシリコン酸化膜と常圧縮ＣＶＤ法によるボ
ロンとリンを含有したシリコン酸化膜（以下、ＢＰＳＧ
膜と記載）からなる層間絶縁膜２９を形成した後、窒素
雰囲気中で８５０℃、３０分の熱処理を行い、層間絶縁
膜２９の表面を平坦化する。
ＶＤ法によるシリコン酸化膜と常圧縮ＣＶＤ法によるボ
ロンとリンを含有したシリコン酸化膜（以下、ＢＰＳＧ
膜と記載）からなる層間絶縁膜２９を形成した後、窒素
雰囲気中で８５０℃、３０分の熱処理を行い、層間絶縁
膜２９の表面を平坦化する。
【００３１】次に、図３（ｄ）に示すように、微細加工
技術を用いてW-Si-N膜２８上にコンタクトホール３０を
形成する。
技術を用いてW-Si-N膜２８上にコンタクトホール３０を
形成する。
【００３２】その後、図４（ａ）に示すように、チタン
ターゲットによる反応性スパッタ法、あるいは窒化チタ
ンターゲットによるスパッタ法により窒化チタン膜３１
を全面に形成する。
ターゲットによる反応性スパッタ法、あるいは窒化チタ
ンターゲットによるスパッタ法により窒化チタン膜３１
を全面に形成する。
【００３３】次いで、図４（ｂ）に示すように、六フッ
化タングステンとモノシランを原料ガスとしたＣＶＤ法
により全面にタングステン膜３２を形成する。前述のよ
うに、ゲート配線となるポリシリコン配線２７上にW-Si
-N膜２８を形成することにより、前記第１の実施の形態
に比し、ゲート配線の抵抗をより低くすることができ
る。
化タングステンとモノシランを原料ガスとしたＣＶＤ法
により全面にタングステン膜３２を形成する。前述のよ
うに、ゲート配線となるポリシリコン配線２７上にW-Si
-N膜２８を形成することにより、前記第１の実施の形態
に比し、ゲート配線の抵抗をより低くすることができ
る。
【００３４】なお、上記実施の形態において、W-Si-N膜
を形成直後に窒素やアンモニア、あるいは希ガスの少な
くとも一種類のガスを含む雰囲気中で熱処理を実施して
もよい。また、上記実施の形態においてはバリアメタル
としてW-Si-N膜を用いたが、Ti-Si-N 膜を用いてもよ
い。
を形成直後に窒素やアンモニア、あるいは希ガスの少な
くとも一種類のガスを含む雰囲気中で熱処理を実施して
もよい。また、上記実施の形態においてはバリアメタル
としてW-Si-N膜を用いたが、Ti-Si-N 膜を用いてもよ
い。
【００３５】さらに、上記実施の形態において金属配線
として、高温スパッタ法によるアルミニウムと、一種な
いし複数のチタン化合物による積層膜、あるいはチタン
合金、タングステン、銅のうち少なくともいずれか一つ
を含む膜を用いてもよい。
として、高温スパッタ法によるアルミニウムと、一種な
いし複数のチタン化合物による積層膜、あるいはチタン
合金、タングステン、銅のうち少なくともいずれか一つ
を含む膜を用いてもよい。
【００３６】
【発明の効果】本発明は上述したように、本発明によれ
ば、ソース・ドレイン上にチタンとシリコンと窒素から
なる化合物、あるいはタングステンとシリコンと窒素か
らなる化合物を形成することにより、金属配線の下層バ
リアメタルとしてチタンを用いる必要がなく、そのため
タングステンＣＶＤ工程における上層バリアメタル膜の
剥がれによるパーティクルの問題が回避され、半導体装
置を高歩留りで製造することができる。
ば、ソース・ドレイン上にチタンとシリコンと窒素から
なる化合物、あるいはタングステンとシリコンと窒素か
らなる化合物を形成することにより、金属配線の下層バ
リアメタルとしてチタンを用いる必要がなく、そのため
タングステンＣＶＤ工程における上層バリアメタル膜の
剥がれによるパーティクルの問題が回避され、半導体装
置を高歩留りで製造することができる。
【００３７】また、コンタクトホール形成前に、バリア
メタルとなる前記化合物を形成しているので、コンタク
トホール底部の膜厚を十分厚くすることができる。さら
に、前記化合物はTiよりもバリア性が高いので、アルミ
ニウムなどのアロイスパイクは発生せず、半導体装置を
高歩留りで製造することができる。
メタルとなる前記化合物を形成しているので、コンタク
トホール底部の膜厚を十分厚くすることができる。さら
に、前記化合物はTiよりもバリア性が高いので、アルミ
ニウムなどのアロイスパイクは発生せず、半導体装置を
高歩留りで製造することができる。
【図１】本発明による半導体装置及びその製造方法を説
明するための第１の実施の形態における工程順の縦断面
図である。
明するための第１の実施の形態における工程順の縦断面
図である。
【図２】本発明による半導体装置及びその製造方法を説
明するための第１の実施の形態における工程順の縦断面
図である。
明するための第１の実施の形態における工程順の縦断面
図である。
【図３】本発明による半導体装置及びその製造方法を説
明するための第２の実施の形態における工程順の縦断面
図である。
明するための第２の実施の形態における工程順の縦断面
図である。
【図４】本発明による半導体装置及びその製造方法を説
明するための第２の実施の形態における工程順の縦断面
図である。
明するための第２の実施の形態における工程順の縦断面
図である。
【図５】従来の半導体製造装置の製造方法の一例を説明
するための工程順の縦断面図である。
するための工程順の縦断面図である。
１、２１、４１ 半導体基板 ２、２２、４２ ソース・ドレイン ３、２３、４３ フィールド酸化膜 ４、２４、４４ ゲート酸化膜 ５、２５、４５ サイドウォール酸化膜 ６、４６ キャップ酸化膜 ７、２７、４７ ポリシリコン配線 ８、２８ W-Si-N膜 ９、２９、４９ 層間絶縁膜 １０、３０、５０ コンタクトホール １１、３１、５１ 窒化チタン膜 １２、３２、５２ タングステン膜 ５３ チタン膜
Claims (6)
- 【請求項１】 半導体基板の表層に形成された拡散層上
に、チタンとシリコンと窒素とからなる第１の化合物、
あるいはタングステンとシリコンと窒素とからなる第２
の化合物を形成する第１の工程と、 前記第１の工程後、前記半導体基板上に絶縁膜を形成す
る第２の工程と、 前記第１の化合物、あるいは前記第２の化合物上に形成
された前記絶縁膜にコンタクトホールを形成する第３の
工程とを備えることを特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体基板上に形成されたゲート酸化膜
上に形成されたゲート電極上、及び前記半導体基板の表
層に形成された拡散層上のそれぞれに、チタンとシリコ
ンと窒素とからなる第１の化合物、あるいはタングステ
ンとシリコンと窒素とからなる第２の化合物を、前記ゲ
ート電極上と前記拡散層上とにそれぞれ形成された前記
第１あるいは前記第２の化合物同士が離間するように形
成する第１の工程と、 前記第１の工程後、前記半導体基板上に絶縁膜を形成す
る第２の工程と、 前記第１の化合物、あるいは前記第２の化合物上に形成
された前記絶縁膜にコンタクトホールを形成する第３の
工程とを備えることを特徴とする半導体装置の製造方
法。 - 【請求項３】 前記第３の工程後に、前記半導体基板上
に窒化チタン膜を形成する第４の工程と、 前記窒化チタン膜上に金属膜を形成する第５の工程とを
更に備えることを特徴とする請求項１または２の何れか
１項に記載の半導体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、 前記金属膜は、チタン合金とチタン化合物とタングステ
ンとアルミニウムと銅のうち少なくとも１つを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１または２の何れか１項に記載の
半導体装置の製造方法において、 前記第１の化合物及び前記第２の化合物は、それぞれチ
タンシリサイドターゲットと窒素、タングステンシリサ
イドと窒素の反応性スパッタリング法で形成されること
を特徴とする半導体装置の製造方法。 - 【請求項６】 シリコン半導体基板の表層に形成された
拡散層上に、チタンとシリコンと窒素を含む化合物、あ
るいはタングステンとシリコンと窒素を含む化合物の層
が形成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25229996A JPH1079431A (ja) | 1996-09-03 | 1996-09-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25229996A JPH1079431A (ja) | 1996-09-03 | 1996-09-03 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079431A true JPH1079431A (ja) | 1998-03-24 |
Family
ID=17235324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25229996A Withdrawn JPH1079431A (ja) | 1996-09-03 | 1996-09-03 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1079431A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428627B1 (ko) * | 2002-07-25 | 2004-04-28 | 아남반도체 주식회사 | 모스 트랜지스터 제조 방법 |
-
1996
- 1996-09-03 JP JP25229996A patent/JPH1079431A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428627B1 (ko) * | 2002-07-25 | 2004-04-28 | 아남반도체 주식회사 | 모스 트랜지스터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP2001223218A (ja) | 半導体装置のタングステンコンタクトプラグの形成方法 | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| US6404058B1 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| JP2760490B2 (ja) | 半導体素子の金属配線製造方法 | |
| US6136697A (en) | Void-free and volcano-free tungsten-plug for ULSI interconnection | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8587128B2 (en) | Damascene structure | |
| US5607878A (en) | Contact plug forming method | |
| JPH06260446A (ja) | 配線構造の製造方法 | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| KR100402428B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH1079431A (ja) | 半導体装置及びその製造方法 | |
| US6855630B1 (en) | Method for making contact with a doping region of a semiconductor component | |
| JP4457884B2 (ja) | 半導体装置 | |
| KR100284283B1 (ko) | 반도체소자의배선형성방법 | |
| JP3998937B2 (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH11121622A (ja) | 半導体素子のコンタクト形成方法 | |
| JP3109687B2 (ja) | 半導体装置の導電層接続構造の製造方法 | |
| KR100219509B1 (ko) | 반도체장치의 금속층 형성방법 | |
| JP2000323476A (ja) | 配線構造およびその製造方法 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0171315B1 (ko) | 반도체 소자의 실리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |