JPH1079545A - 半導体レーザ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 １チップ化が可能となる具体的な構成を明ら
かにして、高階調化や高速化を図れるようにする。 【解決手段】 パルス幅変調・強度変調信号生成部１３
の一部を構成するパルス生成手段２３がパルス発振器を
含んでいるので、パルス幅変調手段２２としてはパルス
生成手段２３から出力される複数のパルスに関して論理
積や論理和なる論理演算を行う論理回路構成とすればよ
く、容易に構成でき、全体構成の１チップへの集積化が
容易に達成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レーザプリンタ、
デジタル複写機、光ディスク装置、光通信装置等におけ
る光源として用いられる半導体レーザを駆動制御するた
めの半導体レーザ制御装置に関する。

【０００２】

【従来の技術】半導体レーザは極めて小型であって、か
つ、駆動電流により高速に直接変調を行うことができる
ので、近年、レーザプリンタ等の光源として広く使用さ
れている。

【０００３】しかし、半導体レーザの駆動電流と光出力
との関係は、温度により著しく変化するので、半導体レ
ーザの光強度を所望の値に設定しようとする場合に問題
となる。この問題を解決して半導体レーザの利点を活か
すために、ＡＰＣ（Ａutomatic Ｐower Ｃontrol）方式
の一つとして、半導体レーザの光出力を受光素子により
モニタし、この受光素子に発生する半導体レーザの光出
力に比例する受光電流に比例する信号と、発光レベル指
令信号とが等しくなるように、常時、半導体レーザの順
方向電流を制御する光・電気負帰還ループにより半導体
レーザの光出力を所望の値に制御する方式が知られてい
る。この場合、受光素子の動作速度や、光・電気負帰還
ループを構成している増幅素子の動作速度等の限界によ
り制御速度に限界が生じる。

【０００４】この点を考慮した改良方式が、例えば、特
開平２−２０５０８６号公報により提案されている。同
公報によれば、半導体レーザの光出力を受光素子により
モニタし、その出力と発光レベル指令信号とが等しくな
るように、常時、半導体レーザの順方向電流を制御する
光・電気負帰還ループと、発光レベル指令信号を半導体
レーザの順方向電流に変換する変換手段とを有し、光・
電気負帰還ループの制御電流と変換手段により生成され
た電流の和又は差の電流によって半導体レーザの光出力
を制御する方式が開示されている。ここに、光・電気負
帰還ループは例えば半導体レーザと受光素子と定電流源
と誤差増幅器とにより構成される。また、変換手段は例
えば定電流源により構成される。

【０００５】これによれば、半導体レーザを変換手段に
よって直接駆動する電流に相当する光出力をＰ_S とした
場合、半導体レーザの光出力のステップ応答特性は、 Ｐ_out ＝Ｐ₀ ＋（Ｐ_S −Ｐ₀ )｛１−exp(−２πｆ₀ｔ
)｝ Ｐ_out ；半導体レーザの光出力 Ｐ₀ ；半導体レーザの設定された光強度 ｔ ；時間 ｆ₀ ；光・電気負帰還ループの開ループでの交叉周波
数 で近似される。Ｐ_S ≒Ｐ₀ であれば、瞬時に半導体レー
ザの光出力がＰ₀ に等しくなるので、ｆ₀ の値は光・電
気負帰還ループのみの場合に比べて小さくてよいことが
分かる。現実的には、ｆ₀ ＝４０ＭＨｚ程度であればよ
く、この程度の交叉周波数であれば容易に実現できる。

【０００６】また、特開平５−６７８３３号公報におい
ては、上述した特開平２−２０５０８６号公報に示され
るような構成要素に関して、バイポーラトランジスタを
用いたＩＣ化によリ光・電気負帰還ループの設計を容易
にした点が記載されている。

【０００７】次に、レーザプリンタを例に採り、１ドッ
ト多値化技術の経緯について説明する。レーザプリンタ
は、当初、ラインプリンタに代わるノンインパクトプリ
ンタとして開発されたが、レーザプリンタの高速高解像
性からイメージプリンタとしての適用が早くから検討さ
れ、ディザ法をベースとした様々な記録方法が実用化さ
れている。また、近年の半導体技術の急速な進展によ
り、処理可能な情報量が急速に増大し、レーザプリンタ
においては、１ドット多値化技術が実用化され、より確
実にイメージプリンタとしての地位を固めつつある。し
かしながら、現行の多値化レベルはハイエンド機におい
ては８ビット相当の出力レベルを備えているが、ローエ
ンド機では高々数値程度に抑えられている。これは、一
因としては情報量の多さもあるが、主として、１ドット
多値化出力を実現する半導体レーザ制御変調部の回路規
模が大きく高価であることによる。

【０００８】現在、１ドット多値化出力を行う半導体レ
ーザ制御変調方式としては、 Ａ．光強度変調方式 Ｂ．パルス幅変調方式 Ｃ．パルス幅強度混合変調方式 が提案されている。

【０００９】Ａ．光強度変調方式（ＰＭ＝Ｐower Ｍodu
lation） 光出力自身を変化させて記録する方式であり、中間露光
領域を利用して中間調記録を実現するため、印字プロセ
スの安定化が重要な要件であり、印字プロセスに対する
要求が厳しくなる。しかしながら、半導体レーザの制御
変調は容易となる。

【００１０】Ｂ．パルス幅変調方式（ＰＷＭ＝Ｐulse
Ｗidth Ｍodulation） 光出力レベルとしては２値であるが、その発光時間（つ
まり、パルス幅）を変化させて記録する方式であるの
で、ＰＭ方式と比較すると、中間露光領域の利用度が少
なく、さらに、隣接ドットを結合させることにより中間
露光領域を一層低減させることが可能となる（印字プロ
セス安定性に対する要求が低減する）。しかし、パルス
幅設定を８ビット、かつ、隣接ドット結合を実現する場
合には半導体レーザ制御変調部の構成は複雑となる。

【００１１】Ｃ．パルス幅・強度混合変調方式（ＰＷＭ
＋ＰＭ方式） ＰＭ方式では印字プロセスの安定化への要求が厳しくな
り、ＰＷＭ方式では半導体レーザ制御変調部が複雑とな
る問題を有することから、これらのＰＭ方式とＰＷＭ方
式とを組み合わせた方式であり、例えば、特開平６−３
４７８５２号公報中に開示されている。

【００１２】この変調方式は、基本的には２値記録方式
であり、印字プロセスに対して安定であるＰＷＭ方式を
基調とし、そのパルス間の移り変わり部をＰＭ方式によ
り補う方式である。この変調方式は、同じ階調数を実現
する場合、各々単独の変調方式に比較して、必要となる
パルス幅数、パワー値数が組み合わせることにより少な
くなるので、各々の方式分の構成を容易に達成でき、印
字プロセスに対して安定であると同時に集積化に適して
おり、小型化・低コスト化を図ることができる。このよ
うな変調方式を実現するため、半導体レーザ制御装置に
は、画像データと画素クロックとを入力とするパルス幅
生成部及びデータ変調部が設けられ、このパルス幅生成
部及びデータ変調部が半導体レーザ制御部及び半導体レ
ーザ駆動部に対する発光レベル指令信号を出力するよう
に構成されている。即ち、入力される画像データに従っ
てパルス幅生成部及びデータ変調部によりＰＷＭ方式を
基調とし、その移り変わり部をＰＭ方式により補う。

【００１３】この場合、この１ドット内でのパルス幅強
度混合変調方式をより具体的に実現するため、Ｃ‐ＭＯ
Ｓデバイスを用いたＩＣ化によりパルス幅生成部を簡便
に形成し、バイポーラトランジスタを用いたＩＣ化によ
り光・電気負帰還ループ部の設計を容易にする提案が、
上記の特開平６−３４７８５２号公報によりなされてい
る。

【００１４】

【発明が解決しようとする課題】特開平６−３４７８５
２号公報等に示されるパルス幅・強度混合変調方式によ
れば、階調度の高い画像形成が可能となる。しかしなが
ら、レーザプリンタや複写機において画像を形成する場
合、常に１ドット当たり多くの階調を必要とするわけで
はなく（例えば、文字画像部等では基本的に２値出力で
よい）、階調数よりも書込み密度或いは書込み速度が優
先される場合もある。しかし、上記の特開平６−３４７
８５２号公報等ではこのような事情が考慮されておら
ず、目的にかなった出力形態を得るには不十分である。
特に、高階調化と高速化とを選択的に両立させるための
パルス幅生成部の構成が現状では１チップへの集積化に
適しておらず、全体構成を１チップに集積化させる上で
支障を来すことになる。

【００１５】そこで、本発明は、１チップ化が可能とな
る具体的な構成を明らかにして、高階調化や高速化を図
れる半導体レーザ制御装置を得ることを目的とする。

【００１６】

【課題を解決するための手段】請求項１記載の発明は、
パルス発振器を含み入力クロックと同一周波数で位相が
一定量ずつ異なる複数個のパルスを生成するパルス生成
手段と、入力される画像データをパルス幅変調データと
パワー変調データとに変換するデータ変換手段と、前記
パルス生成手段により生成されたパルスより前記パルス
幅変調データに基づきパルス幅変調した複数個のパルス
を生成するパルス幅変調手段とを有して、半導体レーザ
に対するパルス幅変調と強度変調とを同時に行う発光指
令信号を生成するパルス幅変調・強度変調信号生成部
と、前記半導体レーザとこの半導体レーザの光出力をモ
ニタする受光素子とともに光・電気負帰還ループを形成
して前記受光素子から得られる前記半導体レーザの光出
力に比例した受光信号と前記パルス幅変調・強度変調信
号生成部から与えられる発光指令信号とが等しくなるよ
うに前記半導体レーザの順方向電流を制御する誤差増幅
部と、前記光・電気負帰還ループの制御電流との和又は
差の電流により前記半導体レーザの駆動を制御するよう
に生成されて前記パルス幅変調・強度変調信号生成部か
ら与えられる発光指令信号に応じた駆動電流を前記半導
体レーザに順方向電流を流す電流駆動部とを備え、これ
らのパルス幅変調・強度変調信号生成部と誤差増幅部と
電流駆動部とが１チップの集積回路で構成されている。

【００１７】従って、パルス幅変調・強度変調信号生成
部の一部を構成するパルス生成手段がパルス発振器を含
んでいるので、パルス幅変調手段としてはパルス生成手
段から出力される複数のパルスに関して論理積や論理和
なる論理演算を行う構成とすればよく、容易に構成で
き、全体構成の１チップへの集積化を図る上で有利にな
る。

【００１８】請求項２記載の発明は、請求項１記載の半
導体レーザ制御装置において、パルス幅変調手段が、パ
ルス生成手段により生成されたパルス中から各々異なる
パルス幅変調データに基づき所望のパルスを選択する２
つのセレクタと、これらのセレクタの出力と各々内部ク
ロック、反転内部クロックとを入力とする２つの論理積
ゲートと、これらの論理積ゲートの出力を入力としてパ
ルスを出力する論理和ゲートとの組をｎ対有している。
従って、請求項１記載の発明を構成する上でより簡便な
構成を採ることができ、特に、請求項３記載の発明のよ
うに出力モードのクロック周波数が入力クロックに対し
て等倍と２倍とで選択自在な場合に好適な構成となる。
即ち、２倍なる出力モードの場合であれば、各々のセレ
クタに対するセレクト信号を各々のドットに対応したデ
ータ（パルス幅変調データ）とすればよいので、極めて
容易に実現し得る。

【００１９】また、請求項４記載の発明は、請求項１記
載の半導体レーザ制御装置において、データ変換手段
が、画像データと周波数選択信号とに基づき前記画像デ
ータをパルス幅変調データと強度変調データとに変換す
る構成とされている。従って、周波数選択信号に応じて
出力モードを切り換える構成とする場合であっても、こ
の周波数選択信号がデータ変換手段において処理される
ので、このデータ変換手段の次段以降の構成に関して出
力モードによらず共通化することができ、より１チップ
集積化に適した構成となる。

【００２０】請求項５記載の発明は、請求項１記載の半
導体レーザ制御装置において、データ変換手段が、画像
データと周波数選択信号とドット位置制御信号とに基づ
き前記画像データをパルス幅変調データと強度変調デー
タとに変換する構成とされている。従って、請求項４記
載の発明に加え、ドット位置制御信号もデータ変換手段
において処理されるので、１チップ化への集積化に適し
た構成でドット位相をドット毎に任意に選択でき、高品
位な画像を得ることができる。特に、請求項６記載の発
明のように、ドット位置制御信号を１ビットとすること
により最小限のビット数にて左寄せ波形、右寄せ波形、
或いはドット集中型波形をドット毎に任意に選択でき
る。

【００２１】さらに、請求項７記載の発明は、請求項１
記載の半導体レーザ制御装置において、発光指令信号を
生成する手段が、強度変調データを電流に変換するＤ／
Ａ変換器と、このＤ／Ａ変換器の正転出力電流を入力と
しパルス幅変調手段の出力のうちの１つのパルスに従っ
て電流をスイッチする第１の電流スイッチと、前記Ｄ／
Ａ変換器の反転出力電流を入力とし前記パルス幅変調手
段の出力のうちの別の１つのパルスに従って電流をスイ
ッチする第２の電流スイッチとを備え、これらの２つの
電流スイッチの出力電流の和電流を発光指令信号とする
ように構成されている。従って、発光指令信号を生成す
る手段を簡便な構成で実現でき、１チップ化への集積化
に適した構成を提供できる。特に、Ｄ／Ａ変換器に入力
される強度変調データに関しては１ドットの間（即ち、
１入力クロックの間）は一定でよいので、高速化にも適
した構成となる。

【００２２】請求項８記載の発明は、請求項１記載の半
導体レーザ制御装置において、発光指令信号を生成する
手段が、強度変調データを電流に変換するＤ／Ａ変換器
と、このＤ／Ａ変換器の正転出力電流を入力としパルス
幅変調手段の出力のうちの１つのパルスに従って電流を
スイッチする第１の電流スイッチと、前記Ｄ／Ａ変換器
の反転出力電流と前記Ｄ／Ａ変換器の最下位ビット電流
と等しい定電流とを入力とし前記パルス幅変調手段の出
力のうちの別の１つのパルスに従って電流をスイッチす
る第２の電流スイッチとを備え、前記第１の電流スイッ
チと前記第２の電流スイッチとの出力電流の和電流を発
光指令信号とする構成とされている。従って、請求項７
記載の発明に加え、第２の電流スイッチに常時最下位ビ
ット電流と等しい定電流を流すので、同一ビット数にて
階調数を増やすことができる。

【００２３】請求項９記載の発明は、請求項８記載の半
導体レーザ制御装置において、フルオン信号に基づき定
電流を第１の電流スイッチ又は第２の電流スイッチに流
す第３の電流スイッチを有している。従って、請求項８
記載の発明に加えてフルオン状態の出力も可能となる。

【００２４】請求項１０記載の発明は、請求項１記載の
半導体レーザ制御装置において、出力モードのクロック
周波数が、入力クロックに対して等倍と２倍とで選択自
在であり、発光指令信号を生成する手段は、２種類の強
度変調データを電流に変換する２つのＤ／Ａ変換器と、
各々のＤ／Ａ変換器の正転出力電流を入力としパルス幅
変調手段の出力のうちの各々１つのパルスに従って電流
をスイッチする２つの第１の電流スイッチと、各々のＤ
／Ａ変換器の反転出力電流を入力とし前記パルス幅変調
手段の出力のうちの別の各々の１つのパルスに従って電
流をスイッチする２つの第２の電流スイッチとを備え、
これらの４つの電流スイッチの出力電流の和電流を発光
指令信号とするように構成されている。従って、２倍な
る出力モードを選択した場合でも強度変調データに関し
ては等倍なる出力モード時と同じく入力クロックと同一
周期で変化させればよく、高速化に適した構成となる。

【００２５】

【発明の実施の形態】本発明の実施の一形態を図面に基
づいて説明する。

【００２６】＜前提となる構成及び作用＞本実施の形態
の半導体レーザ制御装置は、例えば、レーザプリンタ等
における光書込みに用いられる半導体レーザの光出力を
制御するための光・電気負帰還ループを含む制御装置と
して適用されている。図１は本実施の形態における半導
体レーザ制御装置１の前提となる基本ブロック図構成を
示し、半導体レーザ制御装置１には画像データと入力ク
ロックとを入力として発光指令信号を生成するパルス幅
生成・データ変調部２が設けられている。また、半導体
レーザ３に対してはその光出力をモニタする受光素子４
が設けられ、これらの半導体レーザ３及び受光素子４は
半導体レーザ制御部及び半導体レーザ駆動部（以下、略
して半導体レーザ制御・駆動部という）５に接続されて
いる。前記パルス幅生成・データ変調部２により生成さ
れた発光指令信号がこの半導体レーザ制御・駆動部５に
与えられている。

【００２７】ここに、この半導体レーザ制御装置１は少
なくとも１ドット内で多階調を得る手法として、パルス
幅・強度混合変調方式が採用されている。即ち、入力さ
れる画像データに従ってパルス幅生成・データ変調部２
によりＰＷＭ方式を基調とし、その移り変わり部をＰＭ
方式により補う。

【００２８】その半導体レーザ３の光出力波形の基本概
念図を図２に示す。図２には説明を簡単にするため、パ
ルス幅３値、パワー６値の合計１８階調を出力する場合
における半導体レーザ３の光出力波形を模式的に示すも
のである。この変調方式は、図示のように基本的にはＰ
ＷＭ方式であるので、中間露光領域を利用する強度変調
部は最小パルス幅で出力する必要がある。このような光
出力を得るためには、例えば、図３に示すようにパルス
幅をＴとすると、パルス１に示すＴとパルス２に示す
（Ｔ＋ΔＴ）との２パルス、又は、パルス３に示すＴと
パルス４に示すΔＴ（ΔＴは最小パルス幅）との２パル
スを生成すればよい。Ｔのパルスにおいて全ビットをＨ
レベルにし、ΔＴのパルスにおいてデータに従って各ビ
ットをオン・オフさせれば、図２や図３に示すような光
出力の波形を得ることができる。図３（ａ）は左寄せの
光波形、図３（ｂ）は右寄せの光波形を示す。

【００２９】次に、半導体レーザ制御・駆動部５の前提
的な構成例を図４により説明する。半導体レーザ３の光
出力を受光素子４によりモニタし、その出力と既にパル
ス幅変調を受けた発光レベル指令信号（DATA）とが等し
くなるように、常時、半導体レーザ３の順方向電流を制
御する光・電気負帰還ループ６と、発光レベル指令信号
（DATA）を半導体レーザ３の順方向電流に変換する電流
駆動部７とを有し、光・電気負帰還ループ６の制御電流
と電流駆動部７により生成された駆動電流の和（又は、
差）の電流によって半導体レーザ３の光出力を制御する
構成である。ここでは、前記光・電気負帰還ループ６は
半導体レーザ３と受光素子４とＩ_DA1 なる定電流源８と
誤差増幅器９とにより構成され、この誤差増幅器９の出
力により、抵抗Ｒ_e とともに半導体レーザ３に直列に接
続された駆動トランジスタ１０を駆動制御するように構
成されている。また、電流駆動部７はＩ_DA2 なる定電流
源１１により構成されている。

【００３０】これによれば、半導体レーザ３を電流駆動
部７によって直接駆動する電流に相当する光出力をＰ_S
とした場合、半導体レーザ３の光出力のステップ応答特
性は、前述した通り、 Ｐ_out ＝Ｐ₀ ＋（Ｐ_S −Ｐ₀ )｛１−exp(−２πｆ₀ｔ
)｝ で近似される。Ｐ_S ≒Ｐ₀ であれば、瞬時に半導体レー
ザ３の光出力がＰ₀ に等しくなるので、ｆ₀ の値は光・
電気負帰還ループ６のみの場合に比べて小さくてよい。
図５（ａ）が光・電気負帰還ループ６のみによる場合の
光出力の変化の様子を示すのに対し、図５（ｂ）は電流
駆動部７による定電流分Ｉ_DA2 が付加された場合の光出
力の変化の様子を示す。現実的には、ｆ₀ ＝４０ＭＨｚ
程度であればよく、この程度の交叉周波数であれば容易
に実現できる。

【００３１】＜第一の実施の形態＞次に、本実施の形態
の基本をなす半導体レーザ制御装置１のより具体的なブ
ロック図構成について図６により説明する。まず、半導
体レーザ制御・駆動部５側は前述したように光・電気負
帰還ループ６と、電流駆動部７を形成する定電流源１１
とにより構成されている。前記光・電気負帰還ループ６
は、半導体レーザ３、受光素子４とともに、これらの半
導体レーザ３と受光素子４とにループ状に接続されて誤
差増幅部を構成する誤差増幅器９と駆動トランジスタ１
０とを含んで形成されている。ここに、本実施の形態で
は、半導体レーザ制御装置１に関して、パルス幅生成・
データ変調部２と半導体レーザ制御・駆動部５とがバイ
ポーラトランジスタにより１チップの集積回路１２とし
て集積化されている。ここに、誤差増幅器９を含む光・
電気負帰還ループ６部分に関しては、特に図示しない
が、例えば特開平５−６７８３３号公報中の図２に示さ
れるような周知のバイポーラトランジスタ回路を用いる
ことにより集積化できる。また、定電流源１１部分に関
しても、特に図示しないが、例えば特開平５−６７８３
３号公報中の図１３及び図１７に示されるような周知の
バイポーラトランジスタ回路を用いることにより集積化
できる。

【００３２】一方、パルス幅生成・データ変調部２側の
より具体的な構成及び作用について、以下に説明する。
いま、本実施の形態では、パルス幅変調を３ビット（即
ち、８値）、強度変調を５ビット（即ち、３２値）組合
せ、合計で１ドット当たり８ビット階調（２５６値）を
出力し得る構成例とする。このパルス幅生成・データ変
調部２は、大別すると、パルス幅変調・強度変調信号生
成部１３と、発光指令信号生成部１４とにより構成され
ている。

【００３３】まず、発光指令信号生成部１４は図７
（ａ）に示すように強度変調データＰＭDATAに従って電
流Ｉ_DA，／Ｉ_DA（信号に関して“／”は反転を示す；以
下、同様とする）に変換するＤ／Ａ変換器（ＤＡＣ）１
５と、パルス１に応じて電流Ｉ_DAを流すか否かをスイッ
チングする差動スイッチ（第１の電流スイッチ）１６ａ
と、パルス２に応じて電流Ｉ_DAを流すか否かをスイッチ
ングする差動スイッチ（第２の電流スイッチ）１６ｂ
と、差動スイッチ１６ａ，１６ｂのスイッチングに従い
流れる電流／Ｉ_DA，Ｉ_DAを各々電圧／Ｖ_DA，Ｖ_DAに変換
する電流‐電圧変換器（Ｉ‐Ｖ）１７ａ，１７ｂとによ
り構成されている。ここに、／Ｉ_DA＋Ｉ_DA＝Ｉ_fullなる
関係がある。電流値Ｉ_fullは強度変調データＰＭDATAを
全てオンにした場合の電流Ｉ_DAの値であり、発光指令信
号の最大電流値である。差動スイッチ１６ａ，１６ｂは
パルス１，２がともにＨレベルの場合にはＩ_DA1 ＝Ｉ
_fullとなるように機能する。パルス１がＬレベルでパル
ス２がＨレベルの場合にはＩ_DA1 ＝Ｉ_DAとなる。パルス
１，２がともにＬレベルの場合にはＩ_DA1 ＝０となる。
つまり、パルス１，２がともにＨレベルの場合にはＩ_DA
の値（即ち、強度変調データＰＭDATA）によらず、Ｉ
_DA1 ＝Ｉ_fullとなる。よって、強度変調データＰＭDATA
は１画素クロックの間、一定でよい。この結果、半導体
レーザ制御装置の高速化を図る点で有利となる。このよ
うな差動スイッチ１６ａ，１６ｂは例えば各々一対ずつ
のバイポーラトランジスタを差動接続することにより構
成される。よって、発光指令信号生成部１４自体もバイ
ポーラトランジスタ構成として容易に集積化されて形成
される。この図７（ａ）に示すような発光指令信号生成
部１４の構成例が請求項７記載の発明に相当する。

【００３４】ちなみに、１ドット当たり８ビット（＝２
５６値）の階調数を出力し、強度変調を５ビット（＝３
２値）とする場合、５ビットのＤ／Ａ変換器１５に流れ
る最大電流値は３１Ｉ₀ （Ｉ₀ は最下位ビットに流れる
電流値）であり、これを所望の最大電流値Ｉ_fullに設定
すると、図７（ａ）に示す構成においては、３１／２５
６と３２／２５６とが同じ出力となる。同様に、６３／
２５６と６４／２５６、〜、２２３／２５６と２２４／
２５６が各々同一となり、１ドット当たりの階調数が実
質的に２４９値階調となってしまう。この点を考慮した
場合には、図７（ｂ）に示すように、差動スイッチ１６
ａに対して常に定電流Ｉ₀ を流す定電流源１８を付加
し、Ｉ_full＝３２Ｉ₀ となるように設定すれば、０／２
５６〜２５５／２５６なる２５６値階調を実現でき、同
一ビット数でも階調数が増加する。この図７（ｂ）に示
すような発光指令信号生成部１４の構成例が請求項８記
載の発明に相当する。

【００３５】もっとも、画像データが全てＨレベルとな
っても半導体レーザ３はフル点灯（＝２５６／２５６）
しない（図７（ａ）では、２５５／２５６と２５６／２
５６とが同一であるためフル点灯する）。この点をも考
慮した場合には、図７（ｃ）に示すように、フルオン信
号（画像データが全てＨレベルの場合のみＨレベルとな
る信号）により電流Ｉ₀ を差動スイッチ１６ａ又は１６
ｂに流す差動スイッチ１９を付加すればよい。これによ
れば、フルオン信号生成のための素子数は増加するもの
の、０／２５６〜２５４／２５６、２５６／２５６の２
５６値階調が実現できる。この図７（ｃ）に示すような
発光指令信号生成部１４の構成例が請求項９記載の発明
に相当する。

【００３６】よって、発光指令信号生成部１４に関して
は、目的に応じて、図７（ａ）〜（ｃ）の何れかの構成
を用いればよい。

【００３７】一方、パルス幅生成・データ変調部２中の
パルス幅変調・強度変調信号生成部１３は、例えば、デ
ータ変換手段となるデータ変換部２１と、パルス幅変調
手段となるパルス幅変調部２２と、ＰＬＬ構成でパルス
生成手段となるパルス生成発振器２３とにより構成され
ている（請求項１記載の発明に相当する）。前記パルス
生成発振器２３は図８に示すように入力クロックに同期
した内部クロックＸ₀と、このＸ₀ と同一周波数（即
ち、入力クロックとも同一周波数）で一定量ずつの位相
差を持つパルスＸ₁ ，Ｘ₂ ，〜，Ｘ_k の位相差が異なる
複数個のパルスを生成するもので、位相周波数比較器
（ＰＤ）２４と電圧制御発振器（ＶＣＯ）２５とローパ
スフィルタ（ＬＰＦ）２６とにより構成されている。パ
ルス幅変調を８値とした場合、ｋ＝７であり、各々のパ
ルスの位相差は１／８・Ｔ_CK（Ｔ_CKは入力クロックの周
期）である。また、Ｘ₄ ，Ｘ₅ ，Ｘ₆ ，Ｘ₇ は、各々Ｘ
₀ ，Ｘ₁ ，Ｘ₂ ，Ｘ₃ の反転信号である。ここに、入力
クロックに同期させるパルスは何れであってもよく、図
８ではパルスＸ₆ を同期させており、入力クロックから
１／４周期遅れたＸ₀ を内部クロックとしている。

【００３８】前記データ変換部２１は入力された画像デ
ータをパルス幅変調データＰＷＭDATAと強度変調データ
ＰＭDATAとに変換する機能を持つ。前記パルス幅変調部
２２は前記データ変換部２１から得られるパルス幅変調
データＰＷＭDATAに従ってパルス生成発振器２３の出力
Ｘ_k 中から２つのパルスＰＷ_on，ＰＷ_daを生成する機能
を持つ。ここに、パルス幅変調器２２は前記パルス生成
発振器２３から得られる複数のパルスに関して論理演算
を行うＡＮＤ，ＯＲゲートの組合せとして構成すればよ
く、論理回路構成にて容易に実現できる。

【００３９】例えば、図３（ａ）等に準じて、左寄せの
光出力波形を得るための論理を記述すると、（１）式の
ようになる。

【００４０】

【数１】

【００４１】ここで、（１）式中、Ｘ_n ，Ｘ_m ，Ｘ_n′
，Ｘ_m′ は（２）式で示される。

【００４２】

【数２】

【００４３】また、Ｄ_n1，Ｄ_n2，Ｄ_m1，Ｄ_m2，Ｄ_n1′，
Ｄ_n2′，Ｄ_m1′，Ｄ_m2′はパルス幅変調データＰＷＭDA
TAであり、画像データＤ₇ （ＭＳＢ）〜Ｄ₀ （ＬＳＢ）
のうち、上位３ビット、即ち、Ｄ₇ ，Ｄ₆ ，Ｄ₅ をパル
ス幅変調のためのデータとすると、（３）式で表され
る。

【００４４】

【数３】

【００４５】このような論理を実現するため、データ変
換部２１及びパルス幅変調部２２は例えば図９に示すよ
うに構成されている。まず、データ変換部２１中には各
々画像データＤ₀ 〜Ｄ₇ を（３）式に従いパルス幅変調
データＤ_ni，Ｄ_ni′，Ｄ_mj，Ｄ_mj′に変換する論理部２
７〜３０が設けられている。３１は画像データＤ₀ 〜Ｄ
₇ 中の下位５ビット分のデータを強度変調データＤ
_pk（ＰＭDATA）としてそのまま出力する論理部である。
これらの論理部２７〜３１は変調データを保持する手段
（例えば、フリップフロップやラッチ等）を有する。一
方、パルス幅変調部２２中には各々パルス幅変調データ
Ｄ_ni，Ｄ_ni′，Ｄ_mj，Ｄ_mj′に従ってパルスＸk の内の
一つを選択するセレクタとなるマルチプレクサ３２〜３
５が設けられている。さらに、これらのマルチプレクサ
３２〜３５の出力Ｘ_n ，Ｘ_n′ ，Ｘ_m，Ｘ_m′ に関して
（１）式の論理を実行するＡＮＤゲート３６ａ〜３６ｄ
及びＯＲゲート３６ｅ，３６ｆが設けられている。ＯＲ
ゲート３６ｅの出力がパルスＰＷda、ＯＲゲート３６ｆ
の出力がパルスＰＷonとなる。このように主として論理
を実行するデータ変換部２１及びパルス幅変調部２２に
ついても、バイポーラトランジスタで集積化して構成す
ることができる。

【００４６】なお、以降の説明においては、式を簡略化
するため、（２）式中の第１式を Ｘ_n ＝Ｘ_i Ｄ_ni …………………………（４） のように記述する。ここで、太字で記したＸ_i ，Ｄ
_niは各々（５）式に示す通りである。

【００４７】

【数４】

【００４８】また、Ｄ_niを省略して示す場合もある。

【００４９】さらには、（２）式によるＸ_n 等の生成
は、次の（６）式 Ｘ_n ＝Ｘ_i Ｄ_ni Ｘ_i ＝（Ｘ₅，Ｘ₆，Ｘ₇，Ｘ_H） Ｘ_m ＝Ｘ_j Ｄ_mj Ｘ_j ＝（Ｘ₁，Ｘ₂，Ｘ₃，Ｘ_H） Ｘ_n′ ＝Ｘ_i′ Ｄ_ni′ Ｘ_i′ ＝（Ｘ_L，Ｘ₅，Ｘ₆，Ｘ₇） Ｘ_m′ ＝Ｘ_j′ Ｄ_mj′ Ｘ_j′ ＝（Ｘ_L，Ｘ₁，Ｘ₂，Ｘ₃） …………………………（６） のようにしてもよい。ここで、Ｘ_H 及びＸ_L は各々常に
Ｈレベル、Ｌレベルの信号であり、（２）式においてＸ
₀ ，Ｘ₄ をＸ_H 或いはＸ_L に代えることで、リニアリテ
ィが向上する。これは、例えば、Ｘ_n にＸ₀ が選択され
た場合、Ｘ₀・Ｘ₀となり、立上り、立下りが重なり合う
ため、他の場合に比べて立上り、立下り時間が若干遅く
なる。このため、クロックが特に高周波の場合には、生
成されるパルス幅のリニアリティが悪くなる。

【００５０】また、（１）〜（３）式は、図３（ａ）に
例示するような左寄せの波形を得るための論理式を示す
が、パルス幅変調部２２及びデータ変換部２１を、
（７）〜（９）式の論理記述を実行する構成とすれば、
入力された位置制御データＰにより、任意に左寄せの波
形か右寄せの波形かを選択することができる。これによ
り、ドット毎にドット位置の制御が可能となり、さら
に、右寄せ波形と左寄せ波形とを交互に繰り返すことに
よりドット集中型のパルス幅変調も可能となる。また、
本実施の形態によれば、パルスＰＷ_onはパルスＰＷ_daよ
り常に最小パルス分だけ短いパルスである、という相関
関係を有しているので、変調データの一部を共通化でき
る。即ち、Ｄ_ni＝Ｄ_ni′，Ｄ_mj＝Ｄ_mj′となる。よっ
て、例えば図９において、論理部２８，３０を省略で
き、データ変換部２１の素子数を減らし、パルス幅変調
部２２に対するデータ線の本数を減らすこともできる。

【００５１】即ち、以下の論理式に示すようにすればよ
い。

【００５２】

【数５】

【００５３】つまり、パルス幅変調部２２の構成を考え
た場合、図１０に書き換えて示すように、パルス生成発
振器２３からのパルスＸ_k （Ｘ_i 又はＸ_j ）中から各々
異なるパルス幅変調データＤ_ni，Ｄ_mjに基づき所望のパ
ルスＸ_n ，Ｘ_m を選択する２つのマルチプレクサ３２，
３４と、マルチプレクサ３２からの出力Ｘ_n と内部クロ
ックＸ₀ とを入力とするＡＮＤゲート（論理積ゲート）
３６ａと、マルチプレクサ３４からの出力Ｘ_m と反転内
部クロック／Ｘ₀ とを入力とするＡＮＤゲート（論理積
ゲート）３６ｂと、これらのＡＮＤゲート３６ａ，３６
ｂの出力を入力とするＯＲゲート（論理和ゲート）３６
ｅとを構成単位とし、このような構成単位をｎ対、図９
では２対設けて構成されている（請求項２記載の発明に
相当する）。このような構成単位をベースとするパルス
幅変調部２２によれば、マルチプレクサ３２，３４から
出力される出力Ｘ_n ，Ｘ_m を独立して選択できるので、
後述するような２倍なる出力モード時にも等倍なる出力
モード時と同じ回路構成で実現できることになり、好適
である。

【００５４】＜第二の実施の形態＞本発明の第二の実施
の形態では、前述したような前提となる構成、第一の実
施の形態の構成を踏まえた上で、さらに、書込み周波数
を異ならせた出力モードを選択し得るように構成されて
いる。即ち、写真画像等のように１ドット当たり多階調
を必要とする画像データに関しては前述した通りの１ド
ット内でのパルス幅・強度混合変調方式により入力クロ
ックと等倍速度で書込みを行うようにするが（“等倍モ
ード”とする）、文字画像等のように１ドット内での多
階調化よりも書込み密度の高度化を必要とする画像デー
タに関しては入力クロックに対する書込みクロック周波
数を例えば２倍に高める書込み方式（“２倍モード”と
する）が選択されるように構成されている。このため、
図９に示したパルス幅変調・強度変調信号生成部１３中
のデータ変換部２１に対しては出力形態を選択するため
の周波数選択信号Ｍも入力されている（請求項４記載の
発明に相当する）。この周波数選択信号Ｍは、書込みク
ロック周波数を入力クロックと同じ（等倍）とする場合
にはＭ＝１とされ、入力クロックの２倍とする場合には
Ｍ＝０とされる。

【００５５】いま、書込みクロック周波数を変化させた
場合の光出力波形の基本概念図を図１１に示す。図１１
（ａ）は書込みクロック周波数が入力クロック（周期；
Ｔ_CK）と同じ周期の場合の光出力波形例を示している。
前述した１ドット内でのパルス幅・強度混合変調方式に
従い、パルス幅変調３ビット、強度変調５ビットの合計
８ビット階調とされている。一方、図１１（ｂ）は書込
みクロック周波数を入力クロックの１／２周期に速めた
場合の光出力波形例を示す。この２倍モードでは、１ド
ット当たり４ビット階調（パルス幅変調２ビット、強度
変調２ビット）となり階調数は減るものの、主走査方向
の画像書込み密度は２倍となる。この場合、書込みクロ
ック周波数を２倍にすると同時に半導体レーザ３から照
射されるレーザ光の走査速度、例えば、ポリゴンミラー
の回転速度を２倍にし、感光体の線速も同時に２倍にす
れば、全体として書込み速度が２倍に高速化される。

【００５６】ここに、図１１のタイムチャートに示すよ
うに、書込みクロック周波数が入力クロックと同じ等倍
モード時には１ドット当たりＮビット階調（パルス幅変
調Ｍビット、強度変調（Ｎ−Ｍ）ビット）とし、書込み
クロック周波数が入力クロックの２倍である２倍モード
時には１ドット当たりＮ／２ビット階調（パルス幅変調
（Ｍ−１）ビット、強度変調（Ｎ／２−Ｍ＋１）ビッ
ト）とすれば、画像データの入力端子数を同一にするこ
とができ（つまり、２倍モード時には２ドット分の画像
データをパラレル転送する）、データ変換部２１におい
て周波数選択信号Ｍに応じた変調データを生成するよう
にすれば、最小パルス幅も同じであるので（即ち、２倍
モード時のパルス幅変調階調数は等倍モード時の１／２
となる）、パルス幅変調部２２も共通化できる。よっ
て、このような処理は図９に示す回路構成で実現でき、
データ変換部２１に周波数選択信号Ｍを入力し、２倍モ
ード時にはＤ_ni，Ｄ_mjを各々のドット変調データとして
生成すればよいことになる。

【００５７】よって、図９におけるデータ変換部２１の
構成を以下の（10）式に示す論理記述を実行する構成と
すれば、このデータ変換部２１が出力モード切換手段を
構成することになる。即ち、（10）式の例では、書込み
クロック周波数を２倍とする２倍モードの場合には、入
力される画像データＤ₇ 〜Ｄ₀ のうち、上位４ビット
（Ｄ₇〜Ｄ₄）に従い最初のドットを、下位４ビット（Ｄ
₃〜Ｄ₀）に従い次のドットを書き込む。また、強度変調
データは（11）式なる論理を実行する構成とすればよ
い。

【００５８】

【数６】

【００５９】なお、パルス幅変調部２２は書込み画素ク
ロックを変化させても同一でよいので、（７)(８）式に
よる論理記述を実行する構成とすればよい。

【００６０】また、（10)(11）式を各々（12)(13）式と
すれば、書込み画素クロックを２倍とした場合にも左寄
せの波形か右寄せの波形かをドット毎に選択できる。即
ち、書込み画素クロックを２倍とする場合には、上位４
ビットのうち、１ビット（ここでは、Ｄ₇ ）を最初のド
ット位置制御データとし、残りの３ビットをパルス幅変
調（０〜４の５値出力）用のデータとしている。同様
に、下位４ビットのうち、１ビットをドット位置制御デ
ータとし、残りの３ビットをパルス幅変調用のデータと
している。また、強度変調データはＭ＝０（即ち、２倍
モード時）には全てをＬレベルとしている。

【００６１】

【数７】

【００６２】ところで、通常、入力するデータ列を画像
データＮビットのデータ列とすると、出力できる階調数
は最大２＾Ｎであり、０／２＾Ｎ〜２＾Ｎ／２＾Ｎなる
２＾Ｎ＋１個の出力ステートのうち、１つ或いは数個が
欠落している。また、入力データ列としてさらに位置制
御信号１ビットを加えると左寄せ波形、右寄せ波形各々
のモードで２＾Ｎ値階調出力となるが、何れのモードと
も、出力ステートのうち、１つが欠落している。そのた
め、完全に２＾Ｎ＋１個の階調を得るためには画像デー
タとしてＮ＋１ビットと位置制御信号１ビットとが必要
となる。しかし、フルオフ（０／２＾Ｎ）及びフルオン
（２＾Ｎ／２＾Ｎ）は左寄せ波形、右寄せ波形の何れで
も同一波形であるので、フルオフ、フルオン及び各々左
寄せ波形、右寄せ波形の中間値１／２＾Ｎ〜（２＾Ｎ−
１）／２＾Ｎ（２×（２＾Ｎ−１））個の計２＾（Ｎ＋
１）個のステートを出力するようにすれば、Ｎ＋１ビッ
トのデータ列からでも位置制御まで含めた２＾Ｎ＋１値
階調出力となる。

【００６３】例えば、データ列を４ビットとし、１ドッ
ト当たり９値階調（０／８〜８／８の９値であり、０／
８（常にオフ）、８／８（常にオン）、各々左寄せ又は
右寄せ波形の１／８〜７／８の計１６のステートを持
つ）を持たせるには、表１に示すような真理値表に従う
ようにすればよい。

【００６４】

【表１】

【００６５】入力する画像データをこのようなデータ列
とすれば、１ビット少ないデータ列で同じ階調数が得ら
れる。よって、入力データ転送レートを低減でき、入力
端子数も低減できる。さらには、データ変換部２１の前
段に通常用いられるバッファメモリも低減させることが
できる。逆にいえば、入力データ線数が決まっている場
合には、このようなデータ列とすることにより、階調数
を増加させることができる。特に、１ドット当たりのデ
ータのビット数が少ないときには効果的となる。

【００６６】具体的に、書込みクロック周波数を２倍に
する場合、上位４ビット、下位４ビットで各々１ドット
当たりドット位置制御を含めた９値階調（表１の真理値
表を参照）とするデータ列とすれば、書込みクロック周
波数を２倍にした場合において入力データ線数を増やす
ことなく階調数を増加させて、高品位な画像を得ること
ができる。

【００６７】即ち、（７)(12)(13)式を、各々、（14)(1
5)(16）式のようにすればよい。なお、（14）式でＸ
_n ，Ｘ_n′ ，Ｘ_m ，Ｘ_m′ は（８）式に従う。また、強
度変調データＤ_pkはＭ＝０のとき、Ｄ_p4のみＨレベルと
し他は全てＬレベルとする。

【００６８】

【数８】

【００６９】ここに、本実施の形態では、２倍モード時
には画像データに従ってパルスＰＷ_daをＰＷ_onと同じパ
ルス幅或いは最小パルス幅分だけ長くしたパルスとし、
強度変調データを一定にしてパルスＰＷ_daがパルスＰＷ
_onよりも最小パルス分長くなったときに強度変調するよ
うにしているので、（11）式のように入力クロックの半
クロック単位で強度変調データを変化させるステートが
減少し、高速化の点でさらに有利となる。

【００７０】＜第三の実施の形態＞本実施の形態におい
ては、図１２に示すように、パルス幅変調部２２と発光
指令信号生成部１４との間にスイッチ部４１が付加さ
れ、このスイッチ部４１が強制消灯指令信号Ｓ_W1や強制
発光指令信号Ｓ_W2に応じて切換え動作を実行するように
構成されている。即ち、本実施の形態では、パルス幅変
調部２２に関して、強制消灯指令信号Ｓ_W1や強制発光指
令信号Ｓ_W2を加味することにより、（14）式に代えて
（17）式のような論理式が用意されており、入力した画
像データに拘らず、半導体レーザ３を強制的に消灯或い
は発光させることができる構成とされている。ただし、
強制消灯指令信号Ｓ_W1や強制発光指令信号Ｓ_W2が同時に
Ｈレベルになることはないものとする。

【００７１】

【数９】

【００７２】図１２に示す構成によれば、強制消灯指令
信号Ｓ_W1がオンになると（Ｈレベルになると）、全ての
パルス幅変調出力がオフとなる。これは、画像データが
全て０となるのと同等であり、画像データ自体を全て０
としなくてもよく、連続的に書込みを必要としない個所
の制御処理が容易となる。一方、画像データを全て０と
して強制発光指令信号Ｓ_W2をオンにすると、入力クロッ
クの周波数とは相関のない強制発光指令信号Ｓ_W2の周波
数にてフル点灯によるパルス幅変調方式にて任意の発光
を行わせることができる。よって、例えばディテクトパ
ルス等として有効に活用できる。

【００７３】図１３に、（17)(８)(15）式の論理記述に
従ってパルス幅変調を行うように構成されたデータ変換
部２１、パルス幅変調部２２及びスイッチ部４１のブロ
ック構成例を示す。まず、データ変換部２１には入力さ
れた画像データＤ₀ 〜Ｄ₇ 、位置制御データＰ及び周波
数選択信号Ｍに基づき（15）式の論理を行いパルス幅変
調データに変換する２つの論理部４２，４３が設けられ
ている。これらの論理部４２，４３の出力側には変換さ
れたパルス幅変調データを一時的に保持する手段、例え
ば、ラッチ回路４４，４５が設けられている。これらの
ラッチ回路４４，４５にはパルス生成発振器２３からの
出力に基づきゲート信号を生成するゲート信号生成回路
４６が接続されている。

【００７４】さらに、パルス幅変調部２２にはマルチプ
レクサ４７〜５０が設けられている。最初のマルチプレ
クサ４７は位相差の異なるパルスＸ₀ 〜Ｘ₇ のうちの４
つ（Ｘ_i ）を入力とし、セレクト信号であるパルス幅変
調信号Ｄ_n1〜Ｄ_n4に従い入力信号Ｘ_i のうちの１つの正
転又は反転信号或いは常にＨレベル又はＬレベルの信号
を選択する機能を持つ。マルチプレクサ４８〜５０につ
いても同様である。さらに、これらのマルチプレクサ４
７〜５０の後段にもマルチプレクサ５１，５２が設けら
れている。マルチプレクサ５１はマルチプレクサ４７，
４８の出力であるＸ_n ，Ｘ_n′ の何れかをセレクト信号
であるパルス幅変調信号Ｄ_n5，Ｄ_n6に従い選択する。マ
ルチプレクサ５２についても同様である。５３は内部ク
ロックを生成する回路であり、本実施の形態ではＸ₀ を
そのまま、或いは、バッファを介して出力するように構
成されている。そして、マルチプレクサ５１，５２の出
力と内部クロック生成回路５３による内部クロックとに
より、（17）式の論理に従いパルスＰＷ_da，ＰＷ_onを生
成するＡＮＤゲート５４ａ〜５４ｄ、ＯＲゲート５４
ｅ，５４ｆが設けられている。ＯＲゲート５４ｅ，５４
ｆの出力にはスイッチ部４１を構成するマルチプレクサ
５５，５６が介在されている。これらのマルチプレクサ
５５，５６は強制消灯指令信号Ｓ_W1又は強制発光指令信
号Ｓ_W2に従い、ＯＲゲート５４ｅ，５４ｆからの出力を
そのまま、或いは、常時Ｌレベル又は常時Ｈレベルに切
り換えて出力する機能を持つ。

【００７５】このようなデータ変換部２１、パルス幅変
調部２２及びスイッチ部４１は、容易にバイポーラトラ
ンジスタ等により集積化することができる。例えば、入
力される画像データの保持や変調データの保持に用いら
れるデータ保持手段の一例をなすラッチ回路４４の構成
例を図１４に示す。いま、入力するデータをＤ，／Ｄ
（差動入力）、保持したデータをＱ，／Ｑとすると、 Ｑ＝ＤＧ＋Ｑ（／Ｇ） のように記述できる。つまり、ラッチゲート信号ＧがＨ
レベルの時、入力信号Ｄを出力し、ラッチゲート信号Ｇ
がＬレベルの時、前のデータを保持する。このラッチゲ
ート信号Ｇは、パルス生成発振器２３等により発生する
パルス或いはその組合せに基づきゲート信号生成回路４
６で容易に生成できる。例えば、図８に示したタイムチ
ャートを参照すれば、Ｘ_n を選択するための変調データ
Ｄ_n を保持するためのラッチゲート信号Ｇ₁ は、Ｇ₁ ＝
Ｘ₂・Ｘ₄とすればよく、Ｘ_m を選択するための変調デー
タＤ_m を保持するためのラッチゲート信号Ｇ₂ は、Ｇ₂
＝Ｘ₆・Ｘ₀とすればよい。

【００７６】また、図１４に示すようなラッチ回路４４
を２個縦列接続し、後段のラッチゲート信号を前段のラ
ッチ回路に対するラッチゲート信号を反転させた信号、
或いは、前段のラッチゲート信号がＬレベルの期間中の
或る一定期間だけＨレベルになる信号とすれば、フリッ
プフロップ構成となる。データ保持手段をフリップフロ
ップ構成とすれば、前段のラッチゲート信号の立下り直
前のデータが１クロックの間、ずっと保持されるので
（ラッチ回路４４のみでは、ゲートトリガ信号がＨレベ
ルの間に変化すると出力も変化してしまう）、強度変調
データの保持手段としては適している。

【００７７】図１５は、論理部４２の一部をなし（15）
式のＤ_n1に関する第１式をバイポーラトランジスタによ
り構成した論理回路５７の例を示す。この論理回路５７
の出力を図１３に示すようなラッチ回路４４等により保
持すればよい。

【００７８】もっとも、図１６に示すように、パルス幅
変調データＤ_n1の生成とその保持を同時に行う論理回路
５８として構成することで、素子数を減らすこともでき
る。即ち、図１５は（18）式の論理記述を実行するよう
に構成されている。

【００７９】

【数１０】

【００８０】なお、図１６中、Ｇ₁ はラッチゲート信号
である。また、Ｖ_th1，Ｖ_th2は各々各論理レベルの閾値
電圧であり、Ｄ₅ 等の入力信号は、外部から入力される
データを、例えば、図１７に示すようなレベルシフト回
路５９を用いて内部レベルの信号に変換したものであ
る。これらは必要に応じて、エミッタフォロワ、ダイオ
ード、抵抗等により電圧シフトしている。

【００８１】また、周波数選択信号Ｍ，／Ｍは、外部か
らの周波数選択信号Ｍode から図１８に示すような選択
信号生成回路６０によって生成される。図１８におい
て、ベースに基準電位Ｖ_BBpが与えられたトランジスタ
Ｑ₁ と抵抗Ｒ₁ とは電流Ｉ₁ を流す定電流源６１を構成
している。トランジスタＱ₂ ，Ｑ₃ は差動スイッチ６２
を構成し、一方には抵抗Ｒ₂ ，Ｒ₃ により周波数選択信
号Ｍode を内部レベル信号に変換されたものが印加さ
れ、他方にはトランジスタＱ₄ 〜Ｑ₇ 、抵抗Ｒ₄ 〜Ｒ₆
により生成された閾値電圧が印加されている。いま、周
波数選択信号ＭodeがＨレベルの時、トランジスタＱ₃
がオンしてそのコレクタ電流は定電流源６１による電流
Ｉ₁ となり、選択信号Ｍの電位はＩ₁・Ｒ₁＋Ｖ
_BE（Ｖ_BE：トランジスタのベース・エミッタ間電圧）と
なりオン状態となる。一方、トランジスタＱ₂のコレク
タ電流はほぼ０であるので、選択信号／Ｍはオフとな
る。周波数選択信号Ｍode がＬレベルの時にはその逆と
なる。これらの選択信号Ｍ，／Ｍをトランジスタ対と抵
抗とで構成された電流スイッチ（例えば、図１６中の電
流スイッチ６３）のベースに加えると、何れか一方のト
ランジスタのコレクタに電流が流れる。

【００８２】（15）式中の他の式に関しても、同様にし
て、バイポーラトランジスタで構成できる。さらには、
他の論理式についても同様にしてバイポーラトランジス
タで集積化構成することができる。例えば、前述した
（９）式の第１式の場合であれば、図１６において電流
スイッチ６３の代わりに定電流源を用い、その上段の回
路６４部分を省けばよい。

【００８３】強度変調データＤ_PKを得るためにはラッチ
回路を縦列接続すればよい。図１９は（16）式における
第１式のＤ_p4を得るためのＤ_p4生成部６６の回路構成例
を示す。２つのラッチ回路６７，６８中の後段のラッチ
回路６８にデータ保持と同時にデータ生成論理が組み込
まれている。前段のラッチ回路６７は図１４に示した構
成に関して正転出力のみを取り出すように構成したもの
で、省素子化が図られている。図中、Ｄ₄ は図１７のよ
うなレベルシフト回路を介して内部レベル信号に変換し
たものであり、Ｖ_th1 は閾値電圧である。Ｍ及び／Ｍは
前述したように図１８の回路で生成でき、Ｇ₁ 及びＧ₃
は各々のラッチゲート信号であり、Ｇ₁は前述した通り
であり、Ｇ₃ はＧ₃ ＝Ｘ₀ とすればよい。また、図１９
においてトランジスタＱ₁₀のコレクタを抵抗Ｒ₇ に接続
するようにすれば（16）式におけるＤ_p3〜Ｄ_p0を生成で
きる。

【００８４】次に、図１３中に示したパルス幅変調部２
２に関しては、例えば、バイポーラトランジスタによっ
て図２０及び図２１に示すように構成できる。図２０は
（８）式の第１式の論理記述を構成した回路を示し、図
１３中のマルチプレクサ４７に相当する。図２１は（1
7）式の第１式の論理記述を構成した回路を示し、図１
３中のマルチプレクサ５１，５２，５５、ＡＮＤゲート
５４ａ，５４ｃ及びＯＲゲート５４ｅに相当する。

【００８５】まず、図２０において、基準電位Ｖ_BBがベ
ースに加わったトランジスタＱ₁₁と抵抗Ｒ₈ とは電流Ｉ
を流す定電流源６９であり、７０〜７２は各々差動スイ
ッチであり、パルス幅変調データＤ_n1及びＤ_n2により差
動スイッチ７０，７１のトランジスタのうちの何れかの
トランジスタがオンとなり、各々のコレクタに接続され
た何れかの差動スイッチ７３，７４，７５，７６に電流
が流れる。これらの４つの差動スイッチ７３〜７６には
パルス生成発振器２３において生成された位相の異なる
パルスが加えられている。差動スイッチ７３〜７６の左
側のトランジスタには選択されるパルスＸ_i （左からｉ
＝１〜４）が加えられ、右側のトランジスタにはその反
転信号が加えられている（もっとも、右側のトランジス
タのベースは、或る一定電位に固定してもよい）。しか
し、図示の如く、差動入力としたほうが、スイッチング
に必要なスイング電圧が小さくて済み、図２０のように
多くのトランジスタを多段に積み上げて構成する場合に
は差動入力のほうが好ましい。

【００８６】Ｘ_i の入力においては、さらに生成するパ
ルス幅変調のリニアリティも向上する。例えば、Ｄ_n2＝
０、Ｄ_n1＝１の場合を考える。この場合、差動スイッチ
７０の右側のトランジスタがオンとなり、差動スイッチ
７４に電流が流れ、他の３つの差動スイッチ７３，７
５，７６には流れない。つまり、パルスＸ₆ が選択され
たことになり、パルスＸ₆ がＨレベルの期間は差動スイ
ッチ７７に、Ｌレベルの期間は差動スイッチ７８に電流
が流れる。これらの差動スイッチ７７，７８には各々パ
ルス幅変調データＤ_n3及びＤ_n4が加えられ、双方ともＨ
レベルの時には抵抗Ｒ₉ の端子電圧はパルスＸ₆ と等し
い信号となり、双方ともＬレベルの時にはパルスＸ₂
（Ｘ₆ の反転）と等しい信号となり、Ｄ_n3＝０、Ｄ_n4＝
１の時にはパルスＸ₆ に拘らず常時Ｌレベルとなり、Ｄ
_n3＝１、Ｄ_n4＝０の時には常時Ｈレベルとなる。これ
が、エミッタフォロワとダイオードとを介してパルスＸ
_n となり、同様にしてその反転信号が生成される。ま
た、Ｘ_n′ ，Ｘ_m ，Ｘ_m′ については、（８）式に従い
図２０における入力信号を適宜変更することにより構成
できる。さらには、他の式によるＸ_n の生成についても
同様にして構成できる。

【００８７】図２１も、基本的には図２０と同様に構成
されているので、簡単に説明する。ＣＫ₀ はパルスＸ₀
を電圧シフトしただけのものであり、これを内部クロッ
クとする（前述した論理式との対応上、以後の説明でも
Ｘ₀ で記述する）。Ｘ₀ がＨレベルの時、差動スイッチ
７２ａの左側のトランジスタに電流が流れ、Ｄ_n5＝０の
場合にはＸ_n と、Ｄ_n5＝１の場合にはＸ_n′ とＸ₀ とを
論理積した電流が差動スイッチ７７ａに流れ、Ｘ₀ がＬ
レベルの時にはＤ_m5に従いＸ_m 又はＸ_m′ と／Ｘ₀ とを
論理積した電流が流れる。よって、これらを論理和した
電流が差動スイッチ７７ａに流れ、その反転した電流が
差動スイッチ７８ａを流れる。そこで、強制消灯指令信
号Ｓ_W1、強制発光指令信号Ｓ_W2がともにＬレベルの場合
にはこの論理和した信号が抵抗Ｒ₃′ の端子電圧とな
り、エミッタフォロワを介してＰＷ_daとなり、強制消灯
指令信号Ｓ_W1のみがＨレベルの時にはパルス幅変調デー
タに拘らず常にＬレベル、つまり、強制消灯指令信号Ｓ
_W1、強制発光指令信号Ｓ_W2はＰＷ_onも同一の信号である
ので、半導体レーザ３は強制オフとなる。強制発光指令
信号Ｓ_W2のみがＨレベルの時には常時Ｈレベル、つま
り、半導体レーザ３は強制オンとなる。ＰＷ_onの生成は
図２０の構成において入力信号を変更すればよい。

【００８８】ここで、半導体レーザ制御・駆動部５側の
概略作用については前述したが、前述したパルス幅生成
・データ変調部２の構成に基づく作用について、図４を
参照して再度簡単に説明する。まず、光・電気負帰還ル
ープ６中の電流源８は変調されたデータ（パルス幅変調
された２つのパルスＰＷ_on，ＰＷ_da及び強度変調データ
ＰＭDATA）に従って生成された電流を流し、この電流と
受光素子４にて半導体レーザ３の光出力に比例して出力
されるモニタ電流とを比較し、その誤差分を誤差増幅器
９及び駆動トランジスタ１０を介して半導体レーザ３の
順方向電流に変換することにより光・電気負帰還ループ
６を構成する。また、電流源１１もパルス幅変調された
２つのパルスＰＷ_on，ＰＷ_da及び強変調信号ＰＭDATAに
従って生成された電流（つまり、電流Ｉ_DA1 に比例する
電流）を流し、直接、半導体レーザ３の順方向電流とな
っている。

【００８９】ここで、一般に半導体レーザ３の微分量子
効率や受光素子４の光・電気変換受光感度には素子ばら
つきがあるので、各々の特性に合わせて電流値を設定す
る必要がある。このような素子ばらつきに関して、Ｉ
_DA1 の電流値を半導体レーザ３が所望の光出力となるよ
うに外部からの電流設定信号により設定、即ち、直流動
作的には受光素子４のモニタ電流値を設定することによ
り、個体差を吸収して半導体レーザ３が常に所望の光出
力となるように設定することが可能である。電流源８を
図７に示すような構成とする場合には、所望の最大発光
となるようにＩ_{fu ll}を設定することとなる。一方、半導
体レーザ３の微分量子効率や発振閾値電流に関しては、
用いる半導体レーザ３の経時変化や温度により大きく変
動するため、使用する条件における各々の値を検出し、
検出した値に応じて半導体レーザ３が所望の光量となる
順方向電流で駆動することにより、図５（ｂ）に示すよ
うな波形を得ることができる。

【００９０】電流源１１に関しても図７のように構成す
ればよく、この場合のＤ／Ａ変換器の最大電流値をＩ
_full2 とすればこのＩ_full2 を設定すればよい。この設
定方法について簡単に説明する。所望の最大発光時にお
ける半導体レーザ３の順方向電流をＩ_max 、オフセット
発光時（光・電気負帰還ループ６を常に動作させるため
には半導体レーザ３を完全にオフにはせず、僅かに発光
させておく必要がある）の半導体レーザ３の順方向電流
をＩ_min とすると、この差分Ｉ_max −Ｉ_min とＩ_full2
とが等しくなるようにすればよい。即ち、最初にＩ_DA2
＝０（つまり、Ｉ_full2 ＝０）の状態で半導体レーザ３
を最大発光させる。この時、制御電流のみで半導体レー
ザ３の順方向電流を流しているので、Ｉ_max ＝Ｉ_DA1 と
なっている。次に、半導体レーザ３を最大発光状態を保
ちながらＩ_DA2 を徐々に増やしていくと（発光指令信号
をオンにしてＩ_full2 を増加していくと）、制御電流Ｉ
_DA1は徐々に減っていき、Ｉ_DA1 ＝Ｉ_min となったと
き、Ｉ_full2 ＝Ｉ_max −Ｉ_minとなる。このような設定
動作は、電源投入時やリセット時において所定の時間だ
けイニシャル動作として実行され、通常動作時にはＩ
_full2 の値は保持される。

【００９１】＜第四の実施の形態＞図２２ないし図２４
に本発明の第四の実施の形態を示す。本実施の形態で
は、前述したような等倍モードと２倍モードとの選択自
在な構成において、発光指令信号生成部１４が例えば図
７（ａ）に示すような構成をベースとして図２２に示す
ように構成されている。まず、強度変調データPMDATA1
を電流に変換する第１のＤ／Ａ変換器１５ａと、このＤ
／Ａ変換器１５ａの正転出力電流Ｉ₁ を入力とし１つの
パルスＰ_W2に従って電流をスイッチする第１の差動スイ
ッチ（電流スイッチ）１６ａ₁ と、前記Ｄ／Ａ変換器１
５ａの反転出力電流／Ｉ₁ を入力とし１つの別のパルス
Ｐ_W1に従って電流をスイッチする第２の差動スイッチ
（電流スイッチ）１６ｂ₁ とが設けられている。同様
に、強度変調データPMDATA2 を電流に変換する第２のＤ
／Ａ変換器１５ｂと、このＤ／Ａ変換器１５ｂの正転出
力電流Ｉ₂ を入力とし１つのパルスＰ_W4に従って電流を
スイッチする第１の差動スイッチ（電流スイッチ）１６
ａ₂ と、前記Ｄ／Ａ変換器１５ｂの反転出力電流／Ｉ₂
を入力とし１つの別のパルスＰ_W3に従って電流をスイッ
チする第２の差動スイッチ（電流スイッチ）１６ｂ₂ と
が設けられている。即ち、２つのＤ／Ａ変換器１５ａ，
１５ｂと４つの差動スイッチ１６ａ₁ ，１６ａ₂ ，１６
ｂ₁ ，１６ｂ₂ とにより発光指令信号生成部１４が構成
されている（請求項１０記載の発明に相当する）。そし
て、これらのスイッチ１６ａ₁ ，１６ａ₂ ，１６ｂ₁ ，
１６ｂ₂ の出力電流の和電流Ｉが発光指令信号となるよ
うに構成されている。ここに、／Ｉ₁ ＝Ｉ_full−Ｉ₁ ，
／Ｉ₂ ＝Ｉ_full−Ｉ₂ であり、Ｄ／Ａ変換器１５ａ，１
５ｂはともに最大電流値がＩfullとなるように設定され
ている。

【００９２】また、これらの差動スイッチ１６ａ₁ 〜１
６ｂ₂ に対して各々対応するパルスＰ_W1〜Ｐ_W4を出力す
るパルス幅変調部２２は、例えば、図２３に示すように
４つのマルチプレクサ（セレクタ）８１〜８４と、これ
らのマルチプレクサ８１〜８４の出力と内部クロックＸ
₀ 又は反転内部クロック／Ｘ₀ とが入力される４つのＡ
ＮＤゲート８５〜８８とにより構成されている。

【００９３】このような構成において、２倍モード時の
動作制御例を図２４に示すタイムチャートを参照して説
明する。本実施の形態の場合、１入力クロック内の前半
分ではＡＮＤゲート８５，８７から得られるパルス
Ｐ_W1，Ｐ_W2により制御される差動スイッチ１６ａ₁ ，１
６ｂ₁ 及び強度変調データPMDATA1 が入力されるＤ／Ａ
変換器１５ａを用いて１ドット分の発光指令信号が生成
される。そして、１入力クロック内の後半分ではＡＮＤ
ゲート８６，８８から得られるパルスＰ_W3，Ｐ_W4により
制御される差動スイッチ１６ａ₂ ，１６ｂ₂ 及び強度変
調データPMDATA2 が入力されるＤ／Ａ変換器１５ｂを用
いて１ドット分の発光指令信号が生成される。即ち、２
つのＤ／Ａ変換器１５ａ，１５ｂを有しており各々の強
度変調データが各々が別々のドット用に用いられるの
で、２倍モード時であっても強度変調データPMDATA1 ，
PMDATA2 を入力クロックと同一の周期（即ち、等倍モー
ド時と同一の周期）で変化させればよく、より一層の高
速化を図る上で有利となる。

【００９４】＜変形例・その他＞上述した各実施の形態
では、全体をバイポーラトランジスタによって集積回路
１２として１チップ化させて構成した場合の適用例とし
て示したが、本発明を実施する上では、集積化は必ずし
もバイポーラトランジスタによる場合に限らない。

【００９５】

【発明の効果】請求項１記載の発明によれば、パルス発
振器を含み入力クロックと同一周波数で位相が一定量ず
つ異なる複数個のパルスを生成するパルス生成手段と、
入力される画像データをパルス幅変調データとパワー変
調データとに変換するデータ変換手段と、前記パルス生
成手段により生成されたパルスより前記パルス幅変調デ
ータに基づきパルス幅変調した複数個のパルスを生成す
るパルス幅変調手段とを有して、半導体レーザに対する
パルス幅変調と強度変調とを同時に行う発光指令信号を
生成するパルス幅変調・強度変調信号生成部と、前記半
導体レーザとこの半導体レーザの光出力をモニタする受
光素子とともに光・電気負帰還ループを形成して前記受
光素子から得られる前記半導体レーザの光出力に比例し
た受光信号と前記パルス幅変調・強度変調信号生成部か
ら与えられる発光指令信号とが等しくなるように前記半
導体レーザの順方向電流を制御する誤差増幅部と、前記
光・電気負帰還ループの制御電流との和又は差の電流に
より前記半導体レーザの駆動を制御するように生成され
て前記パルス幅変調・強度変調信号生成部から与えられ
る発光指令信号に応じた駆動電流を前記半導体レーザに
順方向電流を流す電流駆動部とを備え、これらのパルス
幅変調・強度変調信号生成部と誤差増幅部と電流駆動部
とが１チップの集積回路で構成されており、パルス幅変
調・強度変調信号生成部の一部を構成するパルス生成手
段がパルス発振器を含んでいるので、パルス幅変調手段
としてはパルス生成手段から出力される複数のパルスに
関して論理積や論理和なる論理演算を行う構成とすれば
よく、容易に構成でき、全体構成の１チップへの集積化
を容易に達成できる。

【００９６】請求項２記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、パルス幅変調手段
が、パルス生成手段により生成されたパルス中から各々
異なるパルス幅変調データに基づき所望のパルスを選択
する２つのセレクタと、これらのセレクタの出力と各々
内部クロック、反転内部クロックとを入力とする２つの
論理積ゲートと、これらの論理積ゲートの出力を入力と
してパルスを出力する論理和ゲートとの組をｎ対有して
いるので、請求項１記載の発明を構成する上でより簡便
な構成を採ることができ、特に、請求項３記載の発明の
ように出力モードのクロック周波数が入力クロックに対
して等倍と２倍とで選択自在な場合に好適な構成を提供
できる。即ち、２倍なる出力モードの場合であれば、各
々のセレクタに対するセレクト信号を各々のドットに対
応したパルス幅変調データとすればよいので、極めて容
易に実現することができる。

【００９７】また、請求項４記載の発明によれば、請求
項１記載の半導体レーザ制御装置において、データ変換
手段が、画像データと周波数選択信号とに基づき前記画
像データをパルス幅変調データと強度変調データとに変
換する構成とされているので、周波数選択信号に応じて
出力モードを切り換える構成とする場合であっても、こ
の周波数選択信号がデータ変換手段において処理される
ので、このデータ変換手段の次段以降の構成に関して出
力モードによらず共通化することができ、より１チップ
集積化に適した構成を提供できる。

【００９８】請求項５記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、データ変換手段
が、画像データと周波数選択信号とドット位置制御信号
とに基づき前記画像データをパルス幅変調データと強度
変調データとに変換する構成とされており、請求項４記
載の発明に加え、ドット位置制御信号もデータ変換手段
において処理されるので、１チップ化への集積化に適し
た構成でドット位相をドット毎に任意に選択でき、高品
位な画像を得ることができ、特に、請求項６記載の発明
のように、ドット位置制御信号を１ビットとすることに
より最小限のビット数にて左寄せ波形、右寄せ波形、或
いはドット集中型波形をドット毎に任意に選択すること
ができる。

【００９９】さらに、請求項７記載の発明によれば、請
求項１記載の半導体レーザ制御装置において、発光指令
信号を生成する手段が、強度変調データを電流に変換す
るＤ／Ａ変換器と、このＤ／Ａ変換器の正転出力電流を
入力としパルス幅変調手段の出力のうちの１つのパルス
に従って電流をスイッチする第１の電流スイッチと、前
記Ｄ／Ａ変換器の反転出力電流を入力とし前記パルス幅
変調手段の出力のうちの別の１つのパルスに従って電流
をスイッチする第２の電流スイッチとを備え、これらの
２つの電流スイッチの出力電流の和電流を発光指令信号
とするように構成されているので、発光指令信号を生成
する手段を簡便な構成で実現でき、１チップ化への集積
化に適した構成を提供でき、特に、Ｄ／Ａ変換器に入力
される強度変調データに関しては１ドットの間（即ち、
１入力クロックの間）は一定でよいので、高速化にも適
した構成を提供できる。

【０１００】請求項８記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、発光指令信号を生
成する手段が、強度変調データを電流に変換するＤ／Ａ
変換器と、このＤ／Ａ変換器の正転出力電流を入力とし
パルス幅変調手段の出力のうちの１つのパルスに従って
電流をスイッチする第１の電流スイッチと、前記Ｄ／Ａ
変換器の反転出力電流と前記Ｄ／Ａ変換器の最下位ビッ
ト電流と等しい定電流とを入力とし前記パルス幅変調手
段の出力のうちの別の１つのパルスに従って電流をスイ
ッチする第２の電流スイッチとを備え、前記第１の電流
スイッチと前記第２の電流スイッチとの出力電流の和電
流を発光指令信号とする構成とされており、請求項７記
載の発明に加え、第２の電流スイッチに常時最下位ビッ
ト電流と等しい定電流を流すので、同一ビット数にて階
調数を増やすことができる。

【０１０１】請求項９記載の発明によれば、請求項８記
載の半導体レーザ制御装置において、フルオン信号に基
づき定電流を第１の電流スイッチ又は第２の電流スイッ
チに流す第３の電流スイッチを有しているので、請求項
８記載の発明に加えてフルオン状態の出力も可能とな
る。

【０１０２】請求項１０記載の発明によれば、請求項１
記載の半導体レーザ制御装置において、出力モードのク
ロック周波数が、入力クロックに対して等倍と２倍とで
選択自在であり、発光指令信号を生成する手段は、２種
類の強度変調データを電流に変換する２つのＤ／Ａ変換
器と、各々のＤ／Ａ変換器の正転出力電流を入力としパ
ルス幅変調手段の出力のうちの各々１つのパルスに従っ
て電流をスイッチする２つの第１の電流スイッチと、各
々のＤ／Ａ変換器の反転出力電流を入力とし前記パルス
幅変調手段の出力のうちの別の各々の１つのパルスに従
って電流をスイッチする２つの第２の電流スイッチとを
備え、これらの４つの電流スイッチの出力電流の和電流
を発光指令信号とするように構成されているので、２倍
なる出力モードを選択した場合でも強度変調データに関
しては等倍なる出力モード時と同じく入力クロックと同
一周期で変化させればよく、高速化に適した構成を提供
できる。

【図面の簡単な説明】

【図１】前提となる半導体レーザ制御装置を示すブロッ
ク図である

【図２】半導体レーザの光出力波形を示す基本概念図で
ある。

【図３】左寄せ波形、右寄せ波形の生成例を示す説明図
である。

【図４】半導体レーザ制御・駆動部の前提的な構成例を
示す回路図である。

【図５】Ｉ_DA2 の有無に応じて制御形態を示す説明図で
ある。

【図６】本発明の第一の実施の形態を示すブロック図で
ある。

【図７】発光指令信号生成部の構成例を示すブロック図
である。

【図８】パルス幅生成方法を説明するためのタイムチャ
ートである。

【図９】本発明の第二の実施の形態を示すブロック図で
ある。

【図１０】パルス幅変調部を書き換えて示すブロック図
である。

【図１１】書込みクロック周波数を切り換えた場合の出
力制御例を示すタイムチャートである。

【図１２】本発明の第三の実施の形態を示す概略ブロッ
ク図である。

【図１３】その具体的な構成例を示すブロック図であ
る。

【図１４】その一部のラッチ回路の構成例を示す回路図
である。

【図１５】その一部の論理記述を実行する構成例を示す
回路図である。

【図１６】その一部の論理記述を実行する構成例を示す
回路図である。

【図１７】レベルシフト回路を示す回路図である。

【図１８】周波数選択信号生成回路を示す回路図であ
る。

【図１９】強度変調信号を得るための構成例を示す回路
図である。

【図２０】パルス幅変調部中のマルチプレクサの構成例
を示す回路図である。

【図２１】パルス幅変調部中の他部の構成例を示す回路
図である。

【図２２】本発明の第三の実施の形態を示す概略ブロッ
ク図である。

【図２３】そのパルス幅変調部の構成例を示すブロック
図である。

【図２４】２倍モード時の動作例を示すタイムチャート
である。

【符号の説明】 ３ 半導体レーザ ４ 受光素子 ６ 光・電気負帰還ループ ７ 電流駆動部 ９ 誤差増幅部 １２ 集積回路 １３ パルス幅変調・強度変調信号生成部 １４ 発光指令信号生成手段 １５ Ｄ／Ａ変換器 １６ａ 第１の電流スイッチ １６ｂ 第２の電流スイッチ １９ 第３の電流スイッチ ２１ データ変換手段 ２２ パルス幅変調手段 ２３ パルス生成手段 ３２，３４ セレクタ ３６ａ，３６ｃ 論理積ゲート ３６ｅ 論理和ゲート

Claims (10)

【特許請求の範囲】
1. 【請求項１】 パルス発振器を含み入力クロックと同一
   周波数で位相が一定量ずつ異なる複数個のパルスを生成
   するパルス生成手段と、入力される画像データをパルス
   幅変調データとパワー変調データとに変換するデータ変
   換手段と、前記パルス生成手段により生成されたパルス
   より前記パルス幅変調データに基づきパルス幅変調した
   複数個のパルスを生成するパルス幅変調手段とを有し
   て、半導体レーザに対するパルス幅変調と強度変調とを
   同時に行う発光指令信号を生成するパルス幅変調・強度
   変調信号生成部と、 前記半導体レーザとこの半導体レーザの光出力をモニタ
   する受光素子とともに光・電気負帰還ループを形成して
   前記受光素子から得られる前記半導体レーザの光出力に
   比例した受光信号と前記パルス幅変調・強度変調信号生
   成部から与えられる発光指令信号とが等しくなるように
   前記半導体レーザの順方向電流を制御する誤差増幅部
   と、 前記光・電気負帰還ループの制御電流との和又は差の電
   流により前記半導体レーザの駆動を制御するように生成
   されて前記パルス幅変調・強度変調信号生成部から与え
   られる発光指令信号に応じた駆動電流を前記半導体レー
   ザに順方向電流を流す電流駆動部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
   部と電流駆動部とが１チップの集積回路で構成されてい
   ることを特徴とする半導体レーザ制御装置。
2. 【請求項２】 パルス幅変調手段は、パルス生成手段に
   より生成されたパルス中から各々異なるパルス幅変調デ
   ータに基づき所望のパルスを選択する２つのセレクタ
   と、これらのセレクタの出力と各々内部クロック、反転
   内部クロックとを入力とする２つの論理積ゲートと、こ
   れらの論理積ゲートの出力を入力としてパルスを出力す
   る論理和ゲートとの組をｎ対有することを特徴とする請
   求項１記載の半導体レーザ制御装置。
3. 【請求項３】 出力モードのクロック周波数が、入力ク
   ロックに対して等倍と２倍とで選択自在であることを特
   徴とする請求項２記載の半導体レーザ制御装置。
4. 【請求項４】 データ変換手段は、画像データと周波数
   選択信号とに基づき前記画像データをパルス幅変調デー
   タと強度変調データとに変換することを特徴とする請求
   項１記載の半導体レーザ制御装置。
5. 【請求項５】 データ変換手段は、画像データと周波数
   選択信号とドット位置制御信号とに基づき前記画像デー
   タをパルス幅変調データと強度変調データとに変換する
   ことを特徴とする請求項１記載の半導体レーザ制御装
   置。
6. 【請求項６】 ドット位置制御信号は、１ビットである
   ことを特徴とする請求項５記載の半導体レーザ制御装
   置。
7. 【請求項７】 発光指令信号を生成する手段は、強度変
   調データを電流に変換するＤ／Ａ変換器と、このＤ／Ａ
   変換器の正転出力電流を入力としパルス幅変調手段の出
   力のうちの１つのパルスに従って電流をスイッチする第
   １の電流スイッチと、前記Ｄ／Ａ変換器の反転出力電流
   を入力とし前記パルス幅変調手段の出力のうちの別の１
   つのパルスに従って電流をスイッチする第２の電流スイ
   ッチとを備え、これらの２つの電流スイッチの出力電流
   の和電流を発光指令信号とすることを特徴とする請求項
   １記載の半導体レーザ制御装置。
8. 【請求項８】 発光指令信号を生成する手段は、強度変
   調データを電流に変換するＤ／Ａ変換器と、このＤ／Ａ
   変換器の正転出力電流を入力としパルス幅変調手段の出
   力のうちの１つのパルスに従って電流をスイッチする第
   １の電流スイッチと、前記Ｄ／Ａ変換器の反転出力電流
   と前記Ｄ／Ａ変換器の最下位ビット電流と等しい定電流
   とを入力とし前記パルス幅変調手段の出力のうちの別の
   １つのパルスに従って電流をスイッチする第２の電流ス
   イッチとを備え、前記第１の電流スイッチと前記第２の
   電流スイッチとの出力電流の和電流を発光指令信号とす
   ることを特徴とする請求項１記載の半導体レーザ制御装
   置。
9. 【請求項９】 フルオン信号に基づき定電流を第１の電
   流スイッチ又は第２の電流スイッチに流す第３の電流ス
   イッチを有することを特徴とする請求項８記載の半導体
   レーザ制御装置。
10. 【請求項１０】 出力モードのクロック周波数が、入力
    クロックに対して等倍と２倍とで選択自在であり、発光
    指令信号を生成する手段は、２種類の強度変調データを
    電流に変換する２つのＤ／Ａ変換器と、各々のＤ／Ａ変
    換器の正転出力電流を入力としパルス幅変調手段の出力
    のうちの各々１つのパルスに従って電流をスイッチする
    ２つの第１の電流スイッチと、各々のＤ／Ａ変換器の反
    転出力電流を入力とし前記パルス幅変調手段の出力のう
    ちの別の各々の１つのパルスに従って電流をスイッチす
    る２つの第２の電流スイッチとを備え、これらの４つの
    電流スイッチの出力電流の和電流を発光指令信号とする
    ことを特徴とする請求項１記載の半導体レーザ制御装
    置。