JPH1082995A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JPH1082995A
JPH1082995A JP8236289A JP23628996A JPH1082995A JP H1082995 A JPH1082995 A JP H1082995A JP 8236289 A JP8236289 A JP 8236289A JP 23628996 A JP23628996 A JP 23628996A JP H1082995 A JPH1082995 A JP H1082995A
Authority
JP
Japan
Prior art keywords
liquid crystal
layer
metal layer
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8236289A
Other languages
English (en)
Inventor
Toshio Saito
敏男 斎藤
Hideji Ogishi
秀次 大岸
Koki Sakai
弘毅 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8236289A priority Critical patent/JPH1082995A/ja
Publication of JPH1082995A publication Critical patent/JPH1082995A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 反射形液晶素子の反射率を向上して液晶表示
装置の輝度を向上する。 【解決手段】 半導体基板１３の主面に形成されたＭＯ
ＳＦＥＴＱ11のソース領域２２ａに接続される配線２５
ａを、表面が平坦化された絶縁膜２６で覆い、その絶縁
膜２６上にチタン層１４ａを下層とし、アルミニウム合
金層１４ｂを上層とする液晶駆動電圧印加用電極１４を
形成する。また、反射形液晶素子の製造に際して、チタ
ン層１４ａの堆積後、アルミニウム合金層１４ｂの堆積
まで真空破壊することなく連続的に成膜する。あるい
は、アルミニウム合金層１４ｂを堆積する前に、チタン
層１４ａの表面に形成されたチタンの酸化物をスパッタ
エッチにより除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置およ
びその製造技術に関し、特に、反射型液晶素子を有する
液晶表示装置に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】近年、ＣＲＴ（Cathode-Ray Tube）を用
いたプロジェクタに比べて、コンパクトである、あるい
は軽量であるという理由から、ＬＣＤ（Liquid Crystal
Display）を用いたプロジェクタが注目されている。
【０００３】このようなＬＣＤプロジェクタのライトバ
ルブとしては、アクティブマトリックス形のＬＣＤ素子
であるＴＦＴ（Thin Film Transister）ＬＣＤ素子が広
く用いられているが、高精細プロジェクションにおける
輝度の低下が問題となっている。
【０００４】その対策として、たとえば、電子情報通信
学会発行、「信学技報（TECHNICALREPORT OF IEICE) EI
D94-77 」、１９９４年１０月号、ｐ９７〜Ｐ１０１に
記載されているように、偏光板が不要なＮＣＡＰ（Nema
tic Curvilinear Aligned Phase)をＭＯＳＦＥＴで駆動
する反射形液晶素子が提案されている。
【０００５】上記文献に記載の反射形液晶素子について
その概略を説明すれば、以下のとおりである。
【０００６】すなわち、前記反射形液晶素子は、シリコ
ン単結晶からなる半導体基板上に、２次元アレイ状に形
成されたＭＯＳＦＥＴアレイを有し、ＭＯＳＦＥＴアレ
イの周辺にデータドライバおよび走査ドライバが配置さ
れているものである。個々のＭＯＳＦＥＴは、液晶駆動
用のスイッチング素子として機能するものであり、一つ
の画素に対応する。
【０００７】データドライバの出力は、ＭＯＳＦＥＴア
レイの垂直方向の一群のＭＯＳＦＥＴのドレインに接続
され、データドライバ内に設けられたシフトレジスタに
より順次選択されるビデオ信号を出力するものである。
【０００８】走査ドライバの出力は、ＭＯＳＦＥＴアレ
イの水平方向の一群のＭＯＳＦＥＴのゲート電極に接続
され、シフトレジスタにより順次選択される、ＭＯＳＦ
ＥＴのＯＮ／ＯＦＦ制御信号を出力するものである。
【０００９】ＭＯＳＦＥＴのソースには、蓄積容量、お
よびＭＯＳＦＥＴの上層に絶縁膜を介して形成された電
極が接続され、その電極と共通電極である透明電極（Ｉ
ＴＯ）が形成されたガラス基板との間には、ＮＣＡＰ液
晶が形成されている。
【００１０】したがって、ある瞬間においては、データ
ドライバおよび走査ドライバにより選択された一つのＭ
ＯＳＦＥＴがＯＮ状態となり、その瞬間にそのＭＯＳＦ
ＥＴのドレインに印加されているビデオ信号が、ソース
を介して電極に伝達され、その電極領域の液晶に駆動電
圧として印加される。この駆動電圧の印加・非印加によ
り液晶の透過・非透過が制御され、その画素部分の光の
反射・非反射が制御される。
【００１１】光源から発した光は、反射形液晶素子に照
射され、ＮＣＡＰ液晶が透過の状態である場合は、ガラ
ス基板、透明電極および液晶を通過し、前記電極に反射
され、ふたたび液晶、透明電極およびガラス基板を通過
して、適当な光学系を介してスクリーンに投影され、画
像が形成される。
【００１２】このような、反射形液晶素子は、偏光板を
用いないため、また、液晶駆動用電圧を印加する電極と
投影光反射板とを兼用するため開口率を大きくすること
ができ、高輝度の液晶表示装置とすることができるとい
うメリットを有する。
【００１３】
【発明が解決しようとする課題】ところが、前記反射形
液晶素子においても、さらなる輝度向上の要求が強く、
本発明者は、さらなる輝度向上を目的とする実験検討を
重ねた結果、以下のような問題が存在することを認識し
た。
【００１４】すなわち、前記したとおり、投影光は、反
射形液晶素子の駆動電圧印加用電極に反射されるが、こ
の電極は、従来ＬＳＩ等の製造において用いられている
アルミニウムを主成分とする薄膜により形成されてい
る。
【００１５】このようなＬＳＩ用アルミニウム薄膜の主
な機能は、半導体集積回路素子間のの電気的接続にあ
り、投影光を反射させるという反射板としての作用は期
待されていなかった。そのため、反射率を考慮した材料
設計あるいは電極膜構成を検討されることがなく、むし
ろ、フォトリソグラフィ工程における露光光の反射を防
止するという観点から材料設計がなされ、反射防止膜を
併用するというような使用形態において使用されるもの
であった。
【００１６】また、反射防止膜を併用しない場合であっ
ても、反射形液晶素子の駆動電圧印加用電極を形成した
後において、熱処理工程を経ることにより反射率が低下
するという現象が存在すること、さらに、その原因は、
熱処理工程を経ることによりアルミニウム薄膜表面にヒ
ロックスが発生し、表面が粗化されるためであること
を、本発明者は認識した。
【００１７】本発明の目的は、反射形液晶素子の投影光
反射率を向上し、液晶表示装置の輝度を向上することに
ある。
【００１８】本発明の他の目的は、反射形液晶素子の液
晶駆動電圧印加用電極のアルミニウム薄膜表面のヒロッ
クスの発生を抑制し、液晶駆動電圧印加用電極の投影光
反射率を向上することにある。
【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００２１】（１）本発明の液晶表示装置は、半導体基
板の主面上に２次元アレイ状に配置された液晶駆動用の
ＭＯＳＦＥＴと、ＭＯＳＦＥＴを覆う絶縁膜の上層に設
けられ、絶縁膜に開口された接続孔を介してＭＯＳＦＥ
Ｔのソース領域と電気的に接続され、その上層に設けら
れた液晶層を通過する光を反射する反射板として作用さ
せると同時に液晶層に加えられる電圧が印加される電極
層とを含む反射形液晶素子を有する液晶表示装置であっ
て、電極層を、シリコンに対して固溶度の大きな材料か
らなる第１の金属層と、アルミニウムを主成分とし、第
１の金属層の上層に形成される第２の金属層とを含む積
層膜とするものである。
【００２２】このような液晶表示装置によれば、電極層
を、シリコンに対して固溶度の大きな材料からなる第１
の金属層と、アルミニウムを主成分とし、第１の金属層
の上層に形成される第２の金属層とを含む積層膜とする
ため、アルミニウムを主成分とする第２の金属層表面の
ヒロックスの発生を抑制し、反射板である金属層の反射
率を向上することができる。この結果、液晶表示装置の
輝度を向上することができる。
【００２３】すなわち、第２の金属層であるアルミニウ
ム合金には、通常、エレクトロマイグレーション効果の
抑制あるいはアルミニウムスパイクの減少等を目的とし
て、シリコン原子あるいは銅原子もしくはその双方をア
ルミニウムに添加した合金が用いられる。ところが、ヒ
ロックスの発生原因の一つは、アルミニウム合金に含有
されるシリコン原子の存在によるものであることを、本
発明者は究明し、本発明は前記知見に基づき完成された
ものである。つまり、ヒロックスの発生要因となるシリ
コン原子を、第１の金属層に拡散により吸収し、第２の
金属層内のシリコン含有量を減少せしめてヒロックスの
発生を抑制するものである。このため、第１の金属層を
シリコンに対して固溶度の大きな材料から構成したもの
である。
【００２４】なお、固溶度の大きな材料としては、IVＢ
族またはＶＢ族の金属、特にチタンを例示することがで
きる。
【００２５】（２）本発明の液晶表示装置の製造方法
は、前記（１）記載の液晶表示装置の製造方法であっ
て、第１の金属層を形成する真空プロセスと第２の金属
層を形成する真空プロセスとの間を、真空状態に保持し
たまま、連続的に第１および第２の金属層を形成するも
のである。
【００２６】このような液晶表示装置の製造方法によれ
ば、第１の金属層を形成する真空プロセスと第２の金属
層を形成する真空プロセスとの間を、真空状態に保持し
たまま、連続的に第１および第２の金属層を形成するた
め、第２の金属層であるアルミニウム合金表面のヒロッ
クスの発生を抑制し、反射形液晶素子の反射率を向上し
て、液晶表示装置の輝度を向上することができる。
【００２７】第１の金属層および第２の金属層は、一般
的には真空蒸着法あるいはスパッタ法等の真空プロセス
を用いて薄膜形成される。このような真空プロセスにお
いて、第１の金属膜を形成した後、真空状態を破壊し、
大気雰囲気に曝した場合には、第１の金属膜の表面に大
気雰囲気中の酸素と化合して形成される自然酸化層が形
成される。このような酸化層が第１の金属膜と第２の金
属膜との界面に介在していると、前記（１）記載した第
２の金属膜中のシリコン原子の第１の金属膜への拡散が
阻止され、第２の金属膜中のシリコン原子濃度が低下し
ないこととなる。このような状態は、第１の金属膜を形
成しているにもかかわらず、第２の金属膜であるアルミ
ニウム合金表面のヒロックスの発生を誘発し、表面の反
射率の低下を来す。そこで、本発明の製造方法では、第
１の金属膜を形成後、真空破壊することなく、第２の金
属膜を形成することとしたものである。
【００２８】（３）本発明の液晶表示装置の製造方法
は、前記（１）記載の液晶表示装置の製造方法であっ
て、第１の金属層を形成した後、第２の金属層を形成す
る前に、第１の金属層の表面に形成された酸化層をスパ
ッタリングにより除去するものである。
【００２９】このような液晶表示装置の製造方法によれ
ば、第１の金属層を形成した後、第２の金属層を形成す
る前に、第１の金属層の表面に形成された酸化層をスパ
ッタリングにより除去するため、第２の金属層であるア
ルミニウム合金表面のヒロックスの発生を抑制し、反射
形液晶素子の反射率を向上して、液晶表示装置の輝度を
向上することができる。
【００３０】前記（２）で説明したように、第１の金属
層の形成後に真空状態を破壊して第１の金属層を大気雰
囲気に曝した場合には、その表面に酸化層が形成される
が、本発明の製造方法では、第１の金属層の形成後に真
空状態を破壊して第１の金属層を大気雰囲気に曝して
も、第２の金属層を形成する前に、その形成された酸化
層をスパッタリングにより除去するため、第１の金属層
と第２の金属層との界面には酸化層は形成されず、した
がって、第１の金属層中のシリコン原子の第２の金属層
への拡散は阻止されず、ヒロックスの発生を抑制するこ
とができる。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００３２】（実施の形態）図１は、本発明の一実施の
形態である液晶表示装置に用いられる反射形液晶素子の
要部についてその一例を示した断面図であり、図２は、
本発明の一実施の形態である液晶表示装置の一構成例に
ついて示した概念図である。また、図３は、反射形液晶
素子の液晶駆動用ＭＯＳＦＥＴアレイとその周辺回路の
一例について示した回路図である。
【００３３】本実施の形態の液晶表示装置は、図２に示
すように、光源１、光学系２、光学系２を通過した光を
反射する反射板３、反射形液晶素子４、投影光レンズ
５、およびスクリーン６を有するものである。
【００３４】光源１から発した光は、光学系２により整
形され、反射板３により反射されて投影光レンズ５を通
過し、反射形液晶素子４に照射される。この照射された
光は、いうまでもなく空間的にほぼ均一な光束を有する
光であるが、反射形液晶素子４により反射されることに
より、反射形液晶素子４の画素ごとに異なる反射率で反
射され、画像情報を含んだ投影光となる。この投影光
は、投影光レンズ５により集束され、スクリーン６上で
結像する。
【００３５】反射形液晶素子４は、図３に示すように、
画素部７と、データドライバ８ａおよびスキャンドライ
バ８ｂとから構成される。
【００３６】データドライバ８ａは、水平方向シフトレ
ジスタ９ａと、水平方向シフトレジスタ９ａの出力ＧＶ
1 〜ＧＶn がゲート端に接続された画像信号出力ＭＯＳ
ＦＥＴＱＶ1 〜ＱＶn とから構成される。データドライ
バ８ａの各出力ＤＯ1 〜ＤＯn は画像信号出力ＭＯＳＦ
ＥＴＱＶ1 〜ＱＶn の各出力であり、水平方向シフトレ
ジスタ９ａにより選択されている時間のみ、画像信号入
力１０に入力された画像信号が出力される。
【００３７】スキャンドライバ８ｂは、垂直方向シフト
レジスタ９ｂと、垂直方向シフトレジスタ９ｂの出力Ｇ
Ｈ1 〜ＧＨm とパルス入力１１との論理積を出力するＡ
ＮＤゲートＡＮＤ1 〜ＡＮＤm とから構成される。スキ
ャンドライバ８ｂの出力ＳＯ1 〜ＳＯm は、ＡＮＤゲー
トＡＮＤ1 〜ＡＮＤm の出力である。
【００３８】画素部７は、２次元アレイ状に配列された
ＭＯＳＦＥＴＱ11〜Ｑnmを有する。
【００３９】縦方向に一列に配列されたＭＯＳＦＥＴＱ
11〜Ｑm1のドレイン端子は、共通の配線によってデータ
ドライバ８ａの出力ＤＯ1 に接続され、同様に、ＭＯＳ
ＦＥＴＱ12〜Ｑm2のドレイン端子は出力ＤＯ2 に、ＭＯ
ＳＦＥＴＱ1n〜Ｑmnのドレイン端子は出力ＤＯn に順次
接続される。
【００４０】横方向に一列に配列されたＭＯＳＦＥＴＱ
11〜Ｑ1nのゲート端子は、共通の配線によってスキャン
ドライバ８ｂの出力ＳＯ1 に接続され、同様に、ＭＯＳ
ＦＥＴＱ21〜Ｑ2nのゲート端子は出力ＳＯ2 に、ＭＯＳ
ＦＥＴＱm1〜Ｑmnのゲート端子は出力ＳＯm に順次接続
される。
【００４１】また、各画素部のＭＯＳＦＥＴのソース端
子には、液晶の等価回路として液晶容量Ｃ11〜Ｃmnが接
続される。なお、図示はしないが、各画素に蓄積される
電荷の減衰の時定数を増加させるために液晶容量Ｃ11〜
Ｃmnに並列に蓄積容量を形成してもよい。
【００４２】このような反射形液晶素子４では、水平方
向シフトレジスタ９ａおよび垂直方向シフトレジスタ９
ｂに選択された一の画素に対応する液晶容量にのみ画像
信号入力１０に印加された画像信号電圧に対応した電荷
が蓄積され、その画素における光の反射率を制御する。
画素ごとの電荷の蓄積が水平方向および垂直方向につい
て全て行われた段階で一画面が形成され、蓄積された電
荷は次の信号入力時まで保持される。なお、水平方向シ
フトレジスタ９ａおよび垂直方向シフトレジスタ９ｂの
動作は、同期信号入力１２に入力される同期信号により
同期される。
【００４３】次に、画素部７の素子構成について図１を
用いて説明する。以下、画素部７の代表例としてＭＯＳ
ＦＥＴＱ11に対応する画素領域のみについて説明する
が、他の画素領域についても同様の構成であることはい
うまでもない。
【００４４】画素部７は、ｐ形の導電形を有するシリコ
ン単結晶からなる半導体基板１３上に形成されたＭＯＳ
ＦＥＴＱ11と、ＭＯＳＦＥＴＱ11の上層に形成された液
晶駆動用電圧を印加する液晶駆動電圧印加用電極１４
と、ＮＡＣＰ液晶層１５と、液晶駆動電圧印加用電極１
４の対向電極であって、接地電位に保持された共通電極
１６および共通電極１６を支持するガラス基板１７とか
らなる。共通電極１６は透明電極であり、たとえば、Ｉ
ＴＯ膜を用いることができる。なお、光源１を発した光
は、ガラス基板１７から入射し、液晶駆動電圧印加用電
極１４により反射されて投影光となる。
【００４５】半導体基板１３には、その主面に素子分離
領域であるフィールド絶縁膜１８を有し、フィールド絶
縁膜１８で囲まれた半導体基板１３の主面の活性領域１
９には、ＭＯＳＦＥＴＱ11が形成されている。フィール
ド絶縁膜１８はたとえばシリコン酸化膜とすることがで
きる。
【００４６】ＭＯＳＦＥＴＱ11は、ゲート絶縁膜２０を
介して活性領域１９上に形成されたゲート電極２１と、
ゲート電極２１の両側の活性領域１９に形成されたソー
ス領域２２ａおよびドレイン領域２２ｂとから構成され
る。ゲート電極２１は、たとえば多結晶シリコン膜から
なり、ソース領域２２ａおよびドレイン領域２２ｂは、
活性領域１９に注入されたｎ形不純物を高濃度に有する
ｎ形不純物半導体領域である。ゲート電極２１は、他の
水平方向に一列に配列されたＭＯＳＦＥＴＱ12〜Ｑ1nの
ゲート電極とともに、スキャンドライバ８ｂの出力ＳＯ
1 に接続される。
【００４７】ゲート電極２１および半導体基板１３は、
絶縁膜２３により覆われ、ソース領域２２ａおよびドレ
イン領域２２ｂの上部の絶縁膜２３に開口した接続孔２
４を介して、その絶縁膜２３上に、配線２５ａおよび配
線２５ｂが、各々ソース領域２２ａおよびドレイン領域
２２ｂに接して形成されている。絶縁膜２３は、たとえ
ばシリコン酸化膜とすることができ、また、配線２５ａ
および配線２５ｂは、たとえばアルミニウムを主成分と
する金属により形成することができる。配線２５ｂは、
他の垂直方向に一列に配列されたＭＯＳＦＥＴＱ21〜Ｑ
m1のドレイン電極に接続される配線とともに、データド
ライバ８ａの出力ＤＯ1 に接続される。
【００４８】配線２５ａおよび配線２５ｂの上部に、表
面が平坦化された絶縁膜２６が形成され、絶縁膜２６に
開口した接続孔２７を介して配線２５ａに接続されるよ
うに液晶駆動電圧印加用電極１４が形成されている。絶
縁膜２６は、たとえば、シリコン酸化膜あるいはＰＩＱ
膜とすることができる。絶縁膜２６の表面が平坦化され
ているのは、その上面に形成される液晶駆動電圧印加用
電極１４の表面を平坦とし、鏡面性を確保して光の反射
を均一とするためである。平坦化の方法は、後に説明す
るように、ＣＭＰ（Chemical Mechanical Polishing)法
等を用いることができる。
【００４９】液晶駆動電圧印加用電極１４は、配線２５
ａおよび絶縁膜２６に接する、第１の金属層であるチタ
ン層１４ａと、チタン層１４ａに接し、その上層に形成
された第２の金属層であるアルミニウム合金層１４ｂと
から構成される。チタン層１４ａおよびアルミニウム合
金層１４ｂの膜厚は、たとえば、各々１０ｎｍおよび２
００ｎｍとすることができる。アルミニウム合金層１４
ｂは、アルミニウムを主材料とするものであるが、エレ
クトロマイグレーション効果の抑制あるいはアルミニウ
ムスパイクの減少等を目的として、たとえば、シリコ
ン、銅等が添加されている。この液晶駆動電圧印加用電
極１４は、ＮＡＣＰ液晶層１５に駆動電圧を印加する電
極としての機能を有するとともに、前記光源１を発した
光の反射板となる機能も有する。
【００５０】なお、図示しないが、液晶駆動電圧印加用
電極１４および絶縁膜２６の表面に、保護層として、膜
厚が１２０ｎｍ程度のシリコン窒化膜を形成してもよ
い。
【００５１】このような本実施の形態の液晶表示装置に
よれば、液晶駆動電圧印加用電極１４をチタン層１４ａ
とアルミニウム合金層１４ｂとからなる積層構成とし、
アルミニウム合金層１４ｂに含有されるシリコンを、そ
の後の熱工程においてチタン層１４ａに拡散させること
ができるため、アルミニウム合金層１４ｂの表面のヒロ
ックスの発生を抑制することができる。その結果、光源
１を発した光の液晶駆動電圧印加用電極１４表面での反
射率を向上することができ、液晶表示装置の輝度を向上
することができる。
【００５２】図９は、液晶駆動電圧印加用電極１４にチ
タン層１４ａを有する場合と有さない場合の液晶駆動電
圧印加用電極１４の反射率を示したグラフであり、上記
効果を図示したものである。図９（ａ）は、チタン層１
４ａを有する場合の反射率９１とチタン層１４ａを有さ
ない場合の反射率９２とを示し、チタン層１４ａを有す
る場合の反射率９１が有さない場合の反射率９２よりも
約５％向上していることがわかる。図９（ｂ）は、チタ
ン層１４ａとアルミニウム合金層１４ｂとの膜厚の比率
を変化させた場合の反射率９３とアルミニウム消失率９
４とを示したものである。チタン層１４ａとアルミニウ
ム合金層１４ｂとの膜厚の比率を１対４０〜１対１０の
範囲で変化させた場合、反射率９３に大きな変化は認め
られないが、アルミニウム合金層１４ｂに対するチタン
層１４ａの膜厚比率が３／４０を越えるとアルミニウム
消失率９４が急激に上昇し、膜厚比率に最適値が存在す
ることがわかる。この場合、最適範囲は、１対４０から
３対４０の範囲であることがわかる。
【００５３】次に、上記反射形液晶素子４の製造方法を
図４から図８を用いて説明する。
【００５４】まず、ｐ形の導電形を示す不純物、たとえ
ばボロンがドープされた、抵抗率数Ω・ｃｍの面方位
［１００］面を表面とする半導体基板１３を用意する。
この半導体基板１３の主面に、ＬＯＣＯＳ（Local Oxid
ation of Silicon）法を用いて、フィールド絶縁膜１８
を形成し、さらに、熱酸化法を用いてゲート絶縁膜２０
を形成する（図４）。
【００５５】次に、フィールド絶縁膜１８で囲まれた半
導体基板１３の主面の活性領域１９に、ゲート電極２１
を形成する。ゲート電極２１の形成には、公知のＣＶＤ
（Chemical Vapor Deposition)技術、フォトリソグラフ
ィ技術およびエッチング技術を用いることができる。さ
らに、ゲート電極２１の両側の活性領域１９に、ソース
領域２２ａおよびドレイン領域２２ｂとなるｎ形の導電
形を有する不純物半導体領域を形成する（図５）。不純
物半導体領域は、ゲート電極２１をマスクとして、たと
えばリンをイオン注入し、熱処理によりリンを活性化し
て形成することができる。このようにゲート電極２１を
マスクとすることによりセルフアラインで不純物半導体
領域を形成することができる。
【００５６】次に、ゲート電極２１が形成された半導体
基板１３の全面にシリコン酸化膜からなる絶縁膜２３を
形成し、ソース領域２２ａおよびドレイン領域２２ｂの
上部に、接続孔２４を形成する。シリコン酸化膜は形成
には、公知のＣＶＤ法を用いることができ、また、接続
孔２４の形成には、公知のフォトリソグラフィ技術およ
びエッチング技術を用いることができる。さらに、接続
孔２４が形成された絶縁膜２３の全面に、図示しないア
ルミニウム合金膜を形成し、このアルミニウム合金膜を
公知のフォトリソグラフィ技術およびエッチング技術を
用いてパターニングし、配線２５ａ，２５ｂを形成する
（図６）。アルミニウム合金膜の形成には、公知のスパ
ッタ法を用いることができる。
【００５７】次に、配線２５ａ，２５ｂを覆う絶縁膜
（図示せず）を、公知のＣＶＤ法等を用いて形成し、Ｃ
ＭＰ法等を用いて平坦化し、絶縁膜２６を形成する。さ
らに、絶縁膜２６に、公知のフォトリソグラフィ技術お
よびエッチング技術を用いて接続孔２７を形成する（図
７）。絶縁膜としては、シリコン酸化膜を用いることが
できる。また、絶縁膜として、ＰＩＱ膜を用いることも
できる。この場合には、ＰＩＱ膜の段差被覆性により、
自発的に平坦となるため、平坦化工程を必要としないと
いう利点を有する。
【００５８】次に、絶縁膜２６上にチタン層１４ａとな
る薄膜をスパッタ法を用いて、約１０ｎｍの膜厚で堆積
し、さらに、アルミニウム合金層１４ｂとなる薄膜をス
パッタ法を用いて、約２００ｎｍの膜厚で堆積する。こ
のとき、チタン層１４ａとなる薄膜の堆積後、アルミニ
ウム合金層１４ｂとなる薄膜の堆積まで真空破壊するこ
となく、減圧状態に保持する。このような減圧状態に保
持したまま、異種物質の金属膜を堆積する方法として
は、マルチチャンバ方式のスパッタ装置を用いる方法、
あるいは、マルチターゲットのスパッタ装置を用いる方
法等を例示することができる。スパッタ条件としては、
チタン膜については、基板温度を２００℃、ガス種類を
アルゴン、圧力を３０ｍＴｏｒｒ、投入電力を６インチ
サイズのターゲットに対して１ｋＷ、処理時間を７秒、
アルミニウム合金膜については、基板温度を２００℃、
ガス種類をアルゴン、圧力を３０ｍＴｏｒｒ、投入電力
を６インチサイズのターゲットに対して４ｋＷ、処理時
間を１７秒とする条件を例示することができる。
【００５９】さらに、公知のフォトリソグラフィ技術お
よびエッチング技術を用いてパターニングし、液晶駆動
電圧印加用電極１４を形成する（図８）。この後、液晶
駆動電圧印加用電極１４が形成された半導体基板１３の
全面に、膜厚１２０ｎｍ程度のシリコン窒化膜を形成し
て保護膜とすることもできる。
【００６０】最後に、高分子ポリマー液晶であるＮＡＣ
Ｐ液晶層１５を塗布により形成し、ＩＴＯである共通電
極１６が形成されたガラス基板１７を、共通電極１６側
がＮＡＣＰ液晶層１５に接するように設置し、図１に示
す反射形液晶素子４が完成する。
【００６１】このような製造方法により製造された反射
形液晶素子４を用いた液晶表示装置によれば、チタン層
１４ａとなる薄膜の堆積後、アルミニウム合金層１４ｂ
となる薄膜の堆積まで真空破壊することなく、減圧状態
に保持したまま連続的に液晶駆動電圧印加用電極１４を
形成するため、チタン層１４ａとアルミニウム合金層１
４ｂとの界面にチタンの酸化物が形成されず、そのた
め、アルミニウム合金層１４ｂ内に含有されたシリコン
を有効にチタン層１４ａに拡散させることができる。そ
の結果、液晶駆動電圧印加用電極１４の形成後の熱処理
工程によりアルミニウム合金層１４ｂの表面にヒロック
スを発生せず、光源１を発した光の液晶駆動電圧印加用
電極１４での反射率を向上し、液晶表示装置の輝度を向
上することができる。
【００６２】なお、上記製造方法において、チタン層１
４ａとなる薄膜を形成後に真空破壊することによって前
記薄膜の表面が酸化された場合であっても、アルミニウ
ム合金層１４ｂとなる薄膜の堆積の前に、その酸化膜を
スパッタエッチにより除去することもできる。スパッタ
エッチの条件としては、基板温度を２００℃、ガス種類
をアルゴン、圧力を３０ｍＴｏｒｒ、投入電力を６イン
チサイズの電極に対して0.３８ｋＷ、処理時間を７４秒
とする条件を例示することができる。
【００６３】このような場合も、前記効果と同様に、ア
ルミニウム合金層１４ｂ表面のヒロックスの発生を抑制
し、反射形液晶素子４の反射率を向上して、液晶表示装
置の輝度を向上することができる。また、真空破壊する
ことなく連続的にチタン層１４ａおよびアルミニウム合
金層１４ｂを形成する場合であっても、その間にスパッ
タエッチを行ってもよい。
【００６４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【００６５】たとえば、本実施の形態では、第１の金属
層としてチタン層１４ａの例を説明したが、第１の金属
層としては、チタン膜には限られず、シリコンに対して
固溶度の高いIVＢ族またはＶＢ族に属する物質を用いて
も構わない。たとえば、ニオブ、タンタル等を例示する
ことができる。
【００６６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００６７】（１）反射形液晶素子の投影光反射率を向
上し、液晶表示装置の輝度を向上することができる。
【００６８】（２）反射形液晶素子の液晶駆動電圧印加
用電極のアルミニウム薄膜表面のヒロックスの発生を抑
制し、液晶駆動電圧印加用電極の投影光反射率を向上す
ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である液晶表示装置に用
いられる反射形液晶素子の要部についてその一例を示し
た断面図である。
【図２】本発明の一実施の形態である液晶表示装置の一
構成例について示した概念図である。
【図３】本実施の形態の反射形液晶素子の液晶駆動用Ｍ
ＯＳＦＥＴアレイとその周辺回路の一例について示した
回路図である。
【図４】本発明の一実施の形態である液晶表示装置に用
いられる反射形液晶素子の要部についてその製造工程の
一例を示した断面図である。
【図５】本発明の一実施の形態である液晶表示装置に用
いられる反射形液晶素子の要部についてその製造工程の
一例を示した断面図である。
【図６】本発明の一実施の形態である液晶表示装置に用
いられる反射形液晶素子の要部についてその製造工程の
一例を示した断面図である。
【図７】本発明の一実施の形態である液晶表示装置に用
いられる反射形液晶素子の要部についてその製造工程の
一例を示した断面図である。
【図８】本発明の一実施の形態である液晶表示装置に用
いられる反射形液晶素子の要部についてその製造工程の
一例を示した断面図である。
【図９】液晶駆動電圧印加用電極の反射率を示したグラ
フであり、（ａ）は、チタン層を有する場合と有さない
場合の反射率を示し、（ｂ）は、チタン層とアルミニウ
ム合金層との膜厚の比率を変化させた場合の反射率およ
びアルミニウム消失率を示したものである。
【符号の説明】
１ 光源 ２ 光学系 ３ 反射板 ４ 反射形液晶素子 ５ 投影光レンズ ６ スクリーン ７ 画素部 ８ａ データドライバ ８ｂ スキャンドライバ ９ａ 水平方向シフトレジスタ ９ｂ 垂直方向シフトレジスタ １０ 画像信号入力 １１ パルス入力 １２ 同期信号入力 １３ 半導体基板 １４ 液晶駆動電圧印加用電極 １４ａ チタン層 １４ｂ アルミニウム合金層 １５ ＮＡＣＰ液晶層 １６ 共通電極 １７ ガラス基板 １８ フィールド絶縁膜 １９ 活性領域 ２０ ゲート絶縁膜 ２１ ゲート電極 ２２ａ ソース領域 ２２ｂ ドレイン領域 ２３ 絶縁膜 ２４ 接続孔 ２５ａ 配線 ２５ｂ 配線 ２６ 絶縁膜 ２７ 接続孔 ９１ 反射率 ９２ 反射率 ９３ 反射率 ９４ アルミニウム消失率 ＤＯ1 〜ＤＯn データドライバ出力 ＧＶ1 〜ＧＶn 水平方向シフトレジスタ出力 ＱＶ1 〜ＱＶn 画像信号出力ＭＯＳＦＥＴ ＳＯ1 〜ＳＯm スキャンドライバ出力 ＧＨ1 〜ＧＨm 垂直方向シフトレジスタ出力 ＡＮＤ1 〜ＡＮＤm ＡＮＤゲート Ｃ11〜Ｃmn 液晶容量 Ｑ11〜Ｑmn ＭＯＳＦＥＴ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の主面上に２次元アレイ状に
    配置された液晶駆動用のＭＯＳＦＥＴと、前記ＭＯＳＦ
    ＥＴを覆う絶縁膜の上層に設けられ、前記絶縁膜に開口
    された接続孔を介して前記ＭＯＳＦＥＴのソース領域と
    電気的に接続され、その上層に設けられた液晶層を通過
    する光を反射する反射板として作用させると同時に前記
    液晶層に加えられる電圧が印加される電極層とを含む反
    射形液晶素子を有する液晶表示装置であって、 前記電極層は、シリコンに対して固溶度の大きな材料か
    らなる第１の金属層と、アルミニウムを主成分とし、前
    記第１の金属層の上層に形成される第２の金属層とを含
    む積層膜であることを特徴とする液晶表示装置。
  2. 【請求項２】 請求項１記載の液晶表示装置であって、 前記第１の金属層は、IVＢ族またはＶＢ族の金属からな
    ることを特徴とする液晶表示装置。
  3. 【請求項３】 請求項１または２記載の液晶表示装置で
    あって、 前記第１の金属層は、チタンからなることを特徴とする
    液晶表示装置。
  4. 【請求項４】 請求項１、２または３記載の液晶表示装
    置の製造方法であって、 前記第１の金属層を形成する真空プロセスと前記第２の
    金属層を形成する真空プロセスとの間を、真空状態に保
    持したまま、連続的に前記第１および第２の金属層を形
    成することを特徴とする液晶表示装置の製造方法。
  5. 【請求項５】 請求項１、２または３記載の液晶表示装
    置の製造方法であって、 前記第１の金属層を形成した後、前記第２の金属層を形
    成する前に、前記第１の金属層の表面に形成された酸化
    層をスパッタリングにより除去することを特徴とする液
    晶表示装置の製造方法。
JP8236289A 1996-09-06 1996-09-06 液晶表示装置およびその製造方法 Pending JPH1082995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8236289A JPH1082995A (ja) 1996-09-06 1996-09-06 液晶表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8236289A JPH1082995A (ja) 1996-09-06 1996-09-06 液晶表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1082995A true JPH1082995A (ja) 1998-03-31

Family

ID=16998593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8236289A Pending JPH1082995A (ja) 1996-09-06 1996-09-06 液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH1082995A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181398B1 (en) 1998-09-03 2001-01-30 International Business Machines Corporation Multiple pixel driven mirror electrodes for improved aperture ratio of reflective displays
KR20010038442A (ko) * 1999-10-25 2001-05-15 황인길 반사형 마이크로 액정 표시 장치용 기판 및 그 제조 방법
EP1116986A4 (en) * 1998-09-21 2001-11-07 Matsushita Electric Industrial Co Ltd REFLECTIVE LIQUID CRYSTAL DISPLAY
KR100355866B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반사형 마이크로 액정 표시 장치용 기판의 제조 방법
US20130027651A1 (en) * 2011-07-27 2013-01-31 Micron Technology, Inc. Barriers for reflective pixel electrodes of display devices and methods

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181398B1 (en) 1998-09-03 2001-01-30 International Business Machines Corporation Multiple pixel driven mirror electrodes for improved aperture ratio of reflective displays
EP1116986A4 (en) * 1998-09-21 2001-11-07 Matsushita Electric Industrial Co Ltd REFLECTIVE LIQUID CRYSTAL DISPLAY
US6608659B1 (en) 1998-09-21 2003-08-19 Matsushita Electric Industrial Co., Ltd. Reflective liquid crystal display apparatus
KR20010038442A (ko) * 1999-10-25 2001-05-15 황인길 반사형 마이크로 액정 표시 장치용 기판 및 그 제조 방법
KR100355866B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반사형 마이크로 액정 표시 장치용 기판의 제조 방법
US20130027651A1 (en) * 2011-07-27 2013-01-31 Micron Technology, Inc. Barriers for reflective pixel electrodes of display devices and methods
US8659727B2 (en) * 2011-07-27 2014-02-25 Citizen Finetech Miyota Co., Ltd. Barriers for reflective pixel electrodes of display devices and methods

Similar Documents

Publication Publication Date Title
JP4553991B2 (ja) 電気光学装置の製造方法
KR100986046B1 (ko) 반도체장치
US7038241B2 (en) Channel-etch thin film transistor
JP3725266B2 (ja) 配線形成方法
US6096572A (en) Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode
JPH07302912A (ja) 半導体装置
TWI293498B (en) Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus
TWI305958B (en) Semiconductor device and manufacturing method thereof
TW579601B (en) Electrooptic device, liquid crystal device, and projection display device
JP2776820B2 (ja) 半導体装置の製造方法
JP2002203973A (ja) ポリシリコン型薄膜トランジスタ製造方法
JPH10293322A (ja) 液晶表示装置およびその製造方法
JP3646311B2 (ja) 多層配線のコンタクト構造、アクティブマトリクス基板及びその製造方法
JPH09260668A (ja) 薄膜トランジスタおよびその製造方法
JP3382130B2 (ja) 薄膜トランジスタの製造方法
JP2005038994A (ja) 薄膜トランジスタ及びその製造方法と、この薄膜トランジスタを備える表示装置及びその表示装置の製造方法
JP3291069B2 (ja) 半導体装置とその作製方法
JP2556550B2 (ja) Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法
JPWO1997029400A1 (ja) 多層配線のコンタクト構造、アクティブマトリクス基板及びその製造方法
JP3433192B2 (ja) 半導体装置の製造方法及び表示装置
JPS5848907B2 (ja) 画像表示装置
JPH0677482A (ja) 液晶表示装置用アレイ基板の製造方法
JP2776411B2 (ja) 順スタガ型薄膜トランジスタ及びその製造方法
JP4766758B2 (ja) 半導体装置の作製方法
JP5078201B2 (ja) 半導体装置の作製方法