JPH1083230A - タイミング発生装置 - Google Patents
タイミング発生装置Info
- Publication number
- JPH1083230A JPH1083230A JP8236095A JP23609596A JPH1083230A JP H1083230 A JPH1083230 A JP H1083230A JP 8236095 A JP8236095 A JP 8236095A JP 23609596 A JP23609596 A JP 23609596A JP H1083230 A JPH1083230 A JP H1083230A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- memory
- address
- page
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 67
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】
【課題】 メモリの任意のアドレスにタイミングデータ
を書き込み、このメモリを先頭アドレスから各アドレス
を順番に読出してタイミングデータを読出すことによ
り、所望のタイミングでタイミング信号を発生させる形
式のタイミング発生装置を小さいメモリ容量で長時間に
わたってタイミング信号を発生させることができるよう
に構成する。 【解決手段】 タイミング発生メモリの上位ビットのア
ドレス信号を記憶したページメモリを設け、このページ
メモリから読出した上位ビットのアドレス信号によって
タイミング発生メモリ内をページ毎にアクセスし、各ペ
ージに書き込んだタイミングデータのアドレスの位置
と、ページメモリのアドレスの位置によってタイミング
発生時間を規定した。
を書き込み、このメモリを先頭アドレスから各アドレス
を順番に読出してタイミングデータを読出すことによ
り、所望のタイミングでタイミング信号を発生させる形
式のタイミング発生装置を小さいメモリ容量で長時間に
わたってタイミング信号を発生させることができるよう
に構成する。 【解決手段】 タイミング発生メモリの上位ビットのア
ドレス信号を記憶したページメモリを設け、このページ
メモリから読出した上位ビットのアドレス信号によって
タイミング発生メモリ内をページ毎にアクセスし、各ペ
ージに書き込んだタイミングデータのアドレスの位置
と、ページメモリのアドレスの位置によってタイミング
発生時間を規定した。
Description
【０００１】
【発明の属する技術分野】この発明は例えば半導体集積
回路素子（以下ＩＣと称す）の動作を試験するＩＣ試験
装置等に利用することができるタイミング発生装置に関
する。
回路素子（以下ＩＣと称す）の動作を試験するＩＣ試験
装置等に利用することができるタイミング発生装置に関
する。
【０００２】
【従来の技術】ＩＣの中でもアナログ回路が組込まれた
ＩＣを試験するには、被試験ＩＣのアナログ入力端子に
予め決められたタイミングでアナログ信号の供給を開始
すると共に、その供給開始のタイミングから所定の時間
経過した時点で被試験ＩＣの応答出力信号の取込を開始
し、その波形データをアナログ−デジタル変換してメモ
リに記憶し、その記憶を元にアナログ回路の評価を行な
っている。
ＩＣを試験するには、被試験ＩＣのアナログ入力端子に
予め決められたタイミングでアナログ信号の供給を開始
すると共に、その供給開始のタイミングから所定の時間
経過した時点で被試験ＩＣの応答出力信号の取込を開始
し、その波形データをアナログ−デジタル変換してメモ
リに記憶し、その記憶を元にアナログ回路の評価を行な
っている。
【０００３】アナログ信号の供給開始時刻及び応答出力
信号の取込開始時刻を規定するために、従来よりタイミ
ング発生装置が用いられている。図２に従来のタイミン
グ発生装置の構成を示す。タイミング発生装置はアドレ
スカウンタ１１と、このアドレスカウンタ１１が出力す
るアドレス信号によってアクセスされ、所望の時刻にア
クセスされるアドレスにタイミング信号が書き込まれた
タイミング発生メモリ１２とによって構成される。
信号の取込開始時刻を規定するために、従来よりタイミ
ング発生装置が用いられている。図２に従来のタイミン
グ発生装置の構成を示す。タイミング発生装置はアドレ
スカウンタ１１と、このアドレスカウンタ１１が出力す
るアドレス信号によってアクセスされ、所望の時刻にア
クセスされるアドレスにタイミング信号が書き込まれた
タイミング発生メモリ１２とによって構成される。
【０００４】タイミング発生メモリ１２から読み出され
るタイミング信号は被制御機器１３と１４に入力され
る。被制御機器１３と１４はこの例ではアナログ波形発
生装置及びアナログ信号取込装置とした例で説明する。
つまりこの例ではアナログ波形発生装置とアナログ信号
取込装置に所定のタイミングで起動用のタイミング信号
を供給している。アナログ波形発生装置の出力信号は被
試験ＩＣ１５のアナログ入力端子１５Ａに入力され、ま
た被試験ＩＣ１５のアナログ出力端子１５Ｂから出力さ
れるアナログ信号はアナログ信号取込装置の入力端子に
入力し、アナログ信号取込装置を構成する被制御機器１
４に取込まれる。
るタイミング信号は被制御機器１３と１４に入力され
る。被制御機器１３と１４はこの例ではアナログ波形発
生装置及びアナログ信号取込装置とした例で説明する。
つまりこの例ではアナログ波形発生装置とアナログ信号
取込装置に所定のタイミングで起動用のタイミング信号
を供給している。アナログ波形発生装置の出力信号は被
試験ＩＣ１５のアナログ入力端子１５Ａに入力され、ま
た被試験ＩＣ１５のアナログ出力端子１５Ｂから出力さ
れるアナログ信号はアナログ信号取込装置の入力端子に
入力し、アナログ信号取込装置を構成する被制御機器１
４に取込まれる。
【０００５】図２ではアナログ波形発生装置とアナログ
信号取込装置を各１台ずつ接続した例を示すが、被試験
ＩＣ１５に設けられるアナログ入力端子とアナログ出力
端子の数に対応した数のアナログ波形発生装置とアナロ
グ信号取込装置が設けられ、それぞれが所定のタイミン
グで起動されるようにタイミング信号が与えられる。
信号取込装置を各１台ずつ接続した例を示すが、被試験
ＩＣ１５に設けられるアナログ入力端子とアナログ出力
端子の数に対応した数のアナログ波形発生装置とアナロ
グ信号取込装置が設けられ、それぞれが所定のタイミン
グで起動されるようにタイミング信号が与えられる。
【０００６】
【発明が解決しようとする課題】被試験ＩＣは規模が肥
大化する傾向にあり、動作が複雑になるに伴なってタイ
ミング発生メモリ１２から出力されるタイミング信号の
時間差（先頭のタイミング信号と最後のタイミング信号
までの時間）が大きくなり、その間に発生させるタイミ
ング信号の数も多くなって来ている。このためにタイミ
ング発生メモリ１２は大容量のメモリが必要になってい
る。因みに従来は３２ビットのアドレス信号によってア
クセスされるメモリ（２32＝４Ｇビット）が用いられて
いる。この４Ｇビットのアドレス領域を持つことによ
り、例えば１ＭＨｚのクロックでアドレス信号を歩進さ
せたとすると、約４０００秒のタイミング発生可能時間
を得ることができる。
大化する傾向にあり、動作が複雑になるに伴なってタイ
ミング発生メモリ１２から出力されるタイミング信号の
時間差（先頭のタイミング信号と最後のタイミング信号
までの時間）が大きくなり、その間に発生させるタイミ
ング信号の数も多くなって来ている。このためにタイミ
ング発生メモリ１２は大容量のメモリが必要になってい
る。因みに従来は３２ビットのアドレス信号によってア
クセスされるメモリ（２32＝４Ｇビット）が用いられて
いる。この４Ｇビットのアドレス領域を持つことによ
り、例えば１ＭＨｚのクロックでアドレス信号を歩進さ
せたとすると、約４０００秒のタイミング発生可能時間
を得ることができる。
【０００７】この発明の目的は、小容量のメモリを用い
て、長時間にわたってタイミング信号を発生させること
ができるタイミング発生装置を提供しようとするもので
ある。
て、長時間にわたってタイミング信号を発生させること
ができるタイミング発生装置を提供しようとするもので
ある。
【０００８】
【課題を解決するための手段】この発明ではタイミング
発生メモリの内部を複数のページに分割すると共に、ア
ドレスカウンタが出力するアドレス信号の中の上位ビッ
ト側のアドレス信号によってアクセスされ、タイミング
発生メモリのページアドレスを記憶したページメモリを
設け、このページメモリから読み出されるページアドレ
スと、アドレスカウンタから出力されるアドレス信号の
中の下位ビット側のアドレス信号によってタイミングメ
モリをアクセスし、ページメモリに書き込まれたページ
アドレスを読み出すまでの時間と、タイミング発生メモ
リの各ページ内に書き込まれたタイミングデータを読み
出すまでの時間の和によってタイミング信号の発生時刻
を規定する構成としたタイミング発生装置を提案するも
のである。
発生メモリの内部を複数のページに分割すると共に、ア
ドレスカウンタが出力するアドレス信号の中の上位ビッ
ト側のアドレス信号によってアクセスされ、タイミング
発生メモリのページアドレスを記憶したページメモリを
設け、このページメモリから読み出されるページアドレ
スと、アドレスカウンタから出力されるアドレス信号の
中の下位ビット側のアドレス信号によってタイミングメ
モリをアクセスし、ページメモリに書き込まれたページ
アドレスを読み出すまでの時間と、タイミング発生メモ
リの各ページ内に書き込まれたタイミングデータを読み
出すまでの時間の和によってタイミング信号の発生時刻
を規定する構成としたタイミング発生装置を提案するも
のである。
【０００９】この発明の構成によれば、タイミング発生
メモリとページメモリの２つのメモリに分割し、タイミ
ング信号を発生させたい時刻をページメモリの読出時間
とタイミング発生メモリのページ内の読出時間の和で規
定する構成としたから、２つのメモリを小容量のメモリ
で構成しても長時間にわたってタイミング発生時刻を設
定することができる。従って小型で安価なタイミング発
生装置を構成することができる。
メモリとページメモリの２つのメモリに分割し、タイミ
ング信号を発生させたい時刻をページメモリの読出時間
とタイミング発生メモリのページ内の読出時間の和で規
定する構成としたから、２つのメモリを小容量のメモリ
で構成しても長時間にわたってタイミング発生時刻を設
定することができる。従って小型で安価なタイミング発
生装置を構成することができる。
【００１０】
【発明の実施の形態】図１にこの発明の一実施例を示
す。図中１１はアドレスカウンタ、１２はタイミング発
生メモリを示す点は図２の説明と同じである。この発明
ではタイミング発生メモリ１２の内部を複数のページに
分割する。これと共に、タイミング発生メモリ１２に付
したページのアドレスを記憶するページメモリ１６を設
ける。このページメモリ１６はアドレスカウンタ１１の
上位ビット側のアドレス信号によってアクセスする。ア
ドレスカウンタ１１が出力するアドレス信号が全部で３
２ビットのビット幅を持つものとすると、この例では下
位側の１２ビットをタイミング発生メモリ１２に与え、
上位の２０ビットをページメモリ１６のアドレス入力端
子に入力するものとして説明する。従ってページメモリ
１６は２20≒１Ｍのアドレス空間を有するメモリによっ
て構成され、各アドレスには８ビットのページデータを
記憶できるものとする。
す。図中１１はアドレスカウンタ、１２はタイミング発
生メモリを示す点は図２の説明と同じである。この発明
ではタイミング発生メモリ１２の内部を複数のページに
分割する。これと共に、タイミング発生メモリ１２に付
したページのアドレスを記憶するページメモリ１６を設
ける。このページメモリ１６はアドレスカウンタ１１の
上位ビット側のアドレス信号によってアクセスする。ア
ドレスカウンタ１１が出力するアドレス信号が全部で３
２ビットのビット幅を持つものとすると、この例では下
位側の１２ビットをタイミング発生メモリ１２に与え、
上位の２０ビットをページメモリ１６のアドレス入力端
子に入力するものとして説明する。従ってページメモリ
１６は２20≒１Ｍのアドレス空間を有するメモリによっ
て構成され、各アドレスには８ビットのページデータを
記憶できるものとする。
【００１１】ページメモリ１６から読出される８ビット
のページデータはタイミング発生メモリ１２のアドレス
入力端子の上位ビット側に入力する。この８ビットのペ
ージデータによってタイミング発生メモリ１２の内部は
２５６ページに分割される。つまり、タイミング発生メ
モリ１２はアドレスカウンタ１１から下位ビット側に１
２ビットのアドレス信号が与えられ、上位ビット側に８
ビットのページデータが与えられるから、全部で２０ビ
ットのアドレスのビット幅を持つことになる。従ってこ
のタイミング発生メモリ１２は２20≒１Ｍのアドレス空
間を持ち、この１Ｍのアドレス空間を２５６ページに分
割するから１ページは４０９６アドレスのアドレス空間
を持つことになる。
のページデータはタイミング発生メモリ１２のアドレス
入力端子の上位ビット側に入力する。この８ビットのペ
ージデータによってタイミング発生メモリ１２の内部は
２５６ページに分割される。つまり、タイミング発生メ
モリ１２はアドレスカウンタ１１から下位ビット側に１
２ビットのアドレス信号が与えられ、上位ビット側に８
ビットのページデータが与えられるから、全部で２０ビ
ットのアドレスのビット幅を持つことになる。従ってこ
のタイミング発生メモリ１２は２20≒１Ｍのアドレス空
間を持ち、この１Ｍのアドレス空間を２５６ページに分
割するから１ページは４０９６アドレスのアドレス空間
を持つことになる。
【００１２】ページメモリ１６はアドレスカウンタ１１
が４０９６アドレスを計数する毎にアドレス信号が桁上
げされ１アドレスずつアドレスが歩進され、１アドレス
ずつ読出が実行される。ページメモリ１６の各アドレス
にページアドレスを書き込み、このページアドレスを読
み出してタイミング発生メモリ１２に与えることによ
り、タイミング発生メモリ１２の各ページをランダムに
アクセスすることができる。ページメモリ１６の各アド
レスに書き込むページアドレスを特定のアドレス、例え
ばオールゼロの先頭アドレスとしておくことにより、タ
イミング発生メモリ１２は常に１ページ目に相当する領
域がアクセスされる。この１ページ目にはタイミングデ
ータを書き込まないことにしておくことにより、１ペー
ジ目をアクセスしている間はタイミング信号の発生を抑
えることができる。
が４０９６アドレスを計数する毎にアドレス信号が桁上
げされ１アドレスずつアドレスが歩進され、１アドレス
ずつ読出が実行される。ページメモリ１６の各アドレス
にページアドレスを書き込み、このページアドレスを読
み出してタイミング発生メモリ１２に与えることによ
り、タイミング発生メモリ１２の各ページをランダムに
アクセスすることができる。ページメモリ１６の各アド
レスに書き込むページアドレスを特定のアドレス、例え
ばオールゼロの先頭アドレスとしておくことにより、タ
イミング発生メモリ１２は常に１ページ目に相当する領
域がアクセスされる。この１ページ目にはタイミングデ
ータを書き込まないことにしておくことにより、１ペー
ジ目をアクセスしている間はタイミング信号の発生を抑
えることができる。
【００１３】タイミング発生メモリ１２の２ページ目以
降にタイミングデータを書き込んでおくことにより、最
初の１ページ目の読出終了時点をタイミング信号の発生
タイミングの原点とみなし、２ページ目以降に書き込ん
だタイミングデータのアドレスまでを読み出す時間を加
えた時間でタイミング発生時刻を規定することができ
る。
降にタイミングデータを書き込んでおくことにより、最
初の１ページ目の読出終了時点をタイミング信号の発生
タイミングの原点とみなし、２ページ目以降に書き込ん
だタイミングデータのアドレスまでを読み出す時間を加
えた時間でタイミング発生時刻を規定することができ
る。
【００１４】因みに、アドレスカウンタ１１に供給する
クロックの周波数を例えば１ＭＨｚとすると、アドレス
信号の歩進周期は１μ秒となる。この場合、タイミング
発生メモリ１２の１ページに設定できるタイミングは０
〜４０９６μ秒、ページメモリ１６のアドレスの歩進周
期も４０９６μ秒となる。従ってページメモリ１６のア
ドレスを歩進させるに要する時間とタイミング発生メモ
リ１２の或るページに書き込むアドレス位置によって任
意のタイミングを発生させることができる。タイミング
信号を発生することができる最長時間はページメモリ１
６のアドレス容量が１Ｍとすると、１Ｍ×４０９６μ秒
≒４０９６秒となる。この時間は４Ｇビットのアドレス
容量を持つメモリを用いた場合と同等である。
クロックの周波数を例えば１ＭＨｚとすると、アドレス
信号の歩進周期は１μ秒となる。この場合、タイミング
発生メモリ１２の１ページに設定できるタイミングは０
〜４０９６μ秒、ページメモリ１６のアドレスの歩進周
期も４０９６μ秒となる。従ってページメモリ１６のア
ドレスを歩進させるに要する時間とタイミング発生メモ
リ１２の或るページに書き込むアドレス位置によって任
意のタイミングを発生させることができる。タイミング
信号を発生することができる最長時間はページメモリ１
６のアドレス容量が１Ｍとすると、１Ｍ×４０９６μ秒
≒４０９６秒となる。この時間は４Ｇビットのアドレス
容量を持つメモリを用いた場合と同等である。
【００１５】
【発明の効果】以上説明したように、この発明によれば
小容量のメモリを使って長時間にわたってタイミング信
号を発生させることができるタイミング発生装置を構成
することができる。従ってタイミング発生装置を小形で
然も安価に作ることかできる利点が得られる。
小容量のメモリを使って長時間にわたってタイミング信
号を発生させることができるタイミング発生装置を構成
することができる。従ってタイミング発生装置を小形で
然も安価に作ることかできる利点が得られる。
【図１】この発明によるタイミング発生装置の構成を説
明するためのブロック図。
明するためのブロック図。
【図２】従来の技術を説明するためのブロック図。
１１ アドレスカウンタ １２ タイミング発生メモリ １３，１４ 被制御機器 １６ ページメモリ
Claims (1)
- 【請求項１】 一定の周期でアドレス信号を出力するア
ドレスカウンタと、このアドレスカウンタが出力するア
ドレス信号によってアクセスされ、所望の時刻にアクセ
スされるアドレスにタイミングデータが書き込まれ、こ
のタイミングデータが読み出されることにより、被制御
機器にタイミング信号を与えるタイミング発生メモリと
によって構成されるタイミング発生装置において、 上記タイミング発生メモリの内部を複数のページに分割
すると共に、上記アドレスカウンタが出力するアドレス
信号の中の上位ビットによってアクセスされ、上記複数
のページの各アドレスを記憶したページメモリを設け、
このページメモリから読み出されるページアドレスと、
上記アドレスカウンタから出力されるアドレス信号の中
の下位ビット側のアドレス信号によって上記タイミング
発生メモリをアクセスし、上記ページメモリに書き込ま
れたページアドレスを読み出すまでの時間と、上記タイ
ミング発生メモリの各ページに書き込んだタイミングデ
ータを読み出すまでの時間の和によってタイミング信号
の発生タイミングを規定する構成としたことを特徴とす
るタイミング発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8236095A JPH1083230A (ja) | 1996-09-06 | 1996-09-06 | タイミング発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8236095A JPH1083230A (ja) | 1996-09-06 | 1996-09-06 | タイミング発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083230A true JPH1083230A (ja) | 1998-03-31 |
Family
ID=16995661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8236095A Pending JPH1083230A (ja) | 1996-09-06 | 1996-09-06 | タイミング発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1083230A (ja) |
-
1996
- 1996-09-06 JP JP8236095A patent/JPH1083230A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10162600A5 (ja) | ||
| JP2001148199A5 (ja) | ||
| US6314536B1 (en) | Memory testing apparatus | |
| US5959915A (en) | Test method of integrated circuit devices by using a dual edge clock technique | |
| JPH0480350B2 (ja) | ||
| KR100486310B1 (ko) | 메모리 시험장치 및 메모리 시험방법 | |
| US6647521B2 (en) | Memory testing method and apparatus, and computer-readable recording medium | |
| JP3650757B2 (ja) | 同期メモリ回路をテストするためのテスト回路 | |
| JP2002022772A (ja) | デジタル・ストレージ・オシロスコープ | |
| TW349226B (en) | A test method of high speed memory devices in which limit conditions for the clock signals are defined | |
| JP3488315B2 (ja) | 波形発生装置 | |
| US5202888A (en) | Semiconductor memory device having a multibit parallel test function and a method of testing the same | |
| GB2154033A (en) | Wafer scale integrated circuits | |
| JP3014632B2 (ja) | 半導体メモリ装置の自動テスト回路 | |
| JPS61280100A (ja) | メモリ試験装置 | |
| JP5240135B2 (ja) | 半導体記憶装置の試験方法及び半導体記憶装置 | |
| JP3164939B2 (ja) | 記憶装置の試験回路を備えた装置 | |
| JPH06109812A (ja) | タイミング発生装置 | |
| US6161117A (en) | Waveform generation device and method | |
| JP3233270B2 (ja) | 半導体集積回路 | |
| JP2720773B2 (ja) | アドレスコントロールメモリ回路 | |
| JP2003130929A (ja) | パターン発生器 | |
| JP2903351B2 (ja) | 波形発生装置 | |
| JPH0668539B2 (ja) | 半導体メモリ試験装置 | |
| KR100247857B1 (ko) | 메모리 기능 테스트 타이밍신호 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021126 |