JPH1083304A5 - - Google Patents

Claims (9)

1. 計算システムであって、
   主中央処理装置（ＣＰＵ）マイクロプロセッサ、
   前記主ＣＰＵマイクロプロセッサとは異なる命令集合を有するディジタル信号処理装置（ＤＳＰ）マイクロプロセッサ、
   前記主ＣＰＵマイクロプロセッサと前記ＤＳＰマイクロプロセッサとに結合された記憶装置
   を備え、
   前記記憶装置内のファイルベースオペレーティングシステムであって、前記主ＣＰＵが他に係わって占有されている時間間隔中前記ＤＳＰが前記主ＣＰＵの動作を実行し、それによって前記計算システムの性能を高め、前記計算システムはソフトウェアアプリケーションの少なくともソフトウェア部分を実行することができ、前記ファイルベースオペレーティングシステムは仮想メモリ内の何処でそのようなソフトウェア部分が開始し終了するかを告げるハンドルを定義するソフトウェアを含み、
   前記ＤＳＰマイクロプロセッサに主ＣＰＵマイクロプロセッサ機能を行わさせる動作を、ＤＳＰカーネルソフトウェアが定義し、
   前記主ＣＰＵマイクロプロセッサが何処に送り手ハンドルと受け手ハンドルとがあるかを定義し、
   前記ファイルベースオペレーティングシステムが受け手ハンドルによって定義された位置に情報を送る動作を定義し、
   何処で前記送り手ハンドルと前記受け手ハンドルとが前記ＤＳＰマイクロプロセッサに前記ＣＰＵマイクロプロセッサの代わりに機能を実行させるべきかに基づき前記ＤＳＰカーネルソフトウェアが動作を定義する
   計算システム。
2. 請求項１に記載の計算システムにおいて、前記ＤＳＰマイクロプロセッサと前記主ＣＰＵマイクロプロセッサとに結合されたビデオ集積回路を更に含み、前記記憶装置がディスクとダイナミックランダムアクセスメモリ（ＤＲＡＭ）を更に含み、前記ＤＲＡＭが前記ＤＳＰマイクロプロセッサと、前記主ＣＰＵマイクロプロセッサと、前記ビデオ集積回路とに対して統一メモリアーキテクチャ内で結合される、計算システム。
3. 請求項１に記載の計算システムにおいて、前記計算システムのアプリケーションをサポートする少なくとも１つのアプリケーション装置を更に含み、前記アプリケーション装置が実質的に物理層のみに減少させられかつ前記ＤＳＰマイクロプロセッサに結合されたハードウェアを更に含み、その結果、前記ＤＳＰマイクロプロセッサが前記物理層によって媒介される信号を利用する前記アプリケーションの残りを仮想化しかつ遂行する、計算システム。
4. 請求項１に記載の計算システムにおいて、前記ＤＳＰマイクロプロセッサによる実行用に前記記憶装置内にカーネルソフトウェアを更に含む計算システム。
5. 請求項４に記載の計算システムにおいて、前記ＤＳＰマイクロプロセッサに結合されたＩ／Ｏポートを更に有し、前記カーネルソフトウェアが前記ファイルベースオペレーティングシステムと協働するＤＳＰマイクロプロセッサ動作を定義し、前記主ＣＰＵマイクロプロセッサが占有されすぎて仮想ハードウェアを表す所与の機能を実行できない場合は、前記ＤＳＰマイクロプロセッサが前記機能を実行し、前記主ＣＰＵマイクロプロセッサと前記ＤＳＰマイクロプロセッサとの両方が自由である場合は、前記ファイルベースオペレーティングシステムによって決定されるに従って前記主ＣＰＵマイクロプロセッサ又は前記ＤＳＰマイクロプロセッサのどちらかが前記機能を実行するために選択され、それによって前記仮想ハードウェアが前記ＣＰＵマイクロプロセッサと前記Ｉ／Ｏポートとに係わる移動度を有する、計算システム。
6. 請求項４に記載の計算システムにおいて、前記カーネルソフトウェアが前記ファイルベースオペレーティングシステムを用いて割り込みベースでＤＳＰマイクロプロセッサ動作を定義し、所与の機能に対する優先権が実時間に計算され、かつ機能が ダイナミックに実行され、かつ前記カーネルソフトウェアが前記ファイルベースオペレーティングシステムを供給し、それによって実時間優先権を計算することができる、計算システム。
7. 請求項１に記載の計算システムにおいて、前記ファイルベースオペレーティングシステムが前記ＤＳＰマイクロプロセッサ用プログラム空間について、かつ更に前記主ＣＰＵマイクロプロセッサと前記ＤＳＰマイクロプロセッサとの共用メモリモデルとしての読み出しデータ送り手空間と書込みデータ受け手空間とについて前記記憶装置に対するポインタアドレスを前記ＤＳＰマイクロプロセッサに供給するソフトウェアを含み、それによって前記配置が前記ファイルベースオペレーティングシステムを使用して前記ＤＳＰマイクロプロセッサを前記主ＣＰＵマイクロプロセッサに緊密に結合する、計算システム。
8. 請求項１に記載の計算システムにおいて、前記ファイルベースオペレーティングシステムが、１６ビットアプリケーション用にコールバック機能を通して、かつ３２ビット用にセマフォーを通してアプリケーションと通信する仮想デバイスドライバ（ＶｘＤ）を定義するソフトウェアを含む、計算システム。
9. 請求項１に記載の計算システムにおいて、前記ファイルベースオペレーティングシステムが前記ＤＳＰマイクロプロセッサと前記主ＣＰＵマイクロプロセッサとの間を通信するために使用される割り込みを仮想化する動作を定義する、計算システム。