JPH1083365A - コンピュータ・システム - Google Patents

Abstract

(57)【要約】 【課題】 モデムのハードウエア部分をソフトウエア・
モジュールで実現してサイズ及びコストの低減、機能更
新性の向上を図る。 【解決手段】 モデム・カード３０は、スロット接続器
２８を介してコンピュータに接続され、従来必要であっ
たマイクロコントローラ４０、ＵＡＲＴ４６等を具備し
てない。これらの機能は、コンピュータ自身のオペレー
ティング・システムによってコールされる仮想モデム・
コントローラによって実現される。仮想モデム・コント
ローラは、オペーレーティング・ソフトウェアからはハ
ードウェアに見える仮想のＵＡＲＴを含み、入出力命令
と置き換えるコールのためのエントリ・ポイントを有す
る。これにより、入出力動作を実行するために書かれた
標準的な装置ドライバ・コードを変換し、仮想のＵＡＲ
Ｔを動作することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、パーソナル・コンピュー
タに用いられるモデムに関し、更に特定すれば、仮想化
されたドライバおよびモデム・モジュールとして組織さ
れたソフトウエアを用いて、ホストＣＰＵがコントロー
ラおよびＵＡＲＴ機能を実行し、モジュールが仮想化Ｕ
ＡＲＴインターフェースを通じて通信する、モデムに関
するものである。

【０００２】

【従来の技術】今日のパーソナル・コンピュータのほと
んどは、ある形態のモデム機能を含んでいる。典型的
に、高速モデム・システムがオプション・カード上に内
蔵されており、国際電信電話諮問委員会（ＣＣＩＴＴ:I
nternational Telegraph and Telephone Consultative
Committee）によって勧告された、Ｖ.２２，Ｖ.２２ｂ
ｉｓ，Ｖ.３２，Ｖ.３２ｂｉｓ，およびＶ.３４（２８.
８Ｋｂｐｓ）プロトコルのような、種々のモデム通信プ
ロトコルに対応するための、「データ・ポンプ」(data
pump)を含んでいる。データ・ポンプ自体は、典型的
に、変調、復調、エコー・キャンセレーションを行うＤ
ＳＰ（デジタル信号プロセッサ）、ならびにアナログ−
デジタル（Ａ／Ｄ）およびデジタル−アナログ（Ｄ／
Ａ）変換を行うコーダ／デコーダ（ＣＯＤＥＣ）を含ん
でいる。電話線からのアナログ信号はＣＯＤＥＣによっ
てデジタル化され、次に、ＤＳＰによって復調され、外
部装置から送出された元のデジタル・データを抽出す
る。この手順を逆に行うと、モデムによってデータが外
部装置に送信される。

【０００３】従来のモデムでは、モデムをコンピュータ
・システムにインターフェースするためのサポート・ロ
ジックは、典型的に、マイクロコントローラを含み、こ
れによってＩ／Ｏバスを介してユニバーサル非同期受信
送信機（ＵＡＲＴ:universalasynchronous receiver tr
ansmitter）によって通信リンクを確立し、一連のイベ
ントを制御してコール（呼出）を発信し、あるいはコー
ルに応答し、そしてコンピュータ・システムからのデジ
タル・データの送信または受信を行う。また、マイクロ
コントローラは、典型的に、Ｖ.４２プロトコルによる
もののようなエラー訂正手順や、ＣＣＩＴＴによって勧
告されているＶ.４２ｂｉｓプロトコルによるもののよ
うな圧縮／伸張手順も実行する。

【０００４】ＵＡＲＴは、元々、シリアル・インターフ
ェース、典型的には、バス上にあるデータを直列化する
（すなわち、ＲＳ−２３２通信リンク上でのようなシリ
アル送信、およびこのようなデータの受信、そのパラレ
ル形態への変換、バスを通じての送出）ためのインテリ
ジェント・マイクロチップとして設計されたものであ
る。ＵＡＲＴチップへのアクセスは、通常、パーソナル
・コンピュータ・システムのＩ／Ｏポート（典型的に
は、ＣＯＭ１およびＣＯＭ２）を通じて得られる。典型
的な代表例は、ナショナル・セミコンダクタ・コーポレ
ーション(NationalSemiconductor Corporation)製のＵ
ＡＲＴ８２５０および１６４５０チップである。

【０００５】

【発明が解決しようとする課題】モデム装置のハードウ
エア部分は、このようなモデムの根元的コストの殆どを
占めている。更に、これらハードウェア部分はモデムの
サイズにも影響を及ぼす。モデムの部品数を少しでも減
らすことができれば、コスト低減となるので望ましいこ
とである。

【０００６】更に、技術が急速に変化しすぐに旧式とな
ってしまう今日の状況では、アップグレードが容易なこ
と、および異なるオペレーティング・システム・プラッ
トフォームを越えてのデータの移動可能性(portabilit
y)が、モデム製造者には重要である。製造者は、製品ラ
イフサイクルの短縮化にも拘わらず、ハードウエア開発
コストを回収しようという問題に直面している。したが
って、このようなハードウエア開発における削減は、ど
のようなものであっても、同様に望ましいことである。

【０００７】

【課題を解決するための手段】本発明の好適実施例によ
るモデムでは、ＵＡＲＴおよびマイクロコントローラ機
能を仮想化し、ホスト・プロセッサ上で実行するソフト
ウエア（「モデム・モジュール」）として実施する。モ
デム・モジュールは、オペレーティング・システムと相
互作用を行うオペレーティング・システムに特定した仮
想ポート・ドライバを含む、第２レイヤ（「仮想装置駆
動レイヤ」）とインターフェースする。この二層化アー
キテクチャ(dicotomized architecture)は、モデムを異
なるオペレーティング・システム（ＯＳ）と共に使用す
るときに、モデム・モジュール・ソフトウエアが仮想的
に不変であるという利点がある。殆どのオペレーティン
グ・システムは、既に、ＵＡＲＴと通信する機能(abili
ty)を内蔵している。したがって、仮想装置駆動レイヤ
のみを修正することは、双方のレイヤを修正しようとす
るよりも単純であり、費用効率も高くなる。

【０００８】モデムのハードウエア部分をソフトウエア
・モジュールとして実施することによって、付加的な利
点も得られる。今日の強力なマイクロプロセッサの潜在
能力をレベル化(leveraging)することにより、物理的な
ＵＡＲＴに伴う欠点を解消し、「標準的」モデムよりも
事実上改善された、高速モデム性能が得られる。したが
って、本発明によるモデムは、従来のモデム・カードに
比べて、低価格化、高速化、および高機能化の容易性を
図ることができる。

【０００９】

【発明の実施の形態】図１を参照すると、モデム・カー
ド３０を含む、コンピュータ・システムＣの簡略ブロッ
ク図が示されている。コンピュータ・システムＣは、ホ
スト・バス１６に結合された中央演算ユニット（ＣＰ
Ｕ）システム１０を内蔵している。ホスト・バスは、Ｃ
ＰＵシステム１０を、主メモリ１２と呼ばれるメモリ・
アレイを含む、コンピュータ・システムＣの残りの部分
にインターフェースするように機能する。ＣＰＵシステ
ム１０は、インテル・コーポレーション(Intel Corpora
tion)の４８６またはペンティウム(PENTIUM)のような単
純なマイクロプロセッサで構成することもでき、あるい
は、マイクロプロセッサ、キャッシュ・コントローラ、
およびその他の構成物を含むより完全なＣＰＵシステム
として構成することもできる。ビデオ・システム１４
も、ホスト・バス１６に接続されている。

【００１０】ホスト・バス１６は、バス・コントローラ
１８を通じて、Ｉ／Ｏバス２０に結合されている。バス
・コントローラ１８は、業界標準アーキテクチャ（ＩＳ
Ａ:Industry Standard Architecture)バスまたは拡張業
界標準アーキテクチャ（ＥＩＳＡ:Extended Industry S
tandard Architecture)バスと互換性があることが好ま
しい。Ｉ／Ｏバス２０の正確なアーキテクチャは、本発
明にはさほど重要なことではない。

【００１１】Ｉ／Ｏバス２０には、コンピュータ・シス
テムＣのシステム・ボード上に従来から配置されている
様々な構成要素が接続されている。これらは、ＢＩＯＳ
およびその他のシステム・レベルの命令を与えるリード
・オンリ・メモリ（ＲＯＭ）３２、および８０４２キー
ボード・コントローラ３４を含んでいる。キーボード部
分３６および補助ポート即ちポインティング・デバイス
・ポート３８が、８０４２キーボード・コントローラ３
４に接続されている。ハード・ディスク・ドライブ２４
が、ＩＤＥコントローラ２２を介して、Ｉ／Ｏバス２０
に接続されている。ＩＤＥコントローラ２２は、バッフ
ァ制御ロジックを内蔵し、ＩＤＥ装置に対するデータ読
み出しおよびデータ書き込みの間、ＩＤＥ装置に対して
チップ・セレクト(chip select)を発生する。

【００１２】モデム・カード３０が、スロット接続器２
８を通じて、パーソナル・コンピュータ・メモリ・カー
ド国際連合（ＰＣＭＣＩＡ:Personal Computer Memory
CardInternational Association）インターフェース２
６に接続されている。ＰＣＭＣＩＡインターフェース２
６は、Ｉ／Ｏバス２０への接続を可能にするものであ
る。ＰＣＭＣＩＡ仕様２.０は、もともとメモリ拡張
（標準１.０）インターフェースとして意図されたもの
であるが、ＰＣＭＣＩＡインターフェースを用いたファ
ックス・モデム、ＳＣＳＩアダプタ、全世界測位システ
ム（ＧＰＳ:Global Positioning System)受信機のよう
な様々なＩ／Ｏ装置に、クレジット・カードの大きさの
カードを使用可能にしている。簡略化のために、以下で
論じるモデム機能は、ファクシミリ、データ、および音
声情報を処理する能力を含むものと仮定する。なぜな
ら、これら各々に対する通信プロトコルが関係するから
である。

【００１３】図１のコンピュータ・システムは一例であ
り、多数の他のコンピュータ・システムの設計も使用可
能である。更に、モデム・カード３０は、直接Ｉ／Ｏバ
ス２０上に、またはホスト・バス１６を含む、コンピュ
ータ・システムＣが利用する他のいずれかのバス上に配
置することができる。モデムの正確な位置は本発明には
さほど重要ではない。

【００１４】簡単に図２を参照すると、従来のモデム・
ハードウエアのブロック図が示されている。従来のモデ
ムは、データ・アクセス構成（ＤＡＡ:data access arr
angement)を通じて、電話線（図示せず）に結合され
る。データ・アクセス構成は、モデム３０を電話線から
電気的に分離し、連邦通信委員会（ＦＣＣ:Federal Com
munications Commision）の要求にしたがって、電磁干
渉／無線周波数干渉（ＥＭＩ／ＲＦＩ:electromagnetic
interference/radio frequency interference)の発生
を制御するものである。また、ＤＡＡ５４は通常、受信
信号の送信アナログ信号からの分離も行い、デジタル・
リング信号を発生し、コンピュータ・システムに応答す
るよう通知する。ＤＡＡ５４は、公衆電話交換網（ＰＳ
ＴＮ:public switched telephone network）インターフ
ェースとの互換性があることが好ましい。ＤＡＡ５４
は、標準的な電話機に使用されているＲＪ１１Ｃのよう
な電話ジャックを介して、電話線から信号を受信する。

【００１５】更に、従来のモデムは、ＤＳＰ５８および
サポート・メモリ６４、ＲＡＭ４２およびＲＯＭ４４を
必要とするマイクロコントローラ４０、物理ＵＡＲＴ４
６、ならびに周辺インターフェース装置（ＰＩＤ:perip
heral interface device)４８も含む。このような従来
技術のモデムでは、マイクロコントローラ４０は通常、
ＵＡＲＴ４６を通じてＣＰＵシステム１０と通信を行
う。ＣＰＵ１０は、別個のＵＡＲＴを用いて、ＵＡＲＴ
４６とのデータ送受信を行う。一方、ＵＡＲＴ４６は、
マイクロコントローラ４０にデータを供給し、マイクロ
コントローラ４０からのデータをＣＰＵシステム１０に
送出する。

【００１６】しかしながら、マイクロコントローラ４０
は、単純に、ＣＰＵ１０からのデータを受信したり、電
話線を通じてそれを送出したり、あるいは単純に電話線
からのデータを受信したり、それをＣＰＵ１０に送出し
たりできる訳ではない。すなわち、標準ＨａｙｅｓＡＴ
コマンド・セット(standard Hayes AT command set)の
ようなモデム・コマンド・セットを実施するために必要
なソフトウエアを含んでいる。マイクロコントローラ４
０は、ＵＡＲＴ４６によって設定されるＡＴコマンドに
したがってＡＳＣＩＩコマンドを受信し、該コマンドに
基づいて種々の機能を行うソフトウエアを含んでいる。
例えば、「ＡＴＨ」コマンドは、マイクロコントローラ
４０に、ＤＡＡ５４を「終了させ」(hang up)、モデム
・リンクを遮断させる。他のコマンドは、ＡＴコマンド
・セットにより既知である。更に、マイクロコントロー
ラ４０は、種々のエラー訂正およびデータ圧縮プロトコ
ルも実施する。これらの機能は全て、当業者には公知で
ある。ソフトウエアがコマンド・モードではなく通信モ
ードにあるときは、マイクロコントローラ４０はＵＡＲ
Ｔ４６およびＤＳＰ５８との間でデータの受け渡しを行
う。次いで、ＤＳＰ５８は、このデータを適切なデジタ
ル化信号レベルに変換し、そのデータをＣＯＤＥＣ５６
（図４参照）に転送する。データ通信モードを終了しコ
マンド・モードに入るためには、マイクロコントローラ
４０は、ＡＴコマンド・セットにしたがって動作するこ
とが好ましく、コマンド・モードに切り替え、マイクロ
コントローラ４０を通じてホストＰＣにＡＴコマンドを
供給させることによって、一連の３つのプラス符号「＋
＋＋」に応答する。マイクロコントローラ４０に使用さ
れる１つの一般的なマイクロコントローラは、モトロー
ラ(Motorola)のＭＣ６８３０２を埋め込んだコントロー
ラである。

【００１７】次に図３を参照すると、ここに開示する本
発明の実施例によるモデム・ハードウエアのブロック図
が示されている。ソフトウエアで実現されたことにより
もはや不要となった物理的構成要素は、破線で示されて
いる。上述のように、従来技術のモデム・システムは通
常マイクロコントローラ４０（図２）を含んでおり、こ
れがＤＳＰ５８にデータを供給し、モニタおよびＤＡＡ
５４を制御して、必要に応じてオンフックまたはオフフ
ックを行っていた。通信リンクを確立するためには、マ
イクロコントローラ４０は、適切な信号列を送出して発
信するか、あるいは電話のコールに応答する。しかしな
がら、好適実施例によるモデムでは、マイクロコントロ
ーラ４０やＵＡＲＴ４６の様々な機能は、仮想モデム・
モジュール１１４（図５および図６）において実現され
ている。このソフトウエア・インプリメンテーションの
結果、大幅な経済的節約とデータ・レートの向上が得ら
れた。更に、マイクロコントローラ４０およびＵＡＲＴ
４６は、好ましくは、他のオペレーティング・システム
・ソフトウエアからは独立したモジュールとして実施す
ることにより、マイクロコントローラ４０ならびにマイ
クロコントローラ４０およびＵＡＲＴ４６の仮想バージ
ョンを、他のオペレーティング・システムに容易に移動
できるようにする。

【００１８】ここで図４に進むと、本発明によるモデム
・カード３０がより詳細に示されている。ＰＣＭＣＩＡ
ホスト・インターフェース特定用途集積回路（ＡＣＩ
Ｃ:application specific integrated circuit)ＰＩＤ
２ ６２を用い、ＰＣＭＣＩＡスロット接続器２８を介
して、モデム・カード３０がコンピュータ・システムＣ
に接続されている。ＰＩＤ２ ６２はＥＥＰＲＯＭ６４
にも接続されている。ＥＥＰＲＯＭ６４は、ＰＩＤ２
６２にロードされるカード情報構造（ＣＩＳ:Card Info
rmation Structure）を含む。好適実施例では、ＥＥＰ
ＲＯＭ６４は、ナショナル・セミコンダクタ・コーポレ
ーションによって製造されたものである。ＰＩＤ２ ６
２は、更に、インターフェースＡＳＩＣ Ｖ３２ＩＮＦ
Ｃ２にも接続されており、一方、これはＤＳＰチップ５
８に対するインターフェースを備えている。ＤＳＰ５８
は、所望のモデム機能を与えるための計算を行う。好適
実施例では、ＤＳＰ５８は、ＡＴ＆Ｔコーポレーション
(AT&T corporation)によって製造された汎用のＤＳＰ１
６Ａである。

【００１９】ＤＳＰ５８は、通常、コンピュータ・シス
テムＣからのデジタル・データを、デジタル化されたア
ナログ波形に変換し、ＣＯＤＥＣ５６に供給する。ＣＯ
ＤＥＣ５６は、次に、真のアナログ波形をＤＡＡ５４に
供給する。また、ＤＳＰ５８は、ＣＯＤＥＣ５６からデ
ジタル化されたアナログ波形を受け取る。ＣＯＤＥＣ５
６は、ＤＡＡ５４から真のアナログ波形を受け取り、こ
のアナログ・データを、コンピュータ・システムＣのた
めにデジタル・データに変換する。また、ＤＳＰ５８
は、エコー・キャンセレーションも行い、送信信号によ
ってモデム３０にエコー・バックされる信号を打ち消す
ことが好ましい。

【００２０】ＣＯＤＥＣ５６は、ＲＸＤ、ＴＸＤ、ＳＹ
ＮＣ、ＣＬＫと呼ばれる４つの信号によって、ＤＳＰ５
８に接続される。ＲＸＤおよびＴＸＤ信号は、受信およ
び送信デジタル信号であり、ＳＹＮＣおよびＣＬＫ信号
は、ＤＳＰ５８とコーデック５６との間で利用される従
来の信号である。Ｖ３２ＩＮＦＣ２ ６０、ＤＳＰ５８
およびＣＯＤＥＣ５６が連携して、一般的に「データ・
ポンプ」５０と呼ばれるものを形成する。データ・ポン
プ５０は、典型的に、モデム通信の様々なプロトコルに
対応する、モデム・データ・ポンプ・チップ・セットで
ある。好適実施例では、データ・ポンプ５０として、Ａ
Ｔ＆Ｔマイクロエレクトロニクス(AT&TMicroelectronic
s)によって販売されている、ＤＳＰ１６Ａ−Ｖ３２ＩＮ
ＦＣ２−ＬＴ Ｖ.３２ｂｉｓ ｐｌｕｓ ＦＡＸ Ｄａｔ
ａ Ｐｕｍｐ Ｃｈｉｐ Ｓｅｔを用いている。

【００２１】コーデック５６は、ＲＸＡ即ちＤＡＡ５４
からの受信アナログ信号を受け、ＴＸＡ即ち送信アナロ
グ信号をＤＡＡ５４に供給する。ＣＯＤＥＣ５６は、Ｄ
ＳＰ５８による処理のために、ＲＸＡ信号からのアナロ
グ・データをデジタル化する。同様に、ＤＳＰ５８から
受けたデジタル・データＴＸＤは、ＴＸＡ信号上でアナ
ログ・フォーマットに変換される。

【００２２】上述のように、ＤＡＡ５４は、ＦＣＣ即ち
ＥＭＩ／ＲＦＩ干渉制御のための国内規制を満足するた
めに、モデム３０を電話線から分離するように機能す
る。外部装置からＤＡＡ５４に受信されるデータは、濾
波され、ＴＸＡ信号上でＣＯＤＥＣ５６からＤＡＡ５４
に、アナログ形態で供給される。同様に、モデム３０に
よって送信されるデータは、ＣＯＤＥＣ５６からＤＡＡ
５４に、ＴＸＡ信号上で供給され、次にＤＡＡ５４によ
って電話線上でアサートされる。データはＤＳＰ５８お
よびＣＯＤＥＣ５６間を直列に転送されることが好まし
い。例示したＤＡＡ回路の更なる詳細は、"Modem Havin
g Separate Modem Engine and Data Access Arrangemen
t"と題する、係属中の米国特許出願番号第０８／３０
４，２６２号に開示され、本出願において参照されてい
る。

【００２３】ＤＡＡ５４は、ＲＪ−１１電話ジャック５
２を通じて、標準電話線に接続されている。電話ジャッ
ク５２は、当業者には既知にように、ある電話信号を供
給および受信するために設けられている。多くの異なる
種類の電話線およびその他の送信媒体が考えられるの
で、電話ジャック５２およびＤＡＡ５４は、いかなる電
話線手段または送信媒体が使用されても、それと互換性
を保つように構成される。本発明は、送信媒体、電話ジ
ャックまたはＤＡＡのいずれの特定のタイプにも限定さ
れないので、ここに示すものは、単に例示の目的で使用
しているに過ぎないものである。

【００２４】好適実施例によるモデム３０は、プラグ・
アンド・プレイ外部ＣＯＭ装置仕様に記載されている方
法にしたがって、それ自体を識別可能とすることが理想
的である。加えて、Windows（登録商標）９５のロゴに
適任とするために、モデム３０は、データ・モデムに対
するＶ.４２／Ｖ４２ｂｉｓプロトコルによる少なくと
も毎秒９６００ビット（ｂｐｓ）に対応し、ＴＩＡ−６
０２（Hayes（登録商標）互換）ＡＴコマンド・セッ
ト、およびＶ４２／Ｖ４２ｂｉｓのフロー制御のための
拡張機能に対応し、クラス１（ＴＩＡ−５７８Ａ）の少
なくとも９６００ｂｐｓ Ｖ.２９のファックス機能に
対応し、更に、１６４５９Ａ／１６５５０と互換性のあ
るＵＡＲＴインターフェースに対応しなければならな
い。Windows（登録商標）９５は、古い８２５０ＵＡＲ
Ｔチップにも対応する。

【００２５】Window（登録商標）９５の背景 Window（登録商標）９５の核心は、仮想マシーン・マネ
ージャ（ＶＭＭ:virtual machine manager）と呼ばれ
る、３２ビット・プロテクト・モード・オペレーティン
グ・システムである。ＶＭＭは、メモリ、プロセス、割
り込み、および一般的な保護不履行のような例外を管理
するサービスを提供する。ＶＭＭは仮想装置（ＶｘＤ）
と共に動作し、仮想装置が割り込みや不履行を傍受し
て、アプリケーションが有するハードウエア装置へのア
クセスや、インストールされたソフトウエアの管理を行
えるようにする。ＶＭＭおよびＶｘＤは双方とも、単一
３２ビット・フラット・モデル・アドレス空間におい
て、特権レベル０（リング０とも言う）で実行する。リ
ング０で実行するコードは、プロセッサが処理可能なあ
らゆるタスクを遂行することができ、更に、コンピュー
タ・システム内のいかなるメモリ・アドレスでも操作可
能である。リング１はリング２よりも特権が多く、一方
リング２はリング３よりも特権が多い。Windows（登録
商標）９５は、リング０およびリング３のみを使用す
る。

【００２６】Windows（登録商標）９５では、ＶｘＤは
３２ビット・プロテクト・モード・モジュールであり、
コンピュータのハードウエア装置を管理し、ソフトウエ
アに対応することによって、装置に独立のＶＭＭをサポ
ートする。ＶｘＤは、直接メモリ・アクセス（ＤＭＡ）
素子、ＩＤＥコントローラ、シリアル・ポート、パラレ
ル・ポート、キーボード、およびビデオ・カード・アダ
プタを含む、典型的なコンピュータ・システムＣ内のハ
ードウエア装置全てに対応する。ＶｘＤは、プログラム
可能な処理モードを有する、即ち、任意の時間期間にわ
たってデータを保持するあらゆるハードウエア装置に必
要なものである。即ち、多数の仮想マシーンまたはアプ
リケーション間で切り替えることによって、ハードウエ
ア装置の状態を変化させることができれる場合は、この
装置は常に対応するＶｘＤを備える必要がある。

【００２７】Windows（登録商標）９５は、ユーザがカ
スタムＶｘＤをインストールできるようにすることによ
って、ハードウエア装置の追加を支援する。また、Ｖｘ
Ｄがソフトウエアを支援することも許されているが、対
応するハードウエア装置については許されていない。

【００２８】モデム・ソフトウエア 次に図５を参照すると、本発明によるコントローラのな
いモデムを実施したWindows（登録商標）９５オペレー
ティング・システムの様々なソフトウエア構成が示され
ている。モデム・ソフトウエアは、モデムを使用したい
アプリケーションとモデム自体との間に介在するソフト
ウエア・レイヤとして組織されている。Windows（登録
商標）９５は、Windows（登録商標）３.ｘおよびＤＯＳ
に対して、上位互換性がある。ここに開示する実施例に
よるモデムでは、したがって、Windows（登録商標）９
５の３２ビット・アプリケーション１００、Windows
（登録商標）３.ｘの１６ビット・アプリケーション１
０２、およびWindows（登録商標）９５のＤＯＳアプリ
ケーション１０４全てに対応する。これらのアプリケー
ションは全てリング３で実行し、各々多少異なる方法
で、モデム・モジュール１１４とのインターフェースを
行う。

【００２９】３２ビット・アプリケーション１００で
は、サービス要求は、ＶＣＯＭＭ.３８６ １０８、仮想
通信ドライバによって処理される。ＶＣＯＭＭ.３８６
１０８は、プロテクト・モードが高速データ・ポートお
よび従来のＲＳ−２３２シリアル・ポート（ＣＯＭポー
ト）に対応できるようにする。ＶＣＯＭＭ.３８６ １０
８は、通信装置への全てのアクセスを管理し、１２８個
のシリアル・ポートまで対応可能である。

【００３０】ＶＣＯＭＭ.３８６ １０８は、Windows
（登録商標）９５オペレーティング・システムに用いら
れている標準的なモジュールの１つであり、本発明によ
れば不変のままである。その様々なインターフェース・
プロトコルは、当業者にはよく知られている。

【００３１】Windows（登録商標）３.ｘ用１６ビット・
アプリケーション１０２の場合、かかるアプリケーショ
ンはWindows（登録商標）９５アーキテクチャを使用す
ることができないので、多少異なる実行経路が必要とな
る。Windows（登録商標）３.ｘ用に書かれた通信用ソフ
トウエアは、Ｗｉｎ１６Ｃｏｍｍ ＡＰＩ（図示せず）
を用いてサービスを要求することを基本とし、また、Wi
ndows（登録商標）９５の別の標準的なモジュールであ
る、通信ドライバＣＯＭＭ.ＤＲＶ１０６とインターフ
ェースすることも念頭においている。ＣＯＭＭ.ＤＲＶ
１０６は、１組のエクスポート機能(exported functio
n)を備えており、アプリケーションがこれをコールして
Windows（登録商標）の通信ＡＰＩを実施する。Windows
（登録商標）９５では、ＣＯＭＭ.ＤＲＶ１０６はいず
れの特定通信ハードウエアとも連結されておらず、Wind
ows（登録商標）の以前のバージョンにおいて行われた
ように、交換されていない。ＣＯＭＭ.ＤＲＶ１０６
は、ＶＣＯＭＭ.３８６ １０８を物理ポートであるかの
ように、直接これと通信することによって、通信資源に
アクセスする。

【００３２】Windows（登録商標）３.ｘ用アプリケーシ
ョン１０２および３２ビット・アプリケーション１００
では、ＶＣＯＭＭ.３８６ １０８は、ＣＰＱＦＭＷ９
５.ＶＸＤ１１２とインターフェースを行う。ＣＰＱＦ
ＭＷ９５.ＶＸＤ１１２は、仮想ポート・ドライバであ
り、直接ＶＣＯＭＭ.３８６のサービスをコールするこ
とができ、あるいはＶＣＯＭＭ.３８６が通信ポートに
アクセスするために用いることができる。Windows（登
録商標）９５では、ＶＣＯＭＭ.３８６は、物理的ハー
ドウエアと通信するためには、仮想ポート装置ドライバ
を必要とする。ＣＰＱＦＭＷ９５.ＸＶＤ１１２は、こ
の仮想装置ドライバを提供するものである。しかしなが
ら、直接ＵＡＲＴと通信する代わりに、以下に述べるよ
うに、ＣＰＱＦＭＷ９５.ＶＸＤ１１２は、太線で表さ
れている仮想ＵＡＲＴを通じて、モデム・モジュール１
１４と通信を行う。好適実施例では、仮想ＵＡＲＴはモ
デム・モジュール１１４内に含まれている。従来技術の
システムでは、ＵＡＲＴチップは、コンピュータ・シス
テムのＣＯＭポートのハードウエア部分であり、実際に
ＣＰＵシステム１０と、ＣＯＭポートに取り付けられて
いるいずれかの装置との間で通信を行う。上述のよう
に、ＵＡＲＴは典型的にパラレル・データをシリアル化
して送信し、開始ビット、パリティ・ビットおよびスト
ップ・ビットを挿入し、シリアル・データを受信してパ
ラレル・データに変換する。物理ＵＡＲＴは、クロック
制御や構成可能レジスタを含む、様々な任意の機能を与
える。必要なＵＡＲＴ機能は、好適実施例によるモデム
では、ソフトウエアで実現される。ＣＰＱＦＭＷ９５.
ＶＸＤとモデム・モジュール１１４との間のインターフ
ェースの詳細については、図７と関連して以下で説明す
る。アセンブリ言語で書かれたそのソース・コードを添
付資料Ａに示す。

【００３３】また、モデム・モジュール１１４はモデム
・コードも含み、典型的に、モデム・コードは物理マイ
クロコントローラ内にプログラムされる。Windows（登
録商標）３.ｘとの互換性の理由で、モデム・モジュー
ル１１４は２つの部分、即ち、ＣＰＱＦＭ１９Ａ.３８
６ １１４ａおよびＣＰＱＦＭ１９Ｂ.３８６ １１４ｂ
に分離されるが、Windows（登録商標）９５のインプリ
メンテーションでは統合可能である。上述のように、モ
デム・モジュール１１４はオペレーティング・システム
には依存しない。モデム・モジュール１１４のデータ端
末機器（ＤＴＥ:Data Terminal Equipment）部分は、デ
ータの供給または受信を行う送信線の端部に配置された
装置（即ち、コンピュータ、電話機、ファックス等）を
エミュレート(emulate)する。更に、モデム・モジュー
ル１１４のデータ通信機器（ＤＣＥ）部分は、一般的に
モデムである、データ送信装置をエミュレートする。好
適実施例では、モジュール１１４のＤＴＥ部分およびＤ
ＣＥ部分間のシリアル・データ交換インターフェース
は、ＥＩＡ（Electronic Industires Association)のＲ
Ｓ２３２Ｃ規格に従っている。

【００３４】簡単にWindows（登録商標）９５ＤＯＳ用
アプリケーション１０４に言及すると、この場合も、デ
ータは異なる経路を通じてモデム・モジュール１１４に
達する。データは最初にＣＰＱＦＭＤＢ.ＶＸＤ１１０
に移動する。これは、Windows（登録商標）９５ＤＯＳ
インターフェース、即ち「ＤＯＳ ｂｏｘ」において実
行するアプリケーション用の通信ハードウエアをシミュ
レートする、ポート仮想化ＶｘＤである。このソース・
コードを添付資料Ｂに示す。ＶＣＯＭＭ.３８６に登録
した後、ＣＰＱＦＭＤＢ.ＶＸＤ１１０は、仮想ポート
・ドライバＣＰＱＦＭＷ９５.ＶＸＤ１１２にデータを
再送出することが許される。ＣＰＱＦＭＤＢ.ＶＸＤ１
１０およびＣＰＱＦＭＷ９５.ＶＸＤ１１２間のインタ
ーフェースは図７により詳細に示されている。

【００３５】モデム・モジュール１１４は、ＰＣＭＣＩ
Ａインターフェース２６およびＰＣＭＣＩＡスロット接
続器２８を通じて、モデム・カード３０上のハードウエ
ア（特に、ＤＳＰ５８）に通信する。データ通信では、
モデム・モジュール１１４によってＤＳＰ５８に送出さ
れた情報は、キャリア開始および停止コマンドと、送出
すべきデータとを含んでいる。モデム・モジュールは、
当業者には公知のモデムＡＴコマンドを用いて、どのよ
うにしてデータをＤＳＰ５８に送出するかを決定する。
データの受信後、ＤＳＰ５８はキャリア信号を発生し、
電話線を介してのデータを変調する。

【００３６】モデム・モジュール１１４を実施するハー
ドウエアは、概略的に、従来技術のシステムにおいてマ
イクロプログラム４０をプログラムするために使用する
ソフトウエアと同一である。これは、Ｃ言語のような高
水準コードで書くことができ、種々のプロセッサ間での
移植を可能にする。更に、モデム・モジュール１１４が
元々マイクロコントローラ４０のためにＣ言語で書かれ
たものである場合、これを単純にコンパイルし直すこと
によって、本発明によるモデム・モジュール１１４とし
て使用することができる。

【００３７】マイクロコントローラ４０用のコードは、
当技術分野では一般的によく知られている。これは、R.
Scott & Associatesのような多数の供給元から入手可
能である。通常これは高水準言語で書かれているので、
様々なマイクロコントローラ４０で使用可能である。し
かしながら、図２のマイクロコントローラ４０を参照す
ると、マイクロコントローラ４０に使用されているコー
ドはＵＡＲＴ４６およびＤＳＰ５８との通信を念頭に入
れていることを、理解しなければならない。本発明によ
れば、ＵＡＲＴ４６は、代わりに、添付資料Ｃに含まれ
る「仮想」コードとして実施されている。したがって、
「貼り付け」インターフェース(glue interface)がマイ
クロコントローラ４０には必要となるので、ハードウエ
アのＵＡＲＴではなく、その代わりにソフトウエア・ル
ーチンと通信し、ＵＡＲＴ４６、およびコンピュータ・
システム自体に通常存在するＵＡＲＴを仮想化する。こ
の「貼り付け」ルーチンも添付資料Ｃに示している。こ
れらのルーチンも、ＰＣＭＣＩＡインターフェースを通
じて、ＰＣＭＣＩＡモデム・カード３０と通信するため
に使用される。

【００３８】ＤＳＰ５８によって発生されるハードウエ
ア割り込みは、割り込みハンドラＶＰＩＣＤ.３８６ １
１６を通じて、仮想ポート・ドライバＣＰＱＦＭＷ９
５.ＶＸＤ１１２に伝達される。ＶＰＩＣＤ.３８６ １
１６は、標準的なマイクロソフトのＶｘＤであり、シス
テムがブートされると直ちにインストールされる。ポー
ト・ドライバは、キューを用いて入出力処理を行うべき
ときには、このような割り込みハンドラをインストール
しなければならない。

【００３９】本発明にしたがって実施されたWindow（登
録商標）３.１の様々なソフトウエア構成を描いたブロ
ック図が図６に示されている。モデム・ソフトウエア
は、Window（登録商標）３.１およびWindow（登録商
標）３.１ＤＯＳ用アプリケーション１０２、１０４と
実装されたモデム・カード３０との間に挿入されたソフ
トウエア・レイヤとして組織されている。

【００４０】ＤＯＳアプリケーション１０４では、読み
出しおよび書き込みは、ポートに依存し、ＣＰＵシステ
ム１０によって受信され、ＣＰＱＦＭＶＣＤ.３８６ １
２２に転送される。ＣＰＱＦＭＶＣＤ.３８６ １２２
は、ＤＯＳおよびWindow（登録商標）３.１用アプリケ
ーションを処理する、低レベル仮想通信ドライバ（Ｖｘ
Ｄ）である。ＣＰＱＦＭＶＣＤ.３８６ １２２は、ポー
ト仮想化ＶｘＤ ＣＰＱＦＭＤＢ.ＶＸＤ１１０（図５）
の機能の内のいくつかを行うが、Window（登録商標）
３.１では、実際に物理ポートと通信するために、更に
ソフトウエアを含んでいる。Window（登録商標）９５
は、図５に示すように、ＶＣＯＭＭ.３８６１０８およ
びＣＰＱＦＭＤＢ.ＶＤＸ１１０が提供する仮想インタ
ーフェースを、ＣＰＱＦＭＷ９５.ＶＸＤ１１２とモデ
ム・ソフトウエア１１４が一体で提供する実際の物理イ
ンターフェースから分離する。したがって、ＣＰＱＦＭ
ＶＣＤ.３８６は、データストリームを従来技術のモデ
ムまたはその他のシリアル・ポート装置に送出すること
ができるように修正することが好ましい。コントローラ
を含まないモデム３０を使用しないＤＯＳ用アプリケー
ション１０４では、ＣＰＦＭＶＣＤ.３８６ １２２は、
データストリームを取得し、ＣＯＭＢＵＦＦ.３８６ １
２４（標準的なマイクロソフトＶｘＤ）を使用すること
により、それをバッファ記憶する。

【００４１】コントローラを具備しないモデム３０を必
要とするアプリケーションでは、データはＣＰＱＦＭＷ
３１.３８６ １２６を通じてバッファ記憶される。ＣＰ
ＱＦＭＷ３１.３８６ １２６は、実際には、ＣＯＭＢＵ
ＦＦ.３８６ １２４コードの幾つかの部分を実現する。
ＣＰＱＦＭＷ３１.３８６ １２６は、添付資料Ｄとして
含まれている。次に、データはモデム・モジュール１１
４に供給され、続いてモデム・ハードウエアに送出され
る。全てのシリアル・ポート・データは、ＣＰＱＦＭＶ
ＣＤ.３８６ １２２を通過する。ＣＰＱＦＭＶＣＤ.３
８６ １２２は、ＣＰＱＦＭＷ３１.３８６ １２６レジ
スタとの通信を可能にするルーチン・コールを有する。
ここに開示する実施例では、ＣＰＱＦＭＶＣＤ.３８６
１２２は、マイクロソフトのＶｘＤであり、ＣＰＱＦＭ
Ｗ３１.３８６ １２６を認識するように、多少修正され
たものである。ＣＰＱＦＭＶＣＤ.３８６ １２２および
ＣＰＱＦＭＷ３１.３８６ １２６間の通信は、図８Ａお
よび図８Ｂにより詳しく示されている。

【００４２】しかしながら、モデム・モジュール１１４
は、図６のWindows（登録商標）３.１のインプリメンテ
ーションおよび図５のWindows（登録商標）９５のイン
プリメンテーションの双方において同一である。即ち、
モデム・モジュール１１４内部の仮想ＵＡＲＴと通信す
る仮想装置ドライバのみが異なるに過ぎないものであ
る。Windows（登録商標）９５では、ＣＰＱＦＭＷ９５.
ＶＸＤ１１２（追加資料Ａ）を用いて、モデム・モジュ
ール１１４の仮想ＵＡＲＴコードとの通信を行ってい
る。Windows（登録商標）３.１バージョンでは、モデム
ＣＰＱＦＭＷ３１.３８６ １２６がこの役割を行うと想
定する。

【００４３】Windows（登録商標）３.１用アプリケーシ
ョン１０２では、通信はWindows（登録商標）プロテク
ト・モードＡＰＩ ＳＳＣｏｍ.ｄｒｖ１２０によって処
理される。ＳＳＣｏｍ.ｄｒｖ１２０は、ソフトウエア
・フック(software hook)を使用することにより、ＣＰ
ＱＦＭＶＣＤ.３８６ １２２にデータを渡す。その後、
データは、ＤＯＳ用アプリケーションに用いたのと同じ
経路に従って移動する。

【００４４】ＣＰＱＦＭＣＦＧ.ＥＸＥ１３０は、隠れ
（hidden) Windows（登録商標）アプリケーションであ
り、Windows（登録商標）３.１と共に起動される。ＣＰ
ＱＦＭＣＦＧ.ＥＸＥ１３０はカード・サービス１３２
に登録される。カード・サービス１３２は、ソケット・
サービス（製造者に依存するＰＣＭＣＩＡカード伝達す
る方法）への高水準インターフェースである。ＰＣＭＣ
ＩＡカード３０を挿入すると、カード・サービス１３２
は、当該カードが本発明によるコントローラのないモデ
ム・カード３０であるか否か調べる。その場、ＣＰＱＦ
ＭＷ３１.３８６１２６をコールし、準拠するカードが
実装されたことを知らせる。すると、ＣＰＱＦＭＷ３
１.３８６ １２６は、ＣＰＱＦＭＶＣＤ.３８６ １２２
に対して、後続のモデム・データをモデム・モジュール
１１４に向けるよう指令する。ＱＵＥＵＥＳ１３４は、
ＳＳＣｏｍｍ.ｄｒｖ１２０およびＣＰＱＦＭＷ３１.３
８６１２６間で通信されるデータをバッファ記憶するた
めに用いられる。

【００４５】仮想化ＵＡＲＴは、ＣＰＱＦＭＷ３１.３
８６およびモデム・モジュール１１４間の太線で表され
ている。ＶＰＩＣＤ.３８６ １１６、モデム・モジュー
ル１１４、およびその他のシステム構成要素は、本質的
に、図５に関して論じたものと同一の機能を行う。

【００４６】図７を参照すると、ＣＰＱＦＭＷ９５.Ｖ
ＸＤ１１２およびモデム・モジュール１１４のインター
フェースが詳細に示されている。上述のように、割り込
みハンドラＶＰＩＣＤ.３８６ １１６は、ＤＳＰ５８か
らのハードウエア割り込みをＣＰＱＦＭＷ９５.ＶＸＤ
１１２に伝達する。更に、仮想ＵＡＲＴからの「仮想」
割り込みも、最終的には、割り込みハンドラＶＰＩＣ
Ｄ.３８６ １１６を通過する。図示したのは、ＣＰＱＦ
ＭＷ９５.ＶＸＤに結合されているモデム・モジュール
１１４内の仮想ＵＡＲＴの受信データ・レジスタ内に入
りつつある受信データの場合である。その場合、「割り
込み」は、ＣＰＱＦＭＷ９５.ＶＸＤ１１２内の直列割
り込みサービス・ルーチンに、モデム・モジュール１１
４の同じ仮想ＵＡＲＴの別のレジスタの中にある、割り
込みソースを検査させる。この割り込みソースに基づい
て、割り込みルーチンは、割り込みサービス・ジャンプ
・テーブル１１２ａに基づき、データを入手可能なルー
チンにジャンプする。このルーチンは、モデム・モジュ
ール１１４内の仮想ＵＡＲＴから、データを読み込まな
ければならない。

【００４７】標準的なＵＡＲＴサービス・ドライバが、
どのようにして物理ＵＡＲＴからこのデータを読み込む
かについて考慮しなければならない。通常、ｘ８６アセ
ンブリ言語の"ＩＮ"処理は、適切な入出力位置から実行
される。これは、リング０で行うことができる。リング
０では、図７のコードが動作するが、この場合は、読み
出すべきＵＡＲＴは仮想ＵＡＲＴである。したがっ
て、"ＩＮ"処理を実行する代わりに、ＣＰＱＦＭＷ９
５.ＶＸＤ １１２のソース・コードは、各”ＩN"命令を
マクロで置き換える。このマクロは、インライン・コー
ド(in-line code)をコンパイルし、"ＩＮ"処理を実行す
る代わりに、ＣＰＱＦＭＷ９５.ＶＸＤ１１２に結合さ
れている仮想ＵＡＲＴ内の適切なルーチンをコールす
る。ＵＡＲＴへの書き込み処理については、対応する"
ＯＵＴ"入出力処理が同様のマクロで置き換えられる。

【００４８】このように、"ＩＮ"および"ＯＵＴ"入出力
命令を対応するマクロで置き換えることによって、標準
的な物理ＵＡＲＴ仮想装置ドライバをＣＰＱＦＭＷ.Ｖ
ＸＤ１１２に使用することができる。図７のソフトウエ
ア相互作用の詳細は、図９〜図２０のフローチャートに
示されている。

【００４９】しかし、更に、モデム・モジュール１１４
は、オペレーティング・システム間において仮想的に不
変のままでいることが可能である。これは、単純に、オ
ペレーティング・システムの装置ドライバへの「仮想」
ＵＡＲＴインターフェースを表わし、装置ドライバを多
少修正して、物理的な入力または出力を行う代わりに、
そのインターフェースをコールする。しかし、仮想化イ
ンターフェースのために、これ以上装置ドライバに変更
を加える必要はない。ＵＡＲＴに伝達可能であれば、仮
想化ＵＡＲＴにも伝達可能である。

【００５０】ＰＣＭＣＩＡカード３０に対するモデム・
コントローラ１１４のインターフェースは、標準的なＰ
ＣＭＣＩＡインターフェースを介して行われる。モデム
・モジュール１１４のこの部分は、モデム・モジュール
１１４の残りの部分から分離され、ハードウエア・イン
ターフェースにおける変更を一部分に制限できるように
することが好ましい。このインターフェースのソース・
コードを添付資料Ｅに示している。

【００５１】モデム・モジュール１１４はまた、実際の
システム割り込み、特に、ＶＰＩＣＤ.３８６ １１６に
よる、ＰＣＭＣＩＡカード３０自体のＤＳＰ５８からの
割り込みからも分離することが好ましい。このようにす
れば、モデム・モジュール１１４は、割り込みソースの
ハードウエア構成には依存しない。更に、モデム・モジ
ュール１１４は、１０ｍｓ毎にコールし、ＤＳＰ５８と
の通信を維持するために必要得なデータ処理を実行でき
るようにするが好ましい。

【００５２】図８Ａおよび図８Ｂは、本発明によるモデ
ムがコンピュータ・システム内にインストールされてい
るか否かを判定するために、ＣＰＱＦＭＶＣＤ／３８６
１２２が使用するルーチンを示している。まず図８Ａ
を参照すると、制御は、ルーチンＶＣＤ＿ＤＩＳＰＡＴ
ＣＨ＿ＩＯ２００で開始し、これは捕獲されたＩ／Ｏに
続いている。このルーチンは、ＣＰＱＦＭＶＣＤ.２８
６ １２２ソフトウエア内に含まれている。制御は、次
にステップ２０２に移行し、ＶＣＨＤ＿ＤＩＳＰＡＴＣ
Ｈ＿ＩＯをコールする。これは、ＣＰＱＦＭＷ３１.３
８６ １２６モジュール内に含まれている。ルーチン
（図８Ｂ）は、最初に、コントローラのないモデム・ポ
ートを捕獲したか否かについて判断を行う。捕獲したな
らば、コントロールはステップ２１４に移行し、キャリ
ー・フラグをクリアする。捕獲しなかったならば、制御
はステップ２１６に移行し、キャリー・フラグをクリア
する。いずれの場合でも、制御は次にステップ２１８に
移行し、ＶＣＤ＿ＤＩＳＰＡＴＣＨ＿ＩＯ２００に戻
る、すなわちリターンする。

【００５３】このリターンに続いて、制御はステップ２
０４に移行し、キャリー・フラグのステータスを検査す
る。キャリー・フラグがセットされている場合、制御は
ステップ２０６に移行し、Ｉ／Ｏコールは従来のように
実行される。キャリー・フラグがＶＣＨＤ＿ＤＩＳＰＡ
ＴＣＨ＿ＩＯ２００によってセットされなかった場合、
コントローラを具備しないモデムＩ／Ｏとして、データ
・コールを行う。ステップ２０６または２０８のいずれ
かに続いて、制御は次にステップ２１０に移行しリター
ンする。

【００５４】このソフトウエア・モジュールの構成を用
いて、従来のＲＳ−２３２ＣＯＭポートまたはＩＳＤＮ
ライン、更に次世代のパラレル・ポート・モデム上でも
動作するモデムに対応可能とすることが考えられる。

【００５５】本発明によって実現されるモデムは様々な
マイクロコントローラを含み、ＵＡＲＴ機能は仮想化さ
れたモデム・モジュールにおいて実現されることが明ら
かであろう。このソフトウエア・インプリメンテーショ
ンの結果、大幅な経済的節約およびデータ・レートの上
昇がもたらされる。更に、マイクロコントローラおよび
ＵＡＲＴ機能は、他のオペレーティング・システム・ソ
フトウエアからは独立したモジュールとして実施するこ
とにより、マイクロコントローラやＵＡＲＴの仮想化バ
ージョンを他のオペレーティング・システムに容易に移
植(port)できるようにすることが好ましい。

【００５６】コントローラの無いモデムのモジュール化 再び図５、図６および図７を参照すると、本発明による
コントローラのないモジュールの機能分散が示されてい
る。図５および図６におけるＣＰＱＦＭＷ３１.３８６
１２６モジュールおよびＣＰＱＦＭＷ９５.ＶＸＤ１１
２モジュールは、仮想装置ドライバの異なる例示であ
り、それぞれ、前者はWindows（登録商標）３.１オペレ
ーティング・システムと互換性があり、他方はWindows
（登録商標）９５オペレーティング・システムと互換性
がある。これらの装置ドライバがそれぞれ対応するオペ
レーティング・システムに合わせなければならないイン
ターフェースは異なるが、通常、これらは、ＵＡＲＴに
アクセスしなければならない種々のシステム構成要素お
よびＵＡＲＴ自体間のソフトウエア・レイヤを形成する
ように書かれている。このために、これらの仮想装置ド
ライバは、他のシステム・ソフトウエアによってコール
された場合、通常、当該ＵＡＲＴのＩ／Ｏポートと対象
とする一連の入出力動作を通じて、物理ＵＡＲＴにアク
セスする。装置ドライバを種々のオペレーティング・シ
ステムに対して書くことは公知であるが、一旦標準的な
装置ドライバを新しいオペレーティング・システムのた
めに書いたなら、そのコードを変えなくても済むことが
望ましい。

【００５７】しかし、本発明によるコントローラの具備
しないモデムでは、物理ＵＡＲＴは勿論存在しない。し
かしながら、各オペレーティング・システムに対して、
ＵＡＲＴに対する広範な装置ドライバは存在する。本発
明によれば、この大量のコードを破棄したり、あるいは
それを修正してモデム・モジュール１１４自体に統合す
る代わりに、モデム・モジュール１１４および仮想装置
ドライバ間のインターフェースが、「仮想」ＵＡＲＴの
形態を取っている。このように、標準的な仮想装置ドラ
イバを使用し、僅かな修正のみで、新たなシステムが実
施されたモデム・モジュール１１４と通信可能となる。
モデム・モジュール１１４は「仮想」ＵＡＲＴを含むの
で、これらの仮想装置ドライバに必要な実際の変更は、
物理ＵＡＲＴ自体への実際の入出力動作ではなく、それ
らの入出力処理を、「仮想ＵＡＲＴ」へのコールという
形態の対応する「仮想」処理で置き換えるのみである。

【００５８】したがって、オペレーティング・システム
の変更に対して、ＣＰＱＦＭＷ９５.ＶＸＤ１１２モジ
ュールに対応する適切なＣＰＱＦＭＷ３１.３８６ １２
６モジュールを、僅かに修正するだけでよい。モデム・
ハードウエア３０が変わらない場合、同一のモデム・モ
ジュール１１４は殆ど変更なく使用することができる。
逆に、ＤＳＰ５８のようなモデム・ハードウエアを変更
すると、モデム・モジュール１１４内の「仮想」マイク
ロコントローラに対する異なるコードを用いて、新たな
ＤＳＰにアクセスすることができる。

【００５９】このモジュラー・ソフトウエア手法を用い
ると、新たなオペレーティング・システムへの移植がむ
しろ簡単になる。その新しいオペレーティング・システ
ムのための標準的モデムまたはＵＡＲＴソフトウエアを
用いることができる。ソフトウエアは容易に入手可能で
あり、モデム・モジュール１１４の形態の仮想モデム・
コントローラを、単純に新たなオペレーティング・シス
テムに移植し、必要であれば、仮想装置ドライバへの
「仮想ＵＡＲＴ」インターフェースを有する別のＣＰＵ
システム１０に再度コンパイルすることも可能である。

【００６０】ＵＡＲＴの基礎 ＩＢＭＰＣ互換コンピュータでは、ＵＡＲＴは基準ポー
トから始まる入出力アドレスに一連の標準ポートを有す
る。これらの入出力アドレスにアクセスするには、一般
に、ｘ８６命令セットにおける入出力命令を用いる。即
ち、これらのポートの１つから入力するために用いる命
令は"ＩＮ ＡＬ, ＤＸ"であり、ＤＸレジスタによって
指定されるＩ／Ｏアドレスに位置するデータを、ＡＬレ
ジスタに入力する。同様に、ＤＸレジスタにおいて指定
されるポートにＡＬレジスタ内のデータを出力するに
は、"ＯＵＴ ＤＸ, ＡＬ"命令を実行する。

【００６１】ＩＢＭＰＣにおいて用いられる標準的なＵ
ＡＲＴは８２５０、あるいはそれと互換性のある後発製
品の１つは、１６４５０または１６５５０である。該Ｕ
ＡＲＴにおける標準的なポートは以下の通りである。

【００６２】

【表１】 レジスタ オフセット ＤＬＡＢ 受信バッファ・レジスタ（ＤＡＴ） ００ｈ ０ 送信保持レジスタ（ＤＡＴ） ００ｈ ０ 割り込みイネーブル・レジスタ（ＩＥＲ） ０１ｈ − 割り込み識別レジスタ（ＩＩＲ） ０２ｈ − データ・フォーマット・レジスタ （ライン制御レジスタ） （ＬＣＲ） ０３ｈ − モデム制御レジスタ（ＭＣＲ） ０４ｈ − 直列化ステータス・レジスタ （ライン・ステータス・レジスタ）（ＬＳＲ）０５ｈ − モデム・ステータス・レジスタ（ＭＳＲ） ０６ｈ − スクラッチパッド・レジスタ（ＳＣＲ） ０７ｈ − 除数ラッチ・レジスタ 下位ビット（ＤＬＬ） ００ｈ １ 除数ラッチ・レジスタ 上位ビット（DLH） ０１ｈ １ ＤＬＡＢ＝除数ラッチ・アクセス・ビット（ＬＣＲにある） これらのレジスタに書き込まれるデータまたはこれらか
ら読み出されるデータは、当技術では公知の標準的な意
味を有する。例えば、送信保持レジスタＤＡＴへの書き
込みを実行すると、後のシリアル・ラインを介しての送
信のために、データ・バイトが送信保持レジスタ内に配
置される。他の例として、ライン・ステータス・レジス
タＬＳＲは、送信保持レジスタ空ビットＴＨＲＥ、送信
シフト・レジスタ空ビットＴＳＲＥ、中断検出ビットＢ
ＲＫＩ、フレーミング・エラー・ビットＦＲＭＲ、パリ
ティ・エラー・ビットＰＡＲＥ、オーバーラン・エラー
・ビットＯＲＲＥ、および受信データ入手可能ビットＲ
ＤＲＩのようなデータ・ビットを備えている。

【００６３】ＣＰＱＦＭＷ３１.３８６ １２６モジュー
ルやＣＰＱＦＭＷ９５.ＶＸＤ１１２に類似した標準的
な装置ドライバは、通常、入出力命令を用いて、これら
Ｉ／Ｏポートにおけるこれらのハードウエア・レジスタ
に直接アクセスする。本発明によれば、仮想的に、これ
ら仮想装置ドライバに対する１回の変更は、各"ＩＮＡ
Ｌ,ＤＸ"および"ＯＵＴ ＤＸ, ＡＬ"命令を、対応する
マクロ命令"ＩＮＡＬＤＸ"および"ＯＵＴＤＸＡＬ"と置
き換えることである。これらのマクロは、コンパイルさ
れると、１６４５０ＵＡＲＴへのレジスタ・アクセスを
シミュレートする、貼り付けロジックへのコールを行
う。このロジックは、て添付資料Ｃの中のＳＩＭ 450.
Ｃルーチンにあり、図１３〜図２０と関連付けて以下で
更に詳細に説明する。この貼り付けロジックは、標準的
物理ＵＡＲＴへの標準的入出力命令の同一のパラメータ
を受け、対応する同一データを返送する。したがって、
通常にはハードウエアＵＡＲＴにアクセスする標準的装
置ドライバを使用することができるが、代わりに、モデ
ム・モジュール１１４のＳＩＭ 450.Ｃ仮想ＵＡＲＴイ
ンターフェースを介することになる。

【００６４】この仮想ＵＡＲＴインターフェースの動作
に移る前に、仮想装置ソフトウエア・モジュール１１
２、１２６、およびモデム・モジュール１１４に対する
いくつかの別の細かい改造について認識すべきであろ
う。まず、モデム・モジュール１１４が図２に示したそ
れ自体の専用マイクロコントローラ４０に予め実現され
ていた場合、マイクロコントローラ４０は他の機能を有
さないので、実質的に連続して動作することができる。
ここでは、モデム・モジュール１１４は、他の仕事を有
するＣＰＵシステムによって実行されるように実現され
ているので、モデム・モジュール１１４は、その必要な
機能を遂行した後は、代わりに制御を放棄しなければな
らない。このために必要となることは殆どなく、モデム
・モジュール１１４が、保持ループに進むのではなく、
確実にオペレーティング・システムにリターンすること
だけである。

【００６５】モデム・モジュール１１４は周期的にオペ
レーティング・システムに戻らなければならないので、
その所望の機能を実行するために、オペレーティング・
システムも周期的にモデム・モジュール１１４をコール
しなければならない。これは、通常、オペレーティング
・システム自体の内部で、タイマ・ソフトウエアによっ
て行われる。即ち、周期的にモデム・モジュール１１４
をコールし、その所望の機能を遂行するようにするに
は、標準的なタイマ装置が必要となる。これを達成する
には、２通りの方法がある。第１に、モデム・モジュー
ル１１４をタイマによって周期的にコールする。第２
に、ＤＳＰ５８は周期的にモデム・モジュール１１４に
よるサービスを要求するので、ＤＳＰ５８がＶＰＩＣ
Ｄ.３８６ １１６モジュールに割り込みを供給し、これ
によって、モデム・モジュール１１４および仮想装置モ
ジュール１１２または１２６の双方を実行させる。

【００６６】標準的なＵＡＲＴ仮想装置の変更 図９および図１０に移ると、これらの図は、モデム・モ
ジュール１１４にアクセスする際に、ＣＰＱＦＭＷ９
５.ＶＸＤ１１２モジュール内部で実行される標準的な
ルーチンのフロー・チャートの一例を示している。ＰＰ
ＯＲＴＯＰＥＮルーチン３００が例示のために提示され
ている。このルーチン３００は、通常、ＶＣＯＭＭ.３
８６ １０８モジュールやＣＰＱＦＭＤＢ.ＶＸＤ１１０
モジュールのような、オペレーティング・システム・ソ
フトウエア内部の他のルーチンによってコールされる。
勿論、ＣＰＱＦＭＷ９５.ＶＸＤ１１２モジュール内部
には他にも多数のルーチンが存在し、これらはオペレー
ティング・システム内の他のルーチンによってコールさ
れる。これら種々のモジュールはＵＡＲＴにアクセスし
て、シリアル装置との間のデータ送信および受信を行う
と共に、ＵＡＲＴの制御を行う。しかし、この例示のル
ーチン３００は、物理的なコールがいかにして仮想コー
ルと簡単に交換されるかを示すものである。

【００６７】ステップ３０２から開始し、ルーチン３０
０は、ポートが存在するが未だにオープン状態でないか
否かを判定する。虚の場合、制御はステップ３０４に移
行し、ポートが存在しないか、あるいはポートが未だオ
ープン状態でないので、ルーチンはリターンする。そう
でなければ、制御はステップ３０２からステップ３０６
に移行し、このポートに対するデータ構造を確立する。
次に、ステップ３０８に移行し、オープンしたいシリア
ル・ポートのポート基準アドレスにオフセットの０３ｈ
を加えたものを、ＥＤＸレジスタにロードする。このオ
フセットは、標準的な８２５９、１６４５０、１６５５
０ＵＡＲＴに対する、ライン制御レジスタＬＣＲポート
のオフセットに対応する。したがって、ＥＤＸレジスタ
は、この時点で、ＬＣＲポートからの入力のための適切
なポート・アドレスを有することになる。

【００６８】ステップ３１０に移行し、"ＩＮＡＬＤ
Ｘ”ルーチン３５０を実行する。図１１と関連付けて以
下で論ずるが、このルーチンは、実際には、仮想ＵＡＲ
Ｔインターフェース内の適切な貼り付けロジックをコー
ルする、拡張インライン・コードを形成するマクロであ
ることが好ましい。一方、仮想ＵＡＲＴインターフェー
スはモデム・モジュール１１４をコールする。ステップ
３１０において、"ＩＮＡＬＤＸ"マクロは、ｘ８６プロ
セッサの"ＩＮ ＡＬ,ＤＸ"命令を用いて物理的なＵＡＲ
Ｔライン制御レジスタＬＣＲから読み出した場合と全く
同じ機能を実行する。より具体的には、ＡＬレジスタに
は、この時点で「仮想」ライン制御レジスタＬＣＲから
のデータ入力が含まれている。ステップ３１２に移行
し、ＡＬレジスタの高位ビットをセットする。これは、
ライン制御レジスタＬＣＲの除数ラッチ・アクセス・ビ
ットDLABに対応する。次に、ステップ３１４に移行し、
対応する"ＯＵＴＤＸＡＬ"マクロを実行し、本発明によ
る「仮想」ＵＡＲＴのライン制御レジスタＬＣＲ内のＤ
ＬＡＢをセットする。制御は次にステップ３１６に移行
し、基準ポート・アドレスに００ｈを加えたものを、Ｅ
ＤＸレジスタにロードする。これは、除数ラッチ下位ビ
ット・レジスタＤＬＬに対応する。ステップ３１８にお
いて、ＩＮＡＬＤＸマクロを実行し、仮想ＵＡＲＴから
除数ラッチ低位バイトＤＬＬに読み込む。ステップ３２
０において、ＡＬレジスタをセーブし、基準ポートアド
レスに０１ｈを加えたものをＥＤＸレジスタにロードす
る。これは、除数ラッチ上位バイトＤＬＨに対応する。
ステップ３２２に移行し、ＩＮＡＬＤＸマクロを用いて
このバイトを読み込む。次に、ステップ３２４に移行
し、除数ラッチの下位および上位バイトを組み合わせ、
格納する。ステップ３２６において、元のライン制御レ
ジスタＬＣＲ入力値をＡＬにロードする。次にステップ
３２８に移行し、ＯＵＴＤＸＡＬマクロを実行し、ライ
ン制御レジスタＬＣＲをその元の値に復元する。即ち、
元々ディゼーブルされていたのであれば、DLABをディゼ
ーブルする。次にステップ３３０に移行し、他の設定を
実行する。

【００６９】この一連の命令の要点は、モデム・モジュ
ール１１４内に配置された仮想ＵＡＲＴが、あたかも実
際のＵＡＲＴであるかのように、同じくアクセスされる
ことである。前述のシーケンスは、除数ラッチに適切な
値をセットするために実行され、実際にボー・レートを
セットした。データは仮想的に瞬時にモデム・モジュー
ル１１４と、仮想ＵＡＲＴを通じてこのソフトウエアを
コールしたいずれかの装置ドライバとの間で転送される
ので、仮想ＵＡＲＴには「ボー・レート」は事実上ない
ことを考慮しなければならない。しかし、標準的なＵＡ
ＲＴ装置ドライバは、ボー・レートをセットしアクセス
可能であることを念頭に入れているので、仮想ＵＡＲＴ
は、実際には何も行わなくても、仮想除算ラッチ・バイ
トへのアクセスを与える。このように、既存のハードウ
エアＵＡＲＴ装置ドライバを変更し、モデム・モジュー
ル１１４の仮想ＵＡＲＴと共に使用可能とするのは容易
である。

【００７０】ルーチンを完了するために、制御は次にス
テップ３３２に移行し、ここでエラーが検出されたな
ら、制御はステップ３３４に移行し、ルーチンはリター
ンする。エラーがなかった場合、制御は代わりに３３２
からステップ３３６に移行し、ポート基準アドレスにモ
デム制御ＭＣＲに対する適切なオフセットを加えたもの
を入力する。次に、そのデータのＯＵＴＺビットをイネ
ーブルし、ステップ３３８においてＯＵＴＤＸＡＬマク
ロを用いて出力する。次に制御はステップ３４０に移行
し、割り込み要求ラインＩＲＱを非マスク(unmask)する
ためにコールを行う。以下で論ずるが、仮想ＵＡＲＴも
適切なオペレーティング・システム割り込みサービス・
ルーチンへの「仮想」割り込みを発生する。ステップ３
４０から移行して、次に制御はステップ３４２でリター
ンする。

【００７１】図１１に移ると、２つのマクロ・ルーチン
ＩＮＡＬＤＸ３５０およびＯＵＴＤＸＡＬ３６０が示さ
れている。ＩＮＡＬＤＸルーチン３５０は、マイクロプ
ロセッサのＸ８６シリーズ上の標準ＩＮ ＡＬ, ＤＸ命
令の代わりとなる。一方、ＯＵＴＤＸＡＬルーチン３６
９は対応して、ＯＵＴ ＤＸ, ＡＬ命令の代わりとな
る。これらはコール可能なルーチンではないが、代わり
にマクロであり、ＣＰＱＦＭＷ９５.ＶＸＤ１１２モジ
ュール、ＣＰＱＦＭＤＢ.ＶＸＤ１１０モジュール、お
よび図６における対応するルーチンにおいて、インライ
ンでアセンブルされる。ＩＮＡＬＤＸルーチン３５０お
よびＯＵＴＤＸＡＬルーチン３６０は、実際には、貼り
付けロジックへのコールを、標準的な入出力命令と交換
する。

【００７２】ＩＮＡＬＤＸルーチン３５０はステップ３
５２から開始し、ここで変更されたレジスタを全てセー
ブする。ステップ３５４に移って、貼り付けルーチンＶ
ＩＰＤ１＿ＲＥＧ＿ＲＥＡＤに仮想装置ドライバ・コー
ルを行う。このルーチンについては、以下で図１２に関
連付けて更に論ずるが、ＤＸレジスタの物理アドレスを
はぎ取り、オフセットを残し、次に仮想ＵＡＲＴルーチ
ンをコールする。このルーチンについては、図１３〜図
２０に関連付けて以下で論じる。

【００７３】ステップ３５６に移行し、レジスタを復元
し、ステップ３５４におけるコールの結果をＡＬレジス
タに格納する。次に、ステップ３５８において、インラ
イン・マクロを実行し、他のコードが実行し続けるよう
にする。

【００７４】ＯＵＴＤＸＡＬルーチン３６０も同様に動
作し、ステップ３６２から開始して、ここでレジスタを
格納する。次に、制御はステップ３６４に移行し、貼り
付けロジック・ルーチン（図１２参照）、即ち、ＶＩＰ
Ｄ１＿ＲＥＧ＿ＷＲＩＴＥをコールする。次に、制御は
ステップ３６６に移行し、レジスタを復元し、ルーチン
はステップ３６８において完了する。

【００７５】ＩＮＡＬＤＸルーチン３５０およびＯＵＴ
ＤＸＡＬルーチン３６０を、単に適切なＩ／Ｏ処理と置
き換えれば、種々の装置ドライバは、事実上変更なく、
ハードウエアのＵＡＲＴと共に通常に動作することが理
解されるであろう。

【００７６】図１２に移ると、ＶＩＰＤ１＿ＲＥＧ＿Ｒ
ＥＡＤルーチン３７０およびＶＩＰＤ１＿ＲＥＧ＿ＷＲ
ＩＴＥルーチン３８０が示されている。これらのルーチ
ンは、図１１のステップ３５４および３６４でコールさ
れ、実際には、モデム・モジュール１１４の仮想ＵＡＲ
Ｔおよびオペレーティング・システムの残りの部分間を
橋架するための貼り付けロジックである。ＶＩＰＤ１＿
ＲＥＦ＿ＲＥＡＤルーチン３７０はステップ３７２から
開始し、ここでＤＸレジスタ内のアドレスと０７ｈとの
二進ＡＮＤ演算を行い、物理アドレスをはぎ取り、標準
的なＵＡＲＴの適切なポートにオフセットを残す。

【００７７】ステップ３７４に移行し、ＶＩＰＤ１＿Ｒ
ＥＧ＿ＲＥＡＤルーチン３７０は、ルーチンＳＩＭ４５
０＿ＲＥＡＤ４００をコールする。仮想ＵＡＲＴのＩＭ
４５０＿ＲＥＡＤルーチン４００は、１６４５０ＵＡＲ
Ｔのポートからのリードをシミュレートする。このルー
チン４００は、仮想ＵＡＲＴの適切な「ポート」からの
「リード」を実行する。ステップ３７６に移行し、ＶＩ
ＰＤ１＿ＲＥＧ＿ＲＥＡＤルーチン３７０は、それをコ
ールしたＩＮＡＬＤＸルーチン３５０（図１１）のマク
ロ・インライン・コードにリターンする。

【００７８】ＶＩＰＤ１＿ＲＥＧ＿ＷＲＩＴＥルーチン
３８０も同様に動作する。ステップ３８２から開始し、
０７ｈとの二進ＡＮＤ演算によって、ＤＸレジスタから
アドレスをはぎ取る。次に、ステップ３８４に移行し、
ＳＩＭ４５０＿ＷＲＩＴＥルーチン５００をコールし、
仮想ＵＡＲＴの「ポート」への「ライト」を実行する。
次いでステップ３８６に移行し、ＶＩＰＤ１＿ＲＥＧ＿
ＷＲＩＴＥルーチン３８０は、それをコールしたＯＵＴ
ＤＸＡＬルーチン３６０のインライン・コード（図１
１）にリターンする。

【００７９】ＶＩＰＤ１＿ＲＥＧ＿ＲＥＡＤルーチン３
７０およびＶＩＰＤ１＿ＲＥＧ＿ＷＲＩＴＥルーチン３
８０は、添付資料Ｃのソース・コードに示されている。
ＩＮＡＬＤＸルーチン３５０およびＯＵＴＤＸＡＬルー
チン３６０は、例えば、添付資料Ａのソース・コードの
中のマクロとして示されている。これらのフローチャー
トは全て例示的なものであり、更なる詳細は添付資料の
ソース・コードの中で見ることができる。

【００８０】仮想ＵＡＲＴのリードおよびライト・ルー
チン 図１４および図１５に移ると、ＳＩＭ４５０＿ＲＥＡＤ
ルーチン４００が示されている。これは、ＶＩＰＤ１＿
ＲＥＧ＿ＲＥＡＤルーチン３７０（ステップ１２）のス
テップ３７４でコールされる。ＳＩＭ＿４５０ＲＥＡＤ
ルーチン４００の詳細に移る前に、いくつかの表記上の
慣例について説明する。ＳＩＭ４５０＿ＲＥＡＤルーチ
ン４００のみで用いるデータは、通常１つの構造の中に
格納される。これは、添付資料Ｃとして添付したソース
・コード・リストとして添付した、ＳＩＭ４５０．Ｈお
よびＳＩＭ４５０．Ｈモジュール内に配置されている、
そのルーチンのソース・コードの中で見出すことができ
る。主要なデータ構造はＳＩＭ４５０＿ＤＡＴＡ構造で
あり、この中では、従来のＣプログラム表記を用いて、
ある構造の中に変数を格納する。例えば、「仮想」スク
ラッチパッド・レジスタの内容は、ＳＩＭ４５０＿ＤＡ
ＴＡ／ＳＣＲＡＴＣＨ変数の中にある。このデータ構造
への各参照への序文（ｐｒｅｆａｃｅ）としてのリス
ト”ＳＩＭ４５０＿ＤＡＴＡ”ではなく、短縮表記を用
いているので、ＳＩＭ４５０＿ＤＡＴＡ．ＳＣＲＡＴＣ
Ｈ変数は、単純に.ＳＣＲＡＴＣＨ変数となる。

【００８１】更に、明確化のために、ＳＩＭ４５０＿Ｒ
ＥＡＤルーチン４００のフローチャートからは、ある種
の詳細を省いてある。具体的には、ＳＩＭ４５０＿ＲＥ
ＡＤルーチン４００は、モデム・モジュール１１４自体
の内部に実施されている一連のコールを通じて、モデム
・モジュール１１４と通信を行う。モデム・モジュール
１１４は、多数の「フック」を含み、これが、異なるタ
イプのソフトウエア・インターフェースとの様々な方法
での通信を可能にする。このように、再び図２を参照す
ると、モデム・モジュール１１４は、マイクロコントロ
ーラ４０内に実施されＵＡＲＴ４６と通信を行うことが
でき、あるいは、代わりにその貼り付けルーチンを通じ
て様々な他のタイプの装置と通信を行うことができる。
モデム・モジュール１１４に対する「フック」は、種々
の制御パラメータの設定、およびデータの送受信の双方
をコールする多数のソフトウエア・コールを含む。通
常、データは、ＳＩＭ４５０.Ｃモジュール自体によっ
て維持されているデータ・アレイとの間で送受信が行わ
れる。これらのルーチン各々について詳細に論ずる代わ
りに、これらのルーチンのいくつかを概略的に論じて、
いかにしてこれらがＳＩＭ４５０.Ｃモジュールとイン
ターフェースするのかについて説明する。

【００８２】モデム技術に精通する者には認められよう
が、モデム・モジュール１１４は、典型的に、電話線を
通じてＳＩＭ４５０コードとの間で送受信されるデータ
を通信するためのコードを含むが、更に、標準的なＨａ
ｙｅｓ”ＡＴ”コマンド・セットを実施する制御ソフト
ウエアも含む。即ち、モデム・モジュール１１４が送受
信モードにあるとき、実際のデータは電話線を通じて送
受信される。このモードは、典型的に、ユーザが３つの
連続する「＋＋＋」記号、即ち、標準的な”ＡＴ”エス
ケープ・シーケンスを入力することによって終了する。
これによって、モデム・モジュール１１４は制御モード
に入る。そのモードでは、モデム・モジュール１１４
は、コンピュータ自体からの”ＡＴ”コマンドに応答す
るが、遠隔通信リンクを介してのデータ通信は行わな
い。

【００８３】モデム・モジュール１１４によって実施さ
れた１つのタイプの通信モードにフロー制御モードがあ
り、このモードでは、いずれかのソフトウエア・コード
を用いて、モデム・モジュール１１４へのデータ伝送を
開始および終了するか、あるいはハードウエア・フロー
制御モデルを用いる。後者の場合、送出消去ビット（cl
ear to send bit）ＣＴＳおよび送出レディ・ビット（r
eady to send bit）ＲＴＳを用いて、データを送出可能
かまたは受信可能かを示す。このコードは、ＳＩＭ４５
０．Ｃのフローチャートには示されていないが、添付資
料Ｃの中に添付されているＳＩＭ４５０.Ｃの中にあ
る。このコードをどのようにして組み込むかについて
は、容易に理解されるであろう。

【００８４】ＳＩＭ４５０＿ＲＥＡＤルーチン４００
は、一連のケース・ステートメントとして実行する。第
１のケースはステップ４０２から開始し、コールされた
値がスクラッチパッド・レジスタＳＣＲのオフセットに
対応するときに、ここに制御が移る。標準的なＵＡＲＴ
では、これは０７ｈのポート・オフセットに対応する。
そうであれば、．ＳＣＲＡＴＣＨ 変数の内容を一時的
変数Ｂにロードする。次に、制御はステップ４０４に移
行し、ここでルーチンはＢ変数の内容をパラメータとし
て、リターンする。

【００８５】シミュレートされたＵＡＲＴの動作をより
よく理解するために、スクラッチパッド・レジスタのリ
ードに関連付けて、図９〜図１４を簡単に検討する。所
望のポートの基準アドレスにスクラッチパッド・レジス
タＳＣＲに対応するオフセットである０７ｈを加えたも
のが、ＤＸレジスタに含まれている状態で、ＩＮＡＬＤ
Ｘルーチン３５０を実行すると仮定する。すると、ＩＮ
ＡＬＤＸルーチン３５０はステップ３５４において、Ｖ
ＩＰＤ１＿ＲＥＧ＿ＲＥＡＤルーチン３７０をコール
し、一方、このルーチンは、０７ｈのオフセット以外の
全てをはぎ取り、ステップ３７４においてＳＩＭ４５０
＿ＲＥＡＤルーチン４００をコールする。次に、ステッ
プ４０２において、.ＳＣＲＡＴＣＨ 変数をその変数に
ロードし、ステップ４０４においてリターンする。次
に、ＩＮＡＬＤＸルーチン３５０のステップ３５６にお
いて、このデータをＡＬレジスタに格納する。このよう
にして、「仮想」スクラッチパッド・レジスタＳＣＲか
ら「リード」が行われたことになる。

【００８６】標準的なレジスタの残りのものも同様にし
てリードすることができる。ＳＩＭ４５０＿ＲＥＡＤル
ーチン４００は、オフセットがモデム・ステータス・レ
ジスタＭＳＲに対応する場合、ステップ４０６に移る。
この場合、ステップ４０６において、モデム・ステータ
ス・レジスタ.ＭＳＲの内容をＢ変数にロードする。こ
の変数は、仮想ＵＡＲＴのＭＳＲレジスタの内容を含ん
でいる。ステップ４０８に移行し、.ＭＳＲ変数のデル
タ・ビットをクリアする。これらのビットは、．ＭＳＲ
変数の下位４ビットであり、.ＭＳＲ変数を最後に読ん
で以来、データ・キャリア検出ビット（ＤＣＤ）、リン
グ・インディケータ・ビット（ＲＩ）、データ・セット
・レディ・ビット（ＤＳＲ）、または送出クリア（ＣＴ
Ｓ）ビット（これらは全て、.ＭＳＲ変数の上位４ビッ
トにある）が変化したか否かを検出するために標準的な
ＵＡＲＴで使用されるビットに対応する。尚、これは標
準的なＵＡＲＴの機能をシミュレートしたものであるこ
とは理解されるであろう。

【００８７】ステップ４１０に移って、モデム制御レジ
スタ変数.ＭＳＲのＬＯＯＰビットを調べる。このビッ
トが真である場合、仮想ＵＡＲＴは、１６４５０ＵＡＲ
Ｔに対する標準的な動作形態である、ループ・バック・
モードにある。セットされていない場合、制御はステッ
プ４０４に移行し、ＳＩＭＵ４５０＿ＲＥＡＤルーチン
４００は、.ＭＳＲ変数の内容と共にリターンする。ス
テップ４１０において．ＭＣＲ変数のＬＯＯＰビットが
真である場合、制御は代わりにステップ４１２に移行
し、ここで、Ｂ変数に含まれている.ＭＳＲ変数の下位
４ビット、および左シフトされた.ＭＣＲ変数の下位４
ビットをＢに格納する。.ＭＣＲ変数のＬＯＯＰビット
がセットされると、これは、標準的ＵＡＲＴ内のモデム
・ステータス・レジスタＭＳＲのリードに対して返送す
べき適切な値であるので、ステップ４０４においてこの
値を返送する。

【００８８】ライン・ステータス・レジスタＬＳＲから
の読み出しが行われると、制御はステップ４００からス
テップ４１４に移行し、ステップ４１４においてライン
・ステータス・レジスタ変数.ＬＳＲの内容をＢ変数に
ロードし、次いで制御はステップ４１６に移行し、０１
ＥｈとのＡＮＤを取った.ＬＳＲ変数の内容を.ＬＳＲ変
数にロードし、適切なビットをマスクして、パリティ・
エラー・ビット、オーバーラン・エラー・ビット、およ
びフレーム・エラー・ビットをクリアする。次に、制御
はステップ４１８に移行し、ＥＶＡＬＵＡＴＥ＿ＩＮＴ
ＥＲＲＵＰＴルーチン６００をコールし（図１８および
図１９）、次いでルーチン４００はステップ４００にお
いてリターンする。

【００８９】ＥＶＡＬＵＡＴＥ＿ＩＮＴＥＲＲＵＰＴル
ーチン４１８は、仮想「割り込み」を実行すべきか否か
について評価を行う。仮想割り込みは、図５および図６
の様々な装置ドライバ内に配置されている割り込みサー
ビス・ルーチンの１つへのコールによって起動される。
勿論、ＵＡＲＴからの真のハードウエア割り込みが使用
するための標準的な割り込みサービス・ルーチンもあ
り、このサービス・ルーチンは、したがって、「仮想」
割り込が必要な場合に、コールされる。ＥＶＡＬＵＡＴ
Ｅ＿ＩＮＴＥＲＲＵＰＴルーチン６００は、かかる仮想
割り込みを起動することが必要な適切な時にコールされ
る。例えば、標準的なＵＡＲＴのライン・ステータス・
レジスタＬＳＲを読むとき、追加データが得られ割り込
みがイネーブルされると、割り込みが実行されて、追加
データが実際に得られることを示す。これは、割り込み
を少なくとも評価し、割り込みを実行すべきかを判定す
る場合であり、ＥＶＡＬＵＡＴＥ＿ＩＮＴＥＲＲＵＰＴ
ルーチン６００がこの評価を行う。

【００９０】モデム制御レジスタＭＣＲを読む場合、制
御はステップ４００からステップ４２０に移る。ステッ
プ４２０において、モデム制御変数ＭＣＲの内容をＢ変
数にロードし、制御はステップ４０４でリターンする。
同様に、ライン制御レジスタＬＣＲを読む場合、制御は
ステップ４００からステップ４２２に移る。ステップ４
２２において、ライン制御変数／ＬＣＲの内容をＢ変数
にロードする。次いで、制御はステップ４０４において
Ｂの内容を返送する。

【００９１】割り込み識別レジスタＩＩＲを読む場合、
ステップ４２０からステップ４２４に入る。ステップ４
２４では、割り込み識別変数.ＩＩＲの内容をＢ変数に
ロードする。次に、制御はステップ４２６に移行し、Ｂ
変数（この時点では、.ＩＩＲ変数の内容を収容してい
る）を定数ＩＴＨＲと比較する。この定数は、送出保持
レジスタが空であるために生じた保留中の割り込み（pe
nding interrupt）に対応する。等しい場合、割り込み
識別レジスタＩＩＲからのリードはこのタイプの割り込
みをクリアするので、この割り込みをクリアしなければ
ならない。これを行うために、中断送信空割り込み変
数.ＩＩＲ＿ＴＸに０をロードする。これによって、Ｅ
ＶＡＬＵＡＴＥ＿ＩＮＴＥＲＲＵＰＴルーチン６００に
おいてこの割り込みをクリアする。このルーチン６００
は、ステップ４２８でコールされる。次いで、制御はス
テップ４０４においてリターンする。

【００９２】割り込みイネーブル・レジスタＩＥＮを読
む場合、ステップ４００からステップ４３０に入る。ス
テップ４３０において、最初に、ライン制御レジスタＬ
ＣＲのＤＬＡＢビットの内容を表わす、除算ラッチ・ア
クセス・ビット変数.ＣＬＡＢを検査することにより、
除算ラッチ・アクセス・ビットＤＬＡＢがセットされて
いるか否か判定する。セットされていない場合、制御は
ステップ４３２に移行し、割り込みイネーブル変数.Ｉ
ＥＮの内容をＢ変数にロードする。これを行うのは、除
算ラッチ・アクセス・ビットＤＬＡＢがセットされてい
ないと、ＩＥＮレジスタからのリードは、そのレジスタ
の通常の割り込みイネーブル値を戻すからである。次
に、制御はステップ４０４に移行し、ここでその値を返
送する。

【００９３】ステップ４３０において、ＤＬＡＢがセッ
トされていると、制御はステップ４３４に移行し、ここ
で、除算ラッチ高変数.ＤＬＨの内容をＢ変数にロード
する。この変数はボー・レートの判定に用いられ、ここ
に開示する実施例では、厳密に維持することによって、
仮想ＵＡＲＴが、オペレーティング・システムには、標
準的なハードウエアＵＡＲＴであるように見えるように
する。この場合も、これは、仮想ＵＡＲＴの「ボー・レ
ート」は、実際、プロセッサがいかに速く動作できても
よいからである。即ち、仮想ＵＡＲＴは人工的に通常の
ＵＡＲＴのボー・レートに下げることはない（可能であ
るとしても）。次に、制御はステップ４０４に移行し、
ここで除算ラッチの高位バイトが返される。

【００９４】図１４に移ると、ステップ４００から入る
最後の選択肢がＤＡＴポートから読み込まれる。これ
は、ＤＬＡＢの設定に応じて、仮想ＵＡＲＴの受信バッ
ファまたは除数ラッチからデータを読み込むことを示
す。この処理はステップ４３６において行われ、ＤＬＡ
Ｂがセットされているか否かを判定する。セットされて
いれば、制御はステップ４３８に移行し、除数ラッチ低
変数.ＤＬＬをＢ変数にロードする。除数ラッチ・アク
セス・ビットが真なので、これは適切な動作である。次
に、制御はステップ４４０に移行し、ここでＳＩＭ４５
０＿ＲＥＡＤルーチン４００は、Ｂ変数にロードされた
値と共にリターンする。

【００９５】ステップ４３６からは、ＤＬＡＢがセット
されていない場合、制御は代わりにステップ４４２に移
る。このステップは、受信データが入手可能な場合、Ｓ
ＩＭ４５０.Ｃコードで実施されている仮想ＵＡＲＴか
らその受信データを読み出すシーケンスの開始である。
ステップ４４２において、ライン・ステータス・レジス
タ変数.ＬＳＲ内の受信データ・レディ・ビットＲＤＲ
Ｉをクリアする。これを行うのは、以下のステップで受
信バッファからデータを読み出すからである。入手可能
な受信データがそれ以上ない場合、続いてＲＤＲＩレジ
スタをセットするが、このリードは最初にそのＲＤＲＩ
ビットをクリアする。ステップ４４４に移行し、ＥＶＡ
ＬＵＡＴＥ＿ＩＮＴＥＲＲＵＰＴルーチン６００をコー
ルして、オペレーティング・システムに対して割り込み
を発生させるか否かを判定する。例えば、まだデータが
入手可能な場合、割り込みが発生する。

【００９６】ステップ４４６に移行し、モデム・モジュ
ール１１４からの送信バッファ内のデータ量が０より大
きいか否かを判定する。０より大きい場合、モデム・モ
ジュール１１４から読む出すべきデータがあることを示
し、そうでなければ、モデム・モジュール１１４から得
られるデータがないことを示す。モデム送信バッファ・
カウント変数.ＴＸ＿ＣＮＴが０より大きい場合、制御
はステップ４４８に移行し、モデムの送信アレイからの
データがＢ変数にロードされる。送信アレイは、モデム
・モジュール１１４から送信されたデータを収容する。
更に、.ＴＸ＿ＣＮＴ変数を減分し、モデム・モジュー
ル１１４からのデータが、送信機から読み出されたこと
を示す。

【００９７】ステップ４４６から、送信カウント変数.
ＴＸ＿ＣＮＴが０より大きい場合、モデム・モジュール
１１４から得られるデータがないことを示すので、制御
はステップ４５０に移行し、ここでＮＵＬＬ文字、即
ち、０がＢ変数にロードされる。次に制御は、ステップ
４４８および４５０の双方からステップ４５２に移る。

【００９８】ステップ４５２において、.ＴＸ＿ＣＮＴ
変数が０と等しくない場合、モデム・モジュール１１４
から更にデータが得られることを示し、制御はステップ
４５４に移行し、ここで、ライン・ステータス・レジス
タ変数．ＬＳＲ内の受信データ・レディ・インディケー
タ・ビットＲＤＲＩをセットし、ＥＶＡＬＵＡＴＥ＿Ｉ
ＮＥＲＲＵＰＴルーチン６００へのコールによって、割
り込みを評価する。.ＴＸ＿ＣＮＴ変数が０に等しい場
合、ステップ４５２から、そしていずれの場合でもステ
ップ４５４から、制御はステップ４４０に移る。

【００９９】図１５〜図１７には、ＳＩＭ４５０＿ＷＲ
ＩＴＥルーチン５００のフローチャートが示されてい
る。このルーチンのソース・コードも、添付資料Ｃの中
のＳＩＭ４５０.Ｃソース・コード・リストに存在す
る。この場合も、明確化のために、フロー制御に関する
詳細の内あるものは省略されている。しかしながら、通
常、仮想装置ドライバが、対応するハードウエアＵＡＲ
Ｔ上のハードウエア・ポートへの出力を実行するときは
いつでも、ＳＩＭ４５０＿ＷＲＩＴＥルーチン５００を
代わりにコールする。

【０１００】このルーチン５００も、ケース・ステート
メントの形態で示されている。選択したポート・オフセ
ットがスクラッチパッド・レジスタＳＣＲに対応する場
合、制御はステップ５０２に移行し、．ＳＣＲＡＴＣＨ
変数をＶＡＬＵＥ変数に等しくセットし、図１１のＯＵ
ＴＤＸＡＬマクロ３６０に示すように、パラメータをＡ
Ｌレジスタに転送する。制御はステップ５０２からステ
ップ５０６に移行し、ＳＩＭ４５０＿ＷＲＩＴＥルーチ
ン５００はそのコール元のルーチンにリターンする。コ
ール元のルーチンは、ここでは、ＶＩＰＤ１＿ＲＥＧ＿
ＷＲＩＴＥルーチン３８０として示されている。

【０１０１】モデム制御レジスタＭＣＲを対象とする書
き込みを行う場合、制御はステップ５００からステップ
５０６に移行し、ここで、モデム制御レジスタ変数.Ｍ
ＣＲをＶＡＬＵＥパラメータに等しくセットする。次
に、制御はステップ５０８に移行し、フロー制御を更新
する。これが必要となるのは、モデム制御レジスタ変数
ＭＣＲは、ＯＵＴ２＊、ＩＹＴ１＊、ＲＳＴ＊、ＤＴＲ
＊のような多数のビット、およびフロー制御に影響を与
え得るその他のモデム制御を含むからである。

【０１０２】ステップ５１０に移行して、ＳＩＭ４５０
＿ＷＲＩＴＥルーチン５００は、ＥＶＡＬＵＡＴＥ＿Ｉ
ＮＴＥＲＲＵＰＴルーチン６００をコールする。これが
行われるのは、.ＭＣＲ変数の値の変化のために、オペ
レーティング・システムのドライバ・コードへの割り込
み開始が必要な場合があるからである。次に、制御はス
テップ５０６においてリターンする。

【０１０３】Ｉ／Ｏライトがライン制御レジスタＬＣＲ
に対して意図したものである場合、制御はステップ５０
０からステップ５１２に移る。ステップ５１２におい
て、．ＬＣＲ変数にＶＡＬＵＥパラメータをロードし、
次に制御はステップ５１４に移行し、あらゆるパリティ
処理テーブルを更新する。これは、.ＬＣＲ変数内部の
３つのビットが、パリティ無し、基数パリティ、偶数パ
リティ、マーク・パリティ、またはスペース・パリティ
のパリティ設定を対象としているからである。

【０１０４】ステップ５１４から、制御はステップ５１
６に移行し、ＶＡＬＵＥ変数内にあるＤＬＡＢビットが
セットされているか否かを判定する。真であれば、ステ
ップ５１８において、.ＤＬＡＢ変数を１に等しくセッ
トする。偽であれば、制御はステップ５２０に移行し、
ここで、．ＤＬＡＢ変数を０にセットする。したがっ
て、.ＤＬＡＢ変数は．ＬＣＲ変数内のＤＬＡＢビット
の現在値を反映する。ステップ５２０から、制御はステ
ップ５２２に移行し、ここで、.ＭＣＲ変数のＬＯＯＰ
ビットがセットされているか否かを判定する。セットさ
れていれば、ループ・バック・モードにあるので、制御
はステップ５２４に移行し、ＶＡＬＵＥのＳＢＲＫビッ
トが真であれば、.ＬＳＲレジスタのＢＲＫＩビットを
真にセットする。セットされていなければ、.ＬＳＲレ
ジスタのＢＲＫＩビットは不変のままとする。即ち、仮
想ＵＡＲＴがループ・バック・モードにある場合、仮想
ＵＡＲＴの中断入力ビットを、仮想ＵＡＲＴの中断出力
ビットと対応するようにセットする。

【０１０５】ステップ５１８、５２２、５２４から、制
御は次にステップ５２６に移行し、ＥＶＡＬＵＡＴＥ＿
ＩＮＴＥＲＲＵＰＴルーチン６００をコールして、オペ
レーティング・システムがＵＡＲＴ割り込みを実行すべ
きか否かを判定する。

【０１０６】図１６に、他の状態を示す。書き込みがＵ
ＡＲＴ割り込みイネーブル・レジスタＩＥＮへの書き込
みに対応する場合、制御はステップ５００からステップ
５２８に移行し、ここで、最初に．ＤＬＡＢ変数が真に
セットされているか否かを判定する。真にセットされて
いる場合、制御は５３０に移行し、ここで、除数ラッチ
高位バイト変数.ＤＬＨをＶＡＬＵＥパラメータに等し
くセットする。これを行うのは、ＤＬＡＢビットをセッ
トするとき、ＩＥＮレジスタおよびＤＡＴレジスタに対
する読み出しおよび書き込みによって、除数ラッチがア
クセスされるからである。次に、制御はステップ５３０
からステップ５３２に移行し、ここで制御はコール元の
ルーチンにリターンする。

【０１０７】.ＤＬＢ変数が真でない場合、制御はステ
ップ５２８からステップ５３４に移行し、割り込みイネ
ーブル・レジスタ.ＩＥＮの空送信保持ビットＥＴＨＲ
を検査する。このビットが真の場合、送信保持レジスタ
（即ち、ＤＡＴ）が空のときに割り込みが発生すること
を示している。このビットがセットされていない場合、
制御はステップ５３６に移行し、ここでＶＡＬＵＥパラ
メータのＥＴＨＲビットを検査し、真であれば、制御は
ステップ５３８に移る。ステップ５３８において、ライ
ン・ステータス・レジスタ変数.ＬＳＲ内の送信保持レ
ジスタ空ビットを検査する。セットされている場合、送
信保持レジスタが空であることに基づく割り込みがオン
になったところであり、送信保持レジスタは実際に空で
あるので、送信割り込みが発生することを示す。そし
て、制御はステップ５３８からステップ５４０に移行
し、ここで、割り込み中断割り込み識別レジスタ送信変
数.ＩＲＲ＿ＴＸを１、即ち、真にセットする。

【０１０８】ステップ５３４ないし５３８およびステッ
プ５４０から、他の全ての状態の場合、制御はステップ
５４２に移行し、ここで、割り込み識別レジスタ変数.
ＩＥＮをＶＡＬＵＥパラメータに等しくセットする。次
に、制御はステップ５４４に移行し、ＥＶＡＬＵＡＴＥ
＿ＩＮＴＥＲＲＵＰＴルーチン６００をコールする。ス
テップ５４０に達し、送信保持レジスタが空であり、空
の送信保持レジスタに基づく割り込みがオンになったこ
とに基づいて、割り込みが発生することを示した場合、
ＥＶＡＬＵＴＡＴＥ＿ＩＮＴＥＲＲＵＰＴルーチン６０
０において、オペレーティング・システム・ソフトウエ
アに割り込みを発生させる。ステップ５３０、５４４か
ら、制御はステップ５３２に移行し、ここでリターンが
実行される。

【０１０９】書き込むべきＵＡＲＴレジスタが送出デー
タ・レジスタＤＡＴである場合、制御はステップ５００
からステップ５４６に移行し、ここで、除数ラッチ・ア
クセス・ビット変数.ＤＬＡＢを検査する。真であれ
ば、ステップ５４８において除数ラッチ低位ビット変
数.ＤＬＬに、ＶＡＬＵＥパラメータをロードし、次い
でステップ５３２において制御はリターンする。

【０１１０】ステップ５４６において、.ＤＬＡＢ変数
がセットされていない場合、制御はステップ５３０に移
行し、モデム制御レジスタ変数.ＭＣＲのＬＯＯＰビッ
トを検査する。これがセットされている場合、ループ・
バック・モードにあることを示し、制御はステップ５５
２に移行し、ここで、モデム・モジュール送信バッファ
・ルーチンへのバイトの入力ＰＵＴ＿ＴＸ＿ＢＹＴＥ７
００を実行する。これについては、以下で図１５を参照
しながら更に説明する。ＰＵＴ＿ＴＸ＿ＢＹＴＥルーチ
ン７００は、送信バッファ内に１バイトを入力し、モデ
ム・モジュール１１４から仮想ＵＡＲＴに移動するに対
応することは理解されるであろう。したがって、バイト
を送信バッファに入力すれば、実際は、仮想ＵＡＲＴに
よって受け取られることになる。書き込むべきデータは
実際にループ・バック・モードのＵＡＲＴによって読み
取られるので、ステップ５５２においてこれは適切であ
る。制御はステップ５５２からステップ５３２に移行
し、コール元のルーチンにリターンする。

【０１１１】ループ・バック・モードにない場合、制御
はステップ５５０からステップ５４４に移行し、ライン
・ステータス・レジスタ変数.ＬＳＲ内の送信保持レジ
スタ空ビットＴＨＲＥおよび送信シフト・レジスタ空ビ
ットＴＳＲＥをリセットする。何故なら、これらのレジ
スタに書き込むデータのバイトを用意している最中であ
るからである。次に、制御はステップ５５６に移行し、
ＥＶＡＬＵＡＴＥ＿ＩＮＴＥＲＲＵＴルーチン６００を
コールする。ステップ５５６から、制御はステップ５５
８に移行し（図１７）、モデム・モジュール受信バッフ
ァ・カウンタ．ＲＸ＿ＣＮＴが最大値より小さいか否か
を判定する。小さければ、モデム・モジュール１１４の
受信バッファは、仮想ＵＡＲＴからの他のバイトを受け
る余裕がまだあることを示す。このバイトは、ＯＵＴＤ
ＸＡＬマクロによって出力されたものであり、その結果
ルーチンはステップ５５８に到達した訳である。したが
って、制御はステップ５６０に移行し、仮想ＵＡＲＴの
現在パリティ設定に基づいて適切なパリティ変換を行っ
た後に、ＶＡＬＵＥパラメータを、モデム・モジュール
１１４の受信アレイＲＸ＿ＡＲＲＡＹに格納する。

【０１１２】次に、制御はステップ５６２に移行し、.
ＲＸ＿ＣＮＴ変数を増分し、受信アレイへのデータ追加
を反映する。ステップ５１８からは、.ＲＸ＿ＣＮＴ変
数が最大バッファ・サイズを超過した場合、あるいはス
テップ５６２からはいずれの場合でも、制御はステップ
５６４に移行し、.ＲＸ＿ＣＮＴ変数がフロー・オフ条
件よりも小さいか否かを判定する。偽であれば、モデム
・モジュール１１４がそのデータを処理するまで、オペ
レーティング・システムの仮想装置がこれ以上データを
送出するのを停止しなくてはならないことを意味する。
上述のステップ５５４を参照すると、ここでは、送信保
持レジスタ空ビットＴＨＲＥおよび送信シフト・レジス
タ空ビットＴＳＲＥが、ステップ５５４において、ライ
ン・ステータス・レジスタ変数.ＬＳＲ内でリセットさ
れた。したがって、これらのビットがセットされるま
で、オペレーティング・システム内の仮想装置ドライバ
はＵＡＲＴに書き込んではならない。なぜなら、これら
がＳＩＭ４５０＿ＲＥＡＤルーチン４０を通じてＬＳＲ
変数を読むとき、これらのビットは送信バッファが満杯
であることを示すからである。したがって、モデム・モ
ジュール１１４の受信アレイが満杯の場合、これらのビ
ットは不変のまま残され、制御はステップ５６４からス
テップ５６８に移行し、ここでリターンが実行される。

【０１１３】そうでない場合、制御はステップ５６４か
らステップ５６６に移行し、適切な処置を行って、仮想
ＵＡＲＴを通じ、追加データをモデム・モジュール１１
４に書き込めるようにする。最初に、割り込み識別レジ
スタ送信変数.ＩＩＲ＿ＴＸを真にセットし、割り込み
が発生することを示し、必要であれば、送信バッファに
はデータのための空きが余分にあることを示す。ライン
・ステータス・レジスタ変数.ＬＳＲの送信保持レジス
タ空ビットＴＨＲＥおよび送信ステータス・レジスタ空
ビットＴＳＲＥを真にセットし、これらのレジスタが空
であり、オペレーティング・システムからのデータを受
け入れ可能であることを示す。次に、ＥＶＡＬＵＡＴＥ
＿ＩＮＴＥＲＲＵＰＴルーチン６００をコールし、適切
な割り込みをオペレーティング・システムにかけること
ができるようにする。ステップ５６６から、制御はステ
ップ５６８に移行し、ここでコール元のルーチンに戻
る。

【０１１４】仮想割り込み 図１８および図１９に移ると、ＳＩＭ４５０＿ＥＶＡＬ
ＵＡＴＥ＿ＩＮＴＥＲＲＵＰＴルーチン６００、即ち、
簡略化表現のＥＶＡＬＵＡＴＥ＿ＩＮＴＥＲＲＵＰＴル
ーチン６００が示されている。このルーチン６００をコ
ールするのは、仮想ＵＡＲＴがオペレーティング・シス
テムの仮想装置に対して、ソフト割り込みを発生すべき
か否かを判定しなければならないときである。先に説明
したように、オペレーティング・システムは、ＵＡＲＴ
によるハードウエア割り込みの際にコールされる、割り
込みエントリ・ポイントを有する。この割り込みエント
リ・ポイントは、典型的に、ＩＲＱ３またはＩＲＱ４割
り込み要求ラインからの割り込みのためのエントリ・ポ
イントである。これらの初期のハウスキーピング（hous
ekeeping）の一部として、仮想装置ドライバは、かかる
割り込みに対してエントリ・ポイントを設定しなければ
ならない。ＳＩＭ４５０.Ｃモジュールは、ＵＡＲＴか
らの割り込み時に移動させるアドレスでコールされるエ
ントリ・ポイントを含む。これは、仮想ＵＡＲＴが割り
込みを実行するのが適切なときに、ＳＩＭ４５０＿ＥＶ
ＡＬＵＡＴＥ＿ＩＮＴＥＲＲＵＰＴルーチン６００によ
ってコールされるルーチンとして、このエントリ・ポイ
ントをセットする。

【０１１５】ＳＩＭ４５０＿ＥＶＡＬＵＡＴＥ＿ＩＮＴ
ＥＲＲＵＰＴルーチン６００の具体的なコードに移る前
に、全体的な概要として、ルーチン６００は、仮想ＵＡ
ＲＴ内部のデータ変数の様々な設定が、オペレーティン
グ・システムの仮想装置ドライバ内の割り込みサービス
・ルーチンへのコールを発生するに際して、適切である
ことを示しているか否かを判定する検査を行う。かかる
条件は、例えば、送信保持レジスタが空になり、対応す
る割り込みが割り込みイネーブル・レジスタ変数.ＩＥ
Ｎにおいてイネーブルされた場合である。勿論、他にも
割り込みを発生する条件はある。

【０１１６】ステップ６０２から開始し、現ライン・レ
ジスタ変数.ＬＳＲの送信保持レジスタビットＴＨＲＥ
と共に、以前のストア・ライン・ステータス・レジスタ
変数.ＯＬＤ＿ＬＳＲの送信保持レジスタ空ビットＴＨ
ＲＥを検査する。ＴＨＲＥが、.ＬＳＲ変数の中でセッ
トされているが、.ＯＬＤ＿ＬＳＲ変数の中ではクリア
されている場合、ＳＩＭ４５０＿ＥＶＡＬＵＡＴＥ＿Ｉ
ＮＴＥＲＲＵＰＴルーチン６００への直前のコール以
来、送信保持レジスタが空になっていることを意味す
る。この場合、制御はステップ６０２からステップ６０
４に移行し、送信空割り込み変数.ＩＩＲ＿ＴＸを１に
セットし、割り込み条件が存在することを示す。ステッ
プ６０４においてその他の場合、そしてステップ６０２
において虚であった場合、制御はステップ６０６に移行
し、古いライン・ステータス・レジスタ変数.ＯＬＤ＿
ＬＳＲに、現ライン・ステータス・レジスタ変数.ＬＳ
Ｒの値をロードする。

【０１１７】ステップ６０８に移行し、割り込みイネー
ブル・レジスタ変数.ＩＥＮの様々な状態を検査する。
ステップ６０８において、割り込みイネーブル変数.Ｉ
ＥＮの中のステータス・レジスタＥＲＬＳビットのエラ
ーを、ライン・ステータス・レジスタ変数．ＬＳＲの中
断ビットＢＲＫＩ、フレーム・エラー・ビットＦＲＭ
Ｒ、パリティ・エラー・ビットＰＡＲＥ、およびオーバ
ーラン・エラー・ビットＯＶＲＥと共に検査する。ＥＲ
ＬＳビットは、真の場合、ライン・ステータス・レジス
タ変数.ＬＳＲにおけるこれらエラー条件のいずれかに
より、割り込みを開始すべきことを示す。したがって、
この状態が真の場合、制御はステップ６０８からステッ
プ６１０に移行し、割り込み識別レジスタ変数.ＩＩＲ
に、ライン・ステータス・レジスタ上の割り込み基準
（interrupt base）に対応する値（この値は０６ｈ）を
セットする。

【０１１８】偽の状態の場合、制御はステップ６０８か
らステップ６１２に移行し、割り込みイネーブル・レジ
スタ変数.ＩＥＮのイネーブル送信保持レジスタ割り込
みビットＥＴＨＲと共に、送信空割り込み変数.ＩＲ＿
ＴＸを検査する。双方が真である場合、送信保持レジス
タが空であることによる割り込みがイネーブルされ、先
のステップ６０４において示したように、送信保持レジ
スタが実際に空となったか、あるいは、図１３Ｂのステ
ップ５４０において示すように、この割り込みが丁度イ
ネーブルされたことを示す。いずれの場合でも、割り込
みを実行し、オペレーティング・システムに、送信保持
レジスタが空であることを通知する。したがって、ステ
ップ６１４では、割り込み識別レジスタ変数.ＩＩＲ
は、かかる割り込み（０２ｈの値）に対応する値にセッ
トされる。

【０１１９】その他の場合、ステップ６１２から制御は
ステップ６１６に移行し、ライン・ステータス・レジス
タ変数.ＬＳＲの受信データ・レディ割り込みビットＲ
ＤＲＩを、割り込みイネーブル・レジスタ変数.ＩＥＮ
のイネーブル受信データ入手可能割り込みビットＥＲＤ
Ａと共に検査する。双方が真である場合、モデム・モジ
ュール１１４からデータが得られることを示し、かかる
データが得られるときに割り込みが発生するようにセッ
トされているので、制御はステップ６１８に移行し、割
り込み識別レジスタ変数.ＩＩＲを再び適切な値（ここ
では０４ｈ）にセットする。

【０１２０】その他の場合、制御はステップ６１６から
ステップ６２０に移行し、割り込みイネーブル・レジス
タ変数.ＩＥＮのイネーブル・モデム・ステータス・レ
ジスタ割り込みビットＥＭＳＲを、モデム・ステータス
・レジスタ変数.ＭＳＲ内のデルタ・ビットと共に検査
する。デルタ・ビットは、真のとき、モデム・ステータ
ス・レジスタ変数.ＭＳＲの対応する上位ビットが、最
後の.ＭＳＲ変数を読み出したときから変化しているこ
とを示す。これらのビットの１つが変化しており、対応
する割り込みがイネーブルされると、制御はステップ６
２２に移行し、割り込み識別レジスタ変数.ＩＩＲが、
モデム・ステータス・レジスタに基づく割り込みに対応
する値（０ｈの値）にセットされる。

【０１２１】その他の場合、制御はステップ６２０から
ステップ６２４に移行し、割り込み識別レジスタ変数.
ＩＩＲを、０１ｈの値である、無割り込み値にセットす
る。更に、割り込みアクティブ変数.ＩＮＴ＿ＡＣＴＩ
ＶＥを偽にセットし、現在割り込みが発生していないこ
とを示す。

【０１２２】ステップ６１０、６１４、６１８、６２２
において、割り込み識別レジスタ変数.ＩＩＲのゼロ・
ビットを、そのアクティブ状態である低にセットし、標
準的なＵＡＲＴにしたがって、割り込みが保留中である
ことを示す。したがって、これらのステップから、割り
込みを保留にセットし、割り込み識別レジスタ変数.Ｉ
ＩＲは、このタイプの割り込みの識別を含む。ステップ
６１０、６１４、６１８、６２４から、制御はステップ
６２６（図１９）に移行する。

【０１２３】ステップ６２６において、.ＩＩＲ変数を
無割り込み値ＩＮＯＩと比較し、割り込みアクティブ変
数.ＩＮＴ＿ＡＣＴＩＶＥを検査し、モデム制御レジス
タ変数.ＭＣＲのＯＵＴ２ビットを検査する。.ＩＩＲ変
数が無割り込み状態に等しくない場合、ＩＮＴ＿ＡＣＴ
ＩＶＥ変数は偽となり、現在処理中の割り込みがないこ
とを示す。更に、出力ＯＵＴ２をイネーブルし、これに
よって、割り込みを発生すべきことを示すので、制御は
ステップ６２８に移行し、割り込みアクティブ変数.Ｉ
ＮＴ＿ＡＣＴＩＶＥを１にセットし、割り込みが現在発
生中であることを示し、次にステップ６３０において、
（ＳＩＭ＿４５０コードの適正な初期化によって発生さ
れたはずの）割り込みのためにエントリがセットされた
か否かを判定する。ステップ６３０から、割り込みに対
してエントリがセットされている場合、ステップ６３２
においてその割り込みエントリをコールする。さもなけ
れば、ステップ６２６および６３０から、そしてステッ
プ６３２からは常に、制御はステップ６３４に移行し、
コール元のコードへのリターンが実行される。

【０１２４】割り込みアクティブ変数.ＩＮＴ＿ＡＣＴ
ＩＶＥに関して、その動作は、図１８および図１９を参
照することによって理解されよう。割り込みがアクティ
ブの場合、.ＩＮＴ＿ＡＣＴＩＶＥ変数は、ステップ６
０８、６１２、６１６、６２９の検査において保留の割
り込みがなくなるまで、偽にリセットしない。これによ
って、多数の疑似割り込みを防止する。

【０１２５】モデム・モジュール これまでのルーチンは、システム・ソフトウエア内にあ
る様々な仮想装置ドライバに対する形態としての、仮想
ＵＡＲＴのインターフェースを例示するものである。仮
想ＵＡＲＴはモデム・モジュール１１４へのインターフ
ェースも有している。先に注記したように、モデム・モ
ジュール１１４に対する適切なコードは通常、R.Scott
& Associatesのような多数のモデム用ソフトウエア開発
者によって提供される。これらの供給元は、通常、コン
トローラを特定せず、高水準言語で書かれたコントロー
ラ・コードを書くので、様々なプラットフォーム上でコ
ンパイルし実行することができる。例えば、例示したコ
ントローラ・コードは、６８３０２マイクロコントロー
ラ上で実行するためにコンパイルされた高水準コードで
あっても、ここでは代わりに、本発明により用いられ
る、Ｘ８６シリーズのプロセッサ上で実行するためにコ
ンパイルされる。

【０１２６】このコントローラ・コードは様々な「フッ
ク」を有し、これを通じてコンピュータからの外部デー
タの送受信を行う。主な例、即ち、ＳＩＭ４５０＿ＰＵ
Ｔ＿ＴＸ＿ＢＹＴＥルーチン７００およびＳＩＭ＿４５
０＿ＧＥＴ＿ＲＸ＿ＢＹＴＥルーチン７５０が、図２０
に示されている。

【０１２７】７０２から開始し、ＳＩＭ４５０＿ＰＵＴ
＿ＴＸ＿ＢＹＴＥルーチン７００は、送信アレイＴＸ＿
ＡＲＲＡＹに１バイトを入力する。この場合も、送信ア
レイは、モデム・モジュール１１４から仮想ＵＡＲＴの
方向である。ステップ７０４に移行し、タイマを起動し
て、ある時間（約１０ミリ秒）の間にモデム・モジュー
ル１１４がコールされない場合、この時間の後に、モデ
ム・モジュール１１４への割り込みを発生する。この遅
延により、モデム・モジュール１１４は他のバイトを仮
想ＵＡＲＴに転送可能となる。タイマを起動し、ＵＡＲ
Ｔに行き着く（drain）アプリケーションがない場合
に、文字を「消去」（expire out）するようにする。実
際のＵＡＲＴでは、文字が上書きされ、ＯＶＥＲＲＲＵ
Ｎエラーが発生する。

【０１２８】ＳＩＭ４５０＿ＧＥＴ＿ＲＸ＿ＢＹＴＥル
ーチン７５０では、モデム・モジュール１１４は、その
受信バッファからバイトを読み出す。受信バッファはＳ
ＩＭ４５０ルーチンによって満たされている。ステップ
７５２から開始し、一時的変数Ｂに、受信バッファＲＸ
＿ＡＲＲＡＹ内の次のバイトをロードする。ステップ７
５４に移行し、受信バッファ・カウントＲＸ＿ＣＮＴを
減分して、このアレイ内で入手可能な１バイトが少なく
なったことを示す。ステップ７５６に移行し、受信バッ
ファ・カウントＲＸ＿ＣＮＴがフロー・オン・スレシホ
ルドＲＸ＿ＦＬＯＷ＿ＯＮよりも小さいか否かを判定す
る。小さい場合、バッファには十分空きがあり、仮想Ｕ
ＡＲＴから文字を余分に受け入れ可能であるので、制御
はステップ７５８に移行し、ライン・ステータス・レジ
スタ変数.ＬＳＲ内の送信保持レジスタ空ビットＴＨＲ
Ｅを検査する。これが真である場合、制御はステップ７
６０に移行し、送信空割り込み変数.ＩＩＲ＿ＴＸを
１、即ち、真にセットし、割り込みを与えて、仮想装置
ドライバに、仮想ＵＡＲＴの送信保持レジスタが空であ
ることを通知すべきことを示す。また、ライン・ステー
タス・レジスタ変数.ＬＳＲの送信シフト・レジスタ空
ビットＴＳＲＥおよび送信保持レジスタ・ビットＴＨＲ
Ｅを真にセットし、これらのレジスタが空であり、オペ
レーティング・システムの仮想装置ドライバからのデー
タを受け入れるために使用可能であることを示す。最後
に、ＥＶＡＬＵＡＴＥ＿ＩＮＴＥＲＲＵＴルーチン６０
０をコールし、オペレーティング・システムの仮想装置
ドライバに割り込みをかけるべきか否かを判定する。ス
テップ７５６、７５８、７６０から、制御はステップ７
６２に移行し、ＥＶＡＬＵＡＴＥ＿ＩＮＴＥＲＲＵＰＴ
ルーチン６００を再度コールする。最後に、ステップ７
６４に移行し、一時的Ｂ変数内の値をパラメータとし
て、ルーチンはモデム・モジュール１１４にリターンす
る。

【０１２９】結論 上述の説明から、いかにして仮想ＵＡＲＴをモデム・モ
ジュール１１４への追加として装備し、モデム・モジュ
ール１１４がこの仮想ＵＡＲＴとデータの交信を行うこ
とができ、しかも仮想ＵＡＲＴはオペレーティング・シ
ステム・ソフトウエアには、事実上物理ＵＡＲＴとして
見えるようにするかが理解できるであろう。通常、物理
ＵＡＲＴにアクセスする仮想装置ドライバに加えること
が必要な唯一の大きな変更は、装置ドライバの入出力命
令を、仮想ＵＡＲＴコードへのコールとして、これらの
入出力命令を再送する適切なマクロで置き換えることだ
けである。

【０１３０】このソフトウエア分割は、新しいオペレー
ティング・システムおよび異なるモデム・モジュールに
対する非常に明確な経路を設けるものである。モデム・
モジュール１１４の前段に設けられる仮想ＵＡＲＴイン
ターフェースのために、このモデム・コントローラを新
たなオペレーティング・システムに移動するには、オペ
レーティング・システムの仮想装置ドライバを変更し
て、入出力命令の代わりにコールを実行するようにすれ
ばよい。仮想ＵＡＲＴは事実上物理ＵＡＲＴとして見え
るので、他のデータ構造やパラメータの変更は不要であ
る。

【０１３１】同様に、モデム・モジュール自体を変更す
る場合も、仮想ＵＡＲＴとのインターフェースのみを変
更すればよい。仮想ＵＡＲＴインターフェースは標準化
された状態を保持しているので、既存の仮想装置ドライ
バの変更は不要である。

【０１３２】コンピュータ・システムＣおよびＤＳＰ５
８間の物理リンクは、多数の入出力ポートのように、様
々な方法で実施可能である。また、モデム・モジュール
１１４は、ＤＳＰとの適切な通信のためにフックを含
み、これらは、ＤＳＰがそれ自体をモデム・モジュール
１１４に接続するいかなるタイプのハードウエア・イン
ターフェースに対しても、容易に変更が可能である。好
ましくは、これは、多数のメールボックス・レジスタを
通じた標準的なインターフェースを有するＰＣＭＣＩＡ
カードの形態とする。このインターフェースのインプリ
メンテーションのためのモデム・モジュール・コードを
ソース・コード添付資料Ａに示すが、この場合も、これ
はさほど重要ではなく、多種多様のインターフェースが
可能である。

【０１３３】上述の本発明の開示および記載は、例示的
かつその説明のためのものであり、サイズ、形状、材
料、構成物、回路素子、ワイヤ接続、および接点、なら
びに図示した回路および構造ならびに動作方法の詳細に
おいて、本発明の範囲および技術思想から逸脱すること
なく、様々な変更が可能である。

【図面の簡単な説明】

【図１】本発明による任意のモデム・カードを有するコ
ンピュータ・システムの簡略ブロック図である。

【図２】ＰＣＭＣＩＡカードにおける従来のモデム・ハ
ードウエアを示すブロック図である。

【図３】除去したハードウエア部分を示す、本発明の開
示した実施例におるモデム・ハードウエアのブロック図
である。

【図４】本発明によるモデム・カードの詳細ブロック図
である。

【図５】本発明にしたがって実施したモデムと共に用い
る、Windows（登録商標）９５の環境における、種々の
ソフトウエア構成要素を示すブロック図である。

【図６】本発明にしたがって実施したモデムと共に用い
る、Windows（登録商標）３.１の環境における、種々の
ソフトウエア構成想要素を示すブロック図である。

【図７】ＣＰＱＦＭＷ９５．ＶＸＤおよびモデム・モジ
ュール・インターフェースをより詳細に示すブロック図
である。

【図８】本発明によるモデムがコンピュータ・システム
にインストールされているか否かを判定するために、Ｃ
ＰＱＦＭＶＣＤ．３８６が使用するルーチンのフローチ
ャートである。

【図９】本発明による仮想ＵＡＲＴに対する「仮想」入
出力動作を処理する、ＰＰＯＲＴＯＰＥＮルーチンのフ
ローチャートの一部を示す図である。

【図１０】ＰＰＯＲＴＯＴＥＮルーチンのフローチャー
トの残りの部分を示す図である。

【図１１】「仮想」入出力動作に対して発生するマクロ
・インライン・コードのフローチャートである。

【図１２】図１１のマクロによってコールされるフロー
チャートである。

【図１３】仮想ＵＡＲＴへのコール時に実行されるＳＩ
Ｍ４５０＿ＲＥＡＤルーチンのフローチャートの第１部
分を示す図である。

【図１４】ＳＩＭ４５０＿ＲＥＡＤルーチンのフローチ
ャートの第２部分を示す図である。

【図１５】仮想ＵＡＲＴへのコール時に実行されるＳＩ
Ｍ４５０＿ＷＲＩＴＥルーチンのフローチャートの第１
部分を示す図である。

【図１６】ＳＩＭ４５０＿ＷＲＩＴＥルーチンのフロー
チャートの第２部分を示す図である。

【図１７】ＳＩＭ４５０＿ＷＲＩＴＥルーチンのフロー
チャートの第３部分を示す図である。

【図１８】いつ仮想ＵＡＲＴによって割り込みをかける
べきかを判定するＳＩＭ＿４５０＿ＥＶＡＬＵＡＴＥ＿
ＩＮＴＥＲＲＵＰＴルーチンのフローチャートの一部を
示す図である。

【図１９】ＳＩＭ＿４５０＿ＥＶＡＬＵＡＴＥ＿ＩＮＴ
ＥＲＲＵＰＴルーチンのフローチャートの残りの部分を
示す図である。

【図２０】本発明にしたがって仮想ＵＡＲＴとのデータ
送受信を行うために、モデム・コントローラ・コードが
使用する２つのルーチンのフローチャートである。

フロントページの続き (71)出願人 591030868 20555 Ｓｔａｔｅ Ｈｉｇｈｗａｙ 249，Ｈｏｕｓｔｏｎ，Ｔｅｘａｓ 77070，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ (72)発明者 ピーター・ジェイ・ブラウン アメリカ合衆国テキサス州77069，ヒュー ストン，アッシュモア・ドライブ 6919 (72)発明者 ドン・エイ・ダイクス アメリカ合衆国テキサス州77070，ヒュー ストン，ジョーンズ・ロード 152 (72)発明者 アンドリュー・エル・ラブ アメリカ合衆国テキサス州77388，スプリ ング，ウッズボロ・ドライブ 2411 (72)発明者 ケヴィン・ダブリュー・アイリス アメリカ合衆国テキサス州77375，トムボ ール，ウォルドウィック 15419

Claims (15)

【特許請求の範囲】
1. 【請求項１】 モデム・コントローラ・コードを実行す
   るマイクロコントローラを具備していないモデムと共に
   用いられ、前記モデム・コントローラ・コードを実行す
   る汎用コンピュータ・システムにおいて、 命令を実行するためのプロセッサと、 前記プロセッサに結合された入出力バスであって、デジ
   タル信号プロセッサを有しかつコントローラのないハー
   ドウエア・モデムと通信するように構成された入出力バ
   スとを備えており、 前記プロセッサは、汎用コンピュータ・システム・コー
   ドと前記モデム・コントローラ・コードとの双方を実行
   し、前記実行したモデム・コントローラ・コードと前記
   デジタル信号プロセッサとの間でデータおよびコマンド
   を通信することを特徴とする汎用コンピュータ・システ
   ム。
2. 【請求項２】 請求項１記載のコンピュータ・システム
   において、該システムは更に、 前記プロセッサによって実行されるオペレーティング・
   システムと、 ハードウエアＵＡＲＴ装置のための装置ドライバであっ
   て、前記オペレーティング・システムによってコールさ
   れ、前記ハードウエアＵＡＲＴ装置との直列的動作を実
   行する装置ドライバと、 前記プロセッサによって実行される仮想ＵＡＲＴであっ
   て、前記モデム・コントローラ・コードとの間でデータ
   通信を行い、前記ハードウエアＵＡＲＴからの読み出し
   および前記ハードウエアＵＡＲＴへの書き込みに対応す
   るエントリ・ポイントを提供する仮想ＵＡＲＴとを備え
   ており、 前記仮想装置ドライバは、前記ハードウェアＵＡＲＴの
   代わりに、前記エントリ・ポイントをコールして、前記
   仮想ＵＡＲＴとの間の読み出しおよび書き込みを実行す
   るように変更されることを特徴とするコンピュータ・シ
   ステム。
3. 【請求項３】 請求項２記載のコンピュータ・システム
   において、前記仮想ＵＡＲＴは、１６４５０ＵＡＲＴを
   エミュレートすることを特徴とするコンピュータ・シス
   テム。
4. 【請求項４】 請求項２記載のコンピュータ・システム
   において、前記装置ドライバは、Windows（登録商標）
   ３.１の仮想装置ドライバであることを特徴とするコン
   ピュータ・システム。
5. 【請求項５】 請求項２記載のコンピュータ・システム
   において、前記装置ドライバは、Windows（登録商標）
   ９５の仮想装置ドライバであることを特徴とするコンピ
   ュータ・システム。
6. 【請求項６】 請求項２記載のコンピュータ・システム
   において、前記プロセッサは、ｘ８６シリーズのプロセ
   ッサであり、"IN AL, DX"および"OUT DX, AL"命令を、
   前記エントリ・ポイントへのコールで置き換えることに
   よって、前記仮想装置ドライバが変更されることを特徴
   とするコンピュータ・システム。
7. 【請求項７】 請求項２記載のコンピュータ・システム
   において、前記仮想ＵＡＲＴは、前記装置ドライバに対
   して個別化したインターフェースを与え、前記仮想ＵＡ
   ＲＴに大幅な修正を加えることなく、前記オペレーティ
   ング・システムを、第２の装置ドライバを有する第２の
   オペレーティング・システムに変更可能としたことを特
   徴とするコンピュータ・システム。
8. 【請求項８】 請求項２記載のコンピュータ・システム
   において、前記仮想化ＵＡＲＴは、前記装置ドライバに
   対して個別化したインターフェースを与え、前記装置ド
   ライバに大幅な修正を加えることなく、前記コントロー
   ラのないハードウエア・モデムを、第２のコントローラ
   のないハードウエア・モデムに変更可能としたことを特
   徴とするコンピュータ・システム。
9. 【請求項９】 デジタル信号プロセッサを有するが、モ
   デム・コントローラ・コードを実行するマイクロコント
   ローラを有していないモデムと共に用いるコンピュータ
   ・システムにおいて、 命令を実行するプロセッサであって、前記モデム・コン
   トローラ・コードを実行するプロセッサと、 物理ハードウエア・インターフェースの仮想化バージョ
   ンであって、実行中の前記モデム・コントローラ・コー
   ドに仮想化されたインターフェースを提供する仮想化バ
   ージョンと、 物理ハードウエア・インターフェースと通信するために
   書かれた装置ドライバであって、前記物理ハードウエア
   ・インターフェースを対象にした命令を、前記仮想化イ
   ンターフェースへのコールで置き換えることによって変
   更された装置ドライバとを備えていることを特徴とする
   コンピュータ・システム。
10. 【請求項１０】 請求項９記載のコンピュータ・システ
    ムにおいて、前記仮想化インターフェースは、仮想化さ
    れた１６４５０と互換性のあるインターフェースである
    ことを特徴とするコンピュータ・システム。
11. 【請求項１１】 請求項９記載のコンピュータ・システ
    ムにおいて、前記装置ドライバは、Windows（登録商
    標）３.１の仮想装置ドライバであることを特徴とする
    コンピュータ・システム。
12. 【請求項１２】 請求項９記載のコンピュータ・システ
    ムにおいて、前記装置ドライバは、Windows（登録商
    標）９５の仮想装置ドライバであることを特徴とするコ
    ンピュータ・システム
13. 【請求項１３】 汎用コンピュータ・システムにおいて
    実行される方法であって、ハードウエア・モデム・コン
    トローラを用いずにモデム通信を行う方法において、 通信リンクを通じて通信するためのデジタル信号プロセ
    ッサを提供するステップと、 前記汎用コンピュータ・システムで、前記デジタル信号
    プロセッサとの通信のためのモデム・コントローラ・コ
    ードを実行するステップと、 前記モデム・コントローラ・コードから前記デジタル信
    号プロセッサへの通信のためのハードウエア・インター
    フェースを提供するステップと、 前記汎用コンピュータ・システムのオペレーティング・
    システムの装置ドライバ・ソフトウエアと前記汎用コン
    ピュータ・システムで実行するモデム・コントローラ・
    コードとの間に、ハードウエア・インターフェースの仮
    想化されたバージョンを提供するステップであって、そ
    れにより、前記オペレーティング・システムの装置ドラ
    イバ・ソフトウエアと前記モデム・コントローラ・コー
    ドの間でモデム・コマンドおよびデータを送信されるよ
    うにしたステップとを含んでいることを特徴とする方
    法。
14. 【請求項１４】 モデム・コントローラ・コードを実行
    するマイクロコントローラのないモデムと共に用いら
    れ、該モデム・コントローラ・コードを実行する汎用コ
    ンピュータ・システムにおいて、 命令を実行するプロセッサと、 前記プロセッサに結合され、前記モデム・コントローラ
    ・コードを格納するディスク・ドライブと、 前記モデム・コントローラ・コードを格納する主メモリ
    と、 前記プロセッサに結合された入出力バスであって、デジ
    タル信号プロセッサを有しかつコントローラのないハー
    ドウエア・モデムと通信するように構成された入出力バ
    スとを備え、 前記プロセッサは、汎用コンピュータ・システム・コー
    ドと前記モデム・コントローラ・コードの双方を実行
    し、実行した前記モデム・コントローラ・コードと前記
    デジタル信号プロセッサとの間でデータおよびコマンド
    を通信することを特徴とする汎用コンピュータ・システ
    ム。
15. 【請求項１５】 請求項１４記載のコンピュータ・シス
    テムにおいて、該システムは更に、 前記プロセッサによって実行されるオペレーティング・
    システムであって、前記ディスク・ドライブおよび前記
    メモリ・メモリ内に格納されたオペレーティング・シス
    テムと、 ハードウエアＵＡＲＴ装置用の装置ドライバであって、
    前記オペレーティング・システムによってコールされて
    前記ハードウエアＵＡＲＴ装置の直列的動作を実行し、
    前記ディスク・ドライブおよび前記主メモリ上に格納さ
    れた装置ドライバと、 前記プロセッサによって実行される仮想ＵＡＲＴであっ
    て、前記モデム・コントローラ・コードとの間でデータ
    の通信を行い、前記ハードウエアＵＡＲＴからの読み出
    しおよび前記ハードウエアＵＡＲＴへの書き込みに対応
    するエントリ・ポイントを提供し、前記ディスク・ドラ
    イブおよび前記主メモリに格納された前記仮想ＵＡＲＴ
    とを含み、 前記仮想装置ドライバは、前記ハードウエアＵＡＲＴの
    代わりに、前記エントリ・ポイントをコールして、前記
    仮想ＵＡＲＴからの読み出しおよび前記仮想ＵＡＲＴへ
    の書き込みを実行するよう変更されることを特徴とする
    コンピュータ・システム。