JPH1084034A - 半導体基板キャリアの搬送および使用方法および装置 - Google Patents

半導体基板キャリアの搬送および使用方法および装置

Info

Publication number
JPH1084034A
JPH1084034A JP20217997A JP20217997A JPH1084034A JP H1084034 A JPH1084034 A JP H1084034A JP 20217997 A JP20217997 A JP 20217997A JP 20217997 A JP20217997 A JP 20217997A JP H1084034 A JPH1084034 A JP H1084034A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
carrier
wall
area
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20217997A
Other languages
English (en)
Inventor
Sal Mastroianni
サル・マストロイアニ
Barbara Vasquez
バーバラ・バスケス
Barry Johnson
バリー・ジョンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH1084034A publication Critical patent/JPH1084034A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/32—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations between different workstations
    • H10P72/3218—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/10—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP]
    • H10P72/19—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP] closed carriers
    • H10P72/1914—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP] closed carriers characterised by locking systems
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/10—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP]
    • H10P72/18—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP] characterised by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/10—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP]
    • H10P72/19—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP] closed carriers
    • H10P72/1918—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP] closed carriers characterised by coupling elements, kinematic members, handles or elements to be externally gripped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/32—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations between different workstations
    • H10P72/3202—Mechanical details, e.g. rollers or belts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/34—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H10P72/3406—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door or cover
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

(57)【要約】 【課題】 汚染を防止しつつクリーン環境内の半導体基
板にアクセス可能な半導体基板キャリアを提供する。 【解決手段】 サイド・ドア（２２０）を有するキャリ
ア（２００）は、３００ミリメートルの半導体基板（２
５０）を水平位置で運搬する。サイド・ドア（２２０）
の密閉機構（２２５）によって気密ミニ・エンバイロン
メントを形成する。キャリア（４４０）の前面およびプ
ロセス・ツール（４３０）上のアライメント構造が、キ
ャリア（４４０）をツール（４３０）に整合する。キャ
リアをツールに取り付けたときに、キャリアとツールと
の間にギャップ（４４７）が形成される。サイド・ドア
（４４５）は、キャリア内に収容されている半導体基板
の運搬路を通らずに、ツール内に降下される。ツールか
ら中間環境（４２０）を経て製造環境（４１０）まで流
れる空気流は、クリーン度が高い環境からクリーン度が
低い環境に進む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体基
板用キャリアに関し、更に特定すれば、３００ミリメー
トル（ｍｍ）の半導体基板のための半導体基板キャリア
に関するものである。
【０００２】
【従来の技術】半導体技術において、半導体基板キャリ
アは、運搬中に複数の半導体基板を保持可能な装置であ
る。半導体基板キャリアは、ボックスおよびカセットで
構成されている。ボックスは、蝶番状に開閉可能な蓋の
付いた容器である。カセットは、運搬の目的のために、
半導体基板を物理的に保持しボックス内に収容する。カ
セットは、特定のツールでの半導体処理工程の間、ボッ
クスから取り外される。最近の半導体製造設備において
用いられているカセットは、２５枚の半導体基板を保持
可能であり、一方キャリアは１つまたは２つのカセット
を収容す可能である。２５枚または５０枚の半導体とい
う大きなロット・サイズに伴う多数の欠点がある。その
欠点の１つに、所与の製造ロットに関連する半導体基板
の枚数が増えるに連れて、そのロットを完了するための
サイクル・タイムも延長することがあげられる。例え
ば、半導体製造における工程には、２５枚の半導体基板
と比較して、５０枚の半導体基板を処理するために２倍
の時間を要するものがある。したがって、大きなロット
では、サイクル・タイムが長くなる。
【０００３】ロット・サイズの大型化による他の欠点
は、製造に伴う危険や柔軟性に関係する。例えば、プロ
セス・ロット・サイズが運搬ロット・サイズと同一であ
るとすると、処理ツールが要求範囲外で動作したときの
ように、１ロットを破棄するような事態が発生した場
合、半導体基板の大きなロットによる素子の損失は、当
該ロット内の半導体基板数に比例する。また、ロット・
サイズが大きいと、製造設備の柔軟性が低下し、広範囲
の半導体素子への対応が困難となる。ロット・サイズの
増大，素子サイズの縮小，または半導体基板サイズの大
型化のいずれかによって、所与のロットから得られる素
子数が増大すると、生産危険管理および計画の目的に用
いるモデルを変更する必要がある。
【０００４】人間による持ち上げや搬送についての人間
工学的な限界も、大きなロット・サイズ対して更に別の
問題を提起する。頻繁な繰り返し運動については、人間
が安全に取り扱える重量の上限は、１８ポンドであると
考えられる。これらの繰り返し作業は、半導体製造設備
において見られる種類のものである。かかる設備におい
ては、キャリアは運搬装置または保管用倉庫領域(inven
tory storage area)から持ち上げられ、処理機器の特定
箇所に搬送される。大きなロット・サイズは、キャリア
・サイズの増大、ならびに半導体基板の重量および数の
増大双方に起因する重量化による危険性の原因となる。
ある研究によると、手根トンネル症候群(carpal tunnel
syndrome)に関連する問題の抑制に役立つ重量上限値と
しては、１５ポンドのほうが適切であることが示されて
いる。したがって、ロット・サイズおよび半導体基板サ
イズが増大するに連れて、重量が追加され、健康および
安全に関して考慮すべき問題が発生することになる。
【０００５】半導体処理技術におけるクリーン環境(cle
an environmetns)の必要性は既知である。今日の環境清
浄化能力の向上によって、Ｍ１レベルに格付けされるク
リーン・ルームが得られるようになった。クラスＭ１の
クリーン・ルーム環境とは、１立方メートルの空気中に
存在する、所与のサイズより大きな０．５ミクロン（μ
ｍ）のサイズを有する粒子が１０個以下であることを示
す。許される粒子サイズは、実施される半導体プロセス
の最小幾何学的構造によって異なる。例えば、最小半導
体構造サイズが１ミクロン（μｍ）である場合、クリー
ン・ルームの等級を判定する目的で許される粒子サイズ
は、その構造サイズの１／３、即ち、０．３３μｍとな
る。最小構造サイズが小さくなるに連れて、クリーン・
ルーム環境は、Ｍ１以上の等級(sub-M1 rating) を越え
て更に高める必要がある。
【０００６】ミニ・エンバイロンメント(mini-environm
ent)を実施する既知の手段の１つに、標準機械インター
フェース仕様（ＳＭＩＦ:Standard Mechanical Interfa
ce specification) がある。ＳＭＩＦの一実施態様で
は、底面から装填するキャリアの内側にミニ・エンバイ
ロンメントを保持する。図１の従来技術に示すように、
底面から装填するキャリアのポッド(bottom loading ca
rrier pod)は、底面に開口が位置するキャリアを有す
る。半導体機器の特定部分に係合されていない場合、キ
ャリアの開口はドアによって覆れており、キャリアに対
して密閉状態を形成する。ポッド内部では、半導体基板
がカセット内に水平に置かれている。カセットはキャリ
アとは別個である。
【０００７】
【発明が解決しようとする課題】密閉されている半導体
基板にアクセスするためには、キャリアをレセプタクル
(receptacle)上に配置する。このレセプタクルが密閉さ
れているミニ・エンバイロンメント・ポッドのドアを取
り外し、更にアクセス可能なツール環境(tool environm
ent)に、ドアおよび半導体基板を降下させる。この形式
のキャリアに伴う問題の１つに、半導体基板をツール環
境に降下させる機構は、その降下を行う際にポッドのド
アを降下させることがあげられる。これによって、比較
的汚い製造環境に露出されていたドアの外側が、より厳
しいクリーン・ルーム規格を維持するツールのミニ・エ
ンバイロンメントを通して降下することになる。これに
より、ミニ・エンバイロンメントの汚染が発生する。
【０００８】この図１に示した従来技術に伴うもう１つ
の問題は、人間工学的限界および多数の半導体基板を収
容したポッドをツール上に据え付けることに関連するも
のである。９００ｍｍは、人間がポッドを安全に持ち上
げ、据え付けることができる高さであると考えられる。
その結果、ツールが全半導体基板に直接アクセスするた
めには、カセットを完全にツール内に下ろさなければな
らない。９００ｍｍに積載した高さからの作業では、ド
アやカセットを下げる機械的機構の余裕が十分に得られ
ず、床レベルより低く配置しなくては、作業を行うこと
ができない。
【０００９】したがって、ミニ・エンバイロンメント内
の半導体基板にアクセスすることができ、ドアを取り外
せば処理機器が直ちに半導体基板にアクセスできるよう
な半導体基板キャリアを有する必要がある。
【００１０】
【課題を解決するための手段】本発明によるサイド・ド
アを有するキャリアは、３００ミリメートルの半導体基
板を水平位置で運搬する。サイド・ドアの密閉機構によ
って気密ミニ・エンバイロンメントを形成する。キャリ
アの前面およびプロセス・ツール上のアライメント構造
が、キャリアをツールに整合する。キャリアをツールに
取り付けたときに、キャリアとツールとの間にギャップ
が形成される。サイド・ドアは、キャリア内に収容され
ている半導体基板の運搬路を通らずに、ツール内に降下
される。ツールから中間環境を経て製造環境まで流れる
空気流は、クリーン度が高い環境からクリーン度が低い
環境に進む。
【００１１】
【発明の実施の形態】半導体技術においては、コスト効
率の高い素子の増産に対する探求が主要であった。効率
的に素子数を増大させる一般的な方法は、個々の素子の
小型化，ロット・サイズの増大，および半導体基板サイ
ズの大型化を含んでいた。
【００１２】より大きな半導体基板サイズへの転換は、
主に、１００ｍｍの半導体基板から生じ、１５０ｍｍ半
導体基板となり、更に２００ｍの半導体基板に至った。
これらの転換は、半導体基板の直径が大きくなるのに対
して以前のロット・サイズを維持することによる潜在的
な素子の増大を最大限利用した。３００ｍｍ半導体基板
が現実となると、２５または５０枚の半導体基板という
現行のロット・サイズを保持することが魅力的でなくな
るいくつかの理由(consideration) が生じた。第１の理
由は、人間工学的なものである。３００ｍｍの半導体基
板２５枚を保持可能なプラスチック製半導体基板キャリ
アは、約２１ポンドの重量があると予測される。この重
量は、現在の半導体設備において見られる、人間の作業
員によって頻繁に繰り返される動作に望ましい１５ポン
ド未満という重量を越えるものである。したがって、人
間工学的な理由による最適なロット・サイズは、２５枚
未満の半導体基板となる。
【００１３】完全に自動化された製造設備では、人間工
学的な理由は必ずしも制限とはならない。しかしなが
ら、完全自動設備は、所与の製品専用ではない設備が必
要とする柔軟性を備えていない。この柔軟性には、新た
な機器の追加，製品配合の変更のように、恐らく作業の
流れを改善するための既存の機器の移動，または通常人
間の介在を必要とする半導体基板の個々のロットおよび
混成ロットの処理が含まれる。例えば、製造者には、３
００ｍｍ製造ラインでは、少量生産部(low volume par
t) を建設することが望ましい。２５枚の半導体基板の
ロットは、数年分に値する在庫を生産することができ
る。数年分の在庫に対する検査，パッケージおよび在庫
維持に伴うコストは現実的ではない。このような理由の
ため、柔軟性は多くの半導体設備には必須要件である。
【００１４】サイクル・タイムは、柔軟性を維持しコス
トを低減する際の別の重要な考慮すべき事項である。半
導体基板を迅速に処理できる能力により、単一処理ライ
ン上に様々な製品を流し、所与のロットに対して素早い
準備が可能となる。サイクル・タイムを短縮すれば、個
々のロットに付随するコストも減少する。したがって、
サイクル・タイムが短い程、低コスト化のみならず、製
品の配合および製品スケジュールにおける柔軟性向上を
図ることができる。
【００１５】２００ｍｍより大きな半導体基板に対して
現行のロット・サイズを維持することに対する他の問題
点は、危険管理や計画のような業務上の理由(business
consideration)に関するものである。半導体製造者は、
半導体処理を計画し、スケジュールを立て、その予算を
立てる様々な業務モデルを用いる。これらのモデルは殆
ど２００ｍｍ半導体基板に対して最適化したものであ
る。これらのモデルにおいて考慮すべきは、ロットを破
棄することによる影響，生産要求に対応するために必要
な素子数，ランニング(running) に必要な技術検査ロッ
トの影響，および生産要求の対応するためのリード・タ
イム(lead time) というような項目である。半導体基板
サイズを大きくし、しかも既存のロット・サイズを維持
するには、これらのモデルは全て大幅な変更が必要とな
ろう。
【００１６】業務上の理由に関連する危険率(risk fact
or) は、３００ｍｍの半導体基板では重要である。２５
枚の半導体基板から成る３００ｍｍロットは、大量の製
品を生産可能である。単一の大きなロットが破棄された
場合、経営に対する影響は重大である。この危険率にコ
スト・モデルを考慮すると、大ロット・サイズからの素
子の場合、危険性／コストが増大する。
【００１７】これまでに論じたように、人間工学，サイ
クル・タイム，危険管理，製品計画，および工場の柔軟
性という理由により、３００ｍｍのウエハに対しては、
２５枚の半導体基板という現在のロット・サイズを維持
することは望ましいものではない。人間工学的な観点か
らは、１５枚の半導体基板を単一のキャリアに収容すれ
ば、１５ポンドという目的を達成可能であることが予測
される。したがって、重量物を扱う人間工学的な理由か
ら、柔軟な処理環境において手作業で移動可能なウエハ
の枚数に上限が設定される。
【００１８】危険管理，サイクル・タイム，計画および
柔軟性の観点からは、３００ｍｍの半導体基板は２００
ｍｍ半導体基板よりも表面積が約２．２５倍広いという
事実に基づいて、１５枚の３００ｍｍ半導体基板を用い
れば、２５枚の２００ｍｍ半導体基板よりもほぼ５０％
多い素子を供給することができる。したがって、最適数
では、前述の２５枚の２００ｍｍ半導体基板が供給する
ものと、ほぼ同じ製品量となる。理論的には、２５枚の
２００ｍｍ半導体基板とほぼ同数の素子を供給するに
は、１１ないし１２枚の間の３００ｍｍ半導体基板とい
うことになる。通常、製造プロセスを監視するために用
いられる検査用半導体基板が必要なため、製造設備を維
持していくには、１５枚の３００ｍｍ半導体基板のキャ
リア・サイズが好適であることが示唆される。１５枚と
いうキャリア・サイズは予測値であり、実際のキャリア
・サイズは約１０枚から約１４枚の半導体基板の間で変
動する可能性がある。
【００１９】半導体基板環境のクリーン性を高める必要
性も存在する。現在製造中の半導体構造のサイズでは、
クラスＭ１のクリン・ルームが通常最低限必要と考えら
れている。０．２５／０．１８μｍレベルの構造サイズ
の実施，および３００ｍｍ半導体基板への転換がほぼ同
時に行われているので、クラスＭ１のクリーン・ルーム
よりも等級が高い場所で半導体基板を処理可能な環境が
必要となっている。製造フロア全体に対してクラスＭ１
レベルよりも高い製造環境全体において汚染制御を行う
と、非常にコストがかかる。したがって、０．２５／
０．１８μｍ技術のために設計されたミニ・エンバイロ
ンメントを装備した半導体設備に代わる設備の使用が、
好適な解決案を提供することになろう。
【００２０】ミニ・エンバイロンメントとは、従来のク
リーン・ルーム内部の環境であって、それ自体、より大
きなクリーン・ルーム環境から分離されている。半導体
基板上で処理を行うツールは、インターフェース・チャ
ンバ４３５（図５）または６６５（図６）のような、そ
れ事態の内部クリーン環境を維持することができる。こ
れはミニ・エンバイロンメントの一例であり、その他に
は、周囲の環境から気密保持されている半導体基板キャ
リア２００によって維持される環境がある。したがっ
て、半導体技術において最小構造サイズが更に小さくな
るに連れて、クリーン・ルームの等級向上に対する必要
性も高まることになる。
【００２１】暫定的な情報が示唆するところによると、
半導体基板キャリアのミニ・エンバイロンメントはクラ
スＭ０．０１を達成する場合もあり、周囲環境に対して
２ないし３桁大きさが改善された分離を与えることがで
きる。これは、クラスＭ１以上の工場を建設し、ミニ・
エンバイロンメントをＭ０．０１レベルに維持可能であ
ることを示唆する。クラスＭ１に格付けされるクリーン
・ルーム設備を実施するコストは、優に１０億ドルを越
す工場に対する小部分となるので、汚染制御の等級がＭ
１よりも高い超大規模集積回路の設備を建設することも
見込みがない。クラス０．０１のミニ・エンバイロンメ
ントを維持可能であることが期待される半導体処理ツー
ルでは、同じ質を維持することができる半導体基板キャ
リアも必要とされる。
【００２２】図２，図３，図４は、本発明による一体化
キャリアを異なる方向から見た図である。図３のキャリ
ア２００は、着脱不可能なカセットがキャリア内に組み
込まれているので、一体化キャリアと呼ぶ。一体化キャ
リア２００は、シェル２１０，シェル・ベース２１７，
およびサイド・ドア２２０を備えている。
【００２３】本発明の一実施例では、シェル２１０は従
来技術のシェルとカセットの機能を統合したものであ
り、４つのほぼ平坦な側面と、１つの湾曲側面とを有
し、更に第６の側面に開口を形成する。シェル２１０は
１４本の隣接するレール２３０、即ち、水平方向に向け
られ運搬の間１３枚の個々の３００ｍｍ半導体基板を水
平位置に支持する歯を有する。水平面とは、製造設備の
フロアに対してほぼ平行な面であると考える。所与の水
平面に対応するレールは、１つの連続したレール（図示
せず）、即ち、半導体基板を支持可能な１組のレール２
３０を構成することを注記しておく。シェル２１０の開
口によって形成される面は垂直である。
【００２４】別の実施例では、シェルおよび別個のカセ
ット（図示せず）を用いることができる。かかる実施例
では、カセットをシェルから除去することができる。一
体化キャリアを参照して論ずる場合、これに関連のある
構造は、特に注記しない限り、非一体化キャリアにも適
用される。
【００２５】レールは半導体基板と物理的に接触する。
半導体基板近くにおける静電気の蓄積を回避するため
に、レールは静電気散逸物質(static dissipative mate
rial)を含み、基板上に静電荷が蓄積する可能性を低下
させるべきである。かかる物質には、ポリプロピレン，
ＰＥＥＫ（ポリ・エーテル・エテア・ケトン(poly ethe
r ethea ketone) ），および炭素フィラ(carbon fille
r) のようなフィラを含んでも含まなくてもよいポリカ
ーボネートのようなポリマが含まれる。逆に、シェル２
１０は、ＡＢＳ，ポリエチレン，ポリプロピレン，およ
びポリカーボネートのような静電気非散逸物質を含む、
外表面を有するべきである。これは微小粒子を引き寄
せ、粒子掃去(scavenging)面として作用し、半導体基板
上の粒子数を最小に止める。隣接するレール間にはスロ
ットが存在し、ここから半導体基板を水平方向に挿入あ
るいは除去する。５つの側面の内３つおよびシェル２１
０の開口は、レールによって形成される水平面に対して
これらが垂直となるように方向付けられている。ドア２
２０は、レールによって規定される半導体基板の方位に
対して垂直な面上に位置する。シェル２１０は半導体基
板の保護および支持の双方として作用し、開口を通じて
半導体基板へのアクセスを可能とする。
【００２６】シェル２１０の開口に向かって見ると、シ
ェル２１０の前縁に沿ってフランジ２１５がある。シェ
ル２１０の前縁は、シェル２１０の上面，底面，左面，
右面によって形成されている。これはシェル２１０の前
面を構成する。フランジは、シェル２１０のサイド・ド
ア２２０および製造ツールとの連結が可能となるように
実施される。
【００２７】サイド・ドア２２０は着脱可能なドアであ
り、シェル２１０の開口に位置する。好適実施例では、
フランジの境界内にあるが、そのように限定される訳で
はない。サイド・ドア２２０はシェル２１０に固定さ
れ、キャリア内に気密ミニ・エンバイロンメントを維持
することができる。これは、機械的なカム式機構を使用
することにより、またはブラダ(bladder) 型のシステム
によって得ることができる。このシステムは、ブラダを
圧潰することによって作動させる(exercise)ことができ
る。好適なサイド・ドア２２０は、故障時に閉じる(fai
l-closed) ブラダ密封構造を有する。この密封構造は、
単一機構によるアクセスが可能でありこれによって開放
される。この単一機構は、中空部分を有する剛体を用い
ることによって、ブラダの内側に真空または減圧領域を
形成し密封構造を圧潰する。これは、サイド・ドア２２
０上の解放構造と連結し(interface) 、ブラダに連結す
るサイド・ドア２２０の中空領域へのアクセスを可能に
する。次に、一旦ブラダが圧潰されると、ツールはサイ
ド・ドア２２０を取り外す。本発明はここに論ずる機構
に限定されることを意図する訳ではなく、シェル２１０
に密閉およびアクセスを与えることができる多数の機構
があり得ることは理解されよう。加えて、好適なサイド
・ドア２２０は、半導体基板とは独立して、着脱可能で
ある。例えば、サイド・ドア２２０は、シェル２１０か
ら半導体基板を除去しなくとも、シェル２１０から取り
外すことができる。
【００２８】支持ベースは、セル２１０に対して、支持
と水平方向の基準面を与える。水平基準面およびレール
は、ほぼ平行な長さを有する。支持ベースは、シェル２
１０本体の一体部分、またはシェル２１０本体から取り
外し可能な着脱可能部分のいずれかとすることができ
る。例えば、シェル２１０と対応するフランジがなかっ
たり、またはシェル２１０の底面の下にはない場合のよ
うに、支持ベースを有さない実施例も可能である。
【００２９】キャリア２００は、半導体基板を受け入れ
るための側面開口を有する。キャリア２００は、半導体
基板を保護しかつ支持する。半導体基板は、水平方向位
置に貯蔵され運搬される。カセット２００は、既知の従
来技術に対して、いくつかの利点がある。第１に、従来
からの垂直位置とは反対に、基板が水平方向位置で運搬
されるので、垂直キャリアのスロット内で半導体基板が
前後にシフトすることによって発生する粒子が減少す
る。加えて、半導体基板を垂直方向に運搬し蓄積するキ
ャリアは、ツール即ち機器に取り付けられ、水平方向に
処理されるには、向きを変更しなければならない。カセ
ットを水平方向に回転させることによってこれを行う
と、既存の粒子が乱されるので汚染を招き、半導体基板
をキャリアに対してずらすことによって新たな粒子が発
生する可能性がある。０．２５／０．１８μｍプロセス
では、微粒子(particulates)に対する感度は、最小構造
サイズが大きい以前の技術よりも高い。
【００３０】半導体基板を垂直位置で運搬するカセット
を用いた場合、ロボットを用い、ツールに半導体基板を
供給する前に、垂直方向の半導体基板をキャリアより高
く持ち上げなければならない。これはより複雑な機構を
必要とする。３００ｍｍの半導体基板では、キャリア・
ベースから抽出される半導体基板の上面まで必要な高さ
が６００ｍｍを超過するため、垂直方向に運搬される半
導体基板を下ろすのに必要とされる高さを得るのは、一
層困難である(prohibitive) 。本発明の実施例は、既知
の従来技術のミニ・エンバイロンメントにおいて複数の
半導体基板を搬送するシステムが底面からしかアクセス
できなかったという点において、従来技術の水平運搬シ
ステムに対して有利である。ボトム・ドア型キャリアを
処理ツール上に合体させるには、３本の主要運動軸を支
持可能なロボットが必要となる。加えて、かかる方法
は、半導体基板を処理領域に降下させるためには、汚染
されたドアを半導体基板と同じ空間に位置させざるを得
ない。更に悪いことは、半導体基板は、汚染されたドア
が直前に占めていた部分に隣接する領域に連続的に降下
していくことである。したがって、半導体基板は汚染さ
れた空間を通って降下していくことになる。サイド・ド
ア型キャリアを用いる環境では、一旦キャリア本体から
取り外されたなら（短い水平方向距離）、サイド・ドア
はシステムから垂直方向に除去可能である。これは、半
導体基板がサイド・ドアと同じ経路を辿らないように行
われる。加えて、高度なクリーン性を維持する際に必要
となるように、ドアは、必要であれば、別個の領域に移
動させることも可能である。サイド・ドアおよびボトム
・ドア開口システムは双方共、キャリアのドアの外側は
ツールのポート・ドアの外側と結合(mate)することを注
記しておく。この１対のドアは、結合後ツール内に移動
する。
【００３１】先に述べたように、キャリア２００をツー
ルと連結する必要がある。キャリアは処理ツールに取り
付けられるキャリアを整合するための、何らかのアライ
メント構造を有する必要がある。これらのアラインメン
ト構造は、水平面または垂直面上に位置することができ
る。水平方向の基準については、支持ベース３３０が、
力学的ソケット(kinematic sockets) のような複数のア
ラインメント構造を有することができ、これら力学的ソ
ケットを半導体基板の処理における整合の目的のために
用いる。支持ベース２１７上にアラインメント機構を配
することにより、水平方向の基準面との整合を維持する
ことができる。また、アラインメント構造は、キャリア
の前縁または垂直面上に実施してもよい。こうすると、
キャリアを運搬し直接ツールに合体させることができ
る。このアラインメント構造を垂直面に設ける手法は、
作業員，人間を動力とするカート，またはロボットによ
る運搬による、キャリアのツールに対する引き渡しおよ
び合体と、等しく両立可能である。加えて、アラインメ
ント構造は、サイド・ドア自体にあってもよい（図示せ
ず）。
【００３２】好適実施例では、開口が位置するのはキャ
リアの側面であり、アラインメント構造を介してここに
ツールを取り付ける。一旦取り付けられたなら、キャリ
アの重量は、キャリアおよびツールのアラインメント構
造６１６，６２１によって支持することができる。ある
いは、クランプ６２７のような外部手段による支持も可
能であり、その場合、クランプ６２７はツール６２０お
よびキャリア６１０の双方に取り付けられる。支持を与
える機構には多くのものが存在することは理解されよ
う。
【００３３】一実施例では、キャリア６１０（図６）
は、キャリア２００の前面上にあるアラインメント構造
６１６（図６）をポート，またはドア，またはツール付
近のアラインメント構造６２１に整合することによっ
て、ツール上に取り付けることができる。一旦取り付け
たならば、ツールのアラインメント構造は、キャリアの
全重量を支持することができ、クランプ６２７はキャリ
アの重量を支持することができ、あるいは運搬機構４５
０のような運搬面またはその他の表面がキャリア６１０
の重量を支持することができる。
【００３４】好適実施例では、半導体基板は水平位置で
運搬されツールに取り付けられる。しかしながら、本発
明は、半導体基板を、垂直方向のような、水平以外の位
置に向けるように、キャリア２００を取り付けることも
考慮する。
【００３５】好適実施例では、取り付けられると、ツー
ルとキャリアとの間にギャップが生じる。このギャップ
は、ツール環境と製造環境（周囲領域）との間の空気流
を発生させる。環境間に空気を流す機能は、クリーン・
ルーム環境を最大に高めるのに有用である。例えば、ツ
ールがＭ０．０１環境を維持し、ツールが位置する製造
設備がＭ１のクリーン・ルーム環境である場合、空気を
ツールから製造領域に流し、ツール環境が周囲のレベル
に汚染されないように保証することは有効である。キャ
リアとツールとの間のギャップによって、適切な圧力差
を維持することができる。逆に、プローブ機能(probe f
unction)が作成するような、大量の微粒子を発生するプ
ロセスをあるツールが実行する場合、空気流を製造環境
からツール環境に向かわせて、製造環境の不要な汚染を
防止することが有効である。このクリーン領域から等級
が低いクリーン環境への流れは望ましいものである。通
常、ツールと設備との間のギャップは約１０ｍｍ以下で
あり、圧力差は１平方インチ当たり１ポンド（ＰＳＩ）
以下の大きさの差を有する。
【００３６】同一の主題について、製造設備における遮
蔽領域のような中間または遮蔽環境と、環境自体との間
にも、ギャップが存在してもよい。このギャップも、２
つの環境間において空気流を可能にする。設備の方が中
間環境よりもクリーンな場合、中間環境の底面付近のギ
ャップからの空気流が、中間環境から設備に向かうこと
になろう。逆に、設備の方がクリーンでない場合、中間
環境から設備に空気流が向かうことになろう。これによ
って、よりクリーンな環境のフロア付近の汚染物が、中
間環境を介して上方向に乱されないことを保証する。通
常、中間環境間と設備との間のギャップは約１０ｍｍ以
下であり、中間環境と製造設備との間の圧力差は、約１
ＰＳＩ以下である。
【００３７】また、処理方法は、クリーン度の相対レベ
ルの検出、およびクリーン度が低い環境からクリーン度
が高い環境に空気が流れるような空気流の調節を含むこ
とができる。
【００３８】ツール６２０は、通常、インターフェース
・チャンバ６６５および処理チャンバ６８０を有する。
インターフェース・チャンバ６６５は中間チャンバであ
り、ここではロボット機構（図示せず）を用いてサイド
・ドア６１５を取り外し、キャリア６１０から処理チャ
ンバ６８０まで半導体基板（図６には図示せず）を運搬
する（６７０）。カセットがキャリア６１０内に収容さ
れている場合、カセット全てを除去しなければならない
場合もあることを注記しておく。
【００３９】先に論じたように、サイド・ドア６１５を
キャリア６１０の開口の前およびツール・ポートから除
去するには、サイド・ドア６１５をツール・ポート・ド
ア６３０と係合し、半導体基板を移動させずに、半導体
基板に垂直な面で移動させればよい。半導体基板が一部
をなす同一環境と汚染物が相互作用するのを全く許さな
い別個の分離された領域にドア６１５およびポート・ド
ア６３０を除去することが望ましいので、サイド・ドア
をサイド・ドア／ポート・チャンバ６６０に移動させる
のは、好適な実施例であろう。これは、半導体基板がツ
ールの処理領域を係合するために用いる経路から、ドア
６１５およびポート・ドア６６５を排除可能であるとい
う点で、従来技術に対する１つの利点である。他の実施
例では、下に枢動する蝶番状のドア（図示せず）を使用
することも可能である。
【００４０】キャリア２００は多数の様々な物質で作る
ことができる。具体的には、プラスチック製または金属
製のキャリアが望ましい。プラスチック製のキャリア
は、金属製キャリアとは異なり、安価，軽量であり、潜
在的に光透過性があるので、一般的には好ましい。しか
しながら、プラスチックは、ミニ・エンバイロンメント
内に真空を形成する能力に限度があり、プラスチック物
質のガス放出が発生するという点で制約がある。金属製
キャリア２００は、高価で重いが、真空のミニ・エンバ
イロンメントを可能にする。いずれの場合でも、プラス
チックまたは金属でも、高いクラスのクリーン環境の維
持が可能なキャリア内において、ほぼ気密環境が可能と
なる。
【００４１】上述の明細書では、特定の実施例を参照し
て本発明について説明した。しかしながら、特許請求の
範囲に記載された本発明の範囲から逸脱することなく、
様々な修正や変更が可能であることを当業者は認めよ
う。したがって、本明細書および図面は、限定的な意味
ではなく、例示的な意味で解釈すべきであり、かかる修
正は全て本発明の範囲に含まれることを意図するもので
ある。特許請求の範囲では、ミーンズ・プラス・ファン
クションの節（群）がある場合、列挙した機能を行う構
造であり、かつここに記載されたものを含む。また、ミ
ーンズ・プラス・ファンクション節（群）は、列挙した
機能（群）を行う構造的均等物および同等な構造も含
む。
【図面の簡単な説明】
【図１】従来技術のミニ・エンバイロンメント・キャリ
アを示す図。
【図２】本発明によるミニ・エンバイロンメント・キャ
リアの側面図。
【図３】本発明によるミニ・エンバイロンメント・キャ
リアの平面図。
【図４】本発明によるミニ・エンバイロンメント・キャ
リアの正面図。
【図５】本発明によるミニ・エンバイロンメント・キャ
リアを用いた製造環境およびツールを示す図。
【図６】本発明によるミニ・エンバイロンメント・キャ
リアを用いた製造環境およびツールを示す図。
【符号の説明】
２００ キャリア ２１０ シェル ２１７ シェル・ベース ２２０ サイド・ドア ２３０ レール ３３０ 支持ベース ４５０ 運搬機構 ６１０ キャリア ６１５ サイド・ドア ６１６，６２１ アラインメント構造 ６２０ ツール ６２７ クランプ ６３０ ツール・ポート・ドア ６６５ インターフェース・チャンバ ６６０ サイド・ドア／ポート・チャンバ ６８０ 処理チャンバ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バーバラ・バスケス アメリカ合衆国テキサス州オースチン、ナ ンバー112、ファルコン・レッジ・ドライ ブ1314 (72)発明者 バリー・ジョンソン アメリカ合衆国テキサス州オースチン、ス パルタン・コーブ5903

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】装置であって：ツール（４３０）であっ
    て：アラインメント構造を有する壁；内部領域（４３
    ５）；および前記ツール（４３０）内において主に垂直
    方向に移動可能なポートから成る前記ツール（４３
    ０）；および複数の半導体基板（２５０）を搬送可能な
    半導体基板キャリア（４４０）であって、該半導体基板
    キャリア（４４０）は、前記ポート付近で前記内部領域
    （４３５）の外側において前記ツール（４３０）に取り
    付けられ、前記ツール（４３０）と前記キャリア（４４
    ０）との間にギャップ（４４７）がある前記半導体基板
    キャリア（４４０）；から成ることを特徴とする装置。
  2. 【請求項２】前記半導体基板キャリア（４４０）は：シ
    ェル（２１０）；複数のレール（２３０）；複数のスロ
    ットであって、各スロットが前記複数のレール（２３
    ０）の隣接するレール間に位置する前記複数のスロッ
    ト；およびキャリア・ドア（２２０，４６６）であっ
    て、該キャリア・ドア（２２０，４６６）は、前記半導
    体基板キャリア（４４０）の側面の一部であり、前記ス
    ロットの長さにほぼ垂直な主面を有する前記キャリア・
    ドア（２２０，４４６）；を更に含むことを特徴とする
    請求項１記載の装置。
  3. 【請求項３】前記半導体基板キャリア（４４０）は一体
    化キャリアであることを特徴とする請求項２記載の装
    置。
  4. 【請求項４】前記複数のレール（２３０）は静電気散逸
    物質を含み；前記シェル（２１０）は静電気非散逸物質
    を含む；ことを特徴とする請求項２記載の装置。
  5. 【請求項５】半導体基板の処理方法であって：壁と該壁
    に隣接するポートとを含むツール（４３０）を用意する
    段階；キャリア・ドア（２２０，４４６）と、前記ツー
    ル（４３０）の壁付近のプラットフォーム上に半導体基
    板とを有する半導体基板キャリア（４４０）を配置する
    段階；前記キャリア・ドア（２２０，４４６）が前記ポ
    ート付近に位置するように、前記半導体基板キャリア
    （４４０）を移動させる段階；前記キャリア・ドア（２
    ２０，４４６）を前記ツール（４３０）と係合させる段
    階であって、前記半導体基板キャリア（４４０）と前記
    ツール（４３０）の壁との間にギャップ（４４７）を維
    持する段階；半導体基板運搬面以外に前記キャリア・ド
    ア（２２０，４４６）を移動させる段階；および前記半
    導体基板（２５０）にアクセスする段階；から成ること
    を特徴とする方法。
  6. 【請求項６】前記半導体基板キャリア（４４０）を前記
    プラットフォーム上に配置する段階は：半導体基板キャ
    リア（４４０）および前記プラットフォームの各々が更
    にアラインメント構造を備え；前記アラインメント構造
    を用いて、前記半導体基板キャリア（４４０）を前記プ
    ラットフォームに整合させるように行うことを特徴とす
    る請求項５記載の方法。
  7. 【請求項７】前記ツール（４３０）を用意する段階は、
    前記ツール（４３０）が、該ツール（４３０）の壁の一
    方側に隣接する内部領域を含み、周囲領域が前記ツール
    （４３０）の壁の対向側に隣接するように行われ；前記
    方法は：前記内部領域と周囲領域との相対的クリーン度
    を比較する段階であって、前記周囲領域は前記内部領域
    と比較して前記壁の対向側に位置し、前記内部領域と前
    記周囲領域のどちらがクリーン度が高い領域であり、前
    記内部領域と前記周期領域のどちらがクリーン度が低い
    領域であるかを判定する段階；および前記ギャップ（４
    ４７）を通過する気体の気体流を調節し、前記クリーン
    度が高い領域から前記クリーン度が低い領域に前記気体
    を流す段階；を更に含むことを特徴とする請求項５記載
    の方法。
  8. 【請求項８】半導体基板の処理方法であって：ポートを
    有する壁と、該壁に隣接するアラインメント構造とを含
    むツール（４３０）を用意する段階；キャリア・ドア
    （２２０，４４６），アラインメント構造，および前記
    半導体基板を有する半導体基板キャリア（４４０）を用
    意する段階；前記半導体基板キャリア（４４０）の前記
    アラインメント構造および前記壁を用いて、前記ツール
    （４３０）の壁に前記半導体基板キャリア（４４０）を
    整合し、前記半導体基板キャリア（４４０）と前記ツー
    ル（４３０）の壁との間にギャップ（４４７）を維持す
    る段階；前記キャリア・ドア（２２０，４４６）を半導
    体運搬面の外側に移動させる段階；および前記半導体基
    板にアクセスする段階；から成ることを特徴とする方
    法。
  9. 【請求項９】前記ツール（４３０）を用意する段階は、
    前記ツール（４３０）が、該ツール（４３０）の壁の一
    方側に隣接する内部領域を含み、周囲領域が前記ツール
    （４３０）の壁の対向側に隣接するように行われ；前記
    方法は：前記内部領域と周囲領域との相対的クリーン度
    を比較する段階であって、前記周囲領域は前記内部領域
    と比較して前記壁の対向側に位置し、前記内部領域と前
    記周囲領域のどちらがクリーン度が高い領域であり、前
    記内部領域と前記周期領域のどちらがクリーン度が低い
    領域であるかを判定する段階；および前記ギャップ（４
    ４７）を通過する気体の気体流を調節し、前記クリーン
    度が高い領域から前記クリーン度が低い領域に前記気体
    を流し、前記クリーン度が高い領域と前記クリーン度が
    低い領域との間に圧力差を発生させ、該圧力差を１平方
    インチ当たり１ポンド未満とする段階；を更に含むこと
    を特徴とする請求項８記載の方法。
  10. 【請求項１０】前記キャリア・ドア（２２０，４４６）
    を移動させる段階の後に、前記半導体基板キャリア（４
    ４０）からカセットを除去する段階を更に含み、前記キ
    ャリア・ドア（２２０，４４６）の移動は、該キャリア
    ・ドア（２２０，４４６）をより低いレベルに下げる
    が、前記半導体基板をより低いレベルには移動させない
    ことを特徴とする請求項５または８記載の方法。
  11. 【請求項１１】半導体基板の処理方法であって：壁と、
    該壁に隣接するポートと、前記壁の一方側に隣接する内
    部領域とを有し、該壁の対向側に周囲領域が隣接するツ
    ール（４３０）を用意する段階；前記半導体基板を前記
    壁およびポートに隣接して配置し、前記半導体基板と前
    記壁および前記ポートとの間にギャップ（４４７）を維
    持する段階；前記内部領域と周囲領域との相対的クリー
    ン度を比較し、前記内部領域と前記周囲領域のどちらが
    クリーン度が高い領域であり、前記内部領域と前記周囲
    領域のどちらがクリーン度が低い領域であるかを判定す
    る段階；および前記ギャップ（４４７）を通過する気体
    の気体流を調節し、前記クリーン度が高い領域から前記
    クリーン度が低い領域に前記気体を流す段階；から成る
    ことを特徴とする方法。
  12. 【請求項１２】前記配置する段階は、前記ギャップ（４
    ４７）が１０ｍｍ未満となるように実行することを特徴
    とする請求項５，８，１１のいずれか１項記載の方法。
  13. 【請求項１３】半導体基板の処理方法であって：第１の
    壁と、該第１の壁に隣接して位置する第１ポートと、第
    １の壁ギャップ；第２の壁と、該第２の壁に隣接して位
    置する第２ポートと、前記第２の壁に隣接する第２の壁
    ギャップ（４４７）；第１内部領域（６８０）および第
    ２内部領域（６６５）とを有するツール（４３０，６２
    ０）であって：前記第２内部領域（６６５）は前記第１
    および第２の壁の間に位置し；前記第１内部領域（８６
    ０）は、前記第２内部領域に隣接する側に対向する前記
    第１の壁の一方側に隣接して位置し、 前記第２内部領域に隣接する側に対向する前記第２の壁
    の一方側に隣接し、前記ツール（４３０）の外側に周囲
    領域が位置する前記ツール（４３０，６２０）を用意す
    る段階；前記半導体基板を前記ツール（４３０）の第１
    の壁に隣接して配置し、前記半導体基板キャリア（４４
    ０）と前記第１の壁との間に第１の壁ギャップ（４４
    ７）を維持する段階；前記第１内部領域（６８０），前
    記第２内部領域（６６５），および周囲領域の相対的ク
    リーン度を比較し、３領域のどれが最もクリーン度が高
    い領域、中間のクリーン領域、および最もクリーン度が
    低い領域であるかを判定する段階；および前記最もクリ
    ーン度が高い領域から前記最もクリーン度が低い領域；
    前記最もクリーン度が高い領域から前記中間のクリーン
    領域；および前記中間のクリーン領域から前記最もクリ
    ーン度が低い領域；から選択された気体流パターンを形
    成するように、前記第１および第２のギャップ（４４
    ７）を通過する気体流を調節する段階；から成ることを
    特徴とする方法。
JP20217997A 1996-07-12 1997-07-11 半導体基板キャリアの搬送および使用方法および装置 Pending JPH1084034A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68034396A 1996-07-12 1996-07-12
US680343 1996-07-12

Publications (1)

Publication Number Publication Date
JPH1084034A true JPH1084034A (ja) 1998-03-31

Family

ID=24730710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20217997A Pending JPH1084034A (ja) 1996-07-12 1997-07-11 半導体基板キャリアの搬送および使用方法および装置

Country Status (6)

Country Link
EP (1) EP0818806A3 (ja)
JP (1) JPH1084034A (ja)
KR (1) KR980009066A (ja)
CN (1) CN1173732A (ja)
SG (1) SG47226A1 (ja)
TW (1) TW348161B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172981B2 (en) 2000-10-12 2007-02-06 Renesas Technology Corp. Semiconductor integrated circuit device manufacturing method including static charge elimination
JP2015159185A (ja) * 2014-02-24 2015-09-03 東京エレクトロン株式会社 基板処理装置、基板処理方法
JP2016195281A (ja) * 2007-05-17 2016-11-17 ブルックス オートメーション インコーポレイテッド 側部開口部基板キャリアおよびロードポート
US9978623B2 (en) 2007-05-09 2018-05-22 Brooks Automation, Inc. Side opening unified pod

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2874744B1 (fr) * 2004-08-30 2006-11-24 Cit Alcatel Interface sous vide entre une boite de mini-environnement et un equipement
KR101447184B1 (ko) * 2006-11-10 2014-10-08 엘아이지에이디피 주식회사 게이트슬릿 개폐장치가 구비된 공정챔버
CN102117757A (zh) * 2011-01-17 2011-07-06 上海宏力半导体制造有限公司 具有自识别功能的晶圆罩和晶圆装卸台组件
CN114038772A (zh) * 2022-01-07 2022-02-11 广州粤芯半导体技术有限公司 半导体机台的上料方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0574893A3 (en) * 1992-06-19 1996-01-10 Ibm Method of printed circuit panel manufacture
JP3275390B2 (ja) * 1992-10-06 2002-04-15 神鋼電機株式会社 可搬式密閉コンテナ流通式の自動搬送システム
DE4425208C2 (de) * 1994-07-16 1996-05-09 Jenoptik Technologie Gmbh Einrichtung zur Kopplung von Be- und Entladegeräten mit Halbleiterbearbeitungsmaschinen
TW278200B (en) * 1995-07-06 1996-06-11 Brooks Automation Inc Door drive mechanisms for substrate carrier and load lock
US5607276A (en) * 1995-07-06 1997-03-04 Brooks Automation, Inc. Batchloader for substrate carrier on load lock

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172981B2 (en) 2000-10-12 2007-02-06 Renesas Technology Corp. Semiconductor integrated circuit device manufacturing method including static charge elimination
US7390758B2 (en) 2000-10-12 2008-06-24 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device with elimination of static charge
US8119547B2 (en) 2000-10-12 2012-02-21 Renesas Electronics Corporation Method of manufacturing a semiconductor integrated circuit device including elimination of static charge of a treated wafer
US9978623B2 (en) 2007-05-09 2018-05-22 Brooks Automation, Inc. Side opening unified pod
JP2016195281A (ja) * 2007-05-17 2016-11-17 ブルックス オートメーション インコーポレイテッド 側部開口部基板キャリアおよびロードポート
US11201070B2 (en) 2007-05-17 2021-12-14 Brooks Automation, Inc. Side opening unified pod
JP2015159185A (ja) * 2014-02-24 2015-09-03 東京エレクトロン株式会社 基板処理装置、基板処理方法

Also Published As

Publication number Publication date
CN1173732A (zh) 1998-02-18
EP0818806A2 (en) 1998-01-14
TW348161B (en) 1998-12-21
KR980009066A (ko) 1998-04-30
EP0818806A3 (en) 1999-12-29
SG47226A1 (en) 1998-03-20

Similar Documents

Publication Publication Date Title
US7597523B2 (en) Variable lot size load port
US7445415B2 (en) Direct tool loading
EP0582019B1 (en) Fully automated and computerized conveyor based manufacturing line architectures adapted to pressurized sealable transportable containers
KR100499324B1 (ko) 진공일체형표준메카니컬인터페이스시스템
US9943969B2 (en) Clean transfer robot
EP0582018B1 (en) Pressurized interface apparatus for transferring a semiconductor wafer between a pressurized sealable transportable container and a processing equipment
US5390785A (en) Pressurized sealable transportable containers for storing a semiconductor wafer in a protective gaseous environment
EP0582017B1 (en) Dispatching apparatus with a gas supply distribution system for handling and storing pressurized sealable transportable containers
JP2618210B2 (ja) 加圧密閉式可搬容器に対応する自動組立／分解装置
CN1294658C (zh) 用于smif和开启容器的通用工具接口和/或工件传送装置
KR100663322B1 (ko) 소규모 환경 내에서의 카세트 버퍼링
US8984744B2 (en) Method and apparatus to support a cleanspace fabricator
US7585144B2 (en) Variable lot size load port
WO2003021645A2 (en) Wafer engine
KR101450024B1 (ko) 워크피스 스토커를 위한 제거 가능한 구획들
JPWO2006046580A1 (ja) 搬送システム、基板処理装置、及び搬送方法
US20080031709A1 (en) Variable lot size load port
US5364225A (en) Method of printed circuit panel manufacture
KR19990028767A (ko) 반도체 웨이퍼 일괄 적재 시스템 및 반도체 웨이퍼 조작 시스템
EP0818806A2 (en) Method and apparatus for transporting and using a semiconductor substrate carrier
US20150141225A1 (en) Method and apparatus to support process tool modules in processing tools in a cleanspace fabricator
US5339952A (en) Transfer container for transferring flimsy circuit panels under clean room conditions
US20160132045A1 (en) Multilevel Fabricators

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040706

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040706

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710