JPH1084089A - 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法 - Google Patents
半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法Info
- Publication number
- JPH1084089A JPH1084089A JP9161565A JP16156597A JPH1084089A JP H1084089 A JPH1084089 A JP H1084089A JP 9161565 A JP9161565 A JP 9161565A JP 16156597 A JP16156597 A JP 16156597A JP H1084089 A JPH1084089 A JP H1084089A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- hemispherical silicon
- silicon
- hemispherical
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 本発明は半球形シリコンが形成される下部の
シリコン層のドーピングの有無、及び結晶構造に係りな
く、一定の条件で半球形シリコンを形成させるため、下
部のシリコン層の表面に薄い酸化膜を形成させた後、半
球形シリコンを形成させるものである。 【解決手段】 半球形シリコンの製造方法において、半
球形シリコンが蒸着される下部シリコン層の表面に形成
された自然酸化膜を除去する工程と、シリコン層の表面
に薄い酸化膜を形成する工程と、前記薄い酸化膜表面に
半球形シリコンを形成する工程とを含む。
シリコン層のドーピングの有無、及び結晶構造に係りな
く、一定の条件で半球形シリコンを形成させるため、下
部のシリコン層の表面に薄い酸化膜を形成させた後、半
球形シリコンを形成させるものである。 【解決手段】 半球形シリコンの製造方法において、半
球形シリコンが蒸着される下部シリコン層の表面に形成
された自然酸化膜を除去する工程と、シリコン層の表面
に薄い酸化膜を形成する工程と、前記薄い酸化膜表面に
半球形シリコンを形成する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、高集積メモリ素子
としての半球形シリコンの製造方法及び半球形シリコン
を利用した半導体素子のキャパシタの製造方法に関し、
特にキャパシタの貯蔵電極の表面積を増大させるため利
用される半球形シリコンを、所望の密度と形状に製造す
る方法に関する。
としての半球形シリコンの製造方法及び半球形シリコン
を利用した半導体素子のキャパシタの製造方法に関し、
特にキャパシタの貯蔵電極の表面積を増大させるため利
用される半球形シリコンを、所望の密度と形状に製造す
る方法に関する。
【０００２】
【従来の技術】近来、半導体素子の高集積化に伴いセル
の大きさとトポロジは小さくなる反面、大容量のキャパ
シタが要求されており、一つのトランジスタと一つのキ
ャパシタとで構成されているＤＲＡＭ素子では、キャパ
シタの誘電常数が高い物質を用いるか、誘電体膜を薄く
するか、貯蔵電極の表面積を増大させる方法等が挙げら
れている。誘電常数が高い物質としては、Ｔａ2Ｏ5、Ｔ
ｉＯ2、ＳｒＴｉＯ3等が存在するが、前記誘電体膜とし
ての特性が優れず、信頼度においても低い。また、誘電
体膜を薄くする方法では、素子動作の時に誘電体膜の破
壊が生じやすいという欠点を有する。
の大きさとトポロジは小さくなる反面、大容量のキャパ
シタが要求されており、一つのトランジスタと一つのキ
ャパシタとで構成されているＤＲＡＭ素子では、キャパ
シタの誘電常数が高い物質を用いるか、誘電体膜を薄く
するか、貯蔵電極の表面積を増大させる方法等が挙げら
れている。誘電常数が高い物質としては、Ｔａ2Ｏ5、Ｔ
ｉＯ2、ＳｒＴｉＯ3等が存在するが、前記誘電体膜とし
ての特性が優れず、信頼度においても低い。また、誘電
体膜を薄くする方法では、素子動作の時に誘電体膜の破
壊が生じやすいという欠点を有する。
【０００３】一方、貯蔵電極の表面積を増大させるため
に開発された構造として、例えばスタック構造、ピン構
造、シリンダー構造等がある。さらに、前記スタック構
造、又は、シリンダ構造の貯蔵電極の表面積を増大させ
るため、貯蔵電極の表面に半球形シリコンを形成させる
方法が挙げられる。
に開発された構造として、例えばスタック構造、ピン構
造、シリンダー構造等がある。さらに、前記スタック構
造、又は、シリンダ構造の貯蔵電極の表面積を増大させ
るため、貯蔵電極の表面に半球形シリコンを形成させる
方法が挙げられる。
【０００４】しかし、下部層に利用されるシリコン層の
状態（例えばドーピング、アンドーピング、非晶質又は
ポリシリコン等）に従い、その表面に成長する半球形シ
リコンの形状と密度が変化する。
状態（例えばドーピング、アンドーピング、非晶質又は
ポリシリコン等）に従い、その表面に成長する半球形シ
リコンの形状と密度が変化する。
【０００５】これにより、半球形シリコン下部にある前
記シリコン層のドーピングの程度及び結晶構造に応じ
て、半球形シリコンの形成条件を変更しなければならな
いといった煩わしさがある。
記シリコン層のドーピングの程度及び結晶構造に応じ
て、半球形シリコンの形成条件を変更しなければならな
いといった煩わしさがある。
【０００６】さらに、下部のシリコン層の形成工程が変
化すれば、一定の条件下で行われてきた半球形シリコン
の工程条件では、所望の半球形シリコンの密度及び形状
を得ることが難しい。
化すれば、一定の条件下で行われてきた半球形シリコン
の工程条件では、所望の半球形シリコンの密度及び形状
を得ることが難しい。
【０００７】
【発明が解決しようとする課題】本発明は半球形シリコ
ンが形成される下部のシリコン層のドーピング有無、及
び結晶構造に係りなく、一定の条件で半球形シリコンを
形成させるため、下部のシリコン層の表面に薄い酸化膜
を形成させた後、半球形シリコンを形成させるものであ
る。
ンが形成される下部のシリコン層のドーピング有無、及
び結晶構造に係りなく、一定の条件で半球形シリコンを
形成させるため、下部のシリコン層の表面に薄い酸化膜
を形成させた後、半球形シリコンを形成させるものであ
る。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半球形シリコンの製造方法
において、半球形シリコンが蒸着される下部シリコン層
の表面に形成された自然酸化膜を除去する工程と、シリ
コン層の表面に薄い酸化膜を形成する工程と、前記薄い
酸化膜表面に半球形シリコンを形成する工程と、を含む
ことを特徴とする。
に、請求項１記載の発明は、半球形シリコンの製造方法
において、半球形シリコンが蒸着される下部シリコン層
の表面に形成された自然酸化膜を除去する工程と、シリ
コン層の表面に薄い酸化膜を形成する工程と、前記薄い
酸化膜表面に半球形シリコンを形成する工程と、を含む
ことを特徴とする。
【０００９】この請求項１記載の発明によると、シリコ
ン層の表面に薄い酸化膜を形成した後、半球形シリコン
を形成することにより、半球形シリコンが形成される下
部のシリコン層のドーピングの有無、及び、結晶構造に
係りなく、均一な形状と密度で半球形シリコンを形成で
きるため、工程の再現性を向上させることができる。
ン層の表面に薄い酸化膜を形成した後、半球形シリコン
を形成することにより、半球形シリコンが形成される下
部のシリコン層のドーピングの有無、及び、結晶構造に
係りなく、均一な形状と密度で半球形シリコンを形成で
きるため、工程の再現性を向上させることができる。
【００１０】請求項２記載の発明は、請求項１記載の発
明において、前記自然酸化膜を除去するため、ＨＦ及び
Ｈ2Ｏが含まれた溶液を利用することを特徴とする。請
求項３記載の発明は、請求項１記載の発明において、前
記自然酸化膜を除去するため、ＨＦ及びＨ2Ｏを噴霧さ
せたＨＦ蒸気を利用することを特徴とする。請求項４記
載の発明は、請求項１記載の発明において、前記自然酸
化膜を除去するため、ＨＦ及びＮＨ4Ｆが含まれた溶液
を利用することを特徴とする。請求項５記載の発明は、
請求項１〜４のいずれかに記載の発明において、前記薄
い酸化膜を形成するため、ＮＨ4ＯＨとＨ2Ｏ2との混合
溶液を利用することを特徴とする。請求項６記載の発明
は、請求項５記載の発明において、前記ＮＨ4ＯＨとＨ2
Ｏ2との混合溶液は、１０〜５０℃の温度にすることを
特徴とする。請求項７記載の発明は、請求項１〜４のい
ずれかに記載の発明において、前記薄い酸化膜を形成す
るため、ＨＮＯ3とＨ2Ｏ2との混合溶液を利用すること
を特徴とする。請求項８記載の発明は、請求項１〜７の
いずれかに記載の発明において、前記半球形シリコンを
形成するため、ウェーハを、Ｎ2ガスが吹き込まれる状
態にて１００〜４００℃の温度でローディングさせるこ
とを特徴とする。請求項９記載の発明は、請求項１〜８
のいずれかに記載の発明において、前記半球形シリコン
は、５５０〜５８５℃の蒸着温度で２００〜１０００オ
ングストロームの厚さに形成することを特徴とする。
明において、前記自然酸化膜を除去するため、ＨＦ及び
Ｈ2Ｏが含まれた溶液を利用することを特徴とする。請
求項３記載の発明は、請求項１記載の発明において、前
記自然酸化膜を除去するため、ＨＦ及びＨ2Ｏを噴霧さ
せたＨＦ蒸気を利用することを特徴とする。請求項４記
載の発明は、請求項１記載の発明において、前記自然酸
化膜を除去するため、ＨＦ及びＮＨ4Ｆが含まれた溶液
を利用することを特徴とする。請求項５記載の発明は、
請求項１〜４のいずれかに記載の発明において、前記薄
い酸化膜を形成するため、ＮＨ4ＯＨとＨ2Ｏ2との混合
溶液を利用することを特徴とする。請求項６記載の発明
は、請求項５記載の発明において、前記ＮＨ4ＯＨとＨ2
Ｏ2との混合溶液は、１０〜５０℃の温度にすることを
特徴とする。請求項７記載の発明は、請求項１〜４のい
ずれかに記載の発明において、前記薄い酸化膜を形成す
るため、ＨＮＯ3とＨ2Ｏ2との混合溶液を利用すること
を特徴とする。請求項８記載の発明は、請求項１〜７の
いずれかに記載の発明において、前記半球形シリコンを
形成するため、ウェーハを、Ｎ2ガスが吹き込まれる状
態にて１００〜４００℃の温度でローディングさせるこ
とを特徴とする。請求項９記載の発明は、請求項１〜８
のいずれかに記載の発明において、前記半球形シリコン
は、５５０〜５８５℃の蒸着温度で２００〜１０００オ
ングストロームの厚さに形成することを特徴とする。
【００１１】本発明の請求項１０記載の発明は、半球形
シリコンを利用した半導体素子のキャパシタの製造方法
において、半導体基板上部に平坦化用絶縁膜を形成し、
貯蔵電極コンタクトマスクを利用したエッチングにてコ
ンタクトホールを形成する工程と、貯蔵電極用多結晶シ
リコン層を蒸着し、貯蔵電極マスクを利用したエッチン
グにて多結晶シリコン層パターンを形成する工程と、前
記多結晶シリコン層パターンの表面に形成された自然酸
化膜を除去する工程と、多結晶シリコン層パターンの表
面を、ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏが一定比率に配合され
た溶液で処理し、該表面に均一の厚さに薄い酸化膜を形
成する工程と、前記薄い酸化膜の表面に半球形シリコン
を形成する工程と、貯蔵電極マスクを利用したエッチン
グにて不要な半球形シリコンを除去する工程と、誘電体
膜とプレート電極用多結晶シリコン層を形成する工程
と、を含むことを特徴とする。
シリコンを利用した半導体素子のキャパシタの製造方法
において、半導体基板上部に平坦化用絶縁膜を形成し、
貯蔵電極コンタクトマスクを利用したエッチングにてコ
ンタクトホールを形成する工程と、貯蔵電極用多結晶シ
リコン層を蒸着し、貯蔵電極マスクを利用したエッチン
グにて多結晶シリコン層パターンを形成する工程と、前
記多結晶シリコン層パターンの表面に形成された自然酸
化膜を除去する工程と、多結晶シリコン層パターンの表
面を、ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏが一定比率に配合され
た溶液で処理し、該表面に均一の厚さに薄い酸化膜を形
成する工程と、前記薄い酸化膜の表面に半球形シリコン
を形成する工程と、貯蔵電極マスクを利用したエッチン
グにて不要な半球形シリコンを除去する工程と、誘電体
膜とプレート電極用多結晶シリコン層を形成する工程
と、を含むことを特徴とする。
【００１２】請求項１１記載の発明は、請求項１０記載
の発明において、前記半球形シリコンは、５５０℃〜５
８５℃の蒸着温度で２００〜１０００オングストローム
の厚さに形成することを特徴とする。請求項１２記載の
発明は、請求項１０または１１記載の発明において、前
記自然酸化膜を除去するため、ＨＦ及びＨ2Ｏが含まれ
た溶液を利用することを特徴とする。請求項１３記載の
発明は、請求項１０または１１記載の発明において、前
記自然酸化膜を除去するため、ＨＦ及びＨ2Ｏを噴霧さ
せたＨＦ蒸気を利用することを特徴とする。請求項１４
記載の発明は、請求項１０または１１記載の発明におい
て、前記自然酸化膜を除去するため、ＨＦ及びＮＨ4Ｆ
が含まれた溶液を利用することを特徴とする。請求項１
５記載の発明は、請求項１０〜１４のいずれかに記載の
発明において、前記薄い酸化膜を形成するため、ＨＮＯ
3とＨ2Ｏ2との混合溶液を利用することを特徴とする。
の発明において、前記半球形シリコンは、５５０℃〜５
８５℃の蒸着温度で２００〜１０００オングストローム
の厚さに形成することを特徴とする。請求項１２記載の
発明は、請求項１０または１１記載の発明において、前
記自然酸化膜を除去するため、ＨＦ及びＨ2Ｏが含まれ
た溶液を利用することを特徴とする。請求項１３記載の
発明は、請求項１０または１１記載の発明において、前
記自然酸化膜を除去するため、ＨＦ及びＨ2Ｏを噴霧さ
せたＨＦ蒸気を利用することを特徴とする。請求項１４
記載の発明は、請求項１０または１１記載の発明におい
て、前記自然酸化膜を除去するため、ＨＦ及びＮＨ4Ｆ
が含まれた溶液を利用することを特徴とする。請求項１
５記載の発明は、請求項１０〜１４のいずれかに記載の
発明において、前記薄い酸化膜を形成するため、ＨＮＯ
3とＨ2Ｏ2との混合溶液を利用することを特徴とする。
【００１３】
【発明の実施の形態】以下、添付の図を参照して本発明
の実施形態例を詳細に説明する。
の実施形態例を詳細に説明する。
【００１４】図１及び図２は、本発明の実施形態例によ
る半球形シリコンの製造方法の工程を示す断面図であ
る。
る半球形シリコンの製造方法の工程を示す断面図であ
る。
【００１５】図１に示すように、下部層１、例えば多結
晶シリコン層、又は、非晶質シリコン層の表面に形成さ
れた自然酸化膜（図示せず）をＨＦ及びＨ2Ｏが含まれ
た溶液を利用して除去した後、下部層１の表面にＮＨ4
ＯＨとＨ2Ｏ2との混合溶液を用いて処理し、下部層１の
表面に均一の厚さに薄い酸化膜２が形成される。
晶シリコン層、又は、非晶質シリコン層の表面に形成さ
れた自然酸化膜（図示せず）をＨＦ及びＨ2Ｏが含まれ
た溶液を利用して除去した後、下部層１の表面にＮＨ4
ＯＨとＨ2Ｏ2との混合溶液を用いて処理し、下部層１の
表面に均一の厚さに薄い酸化膜２が形成される。
【００１６】前記自然酸化膜を除去する工程として、Ｈ
Ｆ及びＨ2Ｏが含まれた溶液の代わりにＨＦとＨ2Ｏを噴
霧させたＨＦ蒸気（Vapor）についても使用可能であ
り、ＨＦとＮＨ4Ｆが含まれた溶液（Buffer oxide etch
ant）を用いても良い。
Ｆ及びＨ2Ｏが含まれた溶液の代わりにＨＦとＨ2Ｏを噴
霧させたＨＦ蒸気（Vapor）についても使用可能であ
り、ＨＦとＮＨ4Ｆが含まれた溶液（Buffer oxide etch
ant）を用いても良い。
【００１７】さらに、下部層１の表面に厚さが均一の薄
い酸化膜２を形成させる時、ＮＨ4ＯＨとＨ2Ｏ2との混
合溶液の温度を１０〜５０℃にすれば、酸化膜２を薄く
形成させることができ、また、ＮＨ4ＯＨとＨ2Ｏ2との
混合溶液の代わりにＨＮＯ3とＨ2Ｏ2との混合溶液を用
いても薄い酸化膜２の形成が可能となる。
い酸化膜２を形成させる時、ＮＨ4ＯＨとＨ2Ｏ2との混
合溶液の温度を１０〜５０℃にすれば、酸化膜２を薄く
形成させることができ、また、ＮＨ4ＯＨとＨ2Ｏ2との
混合溶液の代わりにＨＮＯ3とＨ2Ｏ2との混合溶液を用
いても薄い酸化膜２の形成が可能となる。
【００１８】下部層１が多結晶シリコン、又は、非晶質
シリコンの場合、該シリコン上に形成された酸化膜２の
構造は非常に弱く、ＮＨ4ＯＨとＨ2Ｏ2との混合溶液の
温度を１０〜５０℃にして単結晶シリコン基板を処理す
る場合、酸化膜の厚さを約１５オングストローム未満に
制御される程度に薄い酸化膜２を形成すれば、下部層１
と半球形シリコン３は貯蔵電極の一体形をなす。
シリコンの場合、該シリコン上に形成された酸化膜２の
構造は非常に弱く、ＮＨ4ＯＨとＨ2Ｏ2との混合溶液の
温度を１０〜５０℃にして単結晶シリコン基板を処理す
る場合、酸化膜の厚さを約１５オングストローム未満に
制御される程度に薄い酸化膜２を形成すれば、下部層１
と半球形シリコン３は貯蔵電極の一体形をなす。
【００１９】図２に示すように、前記酸化膜２の表面に
半球形シリコン３を、５５０℃〜５８５℃の蒸着温度
で、２００〜１０００オングストロームの厚さに形成す
る。
半球形シリコン３を、５５０℃〜５８５℃の蒸着温度
で、２００〜１０００オングストロームの厚さに形成す
る。
【００２０】この際、半球形シリコン３を形成するため
炉（Furnace）などにウェーハをローディング（loadin
g）させる時、Ｎ2ガスを吹き込みながら１００〜４００
℃の温度でウェーハをローディングする。
炉（Furnace）などにウェーハをローディング（loadin
g）させる時、Ｎ2ガスを吹き込みながら１００〜４００
℃の温度でウェーハをローディングする。
【００２１】自然酸化膜の代わりにケミカルを利用して
薄い酸化膜２を形成した理由は次の通りである。均一な
酸化膜２上で形成された半球形シリコン３の密度が、ポ
リシリコン、又は、非晶質シリコン上にて形成されたも
のより、大きくなる性質を利用したものである。
薄い酸化膜２を形成した理由は次の通りである。均一な
酸化膜２上で形成された半球形シリコン３の密度が、ポ
リシリコン、又は、非晶質シリコン上にて形成されたも
のより、大きくなる性質を利用したものである。
【００２２】さらに、自然酸化膜の場合は表面の性質に
従い、酸化膜の存在する部位及び存在しない部位があり
得るため、ウェーハを高温で炉などの内部にローディン
グする場合に自然酸化膜が厚くなることもある。
従い、酸化膜の存在する部位及び存在しない部位があり
得るため、ウェーハを高温で炉などの内部にローディン
グする場合に自然酸化膜が厚くなることもある。
【００２３】このような場合、半球形シリコン形成が一
定せず、厚い酸化膜により下部層１と半球形シリコン３
が電気的に絶縁され貯蔵電極として使用することが不適
当になる。
定せず、厚い酸化膜により下部層１と半球形シリコン３
が電気的に絶縁され貯蔵電極として使用することが不適
当になる。
【００２４】ここで周知すべき点は、図２のように下部
層１の上部に薄い酸化膜２を形成し、その上部に半球形
シリコン３を形成する場合、下部層１と半球形シリコン
３は電気的に接続した状態に形成されるという点であ
る。
層１の上部に薄い酸化膜２を形成し、その上部に半球形
シリコン３を形成する場合、下部層１と半球形シリコン
３は電気的に接続した状態に形成されるという点であ
る。
【００２５】図３及び図４は、本発明の実施例による半
球形シリコンを利用した半導体素子のキャパシタの製造
方法に関し、スタック構造の貯蔵電極の表面に薄い酸化
膜を形成し、その上部に半球形シリコンを形成する過程
を示す断面図である。
球形シリコンを利用した半導体素子のキャパシタの製造
方法に関し、スタック構造の貯蔵電極の表面に薄い酸化
膜を形成し、その上部に半球形シリコンを形成する過程
を示す断面図である。
【００２６】図３に示すように、半導体基板１１上部に
平坦化用絶縁膜１２を形成し、貯蔵電極コンタクトマス
クを利用したエッチングにて、前記絶縁膜１２の一定部
分をエッチングしてコンタクトホール１３を形成し、そ
の上部に貯蔵電極用多結晶シリコン層を蒸着し、貯蔵電
極マスクを利用したエッチングにて多結晶シリコン層パ
ターン１４を形成し、多結晶シリコン層パターン１４の
表面に形成された自然酸化膜（図示せず）をＨＦ及びＨ
2Ｏが含まれた溶液を利用して除去した後、多結晶シリ
コン層パターン１４の表面をＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ
が一定比率に配合した溶液で処理して表面に均一な薄い
酸化膜１５が形成される。
平坦化用絶縁膜１２を形成し、貯蔵電極コンタクトマス
クを利用したエッチングにて、前記絶縁膜１２の一定部
分をエッチングしてコンタクトホール１３を形成し、そ
の上部に貯蔵電極用多結晶シリコン層を蒸着し、貯蔵電
極マスクを利用したエッチングにて多結晶シリコン層パ
ターン１４を形成し、多結晶シリコン層パターン１４の
表面に形成された自然酸化膜（図示せず）をＨＦ及びＨ
2Ｏが含まれた溶液を利用して除去した後、多結晶シリ
コン層パターン１４の表面をＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ
が一定比率に配合した溶液で処理して表面に均一な薄い
酸化膜１５が形成される。
【００２７】前記自然酸化膜を除去する工程にて、ＨＦ
及びＨ2Ｏが含まれた溶液の代わりにＨＦとＨ2Ｏを噴霧
させたＨＦ蒸気（Vapor）も使用可能であり、ＨＦとＮ
Ｈ4Ｆが含まれた溶液（Buffer oxide etchant）を用い
ても良い。また、前記薄い酸化膜１５を形成するため、
前記ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏが一定比率に配合した溶
液の代わりに、ＨＮＯ3とＨ2Ｏ2との混合溶液を用いて
も薄い酸化膜１５の形成が可能になる。
及びＨ2Ｏが含まれた溶液の代わりにＨＦとＨ2Ｏを噴霧
させたＨＦ蒸気（Vapor）も使用可能であり、ＨＦとＮ
Ｈ4Ｆが含まれた溶液（Buffer oxide etchant）を用い
ても良い。また、前記薄い酸化膜１５を形成するため、
前記ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏが一定比率に配合した溶
液の代わりに、ＨＮＯ3とＨ2Ｏ2との混合溶液を用いて
も薄い酸化膜１５の形成が可能になる。
【００２８】図４に示すように、前記酸化膜１５の表面
に半球形シリコン１６を５５０℃〜５８５℃の蒸着温度
で２００〜１０００オングストロームの厚さに形成す
る。
に半球形シリコン１６を５５０℃〜５８５℃の蒸着温度
で２００〜１０００オングストロームの厚さに形成す
る。
【００２９】この際、半球形シリコン１６を形成するた
め炉（Furnace）などにウェーハをローディング（loadi
ng）させる時、Ｎ2ガスを吹き込みながら１００〜４０
０℃の温度でウェーハをローディングする。
め炉（Furnace）などにウェーハをローディング（loadi
ng）させる時、Ｎ2ガスを吹き込みながら１００〜４０
０℃の温度でウェーハをローディングする。
【００３０】以後の工程は公知の方法で、貯蔵電極マス
クを利用したエッチングにて、不要部分の半球形シリコ
ン１６を除去し、誘電体膜を形成した後、その上部にプ
レート電極用多結晶シリコン層を蒸着する工程を経て、
キャパシタが形成される。
クを利用したエッチングにて、不要部分の半球形シリコ
ン１６を除去し、誘電体膜を形成した後、その上部にプ
レート電極用多結晶シリコン層を蒸着する工程を経て、
キャパシタが形成される。
【００３１】
【発明の効果】本発明では、シリコン層の表面に薄い酸
化膜を形成した後、半球形シリコンを形成することによ
り、半球形シリコンが形成される下部のシリコン層のド
ーピングの有無、及び、結晶構造に係りなく、均一な形
状と密度で半球形シリコンを形成できるため、工程の再
現性を向上させることができる。
化膜を形成した後、半球形シリコンを形成することによ
り、半球形シリコンが形成される下部のシリコン層のド
ーピングの有無、及び、結晶構造に係りなく、均一な形
状と密度で半球形シリコンを形成できるため、工程の再
現性を向上させることができる。
【図１】本発明の実施形態例による半球形シリコンの製
造方法の工程を示す断面図である。
造方法の工程を示す断面図である。
【図２】本発明の実施形態例による半球形シリコンの製
造方法の工程を示す断面図である。
造方法の工程を示す断面図である。
【図３】本発明の実施例による半球形シリコンを利用し
た半導体素子のキャパシタの製造方法に関し、スタック
構造の貯蔵電極の表面に薄い酸化膜を形成し、その上部
に半球形シリコンを形成する過程を示す断面図である。
た半導体素子のキャパシタの製造方法に関し、スタック
構造の貯蔵電極の表面に薄い酸化膜を形成し、その上部
に半球形シリコンを形成する過程を示す断面図である。
【図４】本発明の実施例による半球形シリコンを利用し
た半導体素子のキャパシタの製造方法に関し、スタック
構造の貯蔵電極の表面に薄い酸化膜を形成し、その上部
に半球形シリコンを形成する過程を示す断面図である。
た半導体素子のキャパシタの製造方法に関し、スタック
構造の貯蔵電極の表面に薄い酸化膜を形成し、その上部
に半球形シリコンを形成する過程を示す断面図である。
１ 下部層 ２ 薄い酸化膜 ３ 半球形シリコン １１ 半導体基板 １２ 平坦化用絶縁膜 １３ コンタクトホール １４ 多結晶シリコン層パターン １５ 薄い酸化膜 １６ 半球形シリコン
Claims (15)
- 【請求項１】 半球形シリコンが蒸着される下部シリコ
ン層の表面に形成された自然酸化膜を除去する工程と、 シリコン層の表面に薄い酸化膜を形成する工程と、 前記薄い酸化膜表面に半球形シリコンを形成する工程
と、 を含む半球形シリコンの製造方法。 - 【請求項２】 前記自然酸化膜を除去するため、ＨＦ及
びＨ2Ｏが含まれた溶液を利用することを特徴とする請
求項１記載の半球形シリコンの製造方法。 - 【請求項３】 前記自然酸化膜を除去するため、ＨＦ及
びＨ2Ｏを噴霧させたＨＦ蒸気を利用することを特徴と
する請求項１記載の半球形シリコンの製造方法。 - 【請求項４】 前記自然酸化膜を除去するため、ＨＦ及
びＮＨ4Ｆが含まれた溶液を利用することを特徴とする
請求項１記載の半球形シリコンの製造方法。 - 【請求項５】 前記薄い酸化膜を形成するため、ＮＨ4
ＯＨとＨ2Ｏ2との混合溶液を利用することを特徴とする
請求項１〜４のいずれかに記載の半球形シリコンの製造
方法。 - 【請求項６】 前記ＮＨ4ＯＨとＨ2Ｏ2との混合溶液
は、１０〜５０℃の温度にすることを特徴とする請求項
５記載の半球形シリコンの製造方法。 - 【請求項７】 前記薄い酸化膜を形成するため、ＨＮＯ
3とＨ2Ｏ2との混合溶液を利用することを特徴とする請
求項１〜４のいずれかに記載の半球形シリコンの製造方
法。 - 【請求項８】 前記半球形シリコンを形成するため、ウ
ェーハを、Ｎ2ガスが吹き込まれる状態にて１００〜４
００℃の温度でローディングさせることを特徴とする請
求項１〜７のいずれかに記載の半球形シリコンの製造方
法。 - 【請求項９】 前記半球形シリコンは、５５０〜５８５
℃の蒸着温度で２００〜１０００オングストロームの厚
さに形成することを特徴とする請求項１〜８のいずれか
に記載の半球形シリコンの製造方法。 - 【請求項１０】 半導体基板上部に平坦化用絶縁膜を形
成し、貯蔵電極コンタクトマスクを利用したエッチング
にてコンタクトホールを形成する工程と、 貯蔵電極用多結晶シリコン層を蒸着し、貯蔵電極マスク
を利用したエッチングにて多結晶シリコン層パターンを
形成する工程と、 前記多結晶シリコン層パターンの表面に形成された自然
酸化膜を除去する工程と、 多結晶シリコン層パターンの表面を、ＮＨ4ＯＨ／Ｈ2Ｏ
2／Ｈ2Ｏが一定比率に配合された溶液で処理し、該表面
に均一の厚さに薄い酸化膜を形成する工程と、 前記薄い酸化膜の表面に半球形シリコンを形成する工程
と、 貯蔵電極マスクを利用したエッチングにて不要な半球形
シリコンを除去する工程と、 誘電体膜とプレート電極用多結晶シリコン層を形成する
工程と、 を含む半球形シリコンを利用した半導体素子のキャパシ
タの製造方法。 - 【請求項１１】 前記半球形シリコンは、５５０℃〜５
８５℃の蒸着温度で２００〜１０００オングストローム
の厚さに形成することを特徴とする請求項１０記載の半
球形シリコンを利用した半導体素子のキャパシタの製造
方法。 - 【請求項１２】 前記自然酸化膜を除去するため、ＨＦ
及びＨ2Ｏが含まれた溶液を利用することを特徴とする
請求項１０または１１記載の半球形シリコンを利用した
半導体素子のキャパシタの製造方法。 - 【請求項１３】 前記自然酸化膜を除去するため、ＨＦ
及びＨ2Ｏを噴霧させたＨＦ蒸気を利用することを特徴
とする請求項１０または１１記載の半球形シリコンを利
用した半導体素子のキャパシタの製造方法。 - 【請求項１４】 前記自然酸化膜を除去するため、ＨＦ
及びＮＨ4Ｆが含まれた溶液を利用することを特徴とす
る請求項１０または１１記載の半球形シリコンを利用し
た半導体素子のキャパシタの製造方法。 - 【請求項１５】 前記薄い酸化膜を形成するため、ＨＮ
Ｏ3とＨ2Ｏ2との混合溶液を利用することを特徴とする
請求項１０〜１４のいずれかに記載の半球形シリコンを
利用した半導体素子のキャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023262A KR100235938B1 (ko) | 1996-06-24 | 1996-06-24 | 반구형 실리콘 제조방법 |
| KR1996P-23262 | 1996-06-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1084089A true JPH1084089A (ja) | 1998-03-31 |
Family
ID=19463062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9161565A Pending JPH1084089A (ja) | 1996-06-24 | 1997-06-18 | 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5909625A (ja) |
| JP (1) | JPH1084089A (ja) |
| KR (1) | KR100235938B1 (ja) |
| CN (1) | CN1090814C (ja) |
| TW (1) | TW412831B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036046A (ja) * | 1999-06-29 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001036031A (ja) * | 1999-06-25 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001053253A (ja) * | 1999-07-02 | 2001-02-23 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001057414A (ja) * | 1999-07-01 | 2001-02-27 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001111002A (ja) * | 1999-10-13 | 2001-04-20 | Matsushita Electronics Industry Corp | 半導体記憶容量素子のストレージノード及びその製造方法 |
| JP2001144271A (ja) * | 1999-07-01 | 2001-05-25 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ形成方法 |
| JP2001210734A (ja) * | 1999-12-31 | 2001-08-03 | Hyundai Electronics Ind Co Ltd | フラッシュメモリのゲート電極製造方法 |
| JP2001223282A (ja) * | 1999-12-30 | 2001-08-17 | Hynix Semiconductor Inc | 不揮発性メモリ素子及びその製造方法 |
| JP2001223346A (ja) * | 1999-12-22 | 2001-08-17 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3159136B2 (ja) * | 1997-07-18 | 2001-04-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100282484B1 (ko) | 1998-12-16 | 2001-02-15 | 윤종용 | 디램 셀 커패시터 및 그의 제조방법 |
| KR100361081B1 (ko) | 1999-10-29 | 2002-11-18 | 삼성전자 주식회사 | 반도체 소자의 커패시터 제조방법 |
| KR102282136B1 (ko) * | 2017-07-07 | 2021-07-27 | 삼성전자주식회사 | 반도체 장치 |
| US10388461B2 (en) | 2017-08-02 | 2019-08-20 | Perriquest Defense Research Enterprises, Llc | Capacitor arrangements |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121653A (en) * | 1979-03-14 | 1980-09-18 | Fujitsu Ltd | Method of treating surface of semiconductor substrate |
| JPS60247928A (ja) * | 1984-05-23 | 1985-12-07 | Seiko Instr & Electronics Ltd | 半導体基板の洗浄方法 |
| JPS61173132A (ja) * | 1984-11-05 | 1986-08-04 | ウイリアム・ウエイ−リ・チヤング | 微量分析用粒子サンプラ装置及びその使用方法 |
| JPS63283028A (ja) * | 1986-09-29 | 1988-11-18 | Hashimoto Kasei Kogyo Kk | 微細加工表面処理剤 |
| JPH03272165A (ja) * | 1990-03-20 | 1991-12-03 | Nec Corp | 半導体素子及びその製造方法 |
| JPH05110022A (ja) * | 1991-03-18 | 1993-04-30 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
| JPH0714797A (ja) * | 1993-06-03 | 1995-01-17 | Micron Semiconductor Inc | 半球粒状面性多結晶シリコンの均一ドーピング方法 |
| JPH0832034A (ja) * | 1994-06-22 | 1996-02-02 | Hyundai Electron Ind Co Ltd | 半導体素子のスタックキャパシター製造方法 |
| JPH0917766A (ja) * | 1995-06-30 | 1997-01-17 | Sumitomo Metal Ind Ltd | 基板の洗浄方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110022A (ja) * | 1974-07-11 | 1976-01-27 | Kubota Ltd | Karitorishukakuki |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| KR920022523A (ko) * | 1991-05-13 | 1992-12-19 | 문정환 | 디램셀의 커패시터 제조 방법 |
| KR100256256B1 (ko) * | 1992-12-30 | 2000-05-15 | 김영환 | 반도체장치의 금속배선형성 방법 |
| US5340765A (en) * | 1993-08-13 | 1994-08-23 | Micron Semiconductor, Inc. | Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon |
| KR100250749B1 (ko) * | 1993-11-11 | 2000-04-01 | 김영환 | 캐패시터의 전하저장전극 형성방법 |
| US5696014A (en) * | 1994-03-11 | 1997-12-09 | Micron Semiconductor, Inc. | Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch |
| TW239234B (en) | 1994-07-13 | 1995-01-21 | United Microelectronics Corp | Process of DRAM |
| TW277159B (en) * | 1995-06-29 | 1996-06-01 | Ind Tech Res Inst | Fabrication method for DRAM capacitor |
| US5634974A (en) * | 1995-11-03 | 1997-06-03 | Micron Technologies, Inc. | Method for forming hemispherical grained silicon |
| US5753559A (en) * | 1996-01-16 | 1998-05-19 | United Microelectronics Corporation | Method for growing hemispherical grain silicon |
-
1996
- 1996-06-24 KR KR1019960023262A patent/KR100235938B1/ko not_active Expired - Fee Related
-
1997
- 1997-05-20 TW TW086106845A patent/TW412831B/zh not_active IP Right Cessation
- 1997-06-09 US US08/871,842 patent/US5909625A/en not_active Expired - Lifetime
- 1997-06-16 CN CN97112377A patent/CN1090814C/zh not_active Expired - Fee Related
- 1997-06-18 JP JP9161565A patent/JPH1084089A/ja active Pending
-
1999
- 1999-02-12 US US09/249,086 patent/US6238995B1/en not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121653A (en) * | 1979-03-14 | 1980-09-18 | Fujitsu Ltd | Method of treating surface of semiconductor substrate |
| JPS60247928A (ja) * | 1984-05-23 | 1985-12-07 | Seiko Instr & Electronics Ltd | 半導体基板の洗浄方法 |
| JPS61173132A (ja) * | 1984-11-05 | 1986-08-04 | ウイリアム・ウエイ−リ・チヤング | 微量分析用粒子サンプラ装置及びその使用方法 |
| JPS63283028A (ja) * | 1986-09-29 | 1988-11-18 | Hashimoto Kasei Kogyo Kk | 微細加工表面処理剤 |
| JPH03272165A (ja) * | 1990-03-20 | 1991-12-03 | Nec Corp | 半導体素子及びその製造方法 |
| JPH05110022A (ja) * | 1991-03-18 | 1993-04-30 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
| JPH0714797A (ja) * | 1993-06-03 | 1995-01-17 | Micron Semiconductor Inc | 半球粒状面性多結晶シリコンの均一ドーピング方法 |
| JPH0832034A (ja) * | 1994-06-22 | 1996-02-02 | Hyundai Electron Ind Co Ltd | 半導体素子のスタックキャパシター製造方法 |
| JPH0917766A (ja) * | 1995-06-30 | 1997-01-17 | Sumitomo Metal Ind Ltd | 基板の洗浄方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036031A (ja) * | 1999-06-25 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001036046A (ja) * | 1999-06-29 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001057414A (ja) * | 1999-07-01 | 2001-02-27 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001144271A (ja) * | 1999-07-01 | 2001-05-25 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ形成方法 |
| JP2001053253A (ja) * | 1999-07-02 | 2001-02-23 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタ及びその製造方法 |
| JP2001111002A (ja) * | 1999-10-13 | 2001-04-20 | Matsushita Electronics Industry Corp | 半導体記憶容量素子のストレージノード及びその製造方法 |
| JP2001223346A (ja) * | 1999-12-22 | 2001-08-17 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| JP2001223282A (ja) * | 1999-12-30 | 2001-08-17 | Hynix Semiconductor Inc | 不揮発性メモリ素子及びその製造方法 |
| JP2001210734A (ja) * | 1999-12-31 | 2001-08-03 | Hyundai Electronics Ind Co Ltd | フラッシュメモリのゲート電極製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100235938B1 (ko) | 1999-12-15 |
| CN1170956A (zh) | 1998-01-21 |
| KR980005361A (ko) | 1998-03-30 |
| TW412831B (en) | 2000-11-21 |
| US6238995B1 (en) | 2001-05-29 |
| CN1090814C (zh) | 2002-09-11 |
| US5909625A (en) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5639689A (en) | Method for fabricating storage electrode of semiconductor device | |
| JPH1084089A (ja) | 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法 | |
| US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
| US6235605B1 (en) | Selective silicon formation for semiconductor devices | |
| KR19980055746A (ko) | 반도체 소자의 전극 형성방법 | |
| US6333215B1 (en) | Method for manufacturing a semiconductor device | |
| JPH10340871A (ja) | 研磨方法及び半導体装置の製造方法 | |
| US7335550B2 (en) | Methods for forming semiconductor devices including thermal processing | |
| KR100364036B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6177310B1 (en) | Method for forming capacitor of memory cell | |
| KR100333130B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100399915B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100424715B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100252874B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100485113B1 (ko) | 반구형 알갱이의 실리콘을 이용하여 형성된 요철면을 가진커패시터전극 | |
| KR100499415B1 (ko) | 캐패시터의 스토리지노드 전극 형성 방법 | |
| KR970011670B1 (ko) | 디램셀의 저장전극 형성방법 | |
| TW441099B (en) | Method for forming pillar-shaped capacitor in memory device | |
| JP2002134483A (ja) | エッチング液、エッチング方法、キャパシタの製造方法および半導体装置の製造方法 | |
| KR20020053570A (ko) | 커패시터의 하부전극 및 그 제조 방법 | |
| KR20040057635A (ko) | 캐패시터의 스토리지노드 전극 형성 방법 | |
| JPH11177031A (ja) | キャパシタ下部電極のブリッジを予防するｈｓｇキャパシタ形成方法 | |
| KR19990005479A (ko) | 반도체 장치의 전하 저장 전극 형성 방법 | |
| KR19990031793A (ko) | 헤미스피리컬 그레인층을 이용한 반도체장치의 커패시터 형성방법 | |
| JPH09293839A (ja) | 半導体コンデンサーの製造方法及びその構造 |