JPH1084228A

JPH1084228A - 光伝送装置

Info

Publication number: JPH1084228A
Application number: JP9144645A
Authority: JP
Inventors: Taku Harada; 卓原田; Satoshi Ueno; 聡上野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-07-01
Filing date: 1997-05-19
Publication date: 1998-03-31
Anticipated expiration: 2017-05-19
Also published as: JP3636569B2; US6023363A; KR980013057A; TW364239B

Abstract

(57)【要約】【課題】帯域内での線形性が良好で平坦かつ広帯域な
周波数特性を有する帰還増幅回路を含む光伝送装置を実
現する。この結果、光伝送装置の周波数特性を改善し、
その低コスト化を図る。【解決手段】帰還増幅回路を、そのベースに入力信号
Ｉｎを受けるトランジスタＴ１を含む増幅器と、この増
幅器の入力端子及び出力端子間つまりトランジスタＴ１
のベース及びコレクタ間に設けられる帰還抵抗ＲＦ１を
含みその帰還利得を加味した実質的な位相余裕が６０度
に所定値を加えた値とされる第１の帰還経路と、トラン
ジスタＴ２及び定電流源Ｓ１からなるエミッタフォロア
回路と帰還抵抗ＲＦ２とを含みその帰還利得を加味した
実質的な位相余裕が６０度から上記所定値を減じた値又
はその近似値とされる第２の帰還経路とを基本に構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光伝送装置に関
し、ディジタル光信号を電気信号に変換する広帯域光受
信装置又は光受信モジュールならびにその周波数特性の
改善に利用して特に有効な技術に関する。

【０００２】

【従来の技術】数ＧＨｚ（ギガヘルツ）を越えるディジ
タル光信号を電気信号に変換する光伝送装置として広帯
域光受信装置又は光受信モジュールの開発が、進められ
ている。これらの広帯域光受信装置又は光受信モジュー
ルに必要とされる特性は、光信号の周波数が直流に近い
周波数から伝送ビットレートに近い周波数までの周波数
成分を有する広帯域信号であるため、それに使用される
各種半導体集積回路自体ないし各種増幅回路自体の周波
数特性を広帯域化することが、重要となってくることが
分かった。

【０００３】バイポーラトランジスタ（以下、単にトラ
ンジスタと略称する）を基本素子とし、数ＧＨｚ（ギガ
ヘルツ）台の高周波信号に対応しうる広帯域の帰還増幅
回路が、例えば、１９８９年１２月付『ＩＥＥＥ（Ｉｎ
ｓｔｉｔｕｔｅｏｆＥｌｅｃｔｒｉｃａｌａｎｄ
ＥｌｅｃｔｒｏｎｉｃｓＥｎｇｉｎｅｅｒｓ）Ｊｏ
ｕｒｎａｌｏｆＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃ
ｕｉｔｓＶｏｌ．２４，Ｎｏ．６』第１７４４頁〜第
１７４８頁に記載されている。

【０００４】上記帰還増幅回路は、図７に例示されるよ
うに、トランスアドミッタンス型増幅回路とトランスイ
ンピーダンス型増幅回路とを備える。上記トランスアド
ミッタンス型増幅回路は、電圧信号とされる反転入力信
号ＶＩｎＢ及び非反転入力信号ＶＩｎＴをそれぞれ受け
るベースを有する一対の差動形態のトランジスタＴ４１
及びＴ４２を含む。同様に、トランスインピーダンス型
増幅回路は、トランジスタＴ４１及びＴ４２のコレクタ
にそれぞれ結合されるベースを有する一対の差動形態の
トランジスタＴ１１及びＴ１２を含む。トランジスタＴ
１１及びＴ１２のコレクタ及びベース間には、帰還抵抗
ＲＦ１１又はＲＦ１２がそれぞれ設けられる。また、ト
ランジスタＴ１１及びＴ１２のコレクタ電位は、それぞ
れ、トランジスタＴ５及びＴ６あるいはＴ７及びＴ８を
含む２段構造のエミッタフォロア回路を経た後、帰還増
幅回路の電圧信号たる反転出力信号ＯｕｔＢ又は非反転
出力信号ＯｕｔＴとなる。トランジスタＴ４１及びＴ４
２のエミッタ間には、エミッタ抵抗Ｒ４１及びＲ４２と
実質に並列形態に、いわゆるピーキング容量Ｃ１が設け
られる。これによって、帰還増幅回路の高周波域におけ
る帯域幅の拡大が図られる。

【０００５】一方、図７の帰還増幅回路では、帯域劣化
を起こしやすいトランスインピーダンス型増幅回路の周
波数特性が、帰還増幅回路全体の周波数特性に強い影響
を与える。また、このトランスインピーダンス型増幅回
路において、帰還抵抗ＲＦ１１及びＲＦ１２は、図８に
示されるように、トランジスタＴ１１又はＴ１２からな
るオープンループ型増幅器Ａに対して、その帰還利得を
β０とし位相遅延をφ０とする単一の帰還ループ（帰還
経路）を構成する。さらに、培風館発行、Ｐ．Ｒ．グレ
イ及びＲ．Ｇ．メイヤー共著、永田譲監訳『アナログ集
積回路設計技術』の第１１７頁等によれば、帰還増幅回
路は、そのループ利得が１となる点での位相余裕つまり
１８０度から帰還ループの位相遅延φ０を減じた値が６
０度とされるとき、最も平坦かつ広帯域な周波数特性を
有するものとされる。

【０００６】

【発明が解決しようとする課題】本願発明者等は、この
発明に先立って、広帯域の光受信モジュールを開発する
ため、上記のような帰還増幅回路を基本構成とするＡＧ
Ｃ増幅回路の検討ないしそのモノリシックＬＳＩ（半導
体集積回路装置）化の検討を行い、次の問題点に直面し
た。すなわち、図７の帰還増幅回路では、帰還増幅回路
の帯域幅を拡大するためピーキング容量Ｃ１が設けられ
る。このピーキング容量Ｃ１を半導体基板上で実現する
ためには比較的大きなレイアウト面積が必要となり、こ
れによってモノリシックＬＳＩのチップサイズが大きく
なり、その低コスト化が阻害される。また、ピーキング
容量Ｃ１自体に無視できない対基板容量や直列抵抗等の
寄生成分が存在し、充分な周波数特性を得ることが困難
であるこのとがわかった。さらに、このピーキング容量
Ｃ１がエミッタ抵抗Ｒ４１及びＲ４２に並列結合される
ことで、ピーキング周波数近傍で信号の過剰な位相回転
等が起こることも分かった。さらに、これに対処するた
め、トランスインピーダンス型増幅回路のループ利得が
１となる点での位相余裕を６０度に設計しようとして
も、単一の帰還ループを有する帰還増幅回路ではこれも
難しく、帰還増幅回路に所望の周波数特性を持たせるま
でに至らない。

【０００７】この発明の目的は、広帯域な周波数特性を
有する光伝送装置を提供することにある。この発明の他
の目的は、帯域内での線形性が良好で平坦かつ広帯域な
周波数特性を有する帰還増幅回路を含む光受信モジュー
ルないし光受信装置を提供することにある。この発明の
さらに他の目的は、低コスト化を図ることが可能な光受
信モジュールないし光受信装置にある。この発明の前記
ならびにその他の目的と新規な特徴は、この明細書の記
述及び添付図面から明らかになるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、本発明にかかる光伝送装置に
採用されるＡＧＣ増幅回路等の帰還増幅回路は、その入
力端子に入力信号を受ける増幅器と、上記増幅器の入力
端子及び出力端子間に設けられその帰還利得を加味した
実質的な位相余裕が６０度に所定値を加えた値とされる
第１の帰還経路と、第１の帰還経路と並列形態に設けら
れその帰還利得を加味した実質的な位相余裕が６０度か
ら上記所定値を減じた値又はその近似値とされる第２の
帰還経路と、を基本に構成される。

【０００９】上記した手段によれば、ピーキング容量を
設けることなく、しかも例えば約９０度又は３０度の位
相余裕をそれぞれ有し比較的容易に設計可能な二つの帰
還経路をもとに、レイアウト所要面積が小さく、帯域内
での線形性が良好で平坦かつ広帯域な周波数特性を有す
る帰還増幅回路を実現することができる。この結果、帰
還増幅回路を含むＡＧＣ増幅回路ならびにこれを搭載す
るモノリシックＬＳＩ、さらには、これらを含む光伝送
装置ないし受信モジュール等の周波数特性を改善するこ
とができる。さらに、モノリシックＬＳＩ等のチップサ
イズを縮小し、その低コスト化を図ることができる。こ
れによって、本発明にかかるモノリシックＬＳＩを含む
光伝送装置、光受信モジュールないし光受信装置等の低
コスト化を達成することができる。

【００１０】

【発明の実施の形態】図１０は、本発明にかかる光伝送
装置ないし光受信装置とされる光受信モジュール１００
を示している。光ファイバ１０１により伝送されてき
た、約１０Ｇｂ／ｓ（ｂｉｔｐｅｒｓｅｃｏｎｄ）
（正確には、２．４８８Ｇｂ／ｓ＊４＝９．９５２Ｇｂ
／ｓ）のディジタル光信号は、レンズ１０２により集光
され、ホトダイオード１０３に入力される。ディジタル
光信号は、ホトダイオード１０３で電流信号に光電変換
され、変換された電流信号がプリアンプ１０４に入力さ
れる。プリアンプ１０４は上記電流信号を増幅した後、
その増幅された電流信号を電流電圧変換して電圧信号を
発生する。上記電流電圧変換された電圧信号は、その利
得が自動制御される増幅回路（ＡＧＣアンプ）１０５へ
入力される。

【００１１】ＡＧＣアンプ１０５の出力信号の振幅は振
幅検波及び利得制御回路１０６によって検出され、上記
振幅検波及び利得制御回路１０６は、ＡＧＣアンプ１０
５の出力信号の振幅が所定の信号振幅になるように、Ａ
ＧＣアンプ１０５の制御端子へ制御信号を出力する。す
なわち、ＡＧＣアンプ１０５は帰還制御される。一方、
ＡＧＣアンプ１０５の出力信号はＳＡＷフィルタなどの
狭帯域フィルタやＰＬＬなどのから構成されるクロック
抽出回路１０７へ入力され、受信されたディジタル光信
号から、たとえば、１０ＧＨｚのクロック信号が抽出さ
れる。識別回路（弁別回路）１０８は、上記クロック抽
出回路１０７から生成されたクロック信号のハイレベル
ないしはローレベルに同期して、ＡＧＣアンプ１０５の
出力信号のハイレベル”１”ないしローレベル”０”の
判定を行う。それによって、入力されたディジタル光信
号がディジタルデータに変換される。上記識別回路の出
力信号は、１対４のデマルチプレクサ（ＤＭＵＸ）に入
力され、それぞれ、約２．５ＧＨｚの４本の信号へ変換
される。

【００１２】このような光受信モジュール１００におい
て、入力される光信号は直流に近い周波数から伝送ビッ
トレートに近い周波数までの周波数成分を持つ広帯域な
信号であるので、信号振幅の検出及びディジタル信号の
再生をするためには、この広帯域においてホトダイオー
ド１０３からＡＧＣアンプ１０５の出力までの利得周波
数特性が、ほぼ平坦な状態、すなわち、均一な状態であ
ることが必要とされる。もし、この帯域内での上記利得
周波数特性が大きな変動を有するならば、信号パターン
により検出される信号振幅が変動することになる。それ
によって、増幅系のどこかの部分で、回路の利得飽和マ
ージン（利得飽和余裕）を減少させたり、あるいは、振
幅不足を引き起こす事になる。さらに、周波数特性の非
平坦性は信号波形歪みを誘起し、識別点での実効的な信
号振幅の劣化をおこす。そのため、識別回路１０８にお
いて、識別感度不足が生じ、データ再生の誤り率が増大
してしまう事になる。

【００１３】また、利得周波数特性の変動は、多くの場
合、信号の群遅延特性が平坦でないことを意味し、抽出
されたクロック信号のジッタ成分の増加を引き起こし、
識別回路１０８での識別タイミングマージンを減少され
てしまう。

【００１４】このように、光受信モジュール１００にお
けるプリアンプ１０４からの識別回路１０８までのアナ
ログ系信号を扱う回路においては、その総合利得の周波
数特性が平坦であることが厳しく要求される。上記総合
利得の平坦性を実現するためのは、それぞれの回路ブロ
ック（１０４から１０８）での利得平坦性を十分に確保
することが、各回路ブロック（１０４−１０８）での利
得飽和マージンを確保する意味でも、もっとも簡潔な方
法と考えられる。このため、ＡＧＣアンプ１０５の利得
周波数特性の平坦性は特に重要である。

【００１５】近年の基幹伝送系に用いられる光ファイバ
ー伝送装置、すなわち、電話局間をつなぐ信号線の信号
伝送系は、その経済性から時分割多重方式が採用されて
おり、そのビットレートは、１０Ｇビット／秒（以下、
１０Ｇｂ/ ｓ）の伝送ビットレートが実現されようとし
ている。このようなビットレートのディジタル電気信号
を増幅するＡＧＣアンプ１０５に用いられる半導体技術
には、最先端のデバイス製造プロセスが用いられる。し
かしながら、それであっても十分に余裕を持ったＡＧＣ
アンプを作成するのはきわめて困難であり、簡単に形成
できるものではない。以下においては、本発明が図面を
参照して説明される。

【００１６】図１には、この発明が適用されたＡＧＣア
ンプ１０５に採用される帰還増幅回路の第１実施例の回
路図が示されている。また、図２には、図１の帰還増幅
回路の基本構成図が示され、図３には、その一実施例の
周波数特性図が示されている。これらの図をもとに、こ
の実施例の帰還増幅回路の構成及び動作ならびにその特
徴について説明する。なお、この実施例の帰還増幅回路
は、図示されない他の回路素子とともにモノリシックＬ
ＳＩ（大規模集積回路）に搭載され、バイポーラ集積回
路の製造技術により単結晶シリコンのような１個の半導
体基板上に形成される。以下の回路図において、図示さ
れるバイポーラトランジスタはすべてＮＰＮ型トランジ
スタである。

【００１７】図１において、この実施例の帰還増幅回路
は、そのベースに電流信号たる入力信号Ｉｎを受けるト
ランジスタＴ１を含む。トランジスタＴ１のコレクタ
は、所定の負荷抵抗ＲＬを介して回路の電源電圧（第１
電源電位）に結合され、そのエミッタは、直接回路の接
地電位（第２電源電位）に結合される。これにより、ト
ランジスタＴ１は、図２に示されるオープンループ型の
増幅器Ａを構成し、電流信号たる入力信号Ｉｎを反転増
幅して、そのコレクタにおいて電圧信号に変換する。

【００１８】帰還増幅回路は、さらに、増幅器Ａの出力
端子つまりトランジスタＴ１のコレクタとその入力端子
つまりトランジスタＴ１のベースとの間に設けられる帰
還抵抗ＲＦ１と、トランジスタＴ２及び定電流源Ｓ１か
らなるエミッタフォロア回路とを含む。このうち、帰還
抵抗ＲＦ１は、図２に示される第１の帰還ループ１を構
成し、この帰還ループ１の帰還利得β１を加味した実質
的な位相遅延φ１は、特に制限されないが、図９に示さ
れるように、９０≦φ１＜１２０とされる。これによ
り、帰還ループ１の位相遅延φ１の１８０度との差分つ
まり位相余裕は、６０度に所定値つまり（１２０−φ
１）度を加えた値とされる。なお、信号がエミッタフォ
ロア回路を通過すると、その位相が回ること知られてい
る。本発明は、この現象を利用している。

【００１９】一方、トランジスタＴ２及び定電流源Ｓ１
からなるエミッタフォロア回路は、トランジスタＴ１の
コレクタ電位つまり増幅器Ａの出力信号を帰還増幅回路
の出力信号Ｏｕｔとして後段回路に伝達する。また、そ
の出力端子つまりトランジスタＴ２のエミッタと増幅器
Ａの入力端子つまりトランジスタＴ１のベースとの間に
設けられる帰還抵抗ＲＦ２とともに、図２に示される第
２の帰還ループ２を構成し、この帰還ループ２の帰還利
得β２を加味した実質的な位相遅延φ２は、図９に示さ
れるように、１２０＜φ２＜１８０とされる。これによ
り、帰還ループ２の位相遅延φ２の１８０度との差分つ
まり位相余裕は、６０度から上記所定値つまり（φ２−
１２０）度を減じた値とされる。所望の帰還利得βｄ及
び位相遅延１２０度は、図９に示すように、帰還ループ
１の利得β１，帰還ループ２の利得β２を適当に選びベ
クトル合成することによりられる。この結果、帰還ルー
プ１及び帰還ループ２を合計した帰還増幅回路の実質的
な位相遅延は、図３，図９に示されるように、約１２０
度となり、その位相余裕は約６０度となる。

【００２０】ところで、帰還増幅回路は、培風館発行、
Ｐ．Ｒ．グレイ及びＲ．Ｇ．メイヤー共著、永田譲監訳
『アナログ集積回路設計技術』の第１１７頁等で示され
るように、そのループ利得が１となる点での位相余裕が
６０度とされるとき、最も平坦かつ広帯域な周波数特性
を有する。このため、位相余裕が例えば約９０度とされ
る帰還ループ１のみに着目した場合、帰還増幅回路の周
波数特性は、図３（ｅ）に示されるように、その利得が
高周波域において緩やかに低下し、その帯域幅は狭くな
るが、位相余裕が例えば約３０度とされる帰還ループ２
のみに着目した場合には、その利得が高周波域において
一時的なピーキングを生じて帯域幅は広くなるが、この
ピーキングによって過剰な位相回転が起こり、信号の群
遅延の平坦性が損なわれる。

【００２１】しかし、二重の帰還ループを含む本実施例
の場合、全体としての位相余裕は約６０度となるため、
帰還増幅回路は、ピーキング容量を必要とすることな
く、最も平坦かつ広帯域な周波数特性を有するものとな
る。また、ピーキング容量が設けられないことで、ピー
キング容量の寄生分による影響をなくし、帰還増幅回路
の帯域内における信号の線形性を保つことができるとと
もに、帰還増幅回路をトランジスタ及び抵抗のみで構成
し、そのレイアウト所要面積を縮小できる。これらのこ
とから、比較的容易に設計可能な二つの帰還ループ１及
び帰還ループ２をもとに、レイアウト所要面積が小さ
く、帯域内での線形性が良好で平坦かつ広帯域な周波数
特性を有する帰還増幅回路を実現することができる。こ
の結果、帰還増幅回路を含むＡＧＣ増幅回路ならびにこ
れを搭載するモノリシックＬＳＩの周波数特性を改善す
ることができるとともに、モノリシックＬＳＩのチップ
サイズを縮小し、その低コスト化を図ることができるも
のである。

【００２２】図４には、この発明が適用された帰還増幅
回路の第２の実施例の回路図が示されている。なお、こ
の実施例の帰還増幅回路は、前記図１の実施例を基本的
に踏襲するものであるため、これと異なる部分について
のみ説明を追加する。図４のトランジスタＴ１１及びＴ
１２は、図１のトランジスタＴ１に対応し、図４のトラ
ンジスタＴ２１及びＴ２２，負荷抵抗ＲＬ１及びＲＬ
２，帰還抵抗ＲＦ１１及びＲＬ１２，帰還抵抗ＲＦ２１
及びＲＬ２２ならびに定電流源Ｓ１１及びＳ１２は、図
１のトランジスタＴ２，負荷抵抗ＲＬ，帰還抵抗ＲＦ
１，帰還抵抗ＲＦ２ならびに定電流源Ｓ１にそれぞれ対
応する。

【００２３】図４において、この実施例の帰還増幅回路
は、そのエミッタが共通結合されることで差動形態とさ
れる一対のトランジスタＴ１１及びＴ１２を含む。これ
らのトランジスタＴ１１及びＴ１２の共通結合されたエ
ミッタは、定電流源Ｓ２を介して回路の接地電位に結合
され、そのベースには、電流信号たる非反転入力信号Ｉ
ｎＴ及び反転入力信号ＩｎＢがそれぞれ供給される。ま
た、トランジスタＴ１１及びＴ１２のコレクタ電位は、
トランジスタＴ２１及びＴ２２を含む一対のエミッタフ
ォロア回路を経た後、帰還増幅回路の非反転出力信号Ｏ
ｕｔＴ及び反転出力信号ＯｕｔＢとなり、図示されない
後段回路に供給される。

【００２４】これにより、この実施例の帰還増幅回路
は、いわゆる差動型増幅回路として機能し、安定した差
動増幅動作を行うとともに、帰還抵抗ＲＦ１１及びＲＦ
２１と帰還抵抗ＲＬ１２又はＲＬ２２とを含む二つの帰
還ループを持つことで、前記図１の実施例と同様な効果
を得ることができるものである。

【００２５】図５には、この発明が適用された帰還増幅
回路の第３の実施例の回路図が示されている。なお、こ
の実施例は、前記図４の実施例を基本的に踏襲するもの
であるため、これと異なる部分についてのみ説明を追加
する。

【００２６】図５において、この実施例の帰還増幅回路
は、回路の電源電圧と差動形態とされるトランジスタＴ
１１及びＴ１２との間にそれぞれ設けられる一対のバイ
パス抵抗Ｒ３１及びＲ３２を含む。これらのバイパス抵
抗Ｒ３１及びＲ３２は、それぞれ、非反転入力端子Ｉｎ
Ｔ及び反転入力端子ＩｎＢから流出する電流信号たる入
力信号の直流成分に対応したバイパス電流を流し、この
直流成分が負荷抵抗ＲＬ１又はＲＬ２に流されることに
よるトランジスタＴ１１及びＴ１２のコレクタ電位の低
下を防止すべく作用する。その結果、信号出力端子Ｏｕ
ｔＢないしＯｕｔＴに接続されるべき次段回路の信号電
圧が、十分に確保される。この結果、前記図１の実施例
の効果に加えて、トランジスタＴ１１及びＴ１２のダイ
ナミックレンジを拡大し、電源電圧の絶対値を圧縮し
て、モノリシックＬＳＩの低電圧化を図ることができ
る。なお、ものものの入力インピーダンス以上のバイパ
ス抵抗Ｒ３１及びＲ３２を接続しても、上記バイパス抵
抗Ｒ３１及びＲ３２は並列接続されるので、入力インピ
ーダンスの合成成分は低下する。

【００２７】図６には、この発明が適用された帰還増幅
回路の第４の実施例の回路図が示されている。なお、こ
の実施例は、前記図４の実施例を基本的に踏襲するもの
であるため、これと異なる部分についてのみ説明を追加
する。

【００２８】図６において、この実施例の帰還増幅回路
は、いわゆるＡＧＣ増幅回路１０５（図１０参照）であ
って、２対のトランジスタＴ３１及びＴ３２ならびにＴ
３３及びＴ３４からなる利得調整回路と、一対のトラン
ジスタＴ４１及びＴ４２を含むいわゆるトランスアドミ
ッタンス型増幅回路とを備える。このうち、利得調整回
路を構成するトランジスタＴ３１及びＴ３３ならびにＴ
３２及びＴ３４のコレクタは、それぞれ共通結合された
後、上段のトランスインピーダンス型増幅回路の非反転
入力端子ＩｎＴ又は反転入力端子ＩｎＢすなわちトラン
ジスタＴ１１又はＴ１２のベースにそれぞれ結合され、
トランジスタＴ３１及びＴ３２ならびにＴ３３及びＴ３
４の共通結合されたエミッタは、下段のトランスアドミ
ッタンス型増幅回路を構成するトランジスタＴ４１又は
Ｔ４２のコレクタに結合される。また、トランジスタＴ
３１及びＴ３４の共通結合されたベースには、図示され
ない利得制御回路から非反転利得制御信号ＡＧＣＴが供
給され、トランジスタＴ３２及びＴ３３の共通結合され
ベースには、反転利得制御信号ＡＧＣＢが供給される。

【００２９】一方、トランスアドミッタンス型増幅回路
を構成するトランジスタＴ４１及びＴ４２のエミッタ
は、エミッタ抵抗Ｒ４１及びＲ４２を介して共通結合さ
れ、さらに定電流源Ｓ３を介して回路の接地電位に結合
される。また、トランジスタＴ４１のベースには、電圧
信号たる反転入力信号ＶＩｎＢが供給され、トランジス
タＴ４２のベースには、非反転入力信号ＶＩｎＴが供給
される。

【００３０】これにより、トランジスタＴ４１及びＴ４
２を基本素子とするトランスアドミッタンス型増幅回路
は、電圧信号たる非反転入力信号ＶＩｎＴ及び反転入力
信号ＶＩｎＢを増幅しつつ、トランジスタＴ４１又はＴ
４２のコレクタにおいて電流信号に変換する。また、ト
ランジスタＴ３１及びＴ３２ならびにＴ３３及びＴ３４
を基本素子とする利得調整回路は、トランスアドミッタ
ンス型増幅回路により得られる電流信号を、非反転利得
制御信号ＡＧＣＴ及び反転利得制御信号ＡＧＣＢの電位
に応じて非反転入力信号ＩｎＴ又は反転入力信号ＩｎＢ
に振り分け、帰還増幅回路の実質的な利得を制御する。
さらに、トランジスタＴ１１及びＴ１２を基本素子とす
るトランスインピーダンス型増幅回路は、電流信号たる
非反転入力信号ＩｎＴ及び反転入力信号ＩｎＢを増幅し
つつ、電圧信号たる非反転出力信号ＯｕｔＴ又は反転出
力信号ＯｕｔＢとして後段回路に出力する。

【００３１】これらのことから、この実施例の帰還増幅
回路では、利得調整回路が設けられることで、その機能
性が高められるとともに、トランスインピーダンス型増
幅回路及びトランスアドミッタンス型増幅回路が組み合
わされることで、その帯域幅がさらに拡大され、その周
波数特性がさらに改善されるものとなる。

【００３２】以上の実施例から得られる作用効果は、下
記の通りである。すなわち、（１）モノリシックＬＳＩに搭載されるＡＧＣ増幅回路
等の帰還増幅回路を、その入力端子に入力信号を受ける
増幅器と、増幅器の入力端子及び出力端子間に設けられ
その帰還利得を加味した実質的な位相余裕が６０度に所
定値を加えた値とされる第１の帰還経路と、第１の帰還
経路と並列形態に設けられその帰還利得を加味した実質
的な位相余裕が６０度から上記所定値を減じた値又はそ
の近似値とされる第２の帰還経路とを基本に構成するこ
とで、ピーキング容量を設けることなく、しかも例えば
約９０度又は３０度の位相余裕をそれぞれ有し比較的容
易に設計可能な二つの帰還経路をもとに、レイアウト所
要面積が小さく、帯域内での線形性が良好で平坦かつ広
帯域な周波数特性を有する帰還増幅回路を実現すること
ができるという効果が得られる。

【００３３】（２）上記（１）項により、帰還増幅回路
を含むＡＧＣ増幅回路ならびにこれを搭載するモノリシ
ックＬＳＩ等の周波数特性を改善することができるとと
もに、モノリシックＬＳＩ等のチップサイズを縮小し、
その低コスト化を図ることができるという効果が得られ
る。

【００３４】（３）上記（１）項及び（２）項におい
て、上記帰還増幅回路を対構成とすることで、安定した
動作特性を有する差動型帰還増幅回路を実現することが
できるという効果が得られる。

【００３５】（４）上記（１）項ないし（３）項におい
て、回路の電源電圧と差動型帰還増幅回路の非反転及び
反転入力端子との間に、電流信号たる非反転又は反転入
力信号の直流成分をバイパスするためのバイパス抵抗を
設けることで、差動トランジスタのコレクタ電位の低下
を防止し、そのダイナミックレンジを拡大して、モノリ
シックＬＳＩ等の低電圧化を図ることができるという効
果が得られる。

【００３６】（５）上記（１）項ないし（４）項におい
て、トランスインピーダンス型増幅回路の下段に、利得
調整回路及びトランスアドミッタンス型増幅回路を設け
ることで、帯域幅のさらなる拡大と周波数特性のさらな
る改善とを図ったＡＧＣ増幅回路を実現することができ
るという効果が得られる。従って、このようなＡＧＣ増
幅回路を光伝送装置ないし光受信モジュールに適用する
とによって、光伝送装置ないし光受信モジュールの低コ
スト化、広帯域な周波数特性化、帯域内での線形性の良
好化ないし平坦化が達成できる。

【００３７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、帰還ループ１及び帰還ループ２の具
体的構成は、その位相遅延すなわち位相余裕に関する条
件が満たされる限りにおいて、種々の実施形態を採りう
る。すなわち、例えば帰還ループ１が、約１００度つま
り６０度＋約４０度の位相余裕を持つ場合、帰還ループ
２は、６０度−約４０度つまり約２０度の位相余裕を持
つようにすればよい。図６において、帰還増幅回路は、
図５の抵抗Ｒ３１及びＲ３２に相当するバイパス抵抗を
含むことができるし、必ずしも利得調整回路を備えるこ
とを必須条件とはしない。図１，図４，図５ならびに図
６において、帰還増幅回路の具体的回路構成は、これら
の実施例による制約を受けないし、その電源電圧の極性
やトランジスタの導電型等も、種々の実施形態を採りう
る。

【００３８】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である光伝
送装置ないし光受信モジュールないしそれに利用される
モノリシックＬＳＩならびにこれに搭載される帰還増幅
回路に適用した場合について説明したが、それに限定さ
れるものではなく、例えば、同様な帰還増幅回路を搭載
する各種のアナログ集積回路やこれを含む通信装置等に
も適用できる。この発明は、少なくとも帰還増幅回路を
搭載する半導体装置ならびにこれを含む装置又はシステ
ムに広く適用できる。

【００３９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、モノリシックＬＳＩに搭載
されるＡＧＣ増幅回路等の帰還増幅回路を、その入力端
子に所定の入力信号を受ける増幅器と、増幅器の入力端
子及び出力端子間に設けられその帰還利得を加味した実
質的な位相余裕が６０度に所定値を加えた値とされる第
１の帰還経路と、第１の帰還経路と並列形態に設けられ
その帰還利得を加味した実質的な位相余裕が６０度から
上記所定値を減じた値又はその近似値とされる第２の帰
還経路とを基本に構成することで、ピーキング容量を設
けることなく、しかも例えば約９０度又は３０度の位相
余裕をそれぞれ有し比較的容易に設計可能な二つの帰還
経路をもとに、レイアウト所要面積が小さく、帯域内で
の線形性が良好で平坦かつ広帯域な周波数特性を有する
帰還増幅回路を実現することもできる。この結果、帰還
増幅回路を含むＡＧＣ増幅回路ならびにこれを搭載する
モノリシックＬＳＩ等の周波数特性を改善することがで
きるとともに、モノリシックＬＳＩ等のチップサイズを
縮小し、その低コスト化を図ることができる。それによ
って、光伝送装置ないし光受信モジュールの低コスト
化、広帯域な周波数特性化、帯域内での線形性の良好化
ないし平坦化が達成できる。

【図面の簡単な説明】

【図１】この発明が適用された帰還増幅回路の第１の実
施例を示す回路図である。

【図２】図１の帰還増幅回路の基本構成図である。

【図３】図１の帰還増幅回路の一実施例を示す周波数特
性図である。

【図４】この発明が適用された帰還増幅回路の第２の実
施例を示す回路図である。

【図５】この発明が適用された帰還増幅回路の第３の実
施例を示す回路図である。

【図６】この発明が適用された帰還増幅回路の第４の実
施例を示す回路図である。

【図７】従来の帰還増幅回路の一例を示す回路図であ
る。

【図８】図７の帰還増幅回路の基本構成図である。

【図９】この発明を説明するためのベクトル図である。

【図１０】この発明が適用される光伝送装置と光受信モ
ジュールのブロック図を示す。

【符号の説明】

Ａ……オープンループ増幅器、φ０〜φ２……帰還ルー
プ位相遅延、β０〜β２……帰還ループ帰還利得、Ｉ
ｎ，ＩｎＴ，ＩｎＢ……入力信号（電流信号）、ＶＩｎ
Ｔ，ＶＩｎＢ……入力信号（電圧信号）、Ｏｕｔ，Ｏｕ
ｔＴ，ＯｕｔＢ……出力信号（電圧信号）、ＡＧＣＴ，
ＡＧＣＢ……利得制御信号、Ｔ１〜Ｔ２，Ｔ１１〜Ｔ１
２，Ｔ２１〜Ｔ２２，Ｔ３１〜Ｔ３４，Ｔ４１〜Ｔ４
２，Ｔ５〜Ｔ８……ＮＰＮ型バイポーラトランジスタ、
ＲＬ，ＲＬ１〜ＲＬ２……負荷抵抗、ＲＦ１〜ＲＦ２，
ＲＦ１１〜ＲＦ１２，ＲＦ２１〜ＲＦ２２……帰還抵
抗、Ｒ３１〜Ｒ３２……バイパス抵抗、Ｒ４１〜Ｒ４
２，Ｒ５〜Ｒ８……エミッタ抵抗、Ｓ１〜Ｓ３，Ｓ１１
〜Ｓ１２……定電流源、Ｃ１……ピーキング容量、１０
０……光受信装置（光受信モジュール）、１０１……光
ファイバー、１０２……レンズ、１０３……フォトダイ
オード、１０４……プリアンプ、１０５……ＡＧＣアン
プ、１０６……振幅検出及び利得制御回路、１０７……
クロック検出回路、１０８……識別回路。

Claims

【特許請求の範囲】

【請求項１】その入力端子に入力信号を受ける増幅器
と、上記増幅器の入力端子及び出力端子間に設けられその帰
還利得を加味した実質的な位相余裕が６０度に所定値を
加えた値とされる第１の帰還経路と、上記増幅器の入力端子及び出力端子間に設けられその帰
還利得を加味した実質的な位相余裕が６０度から他の所
定値を減じた値又はその近似値とされる第２の帰還経路
とを含む帰還増幅回路を具備することを特徴とする光伝
送装置。
【請求項２】請求項１において、上記増幅器は、そのベースに上記入力信号を受ける第１
のトランジスタと、この第１のトランジスタのコレクタ
側に設けられる負荷抵抗とを含み、上記第１の帰還経路は、上記第１のトランジスタのコレ
クタ及びベース間に設けられる第１の帰還抵抗を含み、上記第２の帰還経路は、そのベースが上記第１のトラン
ジスタのコレクタに結合される第２のトランジスタを含
むエミッタフォロア回路と、このエミッタフォロア回路
の出力端子と上記第１のトランジスタのベースとの間に
設けられる第２の帰還抵抗とを含むものであることを特
徴とする光伝送装置。
【請求項３】請求項１又は請求項２において、上記帰還増幅回路は、差動形態とされる一対の上記第１
のトランジスタと、これらの第１のトランジスタに対応
して設けられる一対の上記第１及び第２の帰還経路とを
含む差動型帰還増幅回路であることを特徴とする光伝送
装置。
【請求項４】請求項３において、上記帰還増幅回路は、第１の電源電圧と上記一対の第１
のトランジスタのベースとの間にそれぞれ設けられ電流
信号たる上記入力信号の直流成分を流すための一対のバ
イパス抵抗を含むものであることを特徴とする光伝送装
置。
【請求項５】請求項３又は請求項４において、上記帰還増幅回路は、上記一対の第１のトランジスタを
基本素子とするトランスインピーダンス型増幅回路と、
このトランスインピーダンス型の下段に設けられる利得
調整回路と、この利得調整回路の下段に設けられるトラ
ンスアドミッタンス型増幅回路とを含むものであること
を特徴とする光伝送装置。