JPH1084494A

JPH1084494A - 水平偏向高圧発生回路

Info

Publication number: JPH1084494A
Application number: JP25744796A
Authority: JP
Inventors: Shigeru Kashiwagi; 茂柏木
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1996-09-06
Filing date: 1996-09-06
Publication date: 1998-03-31

Abstract

(57)【要約】【課題】回路に異常が発生した場合に、瞬時に水平出
力動作を停止させることができる水平偏向高圧発生回路
を提供する。【解決手段】水平出力トランジスタ１２，ダンパーダ
イオード１４，帰線共振コンデンサ１５は第１の水平パ
ルス発生回路を構成し、補助水平出力ＦＥＴ１９，ダン
パーダイオード２０，帰線共振コンデンサ２１は第２の
水平パルス発生回路を構成している。第１及び第２の水
平パルス発生回路には水平偏向コイル１６とＳ字補正コ
ンデンサ１７との直列回路とフライバックトランス２が
並列に接続されている。電圧検知回路６及び電流検知回
路７の出力は保持回路２６を介してＦＥＴ１９のドライ
ブ回路（トランジスタ２７等）に作用してＦＥＴ１９を
遮断状態にする。これにより、強制的に水平出力動作を
停止させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受像管ディスプレ
イ機器の水平偏向高圧発生回路の改良に係り、特に、機
器内の他の部分の故障等により、回路に供給される直流
電源電圧が異常に上昇したり、あるいは回路の消費電流
が異常に増加したような場合において、速やかに水平出
力回路に流れる電流を遮断し、回路が二次破壊に至るこ
とを効果的に防止することができる水平偏向高圧発生回
路に関する。

【０００２】

【従来の技術】従来のディスプレイ機器の水平偏向高圧
発生回路とその動作用電源の供給方法の一例を図４に示
し、従来の水平偏向高圧発生回路における水平出力停止
の方法について説明する。図４において、水平出力回路
１は帰線パルス（水平出力パルス）Ｖｃをフライバック
トランス２に供給し、高圧回路５は高圧ＨＶを出力す
る。フライバックトランス２を通して水平出力回路１に
供給される直流電源電圧Ｅboは、動作の安定化及びその
他の理由により、主電源回路３の出力電圧Ｅｂから一
旦、電圧制御回路４を通して制御された電圧を使用する
ことが多い。このような構成において、もしこの電圧制
御回路４の入出力、即ちｐ，ｑ間が短絡状態で破損した
場合、水平出力回路１には直接主電源回路３の出力電圧
Ｅｂが加わることになり、当然、正常な動作電圧Ｅboよ
り高い値になってしまう。

【０００３】すると、水平出力回路１の各部に二次破損
の危険が生じるばかりでなく、フライバックトランス２
やこの２次側２ｂにつながる高圧回路５において、Ｘ線
放射や発煙、発火等の重大な事故を引き起こしかねな
い。特に、多種の水平偏向周波数に対応するような場
合、この電圧制御回路４における普段の電圧降下値を大
きく設計することが多く、これが短絡状態で破損する
と、水平出力回路１に加わる電源電圧Ｅboの上昇分が大
きく、事故の影響がより大きくなる。また電圧制御回路
４の破損の他に、フライバックトランス２のレヤーショ
ートや高圧回路５の事故等により、水平出力回路１の負
荷電流Ｉｂが急増することがある。このときもやはり、
水平出力回路１の各部が二次破損を起こす可能性が増え
るだけでなく、先と同様、フライバックトランス２の発
煙や発火、高圧回路５からのＸ線放射等の問題が起きて
しまう。

【０００４】この危険を避けるため、従来は次のような
対策を施していた。即ち、電圧制御回路４の短絡事故に
対する対策としては、電圧制御回路４の短絡事故の際
に、電圧Ｅboの増加と同時にフライバックトランス２の
３次巻線２ｃに発生するパルスＶｔの波高値も増加する
ことを利用する。このパルスＶｔの波高値を検知する電
圧検知回路６を設け、パルスＶｔの波高値が設定値を超
えると、この電圧検知回路６の出力が主電源回路３に作
用して、その出力Ｅｂをシャットダウンさせ、そのまま
ゼロに保持するようにする。すると、たとえ電圧制御回
路４が短絡事故を起こしても、電圧Ｅboも強制的にゼロ
になるので、発火その他の二次的事故を防ぐことができ
る。なお、破線で示すように、パルスＶｔの波高値の代
わりに直接電圧Ｅboの値を検知してもよく、回路の性格
によってはこの方が好都合の場合もある。

【０００５】しかし、このパルスＶｔや直流電圧Ｅbo
は、前述のフライバックトランス２の巻線２ａ，２ｂの
レヤーショート等の場合はその値が増加する訳ではない
ので、この電圧検知回路６による保護は役に立たない。
そこで、これに対処するためには、新たに電流検知回路
７を設けてフライバックトランス２に流れ込む直流電流
Ｉｂを検出し、その出力で同様に主電源回路３の出力電
圧Ｅｂをシャットダウンさせる。フライバックトランス
２のレヤーショートや、高圧回路５の短絡等の事故の場
合はパルスＶｔは増加しなくとも、電流Ｉｂは大幅に増
加するので、これを電流検知回路７によって検出するの
は容易である。

【０００６】

【発明が解決しようとする課題】以上説明したように、
図４に示す従来の水平偏向高圧発生回路おいては、回路
の異常時に主電源回路３の出力電圧Ｅｂをゼロにするこ
とによって二次的事故を防止している。しかし、その異
常時の保護動作は若干時間的遅れを持っているのが問題
となっていた。即ち、直流電源電圧Ｅｂの部分にも、電
圧Ｅboの部分にもリップル分を防ぐため、必ず大容量の
コンデンサ８及び９が接地との間に接続されている。従
って、前述の保護動作により、主電源回路３がシャット
ダウンしても、直流電圧Ｅｂ及びＥboは瞬時にゼロにな
ることはできず、コンデンサ８，９のチャージの放電に
従って徐々に低下する。

【０００７】特に、水平偏向周波数が多種に渡るディス
プレイモニタの場合、使用周波数の一番低いところで
は、正常動作時の電圧制御回路４の電圧降下量が大き
い。従って、もしこれが短絡破壊を起こすと大幅に電圧
Ｅboが増加することになり、水平出力回路１やフライバ
ックトランス２、また、高圧回路５に及ぼすダメージが
深刻な問題となりがちである。このように、もし電圧検
知回路６や電流検知回路７が働いて、主電源回路３がシ
ャットダウンしても、電圧Ｅboが高い状態でしばらく残
っていると、その間に水平出力回路１内の回路素子、例
えば水平出力トランジスタ等が損失過大のために破損し
てしまうことが多い。フライバックトランス２や高圧回
路５内の素子についても同様である。

【０００８】このことから従来の主電源回路３のシャッ
トダウンに代わる、応答の速い回路の保護策が必要とさ
れていた。そこで、本発明はこのような問題点に鑑みな
されたものであり、回路に異常が発生した場合に、瞬時
に水平出力動作を停止させることができ、もって、他の
部分の二次損失を防ぐことができる水平出力停止回路を
備えた水平偏向高圧発生回路を提供することを目的とす
る。また併せて、低い耐圧のスイッチ素子で大きな偏向
パワーを扱うことができ、しかも、回路が複雑化するこ
となく、損失が少なく信頼性の大きい水平偏向高圧発生
回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、（１）受像管における電
子ビームを水平偏向せしめると共に、前記受像管に供給
する高圧を発生する水平偏向高圧発生回路において、水
平偏向周期でオン・オフする第１のスイッチ素子（１
２）と、第１のダンパーダイオード（１４）と、第１の
帰線共振コンデンサ（１５）が並列に接続された第１の
水平パルス発生回路と、前記第１のスイッチ素子のオフ
期間内にオンからオフに転じる第２のスイッチ素子（１
９）と、第２のダンパーダイオード（２０）と、第２の
帰線共振コンデンサ（２１）が並列に接続され、その全
体が前記第１の水平パルス発生回路と直列に接続された
第２の水平パルス発生回路と、前記第１及び第２の水平
パルス発生回路の直列回路に並列に接続された水平偏向
コイル（１６）とＳ字補正コンデンサ（１７）との直列
回路と、１次巻線（２ａ）が前記第１及び第２の水平パ
ルス発生回路の直列回路に等価的に並列に接続され、２
次巻線（２ｂ）に接続された高圧整流ダイオード（１
８）によって高圧（ＨＶ）を得るフライバックトランス
（２）と、前記第２のスイッチ素子のドライブ回路（２
７，２８）に作用して前記第２のスイッチ素子を遮断状
態にすることにより、強制的に水平出力動作を停止させ
る水平出力停止回路（６，７，２６）とを設けて構成し
たことを特徴とする水平偏向高圧発生回路を提供し、
（２）受像管における電子ビームを水平偏向せしめると
共に、前記受像管に供給する高圧を発生する水平偏向高
圧発生回路において、水平偏向周期でオン・オフする第
１のスイッチ素子（１２）と、第１のダンパーダイオー
ド（１４）と、第１の帰線共振コンデンサ（１５）が並
列に接続された第１の水平パルス発生回路と、前記第１
のスイッチ素子のオフ期間内にオンからオフに転じる第
２のスイッチ素子（１９）と、第２のダンパーダイオー
ド（２０）と、第２の帰線共振コンデンサ（２１）が並
列に接続され、その全体が前記第１の水平パルス発生回
路と直列に接続された第２の水平パルス発生回路と、前
記第１及び第２の水平パルス発生回路の直列回路に並列
に接続された水平偏向コイル（１６）とＳ字補正コンデ
ンサ（１７）との直列回路と、１次巻線（２ａ）が前記
第１及び第２の水平パルス発生回路の直列回路に等価的
に並列に接続され、２次巻線（２ｂ）に接続された高圧
整流ダイオード（１８）によって高圧（ＨＶ）を得るフ
ライバックトランス（２）と、前記高圧の値に応じて前
記第２のスイッチ素子のオン開始時点を制御する制御回
路（２５）と、前記第２のスイッチ素子のドライブ回路
（２７，２８）に作用して前記第２のスイッチ素子を遮
断状態にすることにより、強制的に水平出力動作を停止
させる水平出力停止回路（６，７，２６）とを設けて構
成したことを特徴とする水平偏向高圧発生回路を提供す
るものである。

【００１０】

【発明の実施の形態】以下、本発明の水平偏向高圧発生
回路について、添付図面を参照して説明する。図１は本
発明の水平偏向高圧発生回路の一実施例を示す回路図、
図２は本発明の水平偏向高圧発生回路の動作を説明する
ための波形図、図３は本発明の水平偏向高圧発生回路の
一実施例のさらに詳細な構成を示す回路図である。な
お、図１及び図３において、図４と同一部分には同一符
号が付してある。

【００１１】図１において、励振トランス１１の１次巻
線には、図示していない前段より水平励振パルスが入力
され、その２次巻線には、水平励振パルスを変圧したパ
ルスが出力される。２次巻線には、ベース抵抗１３を介
して水平出力トランジスタ１２が接続されている。水平
出力トランジスタ１２のコレクタには、ダンパーダイオ
ード１４と２０の直列回路，帰線共振コンデンサ１５と
２１の直列回路，水平偏向コイル１６とＳ字補正コンデ
ンサ１７の直列回路，フライバックトランス２が接続さ
れている。フライバックトランス２の２次巻線２ｂには
高圧整流ダイオード１８が接続されて高圧ＨＶが得られ
る。なお、水平出力トランジスタ１２，ダンパーダイオ
ード１４，帰線共振コンデンサ１５は水平出力回路１を
構成しており、フライバックトランス２及び高圧整流ダ
イオード１８は高圧回路５を構成している。

【００１２】高圧ＨＶは高圧分圧抵抗２２，２３により
分圧されて検知電圧Ｅａとなり、演算増幅器２４の非反
転入力端子に入力される。演算増幅器２４の反転入力端
子には基準電圧Ｅｓが入力され、演算増幅器２４は検知
電圧Ｅａと基準電圧Ｅｓとを比較して電圧Ｅｏを出力す
る。この電圧Ｅｏはタイミング回路２５に入力される。
タイミング回路２５には、フライバックトランス２の１
次側に設けられた巻線２ｃより帰線パルスである３次パ
ルスＶｔが入力されている。タイミング回路２５は帰線
パルスＶｔを基にしてゲートパルスＶｇを出力する。こ
のゲートパルスＶｇは補助水平出力ＦＥＴ１９に入力さ
れる。補助水平出力ＦＥＴ１９のドレイン端子は励振ト
ランス１１の２次巻線の一端、水平出力トランジスタ１
２のエミッタ、さらには、ダンパーダイオード１４，２
０及び帰線共振コンデンサ１５，２１のそれぞれの接続
点に接続されている。

【００１３】このような構成は、本出願人が先に特願平
８−６００４３号で出願した水平偏向高圧発生回路によ
るものである。この水平偏向高圧発生回路においては、
水平偏向周期でオン・オフする第１のスイッチ素子であ
る水平出力トランジスタ１２と、第１のダンバーダイオ
ード１４と、第１の帰線共振コンデンサ１５が並列に接
続されており、これらは第１の水平パルス発生回路を構
成している。また、第２のスイッチ素子である補助水平
出力ＦＥＴ１９と、第２のダンバーダイオード２０と、
第２の帰線共振コンデンサ２１が並列に接続されてお
り、これらは第２の水平パルス発生回路を構成してい
る。この第１の水平パルス発生回路と第２の水平パルス
発生回路とは直列に接続された構成となっている。そし
て、第１及び第２の水平パルス発生回路の直列回路に並
列に、水平偏向コイル１６とＳ字補正コンデンサ１７と
の直列回路が接続され、また、フライバックトランス２
が等価的に並列に接続された構成となっている。

【００１４】このように構成される水平偏向高圧発生回
路において、もし、補助水平出力ＦＥＴ１９が常時オン
状態になっているとすると、実質的に水平出力トランジ
スタ１２のエミッタが接地されたことになるので、これ
は通常の水平偏向高圧発生回路であって、周知の原理に
より水平偏向コイル１６にのこぎり波の水平偏向電流Ｉ
ｙが流れる。そして、図示していない受像管の電子ビー
ムを左右に偏向し、高圧整流ダイオード１８のカソード
には高圧ＨＶを発生して受像管の陽極電圧とすることが
できる。しかし、実際の動作は、補助水平出力ＦＥＴ１
９は帰線期間の一部でオフ状態となり、そのドレイン端
子には補助パルスＶｍが発生する。

【００１５】一方、電圧制御回路４，電圧検知回路６，
電流検知回路７，平滑コンデンサ９は図４に示す従来例
と同じであり、先に説明したものとほぼ同様な働きをす
る。保持回路２６，動作停止用トランジスタ２７，ベー
ス抵抗２８は本発明によって新たに付加された部分であ
る。なお、トランジスタ２７及びベース抵抗２８は補助
水平出力ＦＥＴ１９のドライブ回路として動作してい
る。保持回路２６には電圧検知回路６からの出力電圧Ｖ
ｖ及び電流検知回路７からの出力電圧Ｖｉが入力され、
電圧Ｖstを出力する。この電圧Ｖstはベース抵抗２８を
介して動作停止用トランジスタ２７のベースに供給され
る。なお、トランジスタ２７のコレクタは補助水平出力
ＦＥＴ１９のゲートに接続されており、エミッタは接地
されている。本発明の水平偏向高圧発生回路において、
電圧検知回路６，電流検知回路７，保持回路２６は水平
出力停止回路として動作しており、この水平出力停止回
路の働きについては後に詳述することとする。

【００１６】このような構成の図１において、タイミン
グ回路２５は補助パルスＶｍの大きさを制御することが
できる。以下、その動作を図２を用いて説明する。図２
において、（Ａ）は補助水平出力ＦＥＴ１９が常時導通
状態のときの水平出力トランジスタ１２のコレクタ・エ
ミッタ間に発生する電圧を示している。即ち、この水平
出力トランジスタ１２がオフの期間は帰線時間ｔｒとな
り、その間、コレクタには正弦半波のパルスＶceが生じ
る。水平偏向期間の残りの部分は走査期間ｔｓであり、
この期間はコレクタ電圧はゼロになる。

【００１７】次に、図２において、（Ｂ）は補助水平出
力ＦＥＴ１９のゲートに加えられる方形波（ゲートパル
ス）Ｖｇを示しており、このハイレベルの部分で補助水
平出力ＦＥＴ１９のドレイン・ソース間が導通する。こ
こで、方形波Ｖｇがハイレベルからローレベルに移る時
点、即ち、補助水平出力ＦＥＴ１９がオンからオフに変
わる時点Ｔａは、必ず帰線時間ｔｒ内の前半に位置して
いるものとする。この時点Ｔａからは補助水平出力ＦＥ
Ｔ１９のドレインに、図２の（Ｃ）に示すような補助パ
ルスＶｍが発生する。このパルスＶｍはほぼ正弦波状で
あって、その半サイクルが終了した後に自動的にダンパ
ーダイオード２０が導通し、補助水平出力ＦＥＴ１９の
ドレイン電圧はゼロになる。

【００１８】このように補助パルスＶｍが発生すると、
水平出力トランジスタ１２のコレクタと接地間に現れる
パルスＶｃは、図２の（Ｄ）に示すように、パルスＶce
とパルスＶｍが加算された形になり、これがフライバッ
クトランス２で昇圧されて高圧ＨＶとなるので、その
分、高圧ＨＶの値が増加する。しかし、水平出力トラン
ジスタ１２のエミッタ・コレクタ間の電圧はＶceのまま
であり、トランジスタの耐圧を増す必要はない。即ち、
本発明の水平偏向高圧発生回路は、水平出力トランジス
タ１２として低い耐圧のスイッチ素子を用いながら、大
きな偏向パワーを扱うことができるという特長を有す
る。

【００１９】ここで、図２の（Ｂ）に破線で示すよう
に、ゲートパルスＶｇがハイレベルからローレベルに切
り替わる時点Ｔａが若干前に移動したとする。すると、
その分、補助パルスＶｍが発生している期間が長くな
り、図２の（Ｃ）に破線で示すように補助パルスＶｍの
波高値が高くなる。この結果、図２の（Ｄ）に示すよう
に、フライバックトランス２の１次巻線２ａに加わる合
成の帰線パルスＶｃの波高値も高くなり、これを２次巻
線２ｂで昇圧し、整流ダイオード１８で整流して得られ
る高圧ＨＶの値も上昇することになる。

【００２０】このようにして、ゲートパルスＶｇの位相
を動かすと、高圧ＨＶの値を動かすことができる。従っ
て、図１のように高圧ＨＶを抵抗２２，２３で分圧した
後、演算増幅器２４で基準電圧Ｅｓと比較し、その結果
をタイミング回路２５に加えて、その出力であるゲート
パルスＶｇの位相を動かすようにすれば、高圧ＨＶの安
定化を図ることができる。また、この抵抗２２，２３及
び演算増幅器２４による帰還回路がなく、タイミング回
路２５の出力であるゲートパルスＶｇの位相が固定であ
った場合には高圧安定化の作用はない。しかし、前述し
たように、同じ偏向パワーと高圧値を得るのに水平出力
トランジスタ１２の耐圧は少なくて済むという利点は残
るので、これで実用化することも可能である。

【００２１】ところで、この図１において、正常動作状
態では保持回路２６の出力Ｖstはローレベルに保たれて
おり、従って、動作停止用トランジスタ２７のコレクタ
・ベース間は遮断状態であって、ゲートパルスＶｇには
影響はない。ここでもし、フライバックトランス２の３
次巻線２ｃのパルスＶｔの波高値が事故等の異常で定め
られた値より上昇すると、電圧検知回路６から保持回路
２６に加わる電圧Ｖｖが上昇する。また、電圧制御回路
４からフライバックトランス２の１次巻線２ａに流れ込
む直流電流Ｉｂが、やはり定められた値を超えた場合
も、電流検知回路７から保持回路２６に加わる電圧Ｖｉ
が上昇する。

【００２２】この保持回路２６の２つの入力電圧Ｖｖ，
Ｖｉのどちらかでも上昇した場合は、その出力電圧Ｖst
はハイレベルに変わるものとする。そして、一旦、入力
電圧Ｖｖ，Ｖｉのいずれかがハイレベルになると、保持
回路２６は入力電圧Ｖｖ，Ｖｉが再度低下しても、出力
Ｖstをそのままハイレベルに保持する。すると、抵抗２
８を通じてトランジスタ２７にベース電流が流れ、その
エミッタ・コレクタ間が導通する。従って、ゲートパル
スＶｇは消滅し、補助水平出力ＦＥＴ１９は遮断状態に
なる。

【００２３】通常の高圧制御の状態では、この補助水平
出力ＦＥＴ１９は、水平帰線時間の中の一部でのみ遮断
している。それがこのように常時遮断状態になると、水
平出力トランジスタ１２のコレクタ電流Ｉｃが流れなく
なるため、水平出力動作は停止し、水平出力パルスＶｃ
もなくなる。すると当然、水平偏向コイル１６にも水平
偏向電流Ｉｙが流れなくなり、高圧ＨＶの発生もなくな
る。従って、もし事故により直流電圧Ｅboや直流電流Ｉ
ｂが異常に増加して、フライバックトランス２や高圧回
路５に二次故障の危険が生じた場合、速やかに水平出力
回路１の動作を停止させて回路の安全を図ることができ
る。

【００２４】この停止動作の際、特徴的な点は、従来例
の図４と異なり、大容量コンデンサ８，９のような動作
を遅らせるような要素が存在しないことである。即ち、
図１の場合、第２の帰線共振コンデンサ２１の容量値は
小さいので、補助水平出力ＦＥＴ１９が遮断状態になる
と、コンデンサ２１は急速に電源電圧Ｅboまでチャージ
アップし、水平出力トランジスタ１２の動作はほとんど
瞬時に停止する。また、この停止動作をさせる回路は、
本来、高圧ＨＶの制御に用いている補助水平出力ＦＥＴ
１９等で形成される補助パルス発生回路を兼用している
ので、従来例の図４のように、主電源回路３（図１では
図示せず）に動作停止のための装置を設けなくてもよ
い。さらに簡易化して、主電源回路３を単に商用交流を
整流するだけのものとし、電圧安定化の作用は全て電圧
制御回路４に持たせることもできるので、回路規模の縮
小が可能である。

【００２５】次に、本発明の回路のさらに詳細な具体例
を、保持回路２６周辺を中心にして図３に示す。図３に
おいて、２９，３０はＯＲ回路を形成するためのダイオ
ード、３１は平滑コンデンサ、３２はサイリスタ、３３
〜３５は抵抗であり、これらの回路素子は図示のように
接続されている。このような構成において、電圧検知回
路６が異常を検知すると、その出力電圧Ｖｖがローレベ
ルからハイレベルに変わる。すると、この電圧Ｖｖがダ
イオード２９を通して平滑コンデンサ３１をチャージす
る。

【００２６】このコンデンサ３１にチャージされた電圧
Ｅcvは抵抗３３と３４の直列回路にも加わるが、その
内、抵抗３３の両端の電圧Ｅｇによりサイリスタ３２の
ゲートが閾値を越えると、そのアノード・カソード間が
導通状態となる。すると、抵抗３４の両端の電圧がさら
に上昇し、ここにつながるベース抵抗２８を通して動作
停止用トランジスタ２７にベース電流を流し、そのコレ
クタ・エミッタ間を導通させる。このトランジスタ２７
のコレクタは、先の図１で説明したようにタイミング回
路２５の出力に接続されているから、トランジスタ２７
の導通によってパルスＶｇはなくなる。但し、タイミン
グ回路２５の出力形式は、このトランジスタ２７の導通
でも異常な負担が掛からないよう、オープンコレクタ等
になっているものとする。なお、図３中の４０はトラン
ジスタ２７のコレクタ負荷抵抗である。

【００２７】また、この図３では、ゲートパルスＶｇが
直接、補助水平出力ＦＥＴ１９のゲートに供給されず、
ｎｐｎトランジスタ３６及びｐｎｐトランジスタ３７で
形成されるコンプリメンタリのエミッタフォロワを介し
て供給される。これにより、導通・遮断の切り替え時、
十分低インピーダンスで補助水平出力ＦＥＴ１９のゲー
トを駆動することができ、切り替え速度を速することが
できる。

【００２８】さらに、電圧検知回路６ではなく、電流検
知回路７が動作して、その出力電圧Ｖｉがハイレベルに
なっても同様な動作を行う。このとき、コンデンサ３１
の両端電圧Ｅcvが発生しても、ダイオード２９によって
電圧検知回路６には影響が及ばない。ダイオード２９と
３０はＯＲ回路を形成しているので、電圧検知回路６，
電流検知回路７のいずれか一方が動作すれば電圧Ｅcvが
コンデンサ３１の両端に生じ、サイリスタ３２が導通し
てパルスＶｇを消滅させる。

【００２９】本実施例では、電圧検知回路６及び電流検
知回路７による検知電圧に基づいて水平出力を停止させ
ているが、図３に破線で示すように、ダイオード３８，
３９等を接続しその先に他の検知回路を接続してもい。
例えば、垂直偏向停止を検知して、同様にサイリスタ３
２を動作させ、水平出力、さらには高圧発生を止めるこ
とも考えられる。いずれにせよ、これらダイオード群２
９，３０，３８，３９…によって形成されるＯＲ回路に
よって、水平出力動作を止める必要のある現象につい
て、いくつでも対応することが可能である。

【００３０】ところで、以上説明した本実施例では、第
２のスイッチ素子として、ＦＥＴを用いているが、勿
論、バイポーラトランジスタでも構成可能である。しか
し、ＦＥＴを用いる方が、オンからオフに転じる際の時
間的遅れが少ない分、設計が容易である。

【００３１】

【発明の効果】以上詳細に説明したように、本発明の水
平偏向高圧発生回路は、低い耐圧のスイッチ素子で大き
な偏向パワーを扱うことができ、高圧を安定化させるこ
とができるという特長を備えると同時に、回路に異常が
発生した場合に、瞬時に水平出力動作を停止させること
ができ、他の部分の二次損失を防ぐことができるという
特長も有する。本発明の水平偏向高圧発生回路は、特
に、電源制御回路の短絡破損による二次破壊の危険が多
い、多種の水平偏向周波数に対応するディスプレイ機器
に適用して極めて有益である。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】本発明の動作を説明するための波形図である。

【図３】本発明の一実施例のさらに詳細な構成を示す回
路図である。

【図４】従来例を示す回路図である。

【符号の説明】

１水平出力回路２フライバックトランス４電圧制御回路５高圧回路６電圧検知回路７電流検知回路１１励振トランス１２水平出力トランジスタ１４，２０ダンパーダイオード１５，２１帰線共振コンデンサ１６水平偏向コイル１７Ｓ字補正コンデンサ１８高圧整流ダイオード１９補助水平出力ＦＥＴ２４演算増幅器２５タイミング回路（制御回路）２６保持回路２７動作停止用トランジスタ２８ベース抵抗

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年６月５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】このような構成は、本出願人が先に特願平
８−６００４３号で出願した水平偏向高圧発生回路によ
るものである。この水平偏向高圧発生回路においては、
水平偏向周期でオン・オフする第１のスイッチ素子であ
る水平出力トランジスタ１２と、第１のダンパーダイオ
ード１４と、第１の帰線共振コンデンサ１５が並列に接
続されており、これらは第１の水平パルス発生回路を構
成している。また、第２のスイッチ素子である補助水平
出力ＦＥＴ１９と、第２のダンパーダイオード２０と、
第２の帰線共振コンデンサ２１が並列に接続されてお
り、これらは第２の水平パルス発生回路を構成してい
る。この第１の水平パルス発生回路と第２の水平パルス
発生回路とは直列に接続された構成となっている。そし
て、第１及び第２の水平パルス発生回路の直列回路に並
列に、水平偏向コイル１６とＳ字補正コンデンサ１７と
の直列回路が接続され、また、フライバックトランス２
が等価的に並列に接続された構成となっている。

Claims

【特許請求の範囲】

【請求項１】受像管における電子ビームを水平偏向せし
めると共に、前記受像管に供給する高圧を発生する水平
偏向高圧発生回路において、水平偏向周期でオン・オフする第１のスイッチ素子と、
第１のダンパーダイオードと、第１の帰線共振コンデン
サが並列に接続された第１の水平パルス発生回路と、前記第１のスイッチ素子のオフ期間内にオンからオフに
転じる第２のスイッチ素子と、第２のダンパーダイオー
ドと、第２の帰線共振コンデンサが並列に接続され、そ
の全体が前記第１の水平パルス発生回路と直列に接続さ
れた第２の水平パルス発生回路と、前記第１及び第２の水平パルス発生回路の直列回路に並
列に接続された水平偏向コイルとＳ字補正コンデンサと
の直列回路と、１次巻線が前記第１及び第２の水平パルス発生回路の直
列回路に等価的に並列に接続され、２次巻線に接続され
た高圧整流ダイオードによって高圧を得るフライバック
トランスと、前記第２のスイッチ素子のドライブ回路に作用して前記
第２のスイッチ素子を遮断状態にすることにより、強制
的に水平出力動作を停止させる水平出力停止回路とを設
けて構成したことを特徴とする水平偏向高圧発生回路。
【請求項２】受像管における電子ビームを水平偏向せし
めると共に、前記受像管に供給する高圧を発生する水平
偏向高圧発生回路において、水平偏向周期でオン・オフする第１のスイッチ素子と、
第１のダンパーダイオードと、第１の帰線共振コンデン
サが並列に接続された第１の水平パルス発生回路と、前記第１のスイッチ素子のオフ期間内にオンからオフに
転じる第２のスイッチ素子と、第２のダンパーダイオー
ドと、第２の帰線共振コンデンサが並列に接続され、そ
の全体が前記第１の水平パルス発生回路と直列に接続さ
れた第２の水平パルス発生回路と、前記第１及び第２の水平パルス発生回路の直列回路に並
列に接続された水平偏向コイルとＳ字補正コンデンサと
の直列回路と、１次巻線が前記第１及び第２の水平パルス発生回路の直
列回路に等価的に並列に接続され、２次巻線に接続され
た高圧整流ダイオードによって高圧を得るフライバック
トランスと、前記高圧の値に応じて前記第２のスイッチ素子のオン開
始時点を制御する制御回路と、前記第２のスイッチ素子のドライブ回路に作用して前記
第２のスイッチ素子を遮断状態にすることにより、強制
的に水平出力動作を停止させる水平出力停止回路とを設
けて構成したことを特徴とする水平偏向高圧発生回路。
【請求項３】前記水平出力停止回路は、前記フライバッ
クトランスの巻線に発生するパルスの波高値が定められ
た値を超えたことを検知する電圧検知回路を備え、この
電圧検知回路の出力によって前記第２のスイッチ素子が
遮断状態になるように、前記第２のスイッチ素子のドラ
イブ回路に作用するものであることを特徴とする請求項
１または２のいずれかに記載の水平偏向高圧発生回路。
【請求項４】前記水平出力停止回路は、動作用直流電源
より前記フライバックトランスの１次巻線の一端に流入
する直流電流の値が定められた値を超えたことを検知す
る電流検知回路を備え、この電流検知回路の出力によっ
て前記第２のスイッチ素子が遮断状態になるように、前
記第２のスイッチ素子のドライブ回路に作用するもので
あることを特徴とする請求項１または２のいずれかに記
載の水平偏向高圧発生回路。