JPH1091268A

JPH1091268A - 半導体回路のクロック周波数制御方法およびデータ処理装置

Info

Publication number: JPH1091268A
Application number: JP8240176A
Authority: JP
Inventors: Mutsuhiro Omori; 睦弘大森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-09-11
Filing date: 1996-09-11
Publication date: 1998-04-10

Abstract

(57)【要約】【課題】半導体回路における目的や用途に適した定量
的な消費電力制御が高効率でなされるクロック周波数制
御方法と装置を提供する。【解決手段】複数のモジュール３、５、７間を非同期
ＦＩＦＯ２、４、６、８で接続し、それぞれのモジュー
ル３、５、７ごとのシステムクロックＣＬＫＡ、ＣＬＫ
Ｂ、ＣＬＫＣを動的に変化させるクロック制御手段１０
を備えるデータ処理装置であって、クロック制御手段１
０は、システム全体の消費電力を制御するためのクロッ
ク周波数に対応した消費電力の算出を行う手段１４と、
消費電力の上限Ｕｃを更新する消費電力上限設定手段１
５を備えて構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体回路のクロ
ック周波数制御方法およびクロック周波数制御装置に関
し、特に半導体回路における消費電力制御のためのシス
テムクロックの制御方法およびクロックの制御装置に関
するものである。

【０００２】

【従来の技術】従来のシステムクロック制御技術として
は、図６および図７に示す構成が考えられる。図６に示
されるデータ処理回路１０１は、入力データＤ１がＡモ
ジュール１０４、Ｂモジュール１０５において順に処理
され、処理が施されたデータが出力データＤ２として送
出される構成であり、システムクロックが常に一定の周
波数で、しかもすべてのモジュールに一律に常時供給さ
れる（すなわち、システムクロックが単に垂れ流される
だけの）構成を示す。

【０００３】すなわち図６においては、クロック発生器
１０２が発生させる一定の周波数のクロック信号ＳＣＫ
が、クロックバッファ１０３を介してＡモジュール１０
４、Ｂモジュール１０５にそれぞれ常時供給される。し
たがってこの構成においては、例えばＢモジュール１０
５の処理に余裕ができても、Ｂモジュール１０５には不
必要にクロックが供給し続けられることになり、この結
果、不必要な電力がＢモジュール１０５の中で消費され
るという不都合が生じる。このように、図６の構成は消
費電力の削減機能を備えるものではない。

【０００４】そこで、これを改良するものとして、図７
に示されるような、アプリケーション機構に基づいてシ
ステムクロック制御を行う構成が試みられた。すなわち
図７に示されるデータ処理回路１１０においては、Ａモ
ジュール１０４、Ｂモジュール１０５へのクロックの供
給をゲート回路１１２、１１３によってカット可能に構
成している。さらにこれらゲート回路の制御は、外部の
アプリケーション機構（図示されない）から入力される
制御信号Ａ１に基づき作動する制御装置（コントロール
回路）１１１が、ゲート回路制御信号ＧＴ１、ＧＴ２を
それぞれゲート回路１１２、１１３に与えることによっ
て行われる。こうした構成では、外部のアプリケーショ
ン機構が、例えばＢモジュール１０５の状態を予測する
か、何等かの手段によりその状態を検知して、Ｂモジュ
ール１０５に処理すべきデータが到着していなければ、
ゲート回路１１３を止めてＢモジュール１０５へのクロ
ック供給を停止させる。

【０００５】前記のように構成すれば、必要に応じてシ
ステムクロックの供給を停止制御することにより、その
分不必要な消費電力を低減することが可能になるが、と
ころがこのようにシステムクロックの伝送経路にゲート
回路１１２および１１３を介挿すると、システムクロッ
クの伝送経路を等電位に設定することが不可能になり、
この結果、システムクロックの波形劣化および遅延とい
った種々の問題が発生する。

【０００６】このようにシステムクロックが波形劣化す
ると、その対策に時間を要するようになる。さらにシス
テムクロックの遅延は、システムの大規模化に伴うシス
テムクロックの負荷の増大に対応して、遅延量も増大す
るから、この遅延を解消するために、システムクロック
の伝送経路を種々に変更し、また余分に設定することが
必要になる。さらに各演算モジュールの出力段等に配置
されたレジスタにおいては、遅延したシステムクロック
に同期して処理結果を出力することになり、その分だけ
データが遅延するという問題が生じることになる。さら
に高価なアプリケーション機構が必要となり、しかもア
プリケーション機構自体の電力消費が発生するという問
題に加えて、各モジュールの処理状態の予測のためにア
プリケーションプログラム側での負担が増大するといっ
た欠点があった。

【０００７】そこで、複数のモジュール間を非同期ＦＩ
ＦＯメモリで接続し、それぞれのモジュールごとのシス
テムクロックの周波数を制御し、さらにアップダウンカ
ウンターを用いたクロック制御回路を備えて制御を行う
構成が試みられた。このような構成による従来例を図８
に示す。

【０００８】図８に示されるデータ処理装置１２０は、
外部からの入力データＤ１とＡモジュール１０４間と、
そしてＡモジュール１０４とＢモジュール１０５間に、
入力と出力が非同期の別々のクロックで動作するＦＩＦ
Ｏメモリ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔＭｅ
ｍｏｒｙ）１２１、１２２が挿入される。なお、以下で
は、ＦＩＦＯメモリは単にＦＩＦＯとして記載される。
ＦＩＦＯ１２２の入力クロックには、入力データＤ１に
同期したクロックＣＬＫがクロック発生器１０２から、
クロックドライバ１０３を経て供給される。ＦＩＦＯ１
２２の出力データ用クロック端子とＡモジュール１０４
のクロック入力端子、およびＦＩＦＯ１２２の入力デー
タ用クロック端子には、クロックＣＬＫ１が第１クロッ
ク制御回路１２３によって供給される。

【０００９】さらにクロックＣＬＫ１とは別に、第２ク
ロック制御回路１２４からクロックＣＬＫ２が、ＦＩＦ
Ｏ１２２の出力データ用クロック端子とＢモジュール１
０５のクロック入力端子に供給される。またＦＩＦＯ１
２１、１２２からは、ハーフ・エンプティ・フラッグ等
の、ＦＩＦＯ内部のデータ量を示すフラッグ信号ｆ１、
ｆ２が出力され、フラッグ信号ｆ１は第１クロック制御
回路１２３に入力され、フラッグ信号ｆ２は第２クロッ
ク制御回路１２４に入力される。

【００１０】このような構成の場合、外部からのクロッ
クはクロックドライバ１０３を経て、ＦＩＦＯ１２１と
第１クロック制御回路１２３、第２クロック制御回路１
２４に供給されるのみなので、負担は軽く、よってスキ
ューを小さく抑えることが可能となる。これは、モジュ
ールの数が増加した場合であっても、その数はすべての
ＦＦ（フリップフロップ）（多い場合は一つのチップで
数万個にもなる）にクロックを供給する場合に比べて、
格段に少ない（せいぜい数１０）ことに因る。

【００１１】一方、第１クロック制御回路１２３、第２
クロック制御回路１２４においては、ＦＩＦＯからのフ
ラッグ信号ｆ１、ｆ２（エンプティ情報）により、各Ｆ
ＩＦＯがフル状態でなければ、現在出力しているクロッ
ク周波数を段々低くして行くようにする。これによって
後段の処理速度を低下させ、ＦＩＦＯに蓄積されたデー
タが増加するようになり、この間の後段における電力消
費が削減される。そして、ＦＩＦＯに蓄積されたデータ
が増加してフル状態に近づきはじめたら、現在出力して
いるクロック周波数を段々高くして、後段の処理速度を
上げるようにするものである。

【００１２】クロック制御回路として、例えば第１クロ
ック制御回路１２３の内部は図９に示されるように構成
されている。第１クロック制御回路１２３の応答速度を
決めるための周波数変換チェックのチェック周期は、外
部クロックを分周器２２０によって分周した周波数で行
う。ここで分周器２２０は、外部からプログラマブルに
分周率を制御できるために、ローダブルな分周器にして
おくこともできる。

【００１３】分周器２２０によって分周されたクロック
は、アップ／ダウンカウンタ２２１のクロック端子に入
力され、さらに、アップ／ダウンカウンタ２２１のアッ
プ／ダウンをコントロールする信号として、ＦＩＦＯか
らのハーフ・エンプティ信号が入る。ここで、ハーフ・
エンプティとは、ＦＩＦＯの半分以上のデータエリアが
空であることを示す信号である。ついで、入力クロック
周期／分周器２２０の分周率を周期とする間隔で、ハー
フ・エンプティがチェックされ、ハーフ・エンプティで
あればカウントアップし、ハーフ・エンプティでなけれ
ばカウントダウンされる。但し、ダウンカウンターはカ
ウントダウンに関しては出力が０になったところで停止
し、カウントアップに関しては最大値になったところで
停止する。

【００１４】このアップ／ダウンカウンタ２２１のアッ
プ／ダウン出力は、ＰＬＬ（フェーズロックドループ）
回路の入力クロックの分周器である分周器２２２の分周
率として入力される。ＰＤ２２３はフェーズディテク
タ、ＬＦ２２４はループフィルタ、ＶＣＯ２２５はボル
テージコントロールドオシレータ、分周器２２６はルー
プカウンタとなっていて、一連のＰＬＬ回路を構成して
いる。特に、分周器２２２は分周率の入力が値０となっ
た場合には、その出力は停止する。ここで、クロックア
ウト周波数はクロックイン周波数に、分周器２２２の分
周率と分周器２２６の分周率との比を乗じたものとなる
から、入力クロックに対して最高でＮ倍、最低で停止ま
での制御が可能となる。

【００１５】

【発明が解決しようとする課題】ところで、半導体装置
の使用にあっては、種々の使用状況にそれぞれ適した消
費電力の制御がなされることが望ましい場合がある。例
えば、ノートパソコン等をバッテリー駆動で使用してい
て、バッテリーの残量が残り少なくなった場合には、処
理能力を若干低下あるいは削減させてでも、できるだけ
長い時間使えるような環境にしたい場合がある。あるい
は、単に電力消費を押さえるのではなく、逆に、短時間
の使用に限るが、最高速で最大機能が要求される場合に
は、消費電力は多く消費しても最高速で最大機能を実現
したい場合がある。さらに、例えばシステムの温度が規
定温度以上にまで上昇した場合には、システム保護のた
めに処理能力を落として消費電力を下げ、よって温度上
昇を押さえる必要が生じる場合がある。

【００１６】このように、使用条件に応じた様々な目的
や用途に対応させて、電力の消費量を定量的に制御する
要求があるにも拘わらず、前述した従来のシステムクロ
ック制御技術では、このような消費電力を目的と用途に
適するよう定量的に制御することはできなかった。本発
明は、このような従来技術における問題点を解決するた
めなされたもので、半導体回路における目的や用途に適
した定量的な消費電力制御が高効率でなされるクロック
周波数制御方法と装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】前記課題を解決するため
本発明に係るクロック周波数制御方法は、複数のモジュ
ール間を非同期ＦＩＦＯで接続し、それぞれのモジュー
ルごとのシステムクロックを動的に変化させるクロック
制御システムに適用される方法であって、システム全体
の消費電力を制御するためのクロック周波数に対応した
消費電力の算出を行うステップを有して構成される。こ
の構成によって、目的と用途に応じた消費電力の定量的
な制御がなされる。

【００１８】あるいは、本発明に係るクロック周波数制
御方法の、前記クロック制御回路におけるクロック周波
数に対応した消費電力の算出を行うステップとして、定
数とクロック周波数の乗算によりなされる構成の場合
は、高速処理が可能になる。

【００１９】あるいは、本発明に係るクロック周波数制
御方法の、前記クロック制御回路におけるクロック周波
数に対応した消費電力の算出を行うステップとして、ク
ロック周波数をアドレスとした消費電力値テーブルから
の参照によりなされる構成の場合は、アクセス速度が速
くなり、しかも内容の変更・更新が容易になる。

【００２０】また、本発明に係る周波数制御方法とし
て、電池残量の監視がなされる系に適用され、電池残量
が設定値よりも少なくなった場合に消費電力の上限を規
定するステップを有して構成される場合は、処理速度を
遅くすることによって電力消費が削減され、よって電池
の消耗を抑えて使用可能時間が延長される。

【００２１】また、本発明に係る周波数制御方法とし
て、温度監視がなされる系に適用され、系温度が設定温
度を超えた場合に消費電力の上限を規定するステップを
有して構成される場合は、温度が規定値以下に保たれて
系の保護が自動的になされる。

【００２２】本発明に係るデータ処理装置は、複数のモ
ジュール間を非同期ＦＩＦＯで接続し、それぞれのモジ
ュールごとのシステムクロックを動的に変化させるクロ
ック制御手段は、システム全体の消費電力を制御するた
めのクロック周波数に対応した消費電力の算出を行う手
段を備えて構成される。この構成によって、目的と用途
に応じた消費電力の定量的な制御が可能となる。

【００２３】また、本発明に係るデータ処理装置で、前
記クロック制御手段が備えるクロック周波数に対応した
消費電力の算出を行う手段として、定数とクロック周波
数の乗算により構成される場合は、高速処理がなされ
る。

【００２４】また、本発明に係るデータ処理装置で、前
記クロック制御手段が備えるクロック周波数に対応した
消費電力の算出を行う手段として、クロック周波数をア
ドレスとした参照可能の消費電力値テーブルにより構成
される場合は、アクセス速度が速くなり、内容の変更・
更新が容易になる。

【００２５】また、本発明に係るデータ処理装置が電池
残量監視手段を備え、かつ前記クロック制御手段が消費
電力上限設定手段を備え、電池残量が設定値よりも少な
くなった場合に消費電力上限設定手段が消費電力の上限
を更新する構成の場合は、クロック周波数が低減されて
電力消費が削減され、よって電池の消耗が抑えられて使
用可能時間が延長される。

【００２６】さらに、本発明に係るデータ処理装置が温
度監視手段を備え、かつ前記クロック制御手段が消費電
力上限設定手段を備え、温度が設定温度を超えた場合に
消費電力上限設定手段が消費電力の上限を更新する構成
の場合は、クロック周波数が低減されて温度が規定値以
下に保たれ、装置の保護が自動的になされる。

【００２７】

【発明の実施の形態】本発明に係るクロック周波数制御
方法の骨子は、複数のモジュール間を非同期ＦＩＦＯで
接続し、ＦＩＦＯの空き状態を監視することでＦＩＦＯ
の出力側に接続されたそれぞれのモジュールのシステム
クロックの周波数を制御するもので、アップ／ダウンカ
ウンタを用いたクロック制御回路を備えた系において、
目標とする電力消費削減分が与えられた際に、この削減
消費分を実現すべくアップ／ダウンカウンタを制御して
クロック周波数を制御する。

【００２８】以下、この発明の実施の形態を説明する。
図１は、本発明に係るデータ処理装置の一実施形態のブ
ロック構成図である。また図２は、図１中に示された消
費電力算出比較手段の一実施形態（定数乗算による消費
電力算出）のブロック構成図である。さらに図３は、図
２の消費電力算出比較手段の動作タイミング図である。

【００２９】図１に示されるように、本発明に係るデー
タ処理装置１は、入力と出力が非同期の別々のクロック
で動作するＦＩＦＯメモリ（以下、ＦＩＦＯと記載）
２、４、６、８を用いて、Ａモジュール３、Ｂモジュー
ル５、Ｃモジュール７を接続し、クロック制御手段１０
によりＡモジュール３、Ｂモジュール５、Ｃモジュール
７のクロック周波数ＣＬＫＡ、ＣＬＫＢ、ＣＬＫＣを制
御する構成となっている。

【００３０】外部からの入力データＤ１は、ＦＩＦＯ２
の入力データ用クロック端子に供給される、クロックＣ
ＬＫＩに同期してＦＩＦＯ２に蓄積されたのち、Ａモジ
ュール３に放出され、Ａモジュール３で処理が施されて
ＦＩＦＯ４に蓄積され、ついでＢモジュール５に放出さ
れ、Ｂモジュール５で処理が施されてＦＩＦＯ６に蓄積
され、ついでＣモジュール７に放出され、Ｃモジュール
７で処理が施されてＦＩＦＯ８に蓄積され、最後にＦＩ
ＦＯ８から、クロックＣＬＫＯに同期して出力データＤ
２として送出される。

【００３１】ＦＩＦＯ２の出力データ用クロック端子
と、Ａモジュール３のクロック入力端子、およびＦＩＦ
Ｏ４の入力データ用クロック端子には、クロックＣＬＫ
ＡがＡクロック制御回路（ＡＣＬＫＧ）１１によって供
給される。

【００３２】さらにＦＩＦＯ４の出力データ用クロック
端子と、Ｂモジュール５のクロック入力端子、およびＦ
ＩＦＯ６の入力データ用クロック端子には、クロックＣ
ＬＫＢがＢクロック制御回路（ＢＣＬＫＧ）１２によっ
て供給され、またＦＩＦＯ６の出力データ用クロック端
子と、Ｃモジュール７のクロック入力端子、およびＦＩ
ＦＯ８の入力データ用クロック端子には、クロックＣＬ
ＫＣがＣクロック制御回路（ＣＣＬＫＧ）１３によって
供給される。

【００３３】またＦＩＦＯ２、４、６、８からは、ハー
フ・エンプティ・フラッグ等の、ＦＩＦＯ内部のデータ
量を示すフラッグ信号ｇ２〜ｇ８が出力され、クロック
制御手段１０に入力される。

【００３４】このような構成の場合、外部からのクロッ
クＣＬＫＩは、ＦＩＦＯ２とＡクロック制御回路１１〜
Ｃクロック制御回路１３に供給されるのみなので、負担
は軽く、よってスキューを小さく抑えることが可能とな
る。

【００３５】一方、Ａクロック制御回路１１〜Ｃクロッ
ク制御回路１３では、ＦＩＦＯからのエンプティ情報に
より、各ＦＩＦＯがフル状態でなければ、現在出力して
いるクロック周波数を段々低くして行くようにする。こ
れによって後段の処理速度を低下させ、ＦＩＦＯに蓄積
されたデータが増加するようになり、この間の後段にお
ける電力消費が削減される。そして、ＦＩＦＯに蓄積さ
れたデータが増加してフル状態に近づきはじめたら、現
在出力しているクロック周波数を段々高くして、後段の
処理速度を上げるようにするものである。Ａクロック制
御回路１１〜Ｃクロック制御回路１３は、前記図９に示
されるような構成である。

【００３６】図２は、図１中に示された消費電力算出比
較手段の実施形態（定数乗算による消費電力算出）のブ
ロック構成図である。さらに図３は、図２の消費電力算
出比較手段の動作タイミング図である。図２の構成の消
費電力算出比較手段１４においては、各モジュールごと
の動作周波数ＣＬＫＡ、ＣＬＫＢ、ＣＬＫＣと各モジュ
ールごとの消費電力の比を入れたテーブル３５、３６、
３７を用意し、各モジュールに供給するクロック周波数
に、各モジュールに対応するテーブル値を乗算し、各モ
ジュールでの乗算結果をすべて加算することにより、シ
ステム全体の消費電力を求める。

【００３７】先ず、Ａ〜Ｃモジュールそれぞれに対する
クロック周波数ＣＬＫＡ、ＣＬＫＢ、ＣＬＫＣに対する
消費電力の比を保持したテーブル３５、３６、３７の出
力がＭＵＸ（マルチプレクサ）３９に入る。さらに、Ａ
〜Ｃモジュールそれぞれに対するクロック周波数ＣＬＫ
Ａ、ＣＬＫＢ、ＣＬＫＣがＭＵＸ（マルチプレクサ）３
８に入る。これらＭＵＸ３８、３９ヘのそれぞれの入力
値から、ｓｅｌ信号によりＡ、Ｂ、Ｃのうちの対応する
モジュールの信号のみが選択的に出力される。このＭＵ
Ｘ３８、３９の出力は、乗算器（ＭＰＹ）４０で乗算さ
れ、この乗算結果と、制御信号ｚｅｒｏが１のときに０
（ゼロ）出力を行うＺｅｒｏ回路４１からの出力は、加
算器４２において加算され、制御信号ｃｌｋによりＬＴ
Ｃ（ラッチ回路）４３に保持される。

【００３８】ＬＴＣ４３の出力はＺｅｒｏ回路４１にフ
ィードバックされ、制御信号ｚｅｒｏが０（ゼロ）の場
合はそのままの値が加算器４２へ入力される。このよう
にしてＬＴＣ４３の出力は、制御信号ｌｔｃにより、Ｌ
ＴＣ（ラッチ回路）４４に、加算値として保持される。
ついでＬＴＣ４４の出力と、消費電力上限値Ｕｃは比較
器４５へ入力され、その大小が比較され、結果が比較値
ＣｐＯuｔとして、Ａクロック制御回路１１〜Ｃクロッ
ク制御回路１３に出力される。

【００３９】このような接続により、図３におけるタイ
ミングチャートに示すがごとくｃｌｋ、ｚｅｒｏ、ｓｅ
ｌＡ、ｓｅｌＢ、ｓｅｌＣ、ｌｔｃの各種信号を作り出
すことで、予め設定した消費電力をオーバーしているか
どうかの監視が行えることになる。この比較値ＣｐＯu
ｔを用い、各モジュールのクロックを発生する回路にお
ける、カウントアップダウンを制御しているハーフ・エ
ンプティ信号との論理和をとった信号をカウンタのアッ
プダウン制御に用いることで、消費電力が設定値よりも
大きくなった場合に全体のクロック周波数を下げる方向
へ制御できることになる。逆に、消費電力が設定値より
も小さくなった場合には、全体のクロック周波数を上げ
る方向へ制御できることになる。

【００４０】図４は、図１中に示された消費電力算出比
較手段の他の実施形態（消費電力値テーブルによる消費
電力算出）のブロック構成図である。さらに図５は、図
４の消費電力算出比較手段の動作タイミング図である。
図４の構成の消費電力算出比較手段６０においては、各
モジュールごとの動作周波数ＣＬＫＡ、ＣＬＫＢ、ＣＬ
ＫＣによりほぼ確定している、各モジュールごとの消費
電力値を入れたテーブル４６、４７、４８を用意し、各
モジュールに供給するクロック周波数に対応する消費電
力値をこのテーブル４６、４７、４８から算出し、得ら
れた消費電力値をすべて加算することにより、システム
全体の消費電力を求める。

【００４１】先ず、Ａ〜Ｃモジュールそれぞれに対する
クロック周波数ＣＬＫＡ、ＣＬＫＢ、ＣＬＫＣに対する
消費電力値を保持したテーブル４６、４７、４８の出力
がＭＵＸ（マルチプレクサ）４９に入る。このＭＵＸ４
９ヘのそれぞれの入力値から、ｓｅｌ信号によりＡ、
Ｂ、Ｃのうちの対応するモジュールの信号のみが選択的
に出力される。このＭＵＸ４９の出力と、制御信号ｚｅ
ｒｏｂが１のときに０（ゼロ）出力を行うＺｅｒｏ回路
５０からの出力は加算器５１において加算され、制御信
号ｃｌｋｂによりＬＴＣ（ラッチ回路）５２に保持され
る。ＬＴＣ５２の出力はＺｅｒｏ回路５０にフィードバ
ックされ、制御信号ｚｅｒｏｂが０（ゼロ）の場合はそ
のままの値が加算器５１へ入力される。このようにして
ＬＴＣ５２の出力は、制御信号ｌｔｃｂにより、ＬＴＣ
（ラッチ回路）５３に、加算値として保持される。つい
でＬＴＣ５３の出力と、消費電力上限値Ｕｃは比較器５
４へ入力され、その大小が比較され、結果が比較値Ｃｐ
Ｏuｔｂとして、Ａクロック制御回路１１〜Ｃクロック
制御回路１３へ出力される。

【００４２】このような接続により、図５におけるタイ
ミングチャートに示すがごとくｃｌｋｂ、ｚｅｒｏｂ、
ｓｅｌＡ、ｓｅｌＢ、ｓｅｌＣ、ｌｔｃｂの各種信号を
作り出すことで、予め設定した消費電力をオーバーして
いるかどうかの監視が行えることになる。この比較値Ｃ
ｐＯuｔｂを用い、各モジュールのクロックを発生する
回路における、カウントアップダウンを制御しているハ
ーフ・エンプティ信号との論理和をとった信号をカウン
タのアップダウン制御に用いることで、消費電力が設定
値よりも大きくなった場合に全体のクロック周波数を下
げる方向へ制御できることになる。逆に、消費電力が設
定値よりも小さくなった場合には、全体のクロック周波
数を上げる方向へ制御できることになる。

【００４３】さらに、前記のような消費電力算出比較手
段１４、あるいは６０を備えた構成に加えて、図１に示
されるように、消費電力上限設定手段１５とバッテリー
の残量を監視する電池残量監視手段１６を備えた構成と
することもできる。このシステムでは、電池残量監視手
段１６からの、システムが使用しているバッテリー残量
に対応した信号１６ａに基づき、消費電力上限設定手段
１５が消費電力上限値Ｕｃを下げるよう構成する。この
ような構成によれば、システムが使用しているバッテリ
ー残量の監視中に充電量が減少してきた場合に、消費電
力上限値Ｕｃを下げることにより、クロック周波数が下
がり、よってシステムの処理能力は下がるが、残り少な
いバッテリーを用いてできるだけ使用時間を延ばしたい
というような場合非常に便利になる。

【００４４】さらに、前記のような消費電力算出比較手
段１４、あるいは６０を備えた構成に加えて、図１に示
されるように、消費電力上限設定手段１５と温度を監視
する温度監視手段１７を備えたシステムでは、温度監視
手段１７からの、システムの温度に対応した信号１７ａ
に基づき、消費電力上限設定手段１５が消費電力上限値
Ｕｃを下げる構成とすることもできる。ここのような構
成により、システムの温度を監視することで温度上昇の
ためにシステムが破壊されてしまうぎりぎりのところで
消費電力を下げる方向に制御できるため、システムの能
力が最大限に活用できる。

【００４５】

【発明の効果】以上詳述したように、本発明の請求項１
に係るクロック周波数制御方法は、複数のモジュール間
を非同期ＦＩＦＯで接続し、それぞれのモジュールごと
のシステムクロックを動的に変化させるクロック制御シ
ステムに適用され、システム全体の消費電力を制御する
ためのクロック周波数に対応した消費電力の算出を行う
ステップを有して構成するものであるから、目的と用途
に応じた消費電力の定量的な制御が可能になる。

【００４６】本発明の請求項２に係る周波数制御方法
は、前記のクロック制御回路におけるクロック周波数に
対応した消費電力の算出を行うステップとして、定数と
クロック周波数の乗算によりなされるものであるから、
高速処理ができるという効果がある。

【００４７】本発明の請求項３に係る周波数制御方法
は、前記のクロック制御回路におけるクロック周波数に
対応した消費電力の算出を行うステップとして、クロッ
ク周波数をアドレスとした消費電力値テーブルからの参
照によりなされるものであるから、アクセス速度が速
く、しかも内容の変更・更新が容易にできるという効果
がある。

【００４８】本発明の請求項４に係る周波数制御方法
は、電池残量の監視がなされる系に適用され、電池残量
が設定値よりも少なくなった場合に、消費電力の上限を
規定するステップを有するものであるから、処理速度を
遅くして電力消費を削減し、よって電池の消耗を抑えて
使用可能時間を延長できるという顕著な効果がある。

【００４９】本発明の請求項５に係る周波数制御方法
は、温度監視がなされる系に適用され、系温度が設定温
度を超えた場合に、消費電力の上限を規定するステップ
を有するものであるから、温度が規定値以下に保たれて
系の保護が自動的になされ、よって信頼性に優れた系を
実現できるという効果がある。

【００５０】本発明の請求項６に係るデータ処理装置
は、複数のモジュール間を非同期ＦＩＦＯで接続し、そ
れぞれのモジュールごとのシステムクロックを動的に変
化させるクロック制御手段は、システム全体の消費電力
を制御するためのクロック周波数に対応した消費電力の
算出を行う手段を備えて構成するものであるから、目的
と用途に応じた消費電力の定量的な制御が可能になる。

【００５１】本発明の請求項７に係るデータ処理装置
は、前記請求項６のクロック制御手段が備える、クロッ
ク周波数に対応した消費電力の算出を行う手段として、
定数とクロック周波数の乗算により構成するものである
から、高速処理ができるという効果がある。

【００５２】本発明の請求項８に係るデータ処理装置
は、前記請求項６のクロック制御手段が備える、クロッ
ク周波数に対応した消費電力の算出を行う手段として、
クロック周波数をアドレスとした参照可能の消費電力値
テーブルにより構成するものであるから、アクセス速度
が速く、しかも内容の変更・更新が容易にできるという
効果がある。

【００５３】本発明の請求項９に係るデータ処理装置
は、請求項６、７または８記載の構成において、電池残
量監視手段と消費電力上限設定手段を備え、かつ前記ク
ロック制御手段では、電池残量が設定値よりも少なくな
った場合に消費電力上限設定手段が消費電力上限値を低
く設定するものであるから、処理速度を遅くして電力消
費を削減し、よって電池の消耗を抑えて使用可能時間を
延長できるという顕著な効果がある。

【００５４】本発明の請求項１０に係るデータ処理装置
は、請求項６、７または８記載の構成において、温度監
視手段と消費電力上限設定手段を備え、かつ前記クロッ
ク制御手段では、温度が設定温度を超えた場合に消費電
力上限設定手段が消費電力上限値を低く設定するもので
あるから、クロック周波数が低減されて温度が規定値以
下に保たれ、よって装置の保護が自動的になされて信頼
性の高いデータ処理装置を実現できるという効果があ
る。

【図面の簡単な説明】

【図１】本発明に係るデータ処理装置の一実施形態のブ
ロック構成図である。

【図２】図１中に示された消費電力算出比較手段の一実
施形態（定数乗算による消費電力算出）のブロック構成
図である。

【図３】図２の消費電力算出比較手段の動作タイミング
図である。

【図４】図１中に示された消費電力算出比較手段の他の
実施形態（消費電力値テーブルによる消費電力算出）の
ブロック構成図である。

【図５】図４の消費電力算出比較手段の動作タイミング
図である。

【図６】従来のデータ処理装置の構成例を示すブロック
図である。

【図７】従来の、別のデータ処理装置の構成例を示すブ
ロック図である。

【図８】従来の、さらに別のデータ処理装置の構成例を
示すブロック図である。

【図９】図８に示される第１クロック制御回路の構成を
示すブロック図である。

【符号の説明】

１……本発明に係るデータ処理装置、２……ＦＩＦＯ、
３……Ａモジュール、４……ＦＩＦＯ、５……Ｂモジュ
ール、６……ＦＩＦＯ、７……Ｃモジュール、８……Ｆ
ＩＦＯ、１０……クロック制御手段、１１……Ａクロッ
ク制御回路、１２……Ｂクロック制御回路、１３……Ｃ
クロック制御回路、１４……消費電力算出比較手段、１
５……消費電力上限設定手段、１６……電池残量監視手
段、１７……温度監視手段

Claims

【特許請求の範囲】

【請求項１】複数のモジュール間を非同期ＦＩＦＯで
接続し、それぞれのモジュールごとのシステムクロック
を動的に変化させるクロック制御システムに適用される
方法であって、システム全体の消費電力を制御するため
のクロック周波数に対応した消費電力の算出を行うステ
ップを有することを特徴とするクロック周波数制御方
法。
【請求項２】前記のクロック制御回路におけるクロッ
ク周波数に対応した消費電力の算出を行うステップは、
定数とクロック周波数の乗算によりなされることを特徴
とする請求項１記載のクロック周波数制御方法。
【請求項３】前記のクロック制御回路におけるクロッ
ク周波数に対応した消費電力の算出を行うステップは、
クロック周波数をアドレスとした消費電力値テーブルか
らの参照によりなされることを特徴とする請求項１記載
のクロック周波数制御方法。
【請求項４】電池残量の監視を行う系に適用される方
法であって、電池残量が設定値よりも少なくなった場合
に、消費電力の上限を規定するステップを有することを
特徴とする請求項１、２または３記載のクロック周波数
制御方法。
【請求項５】温度監視がなされる系に適用される方法
であって、系温度が設定温度を超えた場合に、消費電力
の上限を規定するステップを有することを特徴とする請
求項１、２または３記載のクロック周波数制御方法。
【請求項６】複数のモジュール間を非同期ＦＩＦＯで
接続し、それぞれのモジュールごとのシステムクロック
を動的に変化させるクロック制御手段を備えるデータ処
理装置であって、前記クロック制御手段は、システム全体の消費電力を制
御するためのクロック周波数に対応した消費電力の算出
を行う手段を備えて構成されることを特徴とするデータ
処理装置。
【請求項７】前記のクロック制御手段における、クロ
ック周波数に対応した消費電力の算出を行う手段は、定
数とクロック周波数の乗算により構成されることを特徴
とする請求項６記載のデータ処理装置。
【請求項８】前記のクロック制御手段における、クロ
ック周波数に対応した消費電力の算出を行う手段は、ク
ロック周波数をアドレスとした消費電力値テーブルから
の参照により構成されることを特徴とする請求項６記載
のデータ処理装置。
【請求項９】電池残量監視手段を備えるデータ処理装
置であって、前記のクロック制御手段は消費電力の上限
を規定する消費電力上限設定手段を備え、前記消費電力
上限設定手段は前記電池残量監視手段の監視結果に基づ
き消費電力の上限を更新する構成とされたことを特徴と
する請求項６、７または８記載のデータ処理装置。
【請求項１０】温度監視手段を備えるデータ処理装置
であって、前記のクロック制御手段は消費電力の上限を
規定する消費電力上限設定手段を備え、前記消費電力上
限設定手段は前記温度監視手段の監視結果に基づき消費
電力の上限を更新する構成とされたことを特徴とする請
求項６、７または８記載のデータ処理装置。