JPH1091304A - マイクロコンピュータを有する機器 - Google Patents

Abstract

(57)【要約】 【課題】 アクセスの為の制御信号に対する外乱を除去
し、常に確実なアクセスを行う。 【解決手段】 マイクロコンピュータ１と周辺回路部２
とのアクセス時に用いられる各種の制御信号（／ＣＳ信
号，／ＲＤ信号，／ＷＲ信号）に対する外乱を除去する
外乱除去手段５，６，７を、前記周辺回路部内のバスイ
ンターフェース部３に設け、前記マイクロコンピュータ
は、前記周辺回路部ヘ制御信号を送出すると同時に、そ
の制御信号が前記外乱除去手段から出力されたか否かを
確認しつつ、アクセス動作を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子式電力量計等
のマイクロコンピュータを有する機器の改良に関するも
のである。

【０００２】

【従来の技術】マイクロコンピュータ（以下、マイコン
とも記す）と周辺デバイスとのデータのアクセスは、ア
ドレス信号，データ信号に加え、アクセス対象とする周
辺回路部（以下、周辺デバイスとも記す）を選択する為
のチップセレクト信号（以下、／ＣＳ信号と記す），選
択した周辺デバイス内からデータを読み出す際に用いる
リード信号（以下、／ＲＤ信号と記す），同じく選択し
た周辺デバイス内にデータを書き込む際に用いるライト
信号（以下、／ＷＲ信号と記す）といった制御信号を用
いることで行われている。

【０００３】ここで、図６を用いて、マイコン１０１と
周辺デバイス１０２（１０２Ａ〜１０２Ｎ）とのデータ
のアクセス時について説明する。尚、各周辺デバイス１
０２Ａ〜１０２Ｎは同一の構成であり、それぞれバスイ
ンターフェイス部１０３Ａ〜１０３Ｎ及び内部回路１０
４Ａ〜１０４Ｎをそれぞれ有しているものとする。

【０００４】周辺デバイス１０２Ａ〜１０２Ｎのうちの
周辺デバイス１０２Ａからデータを読み出す場合は、マ
イコン１０１は、先ず、周辺デバイス１０２Ａを選択す
る為の／ＣＳ信号を出力し、次いで、選択した該周辺デ
バイス１０２Ａ内のバスインターフェース部１０３Ａを
介して内部回路１０４Ａへアドレス信号を出力する（更
に詳しくは、内部回路１０４Ａ内の不図示のメモリの読
み出し対象となるアドレス番地を示す信号を出力す
る）。引き続いて、バスインターフェース部１０３Ａへ
／ＲＤ信号を出力する。これに応答して、周辺デバイス
１０２Ａ側では、アドレスで指定されたメモリの内容を
内部回路１０４Ａよりバスインターフェース部１０３Ａ
を介してデータ信号としてマイコン１０１へ出力する。
すると、マイコン１０１は所定のタイミングでこのデー
タ信号を読み出すと共に内部レジスタに記録する。これ
により、周辺デバイス１０２Ａからのデータの読み出し
動作を終了する。

【０００５】また、周辺デバイス１０２Ａ内へデータの
書き込みを行う場合は、マイコン１０１は、先ず、周辺
デバイス１０２Ａを選択する為の／ＣＳＡ信号を出力
し、次いで、選択した該周辺デバイス１０２Ａ内のバス
インターフェース部１０３Ａを介して内部回路１０４Ａ
へアドレス信号を出力する（更に詳しくは、内部回路１
０４Ａ内の不図示のメモリの書き込み対象となるアドレ
ス番号を示す信号を出力する）。引き続いて、マイコン
１０１は、内部レジスタの内容をデータ信号としてバス
インターフェース部１０３Ａを介して内部回路１０４Ａ
へ出力する。これに応答して、周辺デバイス１０２Ａ側
では、指定されたアドレスにデータの書き込みを行う。
これにより、マイコン１０１より周辺デバイス１０２Ａ
へのデータの書き込み動作が終了する。

【０００６】

【発明が解決しようとする課題】ところで、上記の様な
従来例においては、アクセス時の速度性能を優先させる
為、ｎビットデータに対してパリティ等のチェックコー
ドを付加する事と通常動作でのタイミング整合を設計時
に確保する以外に、アクセス自体の信頼性を確保する手
段は殆ど有していなく、又その速度性能がゆえに、前記
制御信号に加わるノイズ，電波，静電気等の外乱に対し
非常に敏感に反応してしまい、アクセス時やアクセス時
以外の際に前記制御信号に外乱が加わることにより、シ
ステムの誤動作を起こす恐れがあった。

【０００７】この点に鑑み、図７に示す様に、インター
フェース部１０３Ａ内にフィルタ１０５〜１０７を配置
し、／ＣＳ信号，／ＲＤ信号，／ＷＲ信号といった制御
信号に加わった外乱を除去する事が考えられる。しかし
ながら、この様にフィルタ１０５〜１０７を配置するこ
とにより、図８及び図９に示す様に、上記フィルタ１０
５〜１０７へ入力される／ＣＳ信号，／ＲＤ信号，／Ｗ
Ｒ信号に対し、その出力、つまり内部回路１０４Ａに入
力される内部／ＣＳ信号，内部／ＲＤ信号，内部／ＷＲ
信号に時間的な遅れ（図８，図９には、Ｔ１，Ｔ２にて
示している）が生じ、リードデータやライトデータのラ
ッチのタイミングの不整合が発生し、正常なアクセスが
出来なくなるといった事や、対象とする周辺デバイスの
選択を誤ってしまうといった問題点を有していた。

【０００８】（発明の目的）本発明の目的は、アクセス
の為の制御信号に対する外乱を除去すると共に、常に確
実なアクセスを行うことのできるマイクロコンピュータ
を有する機器を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、周辺回路部のバスインターフェース部内
に、アクセス時に用いられる各種の制御信号に対する外
乱を除去する外乱除去手段を設け、マイクロコンピュー
タは、周辺回路部ヘ送出したライト信号やリード信号等
の制御信号が前記外乱除去手段から出力されたか否かを
確認しつつ、アクセス動作を制御するようにしている。

【００１０】

【発明の実施の形態】以下、本発明を図示の実施の形態
に基づいて詳細に説明する。

【００１１】図１は本発明の実施の一形態に係るマイク
ロコンピュータを有する機器（以下、マイコン機器と略
記する）の構成を示すブロック図であり、１はマイコ
ン、２は前記マイコン１に接続されたＮ個の周辺デバイ
スのうちの一つの周辺デバイス、３は前記周辺デバイス
２内に具備されたバスインターフェース部、４は同じく
前記周辺デバイス２内に具備された内部回路である。
５，６，７は前記バスインターフェース部３内に配置さ
れ、前記マイコン１より入力される／ＣＳ信号，／ＲＤ
信号，／ＷＲ信号の各制御信号に加わった外乱を除去す
る為のフィルタであり、該フィルタの各出力は前記内部
回路４へ出力されると同時に、前記マイコン１へも送り
返される構成となっている。

【００１２】次に、上記構成において、マイコン１と周
辺デバイス２とのｎビットデータのアクセス時について
説明する。

【００１３】最初に、マイコン１が周辺デバイス２の内
部回路４内からデータを読み出す場合について、図２の
フローチャートと図３のタイミングチャートを参照しな
がら説明する。

【００１４】まず、図２のステップ＃１１において、マ
イコン１は周辺デバイス２を選択する為の／ＣＳ信号を
バスインターフェース部３へ出力（Ｈｉ→Ｌｏｗ）し、
次のステップ＃１２において、アドレス信号を出力す
る。そして、続くステップ＃１３において、フィルタ５
から内部／ＣＳ信号が出力（Ｈｉ→Ｌｏｗ）されたか否
かを調べる。該内部／ＣＳ信号が出力されない間（Ｈｉ
の間）はこのステップに待機し、その後該内部／ＣＳ信
号が上記フィルタ５から出力（Ｌｏｗに反転）されたこ
とを確認できたら（内部回路４に内部／ＣＳ信号が確実
に入力された事を意味する）、ステップ＃１４へ進む。

【００１５】ステップ＃１４においては、バスインター
フェース部３へ／ＲＤ信号を出力（Ｈｉ→Ｌｏｗ）し、
続くステップ＃１５において、内部／ＲＤ信号がフィル
タ６から出力（Ｈｉ→Ｌｏｗ）されたか否かを調べる。
該内部／ＲＤ信号が出力されるまでは（Ｈｉの間は）こ
のステップ＃１５に待機し、その後上記フィルタ６から
内部／ＲＤ信号が出力（Ｌｏｗに反転）されたことを確
認できたら（内部回路４に内部／ＲＤ信号が確実に入力
された事を意味する）、ステップ＃１６へ進み、前記／
ＲＤ信号をＬｏｗからＨｉに反転すると同時に、この立
ち上がりでリードデータをラッチする。

【００１６】内部回路４側では、前記内部／ＲＤ信号の
入力（Ｈｉ→Ｌｏｗ）に応答して、初めてアドレス信号
で指定されたメモリの内容をバスインターフェース部３
を介してデータ信号としてマイコン１に出力することに
なる為、図３に示す様に、／ＲＤ信号のＬｏｗからＨｉ
への立ち上がり時に、確実にリードデータをラッチする
ことが可能になる。

【００１７】次のステップ＃１７においては、マイコン
１はラッチしたリードデータを内部レジスタに記憶する
ことになる。

【００１８】上記の構成によれば、図３から明らかな様
に、フィルタ５の出力側に内部／ＣＳ信号が、又フィル
タ６の出力側に内部／ＲＤ信号が、それぞれ出力された
ことを確認した後に、周辺デバイス２よりマイコン１へ
データ信号の送出が行われる様にしている為、／ＲＤ信
号のＬｏｗからＨｉへの立ち上がりで確実に所望のリー
ドデータをラッチすることができ、確実なデータの読み
出しが可能となる。

【００１９】尚、リードデータのラッチのタイミング
を、上記の実施の形態では、／ＲＤ信号のＬｏｗからＨ
ｉへの立ち上がりで行うようにしているが、これに限定
されるものではなく、例えば内部／ＲＤ信号の出力検知
（Ｈｉ→Ｌｏｗ）の時点等であっても良いことは言うま
でもない。

【００２０】次に、マイコン１が周辺デバイス２の内部
回路４内のメモリへデータを書き込む場合について、図
４のフローチャートと図５のタイミングチャートを参照
しながら説明する。

【００２１】まず、図４のステップ＃２１において、マ
イコン１は周辺デバイス２を選択する為の／ＣＳ信号を
バスインターフェース部３へ出力（Ｈｉ→Ｌｏｗ）し、
次のステップ＃２２において、アドレス信号を出力す
る。そして、続くステップ＃２３において、フィルタ５
から内部／ＣＳ信号が出力（Ｈｉ→Ｌｏｗ）されたか否
かを調べる。該内部／ＣＳ信号が出力されない間（Ｈｉ
の間）はこのステップに待機し、その後該内部／ＣＳ信
号が上記フィルタ５から出力（Ｌｏｗに反転）されたこ
とを確認できたら（内部回路４に内部／ＣＳ信号が確実
に入力された事を意味する）、ステップ＃２４へ進む。

【００２２】ステップ＃２４においては、バスインター
フェース部３へライトデータの出力を開始し、次のステ
ップ＃２５において、所定時間／ＷＲ信号を出力（Ｈｉ
→Ｌｏｗ）する。そして、次のステップ＃２６におい
て、上記／ＷＲ信号の出力を停止（Ｌｏｗ→Ｈｉ）す
る。続くステップ＃２７においては、フィルタ７から内
部／ＷＲ信号が確実に停止（Ｌｏｗ→Ｈｉ）されたか否
かを調べ、該内部／ＷＲ信号の出力停止を確認できたら
ステップ＃２８へ進む。

【００２３】周辺デバイス２側では、前記内部／ＷＲ信
号のＬｏｗからＨｉへの立ち上がり時に、マイコン１か
らのライトデータをラッチすることになる。つまり、こ
の時点ではマイコン１からのライトデータの出力は為さ
れたままであるので、周辺デバイス２側ではマイコン１
からのライトデータを確実にラッチすることが可能とな
る。

【００２４】ステップ＃２８においては、マイコン１は
上記ライトデータの周辺デバイス２への出力を停止す
る。

【００２５】上記構成によれば、図５から明らかな様
に、フィルタ５の出力側に内部／ＣＳ信号が出力され、
又フィルタ７の出力側に発生していた内部／ＷＲ信号が
停止された事を確認した後に、マイコン１から周辺デバ
イス２へのライトデータの出力を停止する様にしている
為、内部／ＷＲ信号の立ち上がりで確実に所望のライト
データをラッチすることができ、確実にライトデータの
書き込みを周辺デバイス２に対して行わせる事が可能と
なる。

【００２６】尚、ライトデータのラッチのタイミング
を、上記の実施の形態では、内部／ＷＲ信号のＬｏｗか
らＨｉへの立ち上がりで行うようにしているが、これに
限定されるものではなく、例えば内部／ＷＲ信号が出力
（Ｈｉ→Ｌｏｗ）された始めた時点等であっても良いこ
とは言うまでもない。

【００２７】上記実施の形態によれば、周辺デバイスの
バスインターフェース部内に、アクセスの為の制御信号
に対する外乱を除去する為のフィルタを具備する事で、
ノイズ，電波，静電気等の外乱によって該システムが誤
動作を起こす事を無くすと共に、上記フィルタの出力を
マイコンに取り込み、周辺デバイスの状態を確認しなが
ら該周辺デバイスとのアクセスを行う事で、上記フィル
タを配置した事による制御信号の遅延に伴うリードデー
タやライトデータのラッチのタイミングの不整合を防止
するようにしている。

【００２８】従って、外乱に影響を受けることなく、所
望の周辺デバイスとの確実なアクセスを行うことが可能
となる。

【００２９】（変形例）上記の実施の形態においては、
制御信号に対する外乱除去の為にフィルタを配置した例
を示しているが、該フィルタとしては、デジタルフィル
タを含むものである。更に、フィルタに限るものではな
く、外乱を除去できるものであればどのような手段であ
っても良い。

【００３０】また、リードとライトの両方を行うシステ
ムを例にしているが、一方のみを行うシステムの場合で
あっても、良いことは言うまでもない。

【００３１】本発明の周辺デバイスとしては、電子式電
力量計や、その他高信頼性を要求されるマイクロコンピ
ュータを有する電子機器であればどのようなものでも適
用できるものである。

【００３２】

【発明の効果】以上説明したように、本発明によれば、
周辺回路部とのアクセス時には、マイクロコンピュータ
は、ライト信号やリード信号が周辺回路部側に確実に伝
わったか否かを確認しつつ、アクセス動作の制御を行う
ようにしている為、外乱の除去の為の手段による制御信
号の遅延の影響を受けることなく、常に確実なアクセス
を行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係るマイコン機器の構
成を示すブロック図である。

【図２】図１のマイコンへ周辺デバイスからデータを読
み出す時の動作を示すフローチャートである。

【図３】図２の動作説明を助ける為のタイミングチャー
トである。

【図４】図１のマイコンから周辺デバイスへデータを書
き込みむ時の動作を示すフローチャートである。

【図５】図４の動作説明を助ける為のタイミングチャー
トである。

【図６】従来のマイコン機器の構成を示すブロック図で
ある。

【図７】図６のマイコン機器の持つ欠点を解消させる為
に考えられる構成例を示すブロック図である。

【図８】図７のマイコン機器の構成でのデータ読み出し
時に生じる問題点を説明する為のタイミングチャートで
ある。

【図９】図７のマイコン機器の構成での周辺デバイスへ
のデータ書き込み時に生じる問題点を説明する為のタイ
ミングチャートである。

【符号の説明】

１ マイコン ２ 周辺デバイス ３ バスインターフェース部 ４ 内部回路 ５〜７ フィルタ ／ＣＳ チップセレクト信号 内部／ＣＳ 内部チップセレクト信号 ／ＲＤ リード信号 内部／ＲＤ 内部リード信号 ／ＷＲ ライト信号 内部／ＷＲ 内部ライト信号

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年１１月１９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正内容】

【０００４】 周辺デバイス１０２Ａ〜１０２Ｎの
うちの周辺デバイス１０２Ａからデータを読み出す場合
は、マイコン１０１は、先ず、周辺デバイス１０２Ａを
選択する為の／ＣＳＡ信号を出力し、次いで、選択した
該周辺デバイス１０２Ａ内のバスインターフェース部１
０３Ａを介して内部回路１０４Ａへアドレス信号を出力
する（更に詳しくは、内部回路１０４Ａ内の不図示のメ
モリの読み出し対象となるアドレス番地を示す信号を出
力する）。引き続いて、バスインターフェース部１０３
Ａへ／ＲＤ信号を出力する。これに応答して、周辺デバ
イス１０２Ａ側では、アドレスで指定されたメモリの内
容を内部回路１０４Ａよりバスインターフェース部１０
３Ａを介してデータ信号としてマイコン１０１へ出力す
る。すると、マイコン１０１は所定のタイミングでこの
データ信号を読み出すと共に内部レジスタに記録する。
これにより、周辺デバイス１０２Ａからのデータの読み
出し動作を終了する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】図１のマイコンから周辺デバイスへデータを書
き込む時の動作を示すフローチャートである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータと周辺回路部との
   アクセス時に用いられる各種の制御信号に対する外乱を
   除去する外乱除去手段を、前記周辺回路部内のバスイン
   ターフェース部に設け、前記マイクロコンピュータは、
   前記周辺回路部ヘ制御信号を送出すると同時に、その制
   御信号が前記外乱除去手段から出力されたか否かを確認
   しつつ、アクセス動作を制御することを特徴とするマク
   ロコンピュータを有する機器。