JPH1091434A5 - - Google Patents

Claims (8)

1. データ処理システム（２００）であって：
   メモリ内において複数の状態を有する命令毎のビットフィールド；および
   中央演算装置（２１０）；
   から成り、
   前記中央演算装置は前記ビットフィールドのステータスに基づいて、複数の意味を有するオプコードを認識し；
   前記ビットフィールドは前記オプコードに関連付けられ；
   前記中央演算装置は、前記オプコードの実行中に、自動的に前記ビットフィールドを変更することを特徴とするデータ処理システム（２００）。
2. 命令実行方法であって：
   ａ）中央演算装置による実行のために命令を取り込む段階；
   ｂ）前記命令に関連して格納されたビットフィールドを検査する段階であって、複数のビットフィールド・ステータスを有する前記ビットフィールドを検査する段階；
   ｃ）前記複数のビットフィールド状態に基づいて、複数の命令の意味の内どの１つを前記命令に割り当てるかを決定する段階；および
   ｄ）前記命令の実行の一部として、前記ビットフィールドを自動的に更新する段階；
   から成ることを特徴とする方法。
3. データ処理システム（２００）であって：
   メモリ内に複数の状態を有する命令毎のビットフィールド；および
   中央演算装置（２１０）；
   から成り、
   前記中央演算装置は前記ビットフィールドのステータスに基づいて、複数の意味を有するオプコードを認識し；
   前記ビットフィールドは前記オプコードに関連付けられ；
   前記中央演算装置は、第１回目の前記オプコードの実行の間に、自動的に前記ビットフィールドを変更することを特徴とするデータ処理システム（２００）。
4. データ処理システム（２００）であって：
   キャッシュ・メモリに２つの状態が格納される命令毎の１ビット・ビットフィールド；および
   中央演算装置（２１０）；
   から成り、
   前記中央演算装置（２１０）は、前記１ビット・ビットフィールドのステータスに基づいて、２つの意味を有するオプコードを有し；
   前記１ビット・ビットフィールドは前記オプコードに関連付けられており；
   前記中央演算装置（２１０）は前記オプコードの実行中に、前記１ビット・ビットフィールドを自動的に変更し；
   前記中央演算装置（２１０）は、第１回目の前記オプコードの実行において、前記１ビット・ビットフィールドのステータスを自動的に変更する；
   ことを特徴とするデータ処理システム（２００）。
5. データ処理システム（２００）であって：
   元の命令を含むメモリ位置を有するメモリ；
   第１状態および第２状態を有する命令変更指示子；
   実行部（２１１）；および
   前記メモリに結合され前記元の命令を受信し、かつ前記実行部（２１１）に結合され命令の実行を行うデコード部（２１２）；
   から成り、
   前記デコード部（２１２）は、前記命令変更指示子が前記第１状態にある場合、前記元の命令を前記実行部（２１１）に供給し；
   前記デコード部（２１２）は、前記命令変更指示子が前記第２状態にある場合、別の命令を前記実行部（２１１）に供給することを特徴とするデータ処理システム（２００）。
6. データプロセッサ命令を実行する方法であって：
   第１のデータプロセッサ命令の表現を第１のメモリ位置にロードする段階；
   第２のメモリ位置を第１状態および第２状態の内の１つにセットする段階；
   前記第１のメモリ位置における前記第１のデータプロセッサ命令の表現を処理しかつ前記第２のメモリ位置が前記第１状態にあることが判定された場合に前記第１のデータプロセッサ命令を実行する段階；および
   前記第１のメモリ位置における前記第１のデータプロセッサ命令の表現を処理しかつ前記第２のメモリ位置が前記第２状態にあることが判定された場合に第２のデータプロセッサ命令を実行する段階、
   を具備することを特徴とするデータプロセッサ命令を実行する方法。
7. データプロセッサ命令を実行する方法であって：
   あるデータプロセッサ命令の表現を第１のメモリ位置にロードする段階；
   第２のメモリ位置を第１状態および第２状態の内の１つにセットする段階であって、前記第２のメモリ位置は前記第１のメモリ位置とは独立である、前記段階；
   前記第１のメモリ位置における前記データプロセッサ命令の表現を処理しかつ前記第２のメモリ位置が前記第１状態にあることが判定された場合に前記データプロセッサ命令を実行して第１機能および第２機能を行なう段階；および
   前記第１のメモリ位置における前記データプロセッサ命令の表現を処理しかつ前記第２のメモリ位置が前記第２状態にあることが判定された場合に第２のデータプロセッサ命令を実行して前記第２機能を行ないかつ前記第１機能は行なわない、前記段階、
   を具備することを特徴とするデータプロセッサ命令を実行する方法。
8. データ処理システムであって：
   第１の命令位置を含む複数の命令位置を含むキャッシュ・ライン；
   前記第１の命令位置に排他的に関連することが可能なメモリ位置；
   実行部；
   前記第１の命令位置、前記実行部、および前記メモリ位置に結合されたデコード部であって、前記メモリ位置は第１の値を含むよう決定され、前記デコード部は前記第１の命令位置に格納された命令を実行のために前記実行部に提供し、前記メモリ位置が第２の値を含むことが判定された場合に、前記デコード部は前記第１の命令位置に格納された命令を使用して前記命令の変更された命令を実行のために前記実行部に提供するもの、
   を具備することを特徴とするデータ処理システム。