JPH1091604A - Function learning device - Google Patents

Function learning device

Info

Publication number
JPH1091604A
JPH1091604A JP8239152A JP23915296A JPH1091604A JP H1091604 A JPH1091604 A JP H1091604A JP 8239152 A JP8239152 A JP 8239152A JP 23915296 A JP23915296 A JP 23915296A JP H1091604 A JPH1091604 A JP H1091604A
Authority
JP
Japan
Prior art keywords
value
input
output
learning
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8239152A
Other languages
Japanese (ja)
Other versions
JP3561096B2 (en
Inventor
Shunichi Kubo
俊一 久保
Hiroshi Tanimoto
洋 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23915296A priority Critical patent/JP3561096B2/en
Publication of JPH1091604A publication Critical patent/JPH1091604A/en
Application granted granted Critical
Publication of JP3561096B2 publication Critical patent/JP3561096B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Feedback Control In General (AREA)

Abstract

(57)【要約】 【課題】 ハードウェアを大規模にせず学習時にシナプ
ス値の連続性を保持し学習後のシナプス値の長期使用に
耐えられる関数学習装置を提供すること。 【解決手段】 可変パラメータを有し、入力値と可変パ
ラメータの値によって出力値が決定される入出力装置
と、訓練データの出力値と入出力装置に訓練データの入
力値を入力したときの出力値との距離が減少するように
可変パラメータの値を変更するパラメータ変更装置とを
有する関数学習装置において、学習モードにおいて可変
パラメータの値を学習可能な精度で保持することができ
るアナログメモリーで構成された第1の記憶手段と、使
用モードにおいて第1の記憶手段に保持された値または
それをアナログ/デジタル変換した値を、入出力装置の
入出力関係を許容誤差範囲で維持可能な精度で、可変パ
ラメータの値として保持することができる第2の記憶手
段とを備えたことを特徴とする。
(57) [Summary] [PROBLEMS] To provide a function learning device capable of maintaining continuity of synapse values during learning without increasing the scale of hardware and enduring long-term use of synapse values after learning. An input / output device that has a variable parameter and whose output value is determined by an input value and a value of the variable parameter, an output value of training data, and an output when an input value of training data is input to the input / output device A parameter changing device that changes the value of the variable parameter so that the distance from the value decreases.The function learning device includes an analog memory that can hold the value of the variable parameter in a learning mode with a learning accuracy. A value stored in the first storage means in the use mode or a value obtained by analog / digital conversion of the value in the use mode with an accuracy capable of maintaining an input / output relationship of the input / output device within an allowable error range; A second storage unit that can hold the value of the variable parameter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、神経回路網を用い
た関数学習装置に関する。
The present invention relates to a function learning device using a neural network.

【0002】[0002]

【従来の技術】現在、パターン認識、制御システム、時
系列予測等で必要とされる一般に非線形な入出力関係
を、訓練データとして提示された入出力データの複数の
セットから学習によって推定する手法として神経回路網
を用いた手法が注目されている。
2. Description of the Related Art As a technique for estimating generally nonlinear input / output relations required in pattern recognition, control systems, time series prediction, and the like, from a plurality of sets of input / output data presented as training data by learning. Attention has been paid to a method using a neural network.

【0003】ここで学習とは、神経回路網が所望の入出
力関係を実現するようにシナプス値と呼ばれる回路網の
可変パラメータを最適化して行くことであり、従来一般
的な手法としては、入出力値のセットからなる訓練デー
タの入力値に対する回路網の出力値と訓練データの出力
値との誤差の二乗が減少するように、全ての神経細胞素
子間の結合重み係数、即ちシナプス値を変更して行くB
P(Back Propagation)学習が行われ
ている。
Here, learning means optimizing a variable parameter of a network called a synapse value so that a neural network realizes a desired input / output relationship. Change the connection weighting factor between all neuron elements, i.e., the synapse value, so that the square of the error between the output value of the network and the output value of the training data with respect to the input value of the training data consisting of a set of output values is reduced. Go to B
P (Back Propagation) learning is performed.

【0004】この学習を繰り返すことによって、神経回
路網の入出力関係は所望の入出力関係に近いものとなっ
て行き、訓練データとして提示されていない入力値に対
する出力に対しても妥当な推定出力が得られるとされ、
数多くの工学的応用の検討がなされてきている。
[0004] By repeating this learning, the input / output relationship of the neural network becomes closer to the desired input / output relationship, and a reasonable estimated output is obtained even for an output for an input value not presented as training data. Is obtained.
Numerous engineering applications are being considered.

【0005】しかしながら神経回路網のアルゴリズムの
実行には、特に学習の過程において膨大な計算量が必要
となって実時間のソフトウェア処理が困難であるため、
応用分野を拡大するためにも専用LSIの開発が望まれ
ている。
[0005] However, the execution of the neural network algorithm requires a huge amount of calculation, especially in the learning process, and real-time software processing is difficult.
Development of a dedicated LSI is also desired in order to expand an application field.

【0006】[0006]

【発明が解決しようとする課題】神経回路網をアナログ
LSIで実現するためのポイントの1つに、シナプス値
を保持するための記憶手段の実現法がある。神経回路網
アルゴリズムを忠実に実行するためにはシナプス値を連
続値として保持する必要があるが、高精度で長期間の信
頼性を持ったアナログメモリーが現状では無いため、一
般にはディジタルメモリーを疑似アナログ的に用いて代
用させている。しかしながらこの場合は、離散階調数の
増加と共にハードウェア規模が大きくなってしまうとい
う問題が生じる。
One of the points for realizing a neural network with an analog LSI is a method of realizing a storage means for holding a synapse value. In order to execute a neural network algorithm faithfully, it is necessary to hold synapse values as continuous values.However, since analog memories with high accuracy and long-term reliability are not present, digital memories are generally simulated. They are used in analog form. However, in this case, there is a problem that the hardware scale increases as the number of discrete gradations increases.

【0007】これを避けるため、精度を落してディジタ
ルメモリーの階調数を減らす試みもなされている。しか
しこの場合、特に学習過程において、シナプスベクトル
空間上でのアナログ探索というニューロコンピューテイ
ングの特徴を維持するために必要なだけ多くのシナプス
ベクトルの状態数が保持されないため、学習不能となっ
てしまう。
[0007] In order to avoid this, attempts have been made to reduce the number of gradations of the digital memory by lowering the precision. However, in this case, particularly in the learning process, learning cannot be performed because the number of states of synapse vectors as many as necessary to maintain the feature of neurocomputing of analog search in a synapse vector space is not maintained.

【0008】本発明は、上記事情を考慮してなされたも
のであり、シナプス値記憶部全体としてのハードウェア
規模を大きくせずに、学習時に望まれるシナプス値の連
続性を保持した上で、学習後のシナプス値の長期使用に
耐えられるようにした神経回路網を用いた関数学習装置
を提供することを目的とする。
The present invention has been made in view of the above circumstances, and without increasing the hardware scale of the entire synapse value storage unit, while maintaining the continuity of synapse values desired during learning, It is an object of the present invention to provide a function learning device using a neural network that can withstand long-term use of a synapse value after learning.

【0009】[0009]

【課題を解決するための手段】本発明は、複数の可変パ
ラメータを有し、所定数の入力値と該可変パラメータの
値によって所定数の出力値が決定される入出力装置と、
入出力値のセットからなる訓練データが与えられた場
合、該訓練データの出力値と前記入出力装置に該訓練デ
ータの入力値を入力したときの出力値との距離が減少す
るように前記可変パラメータの値を変更するパラメータ
変更装置とを有し、前記訓練データの提示に伴って前記
可変パラメータの値を変更する学習モード及び前記入出
力装置に任意の入力値を入力したときの出力値を利用す
る使用モードの2つの動作モードを持つ関数学習装置に
おいて、前記学習モードにおいて前記可変パラメータの
値を学習可能な精度で保持することができるアナログメ
モリーで構成された第1の記憶手段と、前記使用モード
において前記第1の記憶手段に保持された値またはそれ
をA/D変換した値を、前記入出力装置の入出力関係を
許容誤差範囲で維持可能な精度で、前記可変パラメータ
の値として保持することができる第2の記憶手段とを備
えたことを特徴とする。
According to the present invention, there is provided an input / output device having a plurality of variable parameters, wherein a predetermined number of input values and a predetermined number of output values are determined by the values of the variable parameters.
When training data including a set of input / output values is given, the variable is set so that the distance between the output value of the training data and the output value when the input value of the training data is input to the input / output device is reduced. A parameter changing device for changing the value of the parameter, a learning mode for changing the value of the variable parameter with the presentation of the training data, and an output value when an arbitrary input value is input to the input / output device. A function learning device having two operation modes of use modes to be used, a first storage unit including an analog memory capable of holding a value of the variable parameter in a learning accuracy in the learning mode; In a use mode, a value held in the first storage means or a value obtained by A / D conversion of the value is maintained in an input / output relationship of the input / output device within an allowable error range. In performance accuracy, and further comprising a second storage means which can hold the value of the variable parameter.

【0010】好ましくは、訓練データが追加されるなど
して、前記学習モードを再開するのに先だって、前記第
2の記憶手段に保持されている値またはその近似値を前
記第1の記憶手段に書き込むことを特徴とする。
Preferably, prior to restarting the learning mode, for example, by adding training data, the value stored in the second storage means or an approximate value thereof is stored in the first storage means. It is characterized by writing.

【0011】また、本発明は、複数の可変パラメータを
有し、所定数の入力値と該可変パラメータの値によって
所定数の出力値が決定される入出力装置と、入出力値の
セットからなる訓練データが与えられた場合、該訓練デ
ータの出力値と前記入出力装置に該訓練データの入力値
を入力したときの出力値との距離が減少するように前記
可変パラメータの値を変更するパラメータ変更装置とを
有し、前記訓練データの提示に伴って前記可変パラメー
タの値を変更する学習モード及び前記入出力装置に任意
の入力値を入力したときの出力値を利用する使用モード
の2つの動作モードを持つ関数学習装置において、前記
学習モードにおいてアナログメモリーで構成された第1
の記憶手段に保持された値と該第1の記憶手段とは異な
る第2の記憶手段に保持された値の和または差の形で前
記可変パラメータの値を学習可能な精度で保持すること
ができ、前記使用モードにおいて前記第2の記憶手段に
よって前記可変パラメータの値を、前記入出力装置の入
出力関係を許容誤差範囲で維持可能な精度で保持するこ
とができるような、第1の記憶手段及び第2の記憶手段
を備えたことを特徴とする。
Further, the present invention comprises an input / output device having a plurality of variable parameters, wherein a predetermined number of input values and a predetermined number of output values are determined by the values of the variable parameters, and a set of input / output values. A parameter for changing the value of the variable parameter so that a distance between an output value of the training data and an output value when the input value of the training data is input to the input / output device is reduced when the training data is provided; A learning mode for changing the value of the variable parameter in accordance with the presentation of the training data, and a use mode for using an output value when an arbitrary input value is input to the input / output device. In a function learning device having an operation mode, a first device configured by an analog memory in the learning mode is provided.
And the value of the variable parameter is held with a learnable accuracy in the form of the sum or difference of the value held in the storage means and the value held in the second storage means different from the first storage means. A first storage unit that can store the value of the variable parameter by the second storage unit in the use mode with an accuracy capable of maintaining an input / output relationship of the input / output device within an allowable error range. Means and a second storage means.

【0012】本発明によれば、学習時にはアナログメモ
リーを用いることで連続値をシナプス値として扱え、階
調数の少いディジタルメモリーのみでは不可能であった
アナログ探索的な学習が行えると同時に、学習後に神経
回路網を入出力装置として使用する時点では、学習成果
であるシナプス値をディジタルメモリー等を用いて安定
に保持することが可能となる。
According to the present invention, a continuous value can be treated as a synapse value by using an analog memory at the time of learning, and analog exploratory learning that cannot be performed by a digital memory having only a small number of gradations can be performed. When the neural network is used as an input / output device after learning, a synapse value as a learning result can be stably held using a digital memory or the like.

【0013】さらに、学習時はアナログメモリーを用い
るため、学習後にディジタルメモリーを使用した場合に
そこで必要とされる階調数は、神経回路網の入出力関係
を所望の許容誤差範囲で維持可能なだけあれば良い。
Further, since the analog memory is used at the time of learning, when the digital memory is used after the learning, the number of necessary gradations can maintain the input / output relationship of the neural network within a desired allowable error range. I just need.

【0014】従って、その階調数はシナプス値記憶部全
体をディジタルメモリーのみで構成した場合に比べ少な
くて済み、また一般にアナログメモリーはディジタルメ
モリーよりはるかに小さなハードウェア規模で作成可能
なので、シナプス値記憶部全体のハードウェア規模が、
同等の機能をディジタルメモリーのみで構成した場合に
比べて削減可能となる。
Therefore, the number of gradations is smaller than when the entire synapse value storage section is constituted only by digital memory. In general, since analog memory can be created with a much smaller hardware scale than digital memory, synapse value can be reduced. The hardware scale of the entire storage unit is
Equivalent functions can be reduced compared to a case where only digital memories are used.

【0015】[0015]

【発明の実施の形態】以下、図面を参照しながら発明の
実施の形態を説明する。 (第1の実施形態)本発明の第1の実施形態について説
明する。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) A first embodiment of the present invention will be described.

【0016】図1に、本実施形態に係る関数学習装置の
構成を示す。階層型神経回路網10およびシナプス更新
装置40はアナログ回路であるとし、入力値xと出力値
y,y*は連続値であるとする。
FIG. 1 shows the configuration of a function learning apparatus according to the present embodiment. It is assumed that the hierarchical neural network 10 and the synapse updating device 40 are analog circuits, and the input value x and the output values y, y * are continuous values.

【0017】この関数学習装置は、学習モードと使用モ
ードを持つ。まず、この関数学習装置の学習モードにつ
いて説明する。入力値x(x1 ,…,xN )と出力値y
*(y* 1 ,…,y* M )のセットからなる訓練データが
与えられると、入力値xと、第1の記憶部20に保持さ
れているシナプス値とに基づいて階層型神経回路網10
が出力値y(y1 ,…,yM )を計算して出力する。な
お、シナプス値の初期値としては、例えばランダム値を
用いるものとする。
This function learning device has a learning mode and a use mode. First, a learning mode of the function learning device will be described. An input value x (x 1 ,..., X N ) and an output value y
Given training data consisting of a set of * (y * 1 ,..., Y * M ), a hierarchical neural network is generated based on an input value x and a synapse value held in the first storage unit 20. 10
Calculates and outputs an output value y (y 1 ,..., Y M ). Note that, for example, a random value is used as the initial value of the synapse value.

【0018】ここで、第1の記憶部20は、アナログメ
モリーで構成され、階層型神経回路網10は例えば図2
に示すように、入力値x(x1 ,…,xN )に対してシ
ナプスと呼ばれる重み係数による重み付け和を計算し、
その値を、一般に単調増加で有界な非線形入出力特性を
有したニューロンと呼ばれる素子(図2中の9)に入力
し出力させ、これを図2に示すような並列階層的なハー
ドウェア構成によって一回以上繰り返し実行した計算結
果を最終的な出力値y(y1 ,…,yM )として出力す
るものである。
Here, the first storage unit 20 is constituted by an analog memory, and the hierarchical neural network 10 is, for example, as shown in FIG.
, A weighted sum of input values x (x 1 ,..., X N ) is calculated using a weighting coefficient called a synapse,
The value is input and output to an element called a neuron (9 in FIG. 2) generally having a monotonically increasing and bounded non-linear input / output characteristic, and this is output as a parallel hierarchical hardware configuration as shown in FIG. Is output as a final output value y (y 1 ,..., Y M ).

【0019】シナプス更新装置40は、階層型神経回路
網10の出力値y(y1 ,…,yM)が訓練データの出
力値y*(y* 1 ,…,y* M )と等しくなるように、両
者の距離例えば自乗誤差を減少させるようなシナプス更
新量を、階層型神経回路網10内で行われる計算過程の
値(例えば各ニューロンの出力値など)および第1の記
憶部20に保持されているシナプス値等を用いて計算
し、その値を第1の記憶部20に保持されているシナプ
ス値に加える。あるいは、更新前のシナプス値にシナプ
ス更新量を加えた値を第1の記憶部20に記憶させる。
[0019] Synaptic updating device 40, the output value y of the hierarchical neural network 10 (y 1, ..., y M) output value y * (y * 1, ... , y * M) of the training data becomes equal to As described above, the synapse update amount that reduces the distance between the two, for example, the square error, is stored in the value (for example, the output value of each neuron) of the calculation process performed in the hierarchical neural network 10 and the first storage unit 20. The calculation is performed using the stored synapse value or the like, and the calculated value is added to the synapse value stored in the first storage unit 20. Alternatively, a value obtained by adding the synapse update amount to the pre-update synapse value is stored in the first storage unit 20.

【0020】ここで、第1の記憶部20はアナログメモ
リーで構成されているためにシナプス値として連続値が
扱え、ディジタルメモリーで離散値として保持した場合
に比べはるかに円滑に学習が進行すると考えられる。
Here, since the first storage section 20 is constituted by an analog memory, it is possible to handle continuous values as synapse values, and it is considered that learning proceeds much more smoothly than in the case where the values are stored as discrete values in a digital memory. Can be

【0021】ここで述べた学習手法は一般に誤差逆伝搬
学習法(error back−propagatio
n learning method)と呼ばれてお
り、繰り返し提示された各訓練データ毎にこれを実行す
ることによって、階層型神経回路網10は訓練データと
して提示された全ての入出力関係を近似するようになっ
て行く。
The learning method described here is generally an error back-propagation learning method (error back-propagation).
This is called “n learning method”, and by executing this for each repeatedly presented training data, the hierarchical neural network 10 approximates all the input / output relations presented as training data. Go.

【0022】以上の手続きを階層型神経回路網10の入
出力関係が所望の近似精度になるまで、例えば、全ての
訓練データに対する出力誤差の自乗和または絶対値等が
所定の値以下になるまで繰り返した時点で学習モードは
終了である。
The above procedure is repeated until the input / output relationship of the hierarchical neural network 10 reaches a desired approximation accuracy, for example, until the sum of squares or the absolute value of the output errors for all the training data becomes less than a predetermined value. The learning mode is completed at the point of repetition.

【0023】上記第1の記憶部20として例えばキャパ
シタによるアナログメモリーを採用した場合、電荷リー
クによって一般に長期安定性を有さないので、記憶保持
能力が著しく劣化する以前に上記学習モードを終了させ
る。
When an analog memory such as a capacitor is employed as the first storage unit 20, for example, the long-term stability is not generally obtained due to electric charge leakage. Therefore, the learning mode is terminated before the storage capacity is significantly deteriorated.

【0024】学習モードが終了したら、直ちに、各シナ
プス値を保持した第1の記憶部20の各々の値を例えば
A/D変換器から構成されたデータ変換部50によって
離散階調値に変換し、その各々の結果の値を例えばディ
ジタルメモリーで構成された第2の記憶部30に格納す
る。
Immediately after the end of the learning mode, each value of the first storage unit 20 holding each synapse value is converted into a discrete gradation value by a data conversion unit 50 composed of, for example, an A / D converter. Are stored in a second storage unit 30, which is constituted by, for example, a digital memory.

【0025】これ以後、階層型神経回路網10を入出力
装置として用いる使用モードにおいては、シナプス値と
しては第2の記憶部30に保持されている値を、例えば
D/A変換器から構成されたデータ逆変換部51によっ
て連続値に変換した上で使用する。
Thereafter, in a use mode in which the hierarchical neural network 10 is used as an input / output device, a value held in the second storage unit 30 is used as a synapse value, for example, a D / A converter. The data is used after being converted into a continuous value by the data reverse conversion unit 51.

【0026】ここで、第2の記憶部30を構成するディ
ジタルメモリーの階調数は、入出力関係の要求精度によ
って決定される。すなわち、学習終了時の誤差にシナプ
ス値の離散化によって生じた誤差が上乗せされた最終的
な誤差が要求水準を満たせるように決定される。
Here, the number of gradations of the digital memory constituting the second storage unit 30 is determined by the required accuracy of the input / output relationship. In other words, it is determined that the final error obtained by adding the error generated by the discretization of the synapse value to the error at the end of the learning can satisfy the required level.

【0027】なお、この要求水準が満たせるのであれ
ば、長期安定性を有するが高精度を求めるのは難しいと
されるアナログメモリーであるフローティングゲート素
子等で第2の記憶部30を構成しても良い。この場合に
は、データ変換部50およびデータ逆変換部51は不要
となる。
If the required level can be satisfied, the second storage unit 30 may be constituted by a floating gate element or the like, which is an analog memory having long-term stability but difficult to obtain high precision. good. In this case, the data conversion unit 50 and the data inverse conversion unit 51 become unnecessary.

【0028】図1は、本実施形態における関数学習装置
のハードウエア構成の論理的な概念図であり、実際のハ
ードウェア構成においては、ハード的に実現された階層
型神経回路網10の各ニューロン素子間を結ぶ各シナプ
ス乗算回路の近傍に、それに対応した第1の記憶部2
0、第2の記憶部30、シナプス更新装置40及びデー
タ変換部50などが配置されていても良い。
FIG. 1 is a logical conceptual diagram of a hardware configuration of a function learning apparatus according to the present embodiment. In an actual hardware configuration, each neuron of a hierarchical neural network 10 realized as hardware is shown. A first storage unit 2 corresponding to each synapse multiplying circuit connecting the elements is provided in the vicinity thereof.
0, the second storage unit 30, the synapse updating device 40, the data conversion unit 50, and the like.

【0029】シナプス値の記憶部としてディジタルメモ
リーを用いた場合、所望の入出力関係を学習させる過程
において必要とされる階調数より、学習後に入出力関係
を要求された精度で表現するのに必要な階調数は少なく
て済む。従って、学習時にアナログメモリーを、学習後
にはシナプス値を長期安定保持可能なディジタルメモリ
ーまたはアナログメモリーを用いる本発明によって、学
習時に必要なシナプス値のアナログ性が小規模なハード
ウェアで実現可能となるので、シナプス記憶部をディジ
タルメモリーのみで構成した場合に比べてハードウェア
規模を削減出来ると同時に、キャパシタ等を用いたアナ
ログメモリーでは実現不能な学習結果の長期安定保持も
可能となる。
When a digital memory is used as a storage unit for synapse values, it is possible to express the input / output relationship with the required accuracy after learning based on the number of gradations required in the process of learning the desired input / output relationship. The number of necessary gradations is small. Therefore, according to the present invention using the analog memory at the time of learning and the digital memory or analog memory capable of holding the synapse value stably for a long time after the learning, the analogity of the synapse value required at the time of learning can be realized with small-scale hardware. Therefore, the hardware scale can be reduced as compared with the case where the synapse storage unit is constituted only by the digital memory, and the learning result can be stably held for a long time which cannot be realized by the analog memory using the capacitor or the like.

【0030】(第2の実施形態)次に、本発明の第2の
実施形態について説明する。本発明の第2の実施形態
は、先の第1の実施形態における学習モード及び第1の
記憶部20から第2の記憶部30へのシナプス値の変換
及び転送が一旦終了した後に、新たに学習が必要となっ
た入出力値のセットからなる訓練データが追加された場
合に容易に再学習可能とするものである。
(Second Embodiment) Next, a second embodiment of the present invention will be described. In the second embodiment of the present invention, after the learning mode and the conversion and transfer of the synapse value from the first storage unit 20 to the second storage unit 30 in the previous first embodiment are once completed, When training data consisting of a set of input / output values that require learning is added, re-learning can be easily performed.

【0031】図3に、本実施形態における関数学習装置
の構成を示す。本実施形態の構成は、データ逆変換部6
0が追加されている点以外は、基本的には第1の実施形
態と同様である。
FIG. 3 shows the configuration of the function learning device according to the present embodiment. The configuration of the present embodiment is the same as that of the
Except that 0 is added, it is basically the same as the first embodiment.

【0032】さて、一旦学習を終了した後に、新たに追
加学習が必要な訓練データが提示された時点で、例えば
ディジタルメモリーである第2の記憶部30にシナプス
値として保持されている各々の値を例えばD/A変換器
であるデータ逆変換部60によってアナログ値に変換
し、その結果の各々の値をアナログメモリーである第1
の記憶部20に転送する。
Now, once the learning is completed, when new training data requiring additional learning is presented, each value held as a synapse value in the second storage unit 30, for example, a digital memory, is stored. Is converted to an analog value by a data inverse converter 60 which is, for example, a D / A converter, and each value of the result is stored in a first analog memory.
Is transferred to the storage unit 20.

【0033】この後直ちに、以前学習した訓練データの
セットに新たに学習が必要となった訓練データを追加し
たものを新たな訓練データセットとして繰り返し提示し
第1の実施形態同様に学習を実行する。それ以降は第1
の実施形態で説明したものと同様の過程を経る。
Immediately thereafter, a set of previously learned training data to which training data that needs to be newly added is repeatedly presented as a new training data set, and learning is performed in the same manner as in the first embodiment. . After that the first
The same process as described in the embodiment is performed.

【0034】誤差逆伝搬学習法(error back
−propagation learning met
hod)は、シナプス値の関数である誤差の自乗を全訓
練データに対して和を取ったものをコスト関数とした最
適化(厳密にはそのコスト関数に対する確率的降下法)
であるので、訓練データの追加はコスト関数の変化をも
たらす。従って、最適シナプス値もそれに伴って変化す
るが、追加した訓練データの数が少なかったり、その入
出力関係が学習済の訓練データの入出力関係を補間した
ものからあまり逸脱していないような場合は、最適シナ
プス値の変化量は少なくて済む。よって、このような場
合、学習再開時に第1の記憶部20に与える初期シナプ
ス値としては、既学習訓練データに対する最適シナプス
値の近似値として第2の記憶部30に保持されている値
を採用する方が、例えばランダムシナプス値を初期値と
するより、学習終了までの学習回数が少なくて済むと考
えられる。
Error back propagation learning method (error back)
-Propagation learning met
hod) is an optimization in which the sum of the square of the error, which is a function of the synapse value, for all training data is taken as a cost function (strictly, a stochastic descent method for the cost function)
Therefore, adding training data results in a change in the cost function. Therefore, the optimal synapse value changes accordingly, but the number of added training data is small or the input / output relationship does not deviate much from the interpolation of the input / output relationship of the trained training data. , The change amount of the optimal synapse value is small. Therefore, in such a case, the value held in the second storage unit 30 as an approximate value of the optimal synapse value for the learned training data is adopted as the initial synapse value to be given to the first storage unit 20 when learning is resumed. It is considered that the number of times of learning until the end of learning may be smaller when, for example, the random synapse value is set as the initial value.

【0035】従って、本発明によって、学習すべき訓練
データが追加された場合にも、学習時に必要なシナプス
値のアナログ性を小規模なハードウェアで実現出来ると
同時に、シナプス記憶部をディジタルメモリーのみで構
成した場合に比べてハードウェア規模を削減した上、キ
ャパシタ等を用いたアナログメモリーでは実現不能な学
習結果の長期安定保持も可能となり、更に追加学習時の
学習終了までの学習回数が少なくて済む初期シナプス値
を提供することが可能となる。
Therefore, according to the present invention, even when the training data to be learned is added, the analogity of the synapse value required at the time of learning can be realized with a small-scale hardware, and the synapse storage unit is formed of only digital memory. In addition to reducing the hardware scale as compared with the case of configuring with, the long-term stable holding of the learning result that cannot be realized with an analog memory using a capacitor etc. is also possible, and the number of times of learning until the end of learning at the time of additional learning is small. It is possible to provide an initial synapse value that is sufficient.

【0036】なお、フローティングゲート素子等のアナ
ログメモリーで第2の記憶部30を構成した場合には、
データ変換部50、データ変換部51およびデータ変換
部60は不要となる。
When the second storage unit 30 is configured by an analog memory such as a floating gate element,
The data conversion unit 50, the data conversion unit 51, and the data conversion unit 60 become unnecessary.

【0037】(第3の実施形態)次に、本発明の第3の
実施形態について説明する。第1および第2の実施形態
では、学習モードにおけるシナプス値をアナログメモリ
ーで構成された第1の記憶部に保持させたが、本実施形
態は、学習モードにおけるシナプス値を、アナログメモ
リーで構成された第1の記憶部に保持された値と長期安
定保持能力を有する記憶デバイスで構成された第2の記
憶部に保持された値の両者の和または差の形で保持する
ようにしたものである。
(Third Embodiment) Next, a third embodiment of the present invention will be described. In the first and second embodiments, the synapse value in the learning mode is held in the first storage unit configured by the analog memory. However, in the present embodiment, the synapse value in the learning mode is configured by the analog memory. The value held in the first storage unit and the value held in the second storage unit constituted by a storage device having a long-term stable holding capability are held in the form of a sum or a difference. is there.

【0038】図4に、アナログメモリーで構成された第
1の記憶部に保持された値と長期安定保持能力を有する
記憶デバイスで構成された第2の記憶部に保持された値
との和の形でシナプス値を保持する場合の本実施形態に
おける関数学習装置の構成を示す。
FIG. 4 shows the sum of the value held in the first storage unit constituted by the analog memory and the value held in the second storage unit constituted by the storage device having a long-term stable holding ability. 2 shows a configuration of a function learning device according to the present embodiment when synapse values are held in a form.

【0039】階層型神経回路網10、シナプス更新装置
40および加算器70(あるいは後述する減算器)はア
ナログ回路であるとし、入力値xと出力値y,y*は連
続値であるとする。
It is assumed that the hierarchical neural network 10, the synapse updating device 40, and the adder 70 (or a subtractor described later) are analog circuits, and the input value x and the output values y, y * are continuous values.

【0040】第1の記憶部20はアナログメモリーで構
成され、第2の記憶部30は例えばディジタルメモリー
で構成され、階層型神経回路網10は第1の実施形態で
図2を用いて説明したものと同様とする。
The first storage unit 20 is formed of an analog memory, the second storage unit 30 is formed of, for example, a digital memory, and the hierarchical neural network 10 has been described in the first embodiment with reference to FIG. It is the same as the one.

【0041】まず、この関数学習装置の学習モードにつ
いて説明する。入力値x(x1 ,…,xN )と出力値y
*(y* 1 ,…,y* M )のセットからなる訓練データが
与えられると、入力値x、および加算器70によって算
出された第1の記憶部20に保持されている値とこれに
対応する第2の記憶部30に保持されている値との和か
らなるシナプス値に基づいて階層型神経回路網10が出
力値y(y1 ,…,yM )を計算して出力する。なお、
第2の記憶部30に保持されている値は、例えばD/A
変換器から構成されたデータ逆変換部52によって加算
器70に入力される前に連続値に変換される。
First, the learning mode of the function learning device will be described. An input value x (x 1 ,..., X N ) and an output value y
Given training data consisting of a set of * (y * 1 ,..., Y * M ), the input value x, the value calculated by the adder 70 and held in the first storage unit 20, and The hierarchical neural network 10 calculates and outputs an output value y (y 1 ,..., Y M ) based on a synapse value which is a sum with a value held in the corresponding second storage unit 30. In addition,
The value stored in the second storage unit 30 is, for example, D / A
Before being input to the adder 70, the data is converted into a continuous value by the data inverse converter 52 composed of a converter.

【0042】シナプス更新装置40は、階層型神経回路
網10の出力値y(y1 ,…,yM)が訓練データの出
力値y*(y* 1 ,…,y* M )と等しくなるように、両
者の距離例えば自乗誤差を減少させるように、第1の記
憶部20及び第2の記憶部30に保持された値の更新量
を階層型神経回路網10内で行われる計算過程の値(例
えば各ニューロンの出力値など)及び第1の記憶部20
及び第2の記憶部30に保持されている値等を用いて計
算し、その値を第1の記憶部20及び第2の記憶部30
に保持されている値に加える。あるいは、更新前のシナ
プス値にシナプス更新量を加えた値を第1の記憶部20
及び第2の記憶部30に記憶させる。
In the synapse updating device 40, the output value y (y 1 ,..., Y M ) of the hierarchical neural network 10 becomes equal to the output value y * (y * 1 ,..., Y * M ) of the training data. As described above, the amount of update of the values held in the first storage unit 20 and the second storage unit 30 is reduced in the calculation process performed in the hierarchical neural network 10 so as to reduce the distance between them, for example, the square error. Values (eg, output values of each neuron) and the first storage unit 20
And the value stored in the second storage unit 30 and the like, and the calculated value is stored in the first storage unit 20 and the second storage unit 30.
Add to the value stored in. Alternatively, a value obtained by adding the synapse update amount to the synapse value before update is stored in the first storage unit 20.
And in the second storage unit 30.

【0043】シナプス更新装置40は、第1の記憶部2
0に保持された値の更新量及び第2の記憶部30に保持
された値の更新量を、それぞれ独立に求めても良い。あ
るいは、第1の記憶部20及び第2の記憶部30に保持
された値の和の更新後の値を求め、その後、第1の記憶
部20に保持する更新後の値と第2の記憶部30に保持
する更新後の値に振り分けるようにしても良い。
The synapse updating device 40 stores the first storage unit 2
The update amount of the value held in 0 and the update amount of the value held in the second storage unit 30 may be independently obtained. Alternatively, an updated value of the sum of the values held in the first storage unit 20 and the second storage unit 30 is obtained, and then the updated value held in the first storage unit 20 and the second storage The values may be distributed to the updated values held in the unit 30.

【0044】なお、ここでは第2の記憶部30に保持さ
れた値を入力する際にその値をD/A変換するデータ変
換部と、第2の記憶部30に対して値を出力する際にそ
の値をA/D変換するデータ変換部を、第2の記憶部3
0とシナプス更新装置40との間に設け、あるいはシナ
プス更新装置40に内蔵するものとする。
Here, when the value held in the second storage unit 30 is input, the data conversion unit performs D / A conversion of the value, and when the value is output to the second storage unit 30. A data conversion unit for A / D converting the value is stored in the second storage unit 3
0 and the synapse updating device 40, or built in the synapse updating device 40.

【0045】ここで、第1の記憶部20はアナログメモ
リーで構成されているため、第2の記憶部30がデイジ
タルメモリーで構成されていても、シナプス値として連
続値が扱え、デイジタルメモリーのみで離散値として保
持した場合に比べはるかに円滑に学習が進行すると考え
られる。
Here, since the first storage unit 20 is formed of an analog memory, even if the second storage unit 30 is formed of a digital memory, continuous values can be handled as synapse values, and only the digital memory can be used. It is considered that the learning proceeds much more smoothly than the case where it is held as a discrete value.

【0046】なお、シナプス値を第1の記憶部20と第
2の記憶部30に保持されている値の差の形で保持する
場合は、図4の加算器70を減算器に替えれば良い。第
1の記憶部20または第2の記憶部30のいずれかに保
持されている値の符号を逆にしたものがその記憶部で保
持されていると考えれば、論理的には和で保持されてい
る場合と全く同じである。従って、以下の議論も両者に
共通である。
When the synapse value is stored in the form of a difference between the values stored in the first storage unit 20 and the second storage unit 30, the adder 70 in FIG. 4 may be replaced with a subtractor. . If it is considered that the value of the value stored in either the first storage unit 20 or the second storage unit 30 with the opposite sign is stored in that storage unit, it is logically stored as a sum. Is exactly the same as Therefore, the following discussion is common to both.

【0047】さて、前述の手続きを階層型神経回路網1
0の入出力関係が所望の近似精度になるまで、例えば、
全ての訓練データに対する出力誤差の自乗和または絶対
値等が所定の値以下になるまで繰り返した時点で学習モ
ードは終了である。
Now, the above-described procedure is performed by using the hierarchical neural network 1.
Until the input / output relationship of 0 reaches a desired approximation accuracy, for example,
The learning mode ends when the repetition until the sum of the squares or the absolute value of the output errors for all the training data becomes equal to or less than a predetermined value.

【0048】本実施形態においては、学習の終段階にお
いて、所望の入出力関係を実現する最終的に望ましいシ
ナプス値の大まかな値が第2の記憶部30に保持され、
その時点では絶対値が小さくなっていると考えられる各
訓練データ毎に算出される前記更新量に対応した値が第
1の記憶部20に保持されることが期待出来る。
In the present embodiment, at the final stage of learning, a rough value of a finally desired synapse value for realizing a desired input / output relationship is held in the second storage unit 30,
At that time, it can be expected that a value corresponding to the update amount calculated for each piece of training data whose absolute value is considered to be small is held in the first storage unit 20.

【0049】従って、第2の記憶部30に保持された値
をそのままシナプス値とした場合の階層型神経回路網1
0の入出力関係による所望の入出力関係に対する近似誤
差が要求水準を満たせるように第2の記憶部30を構成
するディジタルメモリーの階調数が選ばれているのであ
れば、第1の実施形態のように第1の記憶部20の記憶
保持能力が劣化する以前に学習モードを終了させる必要
は無く、常に第1の記憶部20をアナログコンピューテ
ーション実行のための補助メモリーとして用いた円滑な
学習が期待出来る。
Accordingly, when the value held in the second storage unit 30 is used as a synapse value as it is, the hierarchical neural network 1
If the number of gradations of the digital memory constituting the second storage unit 30 is selected so that the approximation error with respect to the desired input / output relationship due to the input / output relationship of 0 can satisfy the required level, the first embodiment It is not necessary to terminate the learning mode before the storage holding capacity of the first storage unit 20 is degraded as in the above, and the smooth use of the first storage unit 20 as an auxiliary memory for executing analog computation is always possible. You can expect learning.

【0050】この後、階層型神経回路網10を入出力装
置として用いる使用モードにおいては、シナプス値とし
ては第2の記憶部30に保持されている値を、例えばD
/A変換器から構成されたデータ逆変換部53によって
連続値に変換した上で使用する。
Thereafter, in the use mode in which the hierarchical neural network 10 is used as an input / output device, the value held in the second storage unit 30 is used as the synapse value, for example, D
It is used after being converted into a continuous value by the data reverse conversion unit 53 composed of the / A converter.

【0051】さらに、学習が一旦終了した後に、新たに
学習が必要となった入出力値のセットからなる訓練デー
タが追加された場合、その時点でのシナプス値を初期値
として再学習することができる。
Further, when training data including a set of input / output values that need to be newly learned is added after learning is once completed, re-learning is performed using the synapse value at that time as an initial value. it can.

【0052】また、上に述べた近似誤差に対する要求水
準が満たせるのであれば、第1の実施形態と同様に、長
期安定性を有するが高精度を求めるのは難しいとされる
アナログメモリーであるフローティングゲート素子等で
第2の記憶部30を構成しても良い。
If the required level of the above-described approximation error can be satisfied, as in the first embodiment, a floating memory, which is an analog memory which has long-term stability but is difficult to obtain high accuracy. The second storage unit 30 may be configured by a gate element or the like.

【0053】なお、シナプス更新装置40は、第2の記
憶部30に保持された値を入力する際にその値をD/A
変換するデータ逆変換部と、第2の記憶部30に対して
値を出力する際にその値をA/D変換するデータ変換部
を内蔵するものとしていたが、第2の記憶部30もアナ
ログメモリーで構成する場合には、データ逆変換部5
2、データ逆変換部53、及びシナプス更新装置40に
内蔵などすると説明したデータ変換部およびデータ逆変
換部は不要となる。
When inputting the value held in the second storage unit 30, the synapse updating device 40 converts the value into a D / A
Although a data reverse conversion unit for conversion and a data conversion unit for A / D converting the value when outputting the value to the second storage unit 30 are built in, the second storage unit 30 is also analog. In the case of using a memory, the data inverse conversion unit 5
2. The data conversion unit 53 and the data conversion unit described as being built in the synapse updating device 40 are not required.

【0054】図4は、本実施形態における関数学習装置
のハードウェア構成の論理的な概念図であり、実際のハ
ードウェア構成においては、ハード的に実現された階層
型神経回路網10の各ニューロン素子間を結ぶ各シナプ
ス乗算回路の近傍にそれに対応した、第1の記憶部2
0、第2の記憶部30、シナプス更新装置40及び加算
器70などが配置されていても良い。
FIG. 4 is a logical conceptual diagram of the hardware configuration of the function learning apparatus according to the present embodiment. In an actual hardware configuration, each neuron of the hierarchical neural network 10 realized as hardware A first storage unit 2 corresponding to the vicinity of each synapse multiplication circuit connecting the elements,
0, the second storage unit 30, the synapse updating device 40, the adder 70, and the like.

【0055】以上述べたように、学習時にアナログメモ
リーを補助メモリとして用い、学習後にはシナプス値を
長期安定保持可能なディジタルメモリーまたはアナログ
メモリーを用いる本発明によって、学習時に必要なシナ
プス値のアナログ性が小規模なハードウェアで実現可能
となるので、シナプス記憶部をディジタルメモリーのみ
で構成した場合に比べてハードウェア規模を削減出来る
と同時に、キャパシタ等を用いたアナログメモリーでは
実現不能な学習結果の長期安定保持も可能となる。
As described above, according to the present invention, the analog memory is used as the auxiliary memory at the time of learning, and the digital memory or the analog memory that can hold the synapse value stably for a long time after the learning is used. Can be realized with small-scale hardware, so that the hardware scale can be reduced compared to the case where the synapse storage unit is composed of only digital memory, and at the same time, learning results that cannot be realized with analog memory using capacitors etc. Long-term stable retention is also possible.

【0056】以上説明してきた各実施形態は、容易にL
SIとして実現することが可能である。本発明は、上述
した実施の形態に限定されるものではなく、その技術的
範囲において種々変形して実施することができる。
Each of the embodiments described above can be easily adapted to L
It can be implemented as SI. The present invention is not limited to the above-described embodiment, and can be implemented with various modifications within the technical scope.

【0057】[0057]

【発明の効果】本発明によれば、学習時に必要なシナプ
ス値のアナログ性が小規模なハードウェアで実現可能と
なるので、シナプス記憶部をディジタルメモリーのみで
構成した場合に比べてハードウェア規模を削減出来ると
同時に、キャパシタ等を用いたアナログメモリーでは実
現不能な学習結果の長期安定保持も可能となる。また、
学習すべき訓練データが追加された場合にも、追加学習
時の学習終了までの学習回数が少なくて済む初期シナプ
ス値を提供することが可能となる。
According to the present invention, the analogity of the synapse value required at the time of learning can be realized by small-scale hardware, so that the hardware scale is smaller than when the synapse storage unit is constituted only by digital memory. At the same time, it is possible to stably hold the learning result which cannot be realized by an analog memory using a capacitor or the like for a long period of time. Also,
Even when training data to be learned is added, it is possible to provide an initial synapse value that requires a small number of times of learning until the end of learning at the time of additional learning.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る関数学習装置の
構成を示す図
FIG. 1 is a diagram showing a configuration of a function learning device according to a first embodiment of the present invention.

【図2】階層型神経回路網の一構成例を示す図FIG. 2 is a diagram illustrating a configuration example of a hierarchical neural network;

【図3】本発明の第2の実施形態に係る関数学習装置の
構成を示す図
FIG. 3 is a diagram showing a configuration of a function learning device according to a second embodiment of the present invention.

【図4】本発明の第3の実施形態に係る関数学習装置の
構成を示す図
FIG. 4 is a diagram showing a configuration of a function learning device according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10…階層型神経回路網 20…第1の記憶部 30…第2の記憶部 40…シナプス更新装置 50…データ変換部 51,52,53,60…データ逆変換部 70…加算器 DESCRIPTION OF SYMBOLS 10 ... Hierarchical neural network 20 ... 1st memory | storage part 30 ... 2nd memory | storage part 40 ... Synapse updating apparatus 50 ... Data conversion part 51, 52, 53, 60 ... Data inversion part 70 ... Adder

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】複数の可変パラメータを有し、所定数の入
力値と該可変パラメータの値によって所定数の出力値が
決定される入出力装置と、入出力値のセットからなる訓
練データが与えられた場合、該訓練データの出力値と前
記入出力装置に該訓練データの入力値を入力したときの
出力値との距離が減少するように前記可変パラメータの
値を変更するパラメータ変更装置とを有し、前記訓練デ
ータの提示に伴って前記可変パラメータの値を変更する
学習モード及び前記入出力装置に任意の入力値を入力し
たときの出力値を利用する使用モードの2つの動作モー
ドを持つ関数学習装置において、 前記学習モードにおいて前記可変パラメータの値を学習
可能な精度で保持することができるアナログメモリーで
構成された第1の記憶手段と、 前記使用モードにおいて前記第1の記憶手段に保持され
た値またはそれをA/D変換した値を、前記入出力装置
の入出力関係を許容誤差範囲で維持可能な精度で、前記
可変パラメータの値として保持することができる第2の
記憶手段とを備えたことを特徴とする関数学習装置。
An input / output device having a plurality of variable parameters, a predetermined number of input values and a predetermined number of output values determined by the values of the variable parameters, and training data comprising a set of input / output values are provided. A parameter changing device that changes the value of the variable parameter so that the distance between the output value of the training data and the output value when the input value of the training data is input to the input / output device is reduced. And has two operation modes: a learning mode in which the value of the variable parameter is changed according to the presentation of the training data; and a use mode in which an output value when an arbitrary input value is input to the input / output device is used. In the function learning apparatus, a first storage unit including an analog memory capable of holding a value of the variable parameter with a learning accuracy in the learning mode; In the mode, the value held in the first storage means or the value obtained by A / D conversion of the value is held as the value of the variable parameter with an accuracy capable of maintaining the input / output relationship of the input / output device within an allowable error range. Function learning device, comprising: a second storage unit capable of performing the function.
【請求項2】前記学習モードを再開するのに先だって、
前記第2の記憶手段に保持されている値またはその近似
値を前記第1の記憶手段に書き込むことを特徴とする請
求項1に記載の関数学習装置。
2. Prior to resuming the learning mode,
2. The function learning apparatus according to claim 1, wherein the value stored in the second storage unit or an approximate value thereof is written in the first storage unit.
【請求項3】複数の可変パラメータを有し、所定数の入
力値と該可変パラメータの値によって所定数の出力値が
決定される入出力装置と、入出力値のセットからなる訓
練データが与えられた場合、該訓練データの出力値と前
記入出力装置に該訓練データの入力値を入力したときの
出力値との距離が減少するように前記可変パラメータの
値を変更するパラメータ変更装置とを有し、前記訓練デ
ータの提示に伴って前記可変パラメータの値を変更する
学習モード及び前記入出力装置に任意の入力値を入力し
たときの出力値を利用する使用モードの2つの動作モー
ドを持つ関数学習装置において、 前記学習モードにおいてアナログメモリーで構成された
第1の記憶手段に保持された値と該第1の記憶手段とは
異なる第2の記憶手段に保持された値の和または差の形
で前記可変パラメータの値を学習可能な精度で保持する
ことができ、前記使用モードにおいて前記第2の記憶手
段によって前記可変パラメータの値を、前記入出力装置
の入出力関係を許容誤差範囲で維持可能な精度で保持す
ることができるような、第1の記憶手段及び第2の記憶
手段を備えたことを特徴とする関数学習装置。
3. An input / output device having a plurality of variable parameters, wherein a predetermined number of input values and a predetermined number of output values are determined by the values of the variable parameters, and training data comprising a set of input / output values are provided. A parameter changing device that changes the value of the variable parameter so that the distance between the output value of the training data and the output value when the input value of the training data is input to the input / output device is reduced. And has two operation modes: a learning mode in which the value of the variable parameter is changed according to the presentation of the training data; and a use mode in which an output value when an arbitrary input value is input to the input / output device is used. In the function learning apparatus, in the learning mode, a value held in a first storage unit constituted by an analog memory and a value held in a second storage unit different from the first storage unit The value of the variable parameter can be held in the form of a sum or a difference with a learnable accuracy, and the value of the variable parameter is stored in the use mode by the second storage means, and A function learning device, comprising: a first storage unit and a second storage unit that can be maintained with an accuracy that can be maintained within an allowable error range.
JP23915296A 1996-09-10 1996-09-10 Function learning device Expired - Fee Related JP3561096B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23915296A JP3561096B2 (en) 1996-09-10 1996-09-10 Function learning device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23915296A JP3561096B2 (en) 1996-09-10 1996-09-10 Function learning device

Publications (2)

Publication Number Publication Date
JPH1091604A true JPH1091604A (en) 1998-04-10
JP3561096B2 JP3561096B2 (en) 2004-09-02

Family

ID=17040532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23915296A Expired - Fee Related JP3561096B2 (en) 1996-09-10 1996-09-10 Function learning device

Country Status (1)

Country Link
JP (1) JP3561096B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133855B2 (en) 2002-04-08 2006-11-07 Honda Giken Kogyo Kabushiki Kaisha Behavior control apparatus and method
CN109033021A (en) * 2018-07-20 2018-12-18 华南理工大学 A kind of linear equation solver design method for joining convergence neural network based on change
WO2020044407A1 (en) * 2018-08-27 2020-03-05 日本電気株式会社 Learning device, learning method, and learning program
JP2022531766A (en) * 2019-05-02 2022-07-11 シリコン ストーリッジ テクノロージー インコーポレイテッド Transforming and calibrating output array neurons for analog neural memory in deep learning artificial neural networks

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133855B2 (en) 2002-04-08 2006-11-07 Honda Giken Kogyo Kabushiki Kaisha Behavior control apparatus and method
CN109033021A (en) * 2018-07-20 2018-12-18 华南理工大学 A kind of linear equation solver design method for joining convergence neural network based on change
CN109033021B (en) * 2018-07-20 2021-07-20 华南理工大学 A Design Method of Linear Equation Solver Based on Variable-parameter Convergent Neural Network
WO2020044407A1 (en) * 2018-08-27 2020-03-05 日本電気株式会社 Learning device, learning method, and learning program
JP2022531766A (en) * 2019-05-02 2022-07-11 シリコン ストーリッジ テクノロージー インコーポレイテッド Transforming and calibrating output array neurons for analog neural memory in deep learning artificial neural networks

Also Published As

Publication number Publication date
JP3561096B2 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
US12282852B2 (en) Dynamic quantization of neural networks
CN111970163B (en) Network flow prediction method of LSTM model based on attention mechanism
JP4620943B2 (en) Product-sum operation circuit and method thereof
US11604996B2 (en) Neural network error contour generation circuit
Lee et al. Approximate dynamic programming based approach to process control and scheduling
JPH0623986B2 (en) Electronic circuit simulation system
JPH07248841A (en) Non-linear function generator and format converter
CN111340203B (en) Neuromorphic Systems Performing Supervised Learning Using Error Backpropagation
JP3461525B2 (en) Neural processor including means for normalizing data
CN116562347A (en) Hardware system and method for realizing softmax function calculation
CN115577627A (en) Error decomposition prediction compensation method for tension of mooring cable
JPH1091604A (en) Function learning device
US10846489B2 (en) Analog computing implementing arbitrary non-linear functions using Chebyshev-polynomial-interpolation schemes and methods of use
CN115239546B (en) Forward gradient regression accelerator based on nonvolatile memory and operation method
CN120892664A (en) A method and system for solving partial differential equations based on the parallel structure of KAN and MLP.
JP3597341B2 (en) Globally accelerated learning method for neural network model and its device
CN120146130A (en) A method and device for determining parameters of low-power neural network based on zero-order optimization
JPH1055346A (en) Neural network circuit
CN118367572A (en) A method, device, terminal and medium for detecting the state of broadband oscillation
CN115952847A (en) Neural network model processing method and processing device
JP6994572B2 (en) Data processing system and data processing method
Nastac et al. Fast retraining of artificial neural networks
US20240311629A1 (en) Online learning method and online learning device
JPH0877130A (en) Iterative accelerated learning method for neural network model
JPH0359757A (en) Neural circuit net processing system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees