JPH1093471A - 信号切換えスイッチ - Google Patents
信号切換えスイッチInfo
- Publication number
- JPH1093471A JPH1093471A JP8263536A JP26353696A JPH1093471A JP H1093471 A JPH1093471 A JP H1093471A JP 8263536 A JP8263536 A JP 8263536A JP 26353696 A JP26353696 A JP 26353696A JP H1093471 A JPH1093471 A JP H1093471A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- impedance
- changeover switch
- impedance conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 230000005540 biological transmission Effects 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000001902 propagating effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 スイッチング用半導体素子の低電圧動作にお
けるスイッチング性能を向上させる。 【解決手段】 半導体素子Ｑ1〜Ｑ4がスイッチング素子
として用いられたスイッチ回路１２と、複数の入出力端
子ＡＮＴ，ＲＸ，ＴＸ端子を備え、スイッチ回路１２に
よって各入出力端子ＡＮＴ，ＲＸ，ＴＸ端子を互いに接
続したり、切り離したりするための信号切換えスイッチ
１１において、前記入出力端子ＡＮＴ，ＲＸ，ＴＸ端子
と前記スイッチ回路１２との間にインピーダンス変換回
路Ｍ１〜Ｍ３を設け、スイッチ回路１２からインピーダ
ンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWを、
入出力端子ＡＮＴ，ＲＸ，ＴＸ端子から外部回路をみた
インピーダンスＺ0より小さくする。
けるスイッチング性能を向上させる。 【解決手段】 半導体素子Ｑ1〜Ｑ4がスイッチング素子
として用いられたスイッチ回路１２と、複数の入出力端
子ＡＮＴ，ＲＸ，ＴＸ端子を備え、スイッチ回路１２に
よって各入出力端子ＡＮＴ，ＲＸ，ＴＸ端子を互いに接
続したり、切り離したりするための信号切換えスイッチ
１１において、前記入出力端子ＡＮＴ，ＲＸ，ＴＸ端子
と前記スイッチ回路１２との間にインピーダンス変換回
路Ｍ１〜Ｍ３を設け、スイッチ回路１２からインピーダ
ンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWを、
入出力端子ＡＮＴ，ＲＸ，ＴＸ端子から外部回路をみた
インピーダンスＺ0より小さくする。
Description
【０００１】
【発明の属する技術分野】本発明は信号切換えスイッチ
に関する。例えば、携帯電話の送受信切り換え等に使用
される高周波用の信号切換えスイッチに関するものであ
る。
に関する。例えば、携帯電話の送受信切り換え等に使用
される高周波用の信号切換えスイッチに関するものであ
る。
【０００２】
（第１の従来例）図１は、従来の携帯電話の送受信切り
換え等に使用される高周波用の信号切換えスイッチ１を
示す回路図である。一般に、この種の回路はＳＰＤＴ
（Single-Pole-Dual-Throw）スイッチと呼ばれている。
換え等に使用される高周波用の信号切換えスイッチ１を
示す回路図である。一般に、この種の回路はＳＰＤＴ
（Single-Pole-Dual-Throw）スイッチと呼ばれている。
【０００３】このＳＰＤＴスイッチは、入出力端子とし
て、送受信用アンテナが接続されるＡＮＴ端子（図では
ＡＮＴで示す）と、送信用電力増幅器が接続されるＴＸ
端子（図ではＴＸで示す）と、受信用低雑音増幅器が接
続されるＲＸ端子（図ではＲＸで示す）とを備えてい
る。
て、送受信用アンテナが接続されるＡＮＴ端子（図では
ＡＮＴで示す）と、送信用電力増幅器が接続されるＴＸ
端子（図ではＴＸで示す）と、受信用低雑音増幅器が接
続されるＲＸ端子（図ではＲＸで示す）とを備えてい
る。
【０００４】この信号切換えスイッチ１は４つのスイッ
チング用半導体素子（以下、スイッチング用素子とい
う）Ｑ1〜Ｑ4を有しており、スイッチング用素子として
ＧａＡｓ ＭＥＳＦＥＴ（ＧａＡｓ Metal-Semiconducto
r ＦＥＴ）が用いられている。ＡＮＴ端子−ＲＸ端子間
には、スイッチング用素子Ｑ1のソース・ドレインが直
列に接続され、ＲＸ端子−グランド（以下、ＧＮＤと記
す）間には、スイッチング用素子Ｑ2のソース・ドレイ
ンが直列に接続され、ＡＮＴ端子−ＴＸ端子間には、ス
イッチング用素子Ｑ3のソース・ドレインが直列に接続
され、ＴＸ端子−ＧＮＤ間には、スイッチング用素子Ｑ
4のソース・ドレインが直列に接続されている。
チング用半導体素子（以下、スイッチング用素子とい
う）Ｑ1〜Ｑ4を有しており、スイッチング用素子として
ＧａＡｓ ＭＥＳＦＥＴ（ＧａＡｓ Metal-Semiconducto
r ＦＥＴ）が用いられている。ＡＮＴ端子−ＲＸ端子間
には、スイッチング用素子Ｑ1のソース・ドレインが直
列に接続され、ＲＸ端子−グランド（以下、ＧＮＤと記
す）間には、スイッチング用素子Ｑ2のソース・ドレイ
ンが直列に接続され、ＡＮＴ端子−ＴＸ端子間には、ス
イッチング用素子Ｑ3のソース・ドレインが直列に接続
され、ＴＸ端子−ＧＮＤ間には、スイッチング用素子Ｑ
4のソース・ドレインが直列に接続されている。
【０００５】各スイッチング用素子Ｑ1〜Ｑ4のゲート
は、それぞれ抵抗Ｒ1〜Ｒ4を介して制御電圧端子に接続
されている。Ｖ1〜Ｖ4は、各スイッチング用素子Ｑ1〜
Ｑ4のゲートに印加する制御電圧（ゲートバイアス
ＶGB）である。各スイッチング用素子Ｑ1〜Ｑ4は、ゲー
トにピンチオフ電圧ＶP以上の電圧ＶONを印加する（Ｖ1
〜Ｖ4≧ＶON）ことによりＯＮ（導通）状態となり、逆
に、ゲートにピンチオフ電圧ＶP以下の電圧ＶOFFを印加
する（Ｖ1〜Ｖ4≦ＶOFF）ことによりＯＦＦ（遮断）状
態となる。
は、それぞれ抵抗Ｒ1〜Ｒ4を介して制御電圧端子に接続
されている。Ｖ1〜Ｖ4は、各スイッチング用素子Ｑ1〜
Ｑ4のゲートに印加する制御電圧（ゲートバイアス
ＶGB）である。各スイッチング用素子Ｑ1〜Ｑ4は、ゲー
トにピンチオフ電圧ＶP以上の電圧ＶONを印加する（Ｖ1
〜Ｖ4≧ＶON）ことによりＯＮ（導通）状態となり、逆
に、ゲートにピンチオフ電圧ＶP以下の電圧ＶOFFを印加
する（Ｖ1〜Ｖ4≦ＶOFF）ことによりＯＦＦ（遮断）状
態となる。
【０００６】しかして、信号切換えスイッチ１を通して
送信する場合には、スイッチング用素子Ｑ1，Ｑ4の制御
電圧Ｖ1，Ｖ4をＶOFFにし、スイッチング用素子Ｑ2，Ｑ
3の制御電圧Ｖ2，Ｖ3をＶONにすると、ＡＮＴ端子−Ｒ
Ｘ端子間がＯＦＦとなり、ＡＮＴ端子−ＴＸ端子間がＯ
Ｎとなり、送信側の電力増幅器からアンテナに送信信号
が出力される。
送信する場合には、スイッチング用素子Ｑ1，Ｑ4の制御
電圧Ｖ1，Ｖ4をＶOFFにし、スイッチング用素子Ｑ2，Ｑ
3の制御電圧Ｖ2，Ｖ3をＶONにすると、ＡＮＴ端子−Ｒ
Ｘ端子間がＯＦＦとなり、ＡＮＴ端子−ＴＸ端子間がＯ
Ｎとなり、送信側の電力増幅器からアンテナに送信信号
が出力される。
【０００７】また、信号切換えスイッチ１を通して受信
する場合には、スイッチング用素子Ｑ2，Ｑ3の制御電圧
Ｖ2，Ｖ3をＶOFFにし，スイッチング用素子Ｑ1，Ｑ4の
制御電圧Ｖ1，Ｖ4をＶONにすると、ＡＮＴ端子−ＴＸ端
子間はＯＦＦとなり、ＡＮＴ端子−ＲＸ端子間はＯＮと
なり、アンテナから受信側の低雑音増幅器に受信信号が
入力される。
する場合には、スイッチング用素子Ｑ2，Ｑ3の制御電圧
Ｖ2，Ｖ3をＶOFFにし，スイッチング用素子Ｑ1，Ｑ4の
制御電圧Ｖ1，Ｖ4をＶONにすると、ＡＮＴ端子−ＴＸ端
子間はＯＦＦとなり、ＡＮＴ端子−ＲＸ端子間はＯＮと
なり、アンテナから受信側の低雑音増幅器に受信信号が
入力される。
【０００８】ＲＸ端子−ＧＮＤ間のスイッチング用素子
Ｑ2は、スイッチング用素子Ｑ1がＯＦＦ状態となってい
る場合にＯＮ状態となり、ＯＦＦ状態にあるスイッチン
グ用素子Ｑ1のＯＦＦ容量を通してＲＸ端子側に漏れて
きた信号電力をＧＮＤに落とすことにより、ＲＸ端子の
アイソレーション特性を高める効果がある。同様に、Ｔ
Ｘ端子−ＧＮＤ間のスイッチング用素子Ｑ4は、スイッ
チング用素子Ｑ3がＯＦＦ状態となっている場合にＯＮ
状態となり、ＯＦＦ状態にあるスイッチング用素子Ｑ3
のＯＦＦ容量を通してＴＸ端子側に漏れてきた信号電力
をＧＮＤに落とすことにより、ＴＸ端子のアイソレーシ
ョン特性を高める効果がある。
Ｑ2は、スイッチング用素子Ｑ1がＯＦＦ状態となってい
る場合にＯＮ状態となり、ＯＦＦ状態にあるスイッチン
グ用素子Ｑ1のＯＦＦ容量を通してＲＸ端子側に漏れて
きた信号電力をＧＮＤに落とすことにより、ＲＸ端子の
アイソレーション特性を高める効果がある。同様に、Ｔ
Ｘ端子−ＧＮＤ間のスイッチング用素子Ｑ4は、スイッ
チング用素子Ｑ3がＯＦＦ状態となっている場合にＯＮ
状態となり、ＯＦＦ状態にあるスイッチング用素子Ｑ3
のＯＦＦ容量を通してＴＸ端子側に漏れてきた信号電力
をＧＮＤに落とすことにより、ＴＸ端子のアイソレーシ
ョン特性を高める効果がある。
【０００９】図２はスイッチング用素子（ＧａＡｓ Ｍ
ＥＳＦＥＴ）Ｑ1〜Ｑ4の特性を表わし、さらに、ＯＦＦ
状態のスイッチング用素子とＯＮ状態のスイッチング用
素子のゲート・ソース間に加わっている信号電圧波形を
表わす図であって、横軸はゲート・ソース間電圧ＶGS、
縦軸はドレイン電流ＩDSを示している。なお、スイッチ
ング用素子Ｑ1〜Ｑ4はデプレッション型であり、ＩDSS
はゲート・ソース間電圧ＶGS＝０のときの飽和ドレイン
電流、ＶTHはゲート順方向電流の立ち上がり電圧、ＶP
はピンチオフ電圧、ＩFmaxはゲート順方向電流の立ち上
がり電圧ＶTHが印加されたときの飽和ドレイン電流、Ｖ
Bはゲート逆方向耐圧である。例えば、ピンチオフ電圧
がＶP1＝ＶP2＝ＶP3＝ＶP4＝−１.５Ｖであり、スイッ
チング用素子Ｑ1〜Ｑ4の制御電圧をＶON＝０Ｖ、ＶOFF
＝−３Ｖ、信号切換えスイッチから外部回路をみたイン
ピーダンスがＺ0＝５０Ωとすると、ＯＮ状態となった
スイッチング用素子Ｑ1〜Ｑ4に入力可能な最大電圧波の
振幅は３Ｖとなり、線形最大伝送可能電力は、９０ｍＷ
（１９.５ｄＢｍ）程度となる。
ＥＳＦＥＴ）Ｑ1〜Ｑ4の特性を表わし、さらに、ＯＦＦ
状態のスイッチング用素子とＯＮ状態のスイッチング用
素子のゲート・ソース間に加わっている信号電圧波形を
表わす図であって、横軸はゲート・ソース間電圧ＶGS、
縦軸はドレイン電流ＩDSを示している。なお、スイッチ
ング用素子Ｑ1〜Ｑ4はデプレッション型であり、ＩDSS
はゲート・ソース間電圧ＶGS＝０のときの飽和ドレイン
電流、ＶTHはゲート順方向電流の立ち上がり電圧、ＶP
はピンチオフ電圧、ＩFmaxはゲート順方向電流の立ち上
がり電圧ＶTHが印加されたときの飽和ドレイン電流、Ｖ
Bはゲート逆方向耐圧である。例えば、ピンチオフ電圧
がＶP1＝ＶP2＝ＶP3＝ＶP4＝−１.５Ｖであり、スイッ
チング用素子Ｑ1〜Ｑ4の制御電圧をＶON＝０Ｖ、ＶOFF
＝−３Ｖ、信号切換えスイッチから外部回路をみたイン
ピーダンスがＺ0＝５０Ωとすると、ＯＮ状態となった
スイッチング用素子Ｑ1〜Ｑ4に入力可能な最大電圧波の
振幅は３Ｖとなり、線形最大伝送可能電力は、９０ｍＷ
（１９.５ｄＢｍ）程度となる。
【００１０】しかして、従来の高周波用信号切換えスイ
ッチ１においては、ＡＮＴ端子とＲＸ端子又はＴＸ端子
の間を伝搬する信号電圧ΔＶGSが各スイッチング用素子
Ｑ1〜Ｑ4のゲートバイアスＶGB（ＶON又はＶOFF）を中
心としてゲート・ソース間電圧ＶGSに重畳されるので、
送信時にＴＸ端子から大電力の信号が入力された場合、
ゲート・ソース間電圧ＶGSがスイッチング用素子Ｑ1〜
Ｑ4のピンチオフ電圧ＶPに達する。このとき、送信時に
はＯＮ状態であるはずのスイッチング用素子Ｑ3は、ゲ
ート・ソース間電圧ＶGS（＝ＶON＋ΔＶGS）がピンチオ
フ電圧ＶP以下となる毎に一時的にＯＦＦ状態となるの
で、送信電力波形がクリッピングされて波形歪が生じ
る。すなわち、送信時にＴＸ端子から大電力の信号が入
力された場合、スイッチング用素子の歪み特性が劣化し
てしまう。
ッチ１においては、ＡＮＴ端子とＲＸ端子又はＴＸ端子
の間を伝搬する信号電圧ΔＶGSが各スイッチング用素子
Ｑ1〜Ｑ4のゲートバイアスＶGB（ＶON又はＶOFF）を中
心としてゲート・ソース間電圧ＶGSに重畳されるので、
送信時にＴＸ端子から大電力の信号が入力された場合、
ゲート・ソース間電圧ＶGSがスイッチング用素子Ｑ1〜
Ｑ4のピンチオフ電圧ＶPに達する。このとき、送信時に
はＯＮ状態であるはずのスイッチング用素子Ｑ3は、ゲ
ート・ソース間電圧ＶGS（＝ＶON＋ΔＶGS）がピンチオ
フ電圧ＶP以下となる毎に一時的にＯＦＦ状態となるの
で、送信電力波形がクリッピングされて波形歪が生じ
る。すなわち、送信時にＴＸ端子から大電力の信号が入
力された場合、スイッチング用素子の歪み特性が劣化し
てしまう。
【００１１】また、ＴＸ端子から大電力の信号が入力さ
れた場合には、ＯＦＦ状態であるはずのスイッチング用
素子Ｑ1は、ゲート・ソース間電圧ＶGS（＝ＶOFF＋ΔＶ
GS）がピンチオフ電圧ＶP以上となる毎に一時的にＯＮ
状態となるので、送信電力の一部がＲＸ端子へ漏れ、Ｒ
Ｘ端子のアイソレーションが悪化する。
れた場合には、ＯＦＦ状態であるはずのスイッチング用
素子Ｑ1は、ゲート・ソース間電圧ＶGS（＝ＶOFF＋ΔＶ
GS）がピンチオフ電圧ＶP以上となる毎に一時的にＯＮ
状態となるので、送信電力の一部がＲＸ端子へ漏れ、Ｒ
Ｘ端子のアイソレーションが悪化する。
【００１２】さらに、ＴＸ端子から大電力の信号が入力
された場合には、ＯＦＦ状態であるはずのスイッチング
用素子Ｑ4は、ゲート・ソース間電圧ＶGSがピンチオフ
電圧ＶP以上となる毎に一時的にＯＮとなるので、送信
電力の一部がＧＮＤに落ち、挿入損失が増加する。
された場合には、ＯＦＦ状態であるはずのスイッチング
用素子Ｑ4は、ゲート・ソース間電圧ＶGSがピンチオフ
電圧ＶP以上となる毎に一時的にＯＮとなるので、送信
電力の一部がＧＮＤに落ち、挿入損失が増加する。
【００１３】現在の状況では、高周波回路の電源電圧を
できるだけ小さくしたいという要求があるが、低電圧電
源によってスイッチング用素子を制御する低電圧動作を
行なう場合は、制御電圧ＶON，ＶOFFとピンチオフ電圧
ＶPの差が小さくなるため、スイッチング用素子に大き
な電圧の信号が流れることによるスイッチング性能の劣
化がより顕著になり、線形最大伝送可能電力は減少す
る。従って、上記問題に対して、大電力用のスイッチン
グ用素子を用い、電源電圧を大きくして対処することは
実際的でない。
できるだけ小さくしたいという要求があるが、低電圧電
源によってスイッチング用素子を制御する低電圧動作を
行なう場合は、制御電圧ＶON，ＶOFFとピンチオフ電圧
ＶPの差が小さくなるため、スイッチング用素子に大き
な電圧の信号が流れることによるスイッチング性能の劣
化がより顕著になり、線形最大伝送可能電力は減少す
る。従って、上記問題に対して、大電力用のスイッチン
グ用素子を用い、電源電圧を大きくして対処することは
実際的でない。
【００１４】（第２の従来例）そこで、低電圧電源で大
電力信号のスイッチングを良好に行なうため、特開平５
−１９９０９４号公報では、ピンチオフ電圧の異なる２
種類のスイッチング用素子を用いた高周波スイッチ回路
が開示されている。第１の従来例の信号切換えスイッチ
１に適用するには、送信時にＯＮ状態となるスイッチン
グ用素子Ｑ2，Ｑ3のピンチオフ電圧ＶP2、ＶP3を、他の
スイッチング用素子Ｑ1、Ｑ4のピンチオフ電圧ＶP1、Ｖ
P4より低く設定するとよい。
電力信号のスイッチングを良好に行なうため、特開平５
−１９９０９４号公報では、ピンチオフ電圧の異なる２
種類のスイッチング用素子を用いた高周波スイッチ回路
が開示されている。第１の従来例の信号切換えスイッチ
１に適用するには、送信時にＯＮ状態となるスイッチン
グ用素子Ｑ2，Ｑ3のピンチオフ電圧ＶP2、ＶP3を、他の
スイッチング用素子Ｑ1、Ｑ4のピンチオフ電圧ＶP1、Ｖ
P4より低く設定するとよい。
【００１５】例えば、ＶP1＝ＶP4＝−０．８Ｖ、ＶP2＝
ＶP3＝−２.２Ｖとし、制御電圧をＶON＝０Ｖ、ＶOFF＝
−３Ｖ、信号切換えスイッチから外部回路をみたインピ
ーダンスがＺ0＝５０Ωとすると、送信時にＯＮ状態と
なるスイッチング用素子Ｑ3に入力可能な最大電圧波の
振幅は４.４Ｖとなり、送信時の線形最大伝送可能電力
は、２００ｍＷ（２３ｄＢｍ）程度に増加する。
ＶP3＝−２.２Ｖとし、制御電圧をＶON＝０Ｖ、ＶOFF＝
−３Ｖ、信号切換えスイッチから外部回路をみたインピ
ーダンスがＺ0＝５０Ωとすると、送信時にＯＮ状態と
なるスイッチング用素子Ｑ3に入力可能な最大電圧波の
振幅は４.４Ｖとなり、送信時の線形最大伝送可能電力
は、２００ｍＷ（２３ｄＢｍ）程度に増加する。
【００１６】しかしながら、本従来例の高周波スイッチ
回路では、半導体集積回路に実装した場合、同一ウェハ
上にピンチオフ電圧の異なるスイッチング用素子を形成
しなければならないことからプロセスが複雑となり、コ
ストが高くなり、歩留りが低下するといった問題があ
る。
回路では、半導体集積回路に実装した場合、同一ウェハ
上にピンチオフ電圧の異なるスイッチング用素子を形成
しなければならないことからプロセスが複雑となり、コ
ストが高くなり、歩留りが低下するといった問題があ
る。
【００１７】（第３の従来例）図３は、特開平６−３３
４５０６号公報に開示されている信号切換えスイッチ２
を示す図である。この信号切換えスイッチ２にあって
は、スイッチング用素子が多段接続されている。この方
法では、例えば、第１の従来例の信号切換えスイッチ１
において、各スイッチング用素子Ｑ1、Ｑ2、Ｑ3、Ｑ4に
加えさらに直列にスイッチング用素子Ｑ1′、Ｑ2′、Ｑ
3′、Ｑ4′を接続するとよい。これによって、各スイッ
チング用素子Ｑ1、Ｑ2、Ｑ3、Ｑ4、Ｑ1′、Ｑ2′、
Ｑ3′、Ｑ4′のゲート・ソース間に重畳される電圧波の
振幅は１段構成のときの半分になり、電源電圧を上げる
ことなく、線形最大伝送可能電力を増加させることが可
能となっている。
４５０６号公報に開示されている信号切換えスイッチ２
を示す図である。この信号切換えスイッチ２にあって
は、スイッチング用素子が多段接続されている。この方
法では、例えば、第１の従来例の信号切換えスイッチ１
において、各スイッチング用素子Ｑ1、Ｑ2、Ｑ3、Ｑ4に
加えさらに直列にスイッチング用素子Ｑ1′、Ｑ2′、Ｑ
3′、Ｑ4′を接続するとよい。これによって、各スイッ
チング用素子Ｑ1、Ｑ2、Ｑ3、Ｑ4、Ｑ1′、Ｑ2′、
Ｑ3′、Ｑ4′のゲート・ソース間に重畳される電圧波の
振幅は１段構成のときの半分になり、電源電圧を上げる
ことなく、線形最大伝送可能電力を増加させることが可
能となっている。
【００１８】例えば、第１の従来例と同様のピンチオフ
電圧ＶP＝−１.５Ｖ、制御電圧ＶON＝０Ｖ、ＶOFF＝−
３Ｖに設定されたスイッチング用素子を用い、信号切換
えスイッチから外部回路をみたインピーダンスがＺ0＝
５０Ωとすると、入力可能な最大電圧波の振幅は、２倍
の６Ｖとなり、送信時の線形最大伝送可能電力は、３６
０ｍＷ（２５.６ｄＢｍ）程度に増加する。
電圧ＶP＝−１.５Ｖ、制御電圧ＶON＝０Ｖ、ＶOFF＝−
３Ｖに設定されたスイッチング用素子を用い、信号切換
えスイッチから外部回路をみたインピーダンスがＺ0＝
５０Ωとすると、入力可能な最大電圧波の振幅は、２倍
の６Ｖとなり、送信時の線形最大伝送可能電力は、３６
０ｍＷ（２５.６ｄＢｍ）程度に増加する。
【００１９】しかしながら、この信号切換えスイッチ２
にあっては、スイッチング用素子の数が倍必要となり、
半導体集積回路に実装した場合、素子面積が２倍になる
ことからチップ面積が増大し、コストが増加するといっ
た問題がある。
にあっては、スイッチング用素子の数が倍必要となり、
半導体集積回路に実装した場合、素子面積が２倍になる
ことからチップ面積が増大し、コストが増加するといっ
た問題がある。
【００２０】
【発明が解決しようとする課題】本発明は叙上の従来例
の欠点に鑑みてなされたものであり、その目的とすると
ころは、電源電圧を上げることなく線形最大伝送可能電
力を高め、スイッチング用素子のスイッチング性能を向
上することにある。
の欠点に鑑みてなされたものであり、その目的とすると
ころは、電源電圧を上げることなく線形最大伝送可能電
力を高め、スイッチング用素子のスイッチング性能を向
上することにある。
【００２１】
【発明の開示】本発明の請求項１に記載の信号切換えス
イッチは、半導体素子がスイッチング素子として用いら
れたスイッチ回路と、複数の入出力端子を備え、スイッ
チ回路によって各入出力端子を互いに接続したり、切り
離したりするための信号切換えスイッチにおいて、前記
入出力端子と前記スイッチ回路との間にインピーダンス
変換回路を設け、スイッチ回路からインピーダンス変換
回路をみたインピーダンスを、入出力端子から外部回路
をみたインピーダンスより小さくしたを特徴としてい
る。ここで、入出力端子とは、入力端子、出力端子もし
くは入出力共用端子をさす。
イッチは、半導体素子がスイッチング素子として用いら
れたスイッチ回路と、複数の入出力端子を備え、スイッ
チ回路によって各入出力端子を互いに接続したり、切り
離したりするための信号切換えスイッチにおいて、前記
入出力端子と前記スイッチ回路との間にインピーダンス
変換回路を設け、スイッチ回路からインピーダンス変換
回路をみたインピーダンスを、入出力端子から外部回路
をみたインピーダンスより小さくしたを特徴としてい
る。ここで、入出力端子とは、入力端子、出力端子もし
くは入出力共用端子をさす。
【００２２】請求項１に記載の信号切換えスイッチにあ
っては、スイッチ回路からインピーダンス変換回路をみ
たインピーダンスが、入出力端子から外部回路をみたイ
ンピーダンスより小さくなっているので、インピーダン
ス変換回路を設けたことにより、スイッチ回路内部を伝
搬する信号電力の電圧波の振幅が小さくなる。すなわ
ち、電源電圧を上げることなく、信号切換えスイッチの
最大伝送可能電力が増加する。
っては、スイッチ回路からインピーダンス変換回路をみ
たインピーダンスが、入出力端子から外部回路をみたイ
ンピーダンスより小さくなっているので、インピーダン
ス変換回路を設けたことにより、スイッチ回路内部を伝
搬する信号電力の電圧波の振幅が小さくなる。すなわ
ち、電源電圧を上げることなく、信号切換えスイッチの
最大伝送可能電力が増加する。
【００２３】このように、半導体素子数を増やさないで
信号切換えスイッチの最大伝送可能電力を高めているの
で、安価に製造できるとともに、半導体集積回路に実装
したときに素子面積が大きくならない。さらに、ピンチ
オフ電圧の異なる異種の半導体素子を併用する必要がな
いので、低コストで半導体集積回路内にスイッチ回路を
形成することができ、半導体集積回路の製造プロセスが
複雑になったり、歩留りが低下したりすることがない。
信号切換えスイッチの最大伝送可能電力を高めているの
で、安価に製造できるとともに、半導体集積回路に実装
したときに素子面積が大きくならない。さらに、ピンチ
オフ電圧の異なる異種の半導体素子を併用する必要がな
いので、低コストで半導体集積回路内にスイッチ回路を
形成することができ、半導体集積回路の製造プロセスが
複雑になったり、歩留りが低下したりすることがない。
【００２４】また、半導体素子のスイッチング性能（信
号の波形がクリッピングされる等の歪み特性、半導体素
子が一時的に切り換わって信号がＧＮＤに漏れることに
よる挿入損失、送信側と受信側のアイソレーション特
性）が向上するとともに、半導体素子を低電圧電源で安
定して動作させることが可能となる。すなわち、半導体
素子の制御電圧を中心としてゲート・ソース間電圧に重
畳される電圧波の振幅が小さくなるので、大電力の信号
を入力した場合においても、各半導体素子のスイッチン
グ状態を安定に保つことが可能となり、信号切換えスイ
ッチを低電圧電源で安定して動作させることが可能とな
る。
号の波形がクリッピングされる等の歪み特性、半導体素
子が一時的に切り換わって信号がＧＮＤに漏れることに
よる挿入損失、送信側と受信側のアイソレーション特
性）が向上するとともに、半導体素子を低電圧電源で安
定して動作させることが可能となる。すなわち、半導体
素子の制御電圧を中心としてゲート・ソース間電圧に重
畳される電圧波の振幅が小さくなるので、大電力の信号
を入力した場合においても、各半導体素子のスイッチン
グ状態を安定に保つことが可能となり、信号切換えスイ
ッチを低電圧電源で安定して動作させることが可能とな
る。
【００２５】さらに、半導体素子のＯＦＦ時にゲート・
ソース間電圧がゲート逆方向耐圧に達して半導体素子が
破壊することを防止できるとともに、半導体素子のＯＮ
時にゲート・ソース間電圧がゲート順方向電流の立ち上
がり電圧に達しゲート大電流が流れてスイッチング性能
が劣化することを防止できる。
ソース間電圧がゲート逆方向耐圧に達して半導体素子が
破壊することを防止できるとともに、半導体素子のＯＮ
時にゲート・ソース間電圧がゲート順方向電流の立ち上
がり電圧に達しゲート大電流が流れてスイッチング性能
が劣化することを防止できる。
【００２６】請求項２に記載の実施態様は、請求項１記
載の信号切換えスイッチにおいて、前記インピーダンス
変換回路が、前記スイッチ回路が形成された半導体集積
回路のボンディングワイヤもしくはリードのインダクタ
ンスと、前記半導体集積回路のストレーキャパシタンス
とを用いたものであることを特徴としている。
載の信号切換えスイッチにおいて、前記インピーダンス
変換回路が、前記スイッチ回路が形成された半導体集積
回路のボンディングワイヤもしくはリードのインダクタ
ンスと、前記半導体集積回路のストレーキャパシタンス
とを用いたものであることを特徴としている。
【００２７】請求項２に記載の実施態様にあっては、ス
イッチ回路が形成されている半導体集積回路のボンディ
ングワイヤもしくはリードのインダクタンスとストレー
キャパシタンスをインピーダンス変換回路に利用してい
るので、信号切換えスイッチの構成部品点数を削減する
ことができる。また、スイッチ回路及びインピーダンス
変換回路を構成された半導体集積回路のチップ面積を小
さくすることができる。
イッチ回路が形成されている半導体集積回路のボンディ
ングワイヤもしくはリードのインダクタンスとストレー
キャパシタンスをインピーダンス変換回路に利用してい
るので、信号切換えスイッチの構成部品点数を削減する
ことができる。また、スイッチ回路及びインピーダンス
変換回路を構成された半導体集積回路のチップ面積を小
さくすることができる。
【００２８】従って、信号切換えスイッチを小型化する
ことができると共に製造コストも安価にすることができ
る。
ことができると共に製造コストも安価にすることができ
る。
【００２９】請求項３に記載の実施態様は、請求項１又
は２記載の信号切換えスイッチにおいて、前記インピー
ダンス変換回路が、誘電体多層基板内に形成されたイン
ダクタンス、キャパシタンス及び伝送線路から構成され
ていることを特徴としている。
は２記載の信号切換えスイッチにおいて、前記インピー
ダンス変換回路が、誘電体多層基板内に形成されたイン
ダクタンス、キャパシタンス及び伝送線路から構成され
ていることを特徴としている。
【００３０】このように、インピーダンス変換回路を構
成するインダクタンス、キャパシタンス及びボンディン
グワイヤを誘電体多層基板内に積層することにより、イ
ンピーダンス変換回路を小面積に形成することができ、
信号切換えスイッチの小型化を図ることができる。
成するインダクタンス、キャパシタンス及びボンディン
グワイヤを誘電体多層基板内に積層することにより、イ
ンピーダンス変換回路を小面積に形成することができ、
信号切換えスイッチの小型化を図ることができる。
【００３１】また、請求項３に記載の実施態様によれ
ば、インピーダンス変換回路のＱ値を下げることがで
き、広帯域なインピーダンス変換が実現できる。よっ
て、広帯域にわたって信号切換えスイッチの性能を向上
させることができる。
ば、インピーダンス変換回路のＱ値を下げることがで
き、広帯域なインピーダンス変換が実現できる。よっ
て、広帯域にわたって信号切換えスイッチの性能を向上
させることができる。
【００３２】請求項４に記載の実施態様は、請求項１〜
３記載の信号切換えスイッチにおいて、前記インピーダ
ンス変換回路が、単一正電源動作用の直流カット用キャ
パシタンスと高周波チョーク用インダクタンスとを含ん
でいることを特徴としている。
３記載の信号切換えスイッチにおいて、前記インピーダ
ンス変換回路が、単一正電源動作用の直流カット用キャ
パシタンスと高周波チョーク用インダクタンスとを含ん
でいることを特徴としている。
【００３３】この実施態様によれば、単一正電源動作用
の高周波チョーク用インダクタンス及び直流カット用キ
ャパシタンスをインピーダンス変換回路の一部として利
用しているので、信号切換えスイッチの素子数を削減で
き、半導体集積回路として構成する場合にはチップ面積
を減少させることができる。従って、製造コストの削減
を図ることができる。
の高周波チョーク用インダクタンス及び直流カット用キ
ャパシタンスをインピーダンス変換回路の一部として利
用しているので、信号切換えスイッチの素子数を削減で
き、半導体集積回路として構成する場合にはチップ面積
を減少させることができる。従って、製造コストの削減
を図ることができる。
【００３４】請求項５に記載の実施態様は、請求項１〜
４に記載の信号切換えスイッチにおいて、前記入出力端
子から各インピーダンス変換回路をみたインピーダンス
が前記各外部回路の要求する最適インピーダンスにほぼ
等しくなっていることを特徴としている。
４に記載の信号切換えスイッチにおいて、前記入出力端
子から各インピーダンス変換回路をみたインピーダンス
が前記各外部回路の要求する最適インピーダンスにほぼ
等しくなっていることを特徴としている。
【００３５】請求項５に記載の実施態様にあっては、イ
ンピーダンス変換回路が入出力端子に接続する外部回路
との最適インピーダンスによる整合機能を有しているの
で、入出力端子と外部回路との間に整合回路を設ける必
要がなくなる。
ンピーダンス変換回路が入出力端子に接続する外部回路
との最適インピーダンスによる整合機能を有しているの
で、入出力端子と外部回路との間に整合回路を設ける必
要がなくなる。
【００３６】各入出力端子と外部回路との間に整合回路
が不要になるので、信号切換えスイッチの性能を向上さ
せた状態で、通信システム等の全体における変換損失の
低減を図ることができる。さらに、素子数を減少させ、
半導体集積回路においてはチップ面積を減少させること
ができるので、信号切換えスイッチの製造コストの削減
を図ることができる。
が不要になるので、信号切換えスイッチの性能を向上さ
せた状態で、通信システム等の全体における変換損失の
低減を図ることができる。さらに、素子数を減少させ、
半導体集積回路においてはチップ面積を減少させること
ができるので、信号切換えスイッチの製造コストの削減
を図ることができる。
【００３７】
（第１の実施形態）図４は、本発明の一実施形態による
信号切換えスイッチ１１を示す回路図である。この信号
切換えスイッチ１１は、スイッチング用素子Ｑ1〜Ｑ4と
してＧａＡｓ ＭＥＳＦＥＴのような半導体素子を用い
たスイッチ回路１２と、入出力端子であるＡＮＴ端子、
ＲＸ端子及びＴＸ端子と、インピーダンス変換回路Ｍ１
〜Ｍ３とから構成されている。ここで、スイッチ回路１
２は、従来例として説明した信号切換えスイッチ（ＳＰ
ＤＴスイッチ）１と同じものであるので、同一構成要素
には同一符号を付して説明を省略する。インピーダンス
変換回路Ｍ１はＡＮＴ端子とスイッチ回路１２の間に接
続されており、スイッチ回路１２からインピーダンス変
換回路Ｍ１をみたインピーダンスＺSWがＡＮＴ端子から
外部回路をみたインピーダンスＺ0より小さくなるよう
にしている。同様に、インピーダンス変換回路Ｍ２はＲ
Ｘ端子とスイッチ回路１２の間に接続され、インピーダ
ンス変換回路Ｍ３はＴＸ端子とスイッチ回路１２の間に
接続されており、いずれもインピーダンス変換回路Ｍ２
〜Ｍ３からＲＸ端子又はＴＸ端子をみたインピーダンス
ＺSWがＲＸ端子又はＴＸ端子から外部回路をみたインピ
ーダンスＺ0より小さくなるようにしている。
信号切換えスイッチ１１を示す回路図である。この信号
切換えスイッチ１１は、スイッチング用素子Ｑ1〜Ｑ4と
してＧａＡｓ ＭＥＳＦＥＴのような半導体素子を用い
たスイッチ回路１２と、入出力端子であるＡＮＴ端子、
ＲＸ端子及びＴＸ端子と、インピーダンス変換回路Ｍ１
〜Ｍ３とから構成されている。ここで、スイッチ回路１
２は、従来例として説明した信号切換えスイッチ（ＳＰ
ＤＴスイッチ）１と同じものであるので、同一構成要素
には同一符号を付して説明を省略する。インピーダンス
変換回路Ｍ１はＡＮＴ端子とスイッチ回路１２の間に接
続されており、スイッチ回路１２からインピーダンス変
換回路Ｍ１をみたインピーダンスＺSWがＡＮＴ端子から
外部回路をみたインピーダンスＺ0より小さくなるよう
にしている。同様に、インピーダンス変換回路Ｍ２はＲ
Ｘ端子とスイッチ回路１２の間に接続され、インピーダ
ンス変換回路Ｍ３はＴＸ端子とスイッチ回路１２の間に
接続されており、いずれもインピーダンス変換回路Ｍ２
〜Ｍ３からＲＸ端子又はＴＸ端子をみたインピーダンス
ＺSWがＲＸ端子又はＴＸ端子から外部回路をみたインピ
ーダンスＺ0より小さくなるようにしている。
【００３８】しかして、この信号切換えスイッチ１１に
あっては、入出力端子であるＡＮＴ端子、ＲＸ端子及び
ＴＸ端子とスイッチ回路１２の間にそれぞれインピーダ
ンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１２から
インピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダン
スＺSWが、ＡＮＴ端子、ＲＸ端子及びＴＸ端子から外部
回路をみたインピーダンスＺ0より小さくなるようにし
ているので、スイッチ回路１２内部を伝搬する信号電力
の電圧波の振幅を小さくすることができる。よって、ス
イッチング用素子Ｑ1〜Ｑ4の制御電圧を中心としてゲー
ト・ソース間電圧に重畳される電圧波の振幅が小さくな
り、大電力の信号を入力した場合においても、各スイッ
チング用素子Ｑ1〜Ｑ4のスイッチング状態を安定に保つ
ことが可能となり、最大伝送可能電力が向上し、低電圧
動作におけるスイッチング性能（挿入損失、アイソレー
ション、歪み特性等）を向上させることができる。ま
た、スイッチング用素子Ｑ1〜Ｑ4のＯＦＦ時にゲート・
ソース間電圧がゲート逆方向耐圧ＶBに達して半導体素
子が破壊することを防止できる。さらに、半導体素子の
ＯＮ時にゲート・ソース間電圧がゲート順方向電流の立
ち上がり電圧ＶTHに達して、ゲート大電流が流れ、スイ
ッチング性能が劣化することを防止できる。
あっては、入出力端子であるＡＮＴ端子、ＲＸ端子及び
ＴＸ端子とスイッチ回路１２の間にそれぞれインピーダ
ンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１２から
インピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダン
スＺSWが、ＡＮＴ端子、ＲＸ端子及びＴＸ端子から外部
回路をみたインピーダンスＺ0より小さくなるようにし
ているので、スイッチ回路１２内部を伝搬する信号電力
の電圧波の振幅を小さくすることができる。よって、ス
イッチング用素子Ｑ1〜Ｑ4の制御電圧を中心としてゲー
ト・ソース間電圧に重畳される電圧波の振幅が小さくな
り、大電力の信号を入力した場合においても、各スイッ
チング用素子Ｑ1〜Ｑ4のスイッチング状態を安定に保つ
ことが可能となり、最大伝送可能電力が向上し、低電圧
動作におけるスイッチング性能（挿入損失、アイソレー
ション、歪み特性等）を向上させることができる。ま
た、スイッチング用素子Ｑ1〜Ｑ4のＯＦＦ時にゲート・
ソース間電圧がゲート逆方向耐圧ＶBに達して半導体素
子が破壊することを防止できる。さらに、半導体素子の
ＯＮ時にゲート・ソース間電圧がゲート順方向電流の立
ち上がり電圧ＶTHに達して、ゲート大電流が流れ、スイ
ッチング性能が劣化することを防止できる。
【００３９】なお、本発明は、一般的にいうと、インピ
ーダンス変換回路Ｍ１〜Ｍ３によりスイッチ回路１２か
ら外部回路をみたインピーダンスを減少させ、スイッチ
回路１２に流れる信号の電圧振幅を減少させたものであ
る。すなわち、スイッチ回路１２から外部回路をみたイ
ンピーダンスをＺSWとすると、信号電力Ｐが送られてき
た場合、スイッチ回路１２に伝送される電圧波の最大振
幅ＶSWはＶSW＝（２ＺSWＰ）1/2で表わされるから、ス
イッチ回路１２のインピーダンスＺSWを小さくすること
により、スイッチ回路１２を流れる信号電圧ＶSWを小さ
くすることができる。よって、スイッチング用素子Ｑ1
〜Ｑ4の低電圧動作におけるスイッチング性能の劣化を
防止することができる。本実施形態ではスイッチング用
素子Ｑ1〜Ｑ4としてＧａＡｓ ＭＥＳＦＥＴを例として
用いたが、他の半導体素子、例えばＰＩＮダイオード等
を用いても、低電圧電源を用いたスイッチ回路に大きな
電圧の信号が発生するのを防止してスイッチング性能の
劣化を防止することが可能である（以下の実施形態にお
いても同様）。
ーダンス変換回路Ｍ１〜Ｍ３によりスイッチ回路１２か
ら外部回路をみたインピーダンスを減少させ、スイッチ
回路１２に流れる信号の電圧振幅を減少させたものであ
る。すなわち、スイッチ回路１２から外部回路をみたイ
ンピーダンスをＺSWとすると、信号電力Ｐが送られてき
た場合、スイッチ回路１２に伝送される電圧波の最大振
幅ＶSWはＶSW＝（２ＺSWＰ）1/2で表わされるから、ス
イッチ回路１２のインピーダンスＺSWを小さくすること
により、スイッチ回路１２を流れる信号電圧ＶSWを小さ
くすることができる。よって、スイッチング用素子Ｑ1
〜Ｑ4の低電圧動作におけるスイッチング性能の劣化を
防止することができる。本実施形態ではスイッチング用
素子Ｑ1〜Ｑ4としてＧａＡｓ ＭＥＳＦＥＴを例として
用いたが、他の半導体素子、例えばＰＩＮダイオード等
を用いても、低電圧電源を用いたスイッチ回路に大きな
電圧の信号が発生するのを防止してスイッチング性能の
劣化を防止することが可能である（以下の実施形態にお
いても同様）。
【００４０】（第２の実施形態）図５は、本発明の別な
実施形態による信号切換えスイッチ１３を示す回路図で
ある。インピーダンス変換回路Ｍ１は、Ｌ型接続された
インダクタンスＬANTとキャパシタンスＣANTからなるＬ
型無損失回路であり、信号の周波数をｆとするとき、イ
ンダクタンスＬANTによるインピーダンスがｊ（２π
ｆ）ＬANT＝ｊ２５Ω、キャパシタンスＣANTによるイン
ピーダンスが−ｊ／（２πｆＣANT）＝−ｊ５０Ωとな
っている。従って、ＡＮＴ端子から外部回路をみたイン
ピーダンスがＺ0＝５０Ωのとき、スイッチ回路１２か
らインピーダンス変換回路Ｍ１をみたインピーダンスは
ＺSW＝２５Ωになる。同様に、インピーダンス変換回路
Ｍ２，Ｍ３は、それぞれＬ型接続されたインダクタンス
ＬRX、ＬTXとキャパシタンスＣRX、ＣTXとからなるＬ型
無損失回路であり、インダクタンスＬRX、ＬTXによるイ
ンピーダンスはｊ（２πｆ）ＬRX＝ｊ２５Ω、ｊ（２π
ｆ）ＬTX＝ｊ２５Ω、キャパシタンスＣRX、ＣTXによる
インピーダンスは−ｊ／（２πｆＣRX）＝−ｊ５０Ω、
−ｊ／（２πｆＣTX）＝−ｊ５０Ωとなっている。従っ
て、ＲＸ端子又はＴＸ端子から外部回路をみたインピー
ダンスがＺ0＝５０Ωのとき、スイッチ回路１２からＲ
Ｘ端子又はＴＸ端子をみたインピーダンスもＺSW＝２５
Ωになる。なお、インダクタンスＬANT、ＬRX、ＬTX、
キャパシタンスＣANT、ＣRX、ＣTXの素子定数は回路を
流れる信号の周波数ｆによって定まり、１.９ＧＨｚに
おいては、ＬANT＝ＬRX＝ＬTX＝２.０９４ｎＨ、ＣANT
＝ＣRX＝ＣTX＝１.６７５ｐＦとなっている。
実施形態による信号切換えスイッチ１３を示す回路図で
ある。インピーダンス変換回路Ｍ１は、Ｌ型接続された
インダクタンスＬANTとキャパシタンスＣANTからなるＬ
型無損失回路であり、信号の周波数をｆとするとき、イ
ンダクタンスＬANTによるインピーダンスがｊ（２π
ｆ）ＬANT＝ｊ２５Ω、キャパシタンスＣANTによるイン
ピーダンスが−ｊ／（２πｆＣANT）＝−ｊ５０Ωとな
っている。従って、ＡＮＴ端子から外部回路をみたイン
ピーダンスがＺ0＝５０Ωのとき、スイッチ回路１２か
らインピーダンス変換回路Ｍ１をみたインピーダンスは
ＺSW＝２５Ωになる。同様に、インピーダンス変換回路
Ｍ２，Ｍ３は、それぞれＬ型接続されたインダクタンス
ＬRX、ＬTXとキャパシタンスＣRX、ＣTXとからなるＬ型
無損失回路であり、インダクタンスＬRX、ＬTXによるイ
ンピーダンスはｊ（２πｆ）ＬRX＝ｊ２５Ω、ｊ（２π
ｆ）ＬTX＝ｊ２５Ω、キャパシタンスＣRX、ＣTXによる
インピーダンスは−ｊ／（２πｆＣRX）＝−ｊ５０Ω、
−ｊ／（２πｆＣTX）＝−ｊ５０Ωとなっている。従っ
て、ＲＸ端子又はＴＸ端子から外部回路をみたインピー
ダンスがＺ0＝５０Ωのとき、スイッチ回路１２からＲ
Ｘ端子又はＴＸ端子をみたインピーダンスもＺSW＝２５
Ωになる。なお、インダクタンスＬANT、ＬRX、ＬTX、
キャパシタンスＣANT、ＣRX、ＣTXの素子定数は回路を
流れる信号の周波数ｆによって定まり、１.９ＧＨｚに
おいては、ＬANT＝ＬRX＝ＬTX＝２.０９４ｎＨ、ＣANT
＝ＣRX＝ＣTX＝１.６７５ｐＦとなっている。
【００４１】図６、図７はそれぞれ、信号切換えスイッ
チ１３に３６０ｍＷの信号電力を入力したときの、入力
端子（すなわち、ＴＸ端子またはＡＮＴ端子）、スイッ
チ回路１２内部、出力端子（すなわち、ＡＮＴ端子また
はＲＸ端子）における電圧波形及び電流波形を示す図で
ある。但し、簡単のため、スイッチ回路１２内部での抵
抗損失は０であるとして計算している。入出力端子であ
るＡＮＴ端子、ＲＸ端子、ＴＸ端子はＺ0＝５０Ω系で
あるから、電圧波の最大振幅は６Ｖ［＝（２Ｐ
Ｚ0）1/2］、電流波の最大振幅は１２０ｍＡ［＝（２Ｐ
／Ｚ0）1/2］となっているが、スイッチ回路１２の内部
ではインピーダンス変換回路Ｍ１〜Ｍ３によりＺSW＝２
５Ω系となっているため、電圧波の最大振幅は４.２４
Ｖ［＝（２ＰＺSW）1/2］、電流波の最大振幅は１７０
ｍＡ［＝（２Ｐ／ＺSW）1/2］となっている。
チ１３に３６０ｍＷの信号電力を入力したときの、入力
端子（すなわち、ＴＸ端子またはＡＮＴ端子）、スイッ
チ回路１２内部、出力端子（すなわち、ＡＮＴ端子また
はＲＸ端子）における電圧波形及び電流波形を示す図で
ある。但し、簡単のため、スイッチ回路１２内部での抵
抗損失は０であるとして計算している。入出力端子であ
るＡＮＴ端子、ＲＸ端子、ＴＸ端子はＺ0＝５０Ω系で
あるから、電圧波の最大振幅は６Ｖ［＝（２Ｐ
Ｚ0）1/2］、電流波の最大振幅は１２０ｍＡ［＝（２Ｐ
／Ｚ0）1/2］となっているが、スイッチ回路１２の内部
ではインピーダンス変換回路Ｍ１〜Ｍ３によりＺSW＝２
５Ω系となっているため、電圧波の最大振幅は４.２４
Ｖ［＝（２ＰＺSW）1/2］、電流波の最大振幅は１７０
ｍＡ［＝（２Ｐ／ＺSW）1/2］となっている。
【００４２】しかして、入出力端子であるＡＮＴ端子、
ＲＸ端子、ＴＸ端子から３６０ｍＷの信号電力を入力す
ると、スイッチ回路１２を伝搬する電圧波の最大振幅は
インピーダンスＺ0＝５０Ωにより、６Ｖに達するはず
であるが、インピーダンス変換回路Ｍ１〜Ｍ３によりイ
ンピーダンスＺSWを２５Ω（インピーダンスＺ0の１／
２倍）とすれば、スイッチ回路１２を伝搬する電圧波の
最大振幅は４.２４Ｖ（１／√２倍）に下がる。そのか
わり、電流波の最大振幅は、Ｚ0＝５０Ωでは１２０ｍ
Ａであったが、ＺSW＝２５Ωでは１７０ｍＡと√２倍に
増加する。
ＲＸ端子、ＴＸ端子から３６０ｍＷの信号電力を入力す
ると、スイッチ回路１２を伝搬する電圧波の最大振幅は
インピーダンスＺ0＝５０Ωにより、６Ｖに達するはず
であるが、インピーダンス変換回路Ｍ１〜Ｍ３によりイ
ンピーダンスＺSWを２５Ω（インピーダンスＺ0の１／
２倍）とすれば、スイッチ回路１２を伝搬する電圧波の
最大振幅は４.２４Ｖ（１／√２倍）に下がる。そのか
わり、電流波の最大振幅は、Ｚ0＝５０Ωでは１２０ｍ
Ａであったが、ＺSW＝２５Ωでは１７０ｍＡと√２倍に
増加する。
【００４３】このように、入出力端子であるＡＮＴ端
子、ＲＸ端子、ＴＸ端子とスイッチ回路１２の間にイン
ピーダンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１
２からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピ
ーダンスＺSWが、入出力端子であるＡＮＴ端子、ＲＸ端
子、ＴＸ端子から外部回路をみたインピーダンスＺ0よ
り小さくなるようにインピーダンス変換回路Ｍ１〜Ｍ３
を設計することで、スイッチ回路１２内部を伝搬する信
号電力の電圧波の振幅を小さくすることができる。
子、ＲＸ端子、ＴＸ端子とスイッチ回路１２の間にイン
ピーダンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１
２からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピ
ーダンスＺSWが、入出力端子であるＡＮＴ端子、ＲＸ端
子、ＴＸ端子から外部回路をみたインピーダンスＺ0よ
り小さくなるようにインピーダンス変換回路Ｍ１〜Ｍ３
を設計することで、スイッチ回路１２内部を伝搬する信
号電力の電圧波の振幅を小さくすることができる。
【００４４】従って、スイッチング用素子Ｑ1〜Ｑ4の制
御電圧を中心としてゲート・ソース間電圧に重畳される
電圧波の振幅が小さくなり、大電力の信号を入力した場
合においても、各スイッチング用素子Ｑ1〜Ｑ4のスイッ
チング状態を安定に保つことが可能となり、最大伝送可
能電力や、低電圧動作におけるスイッチング性能（挿入
損失、アイソレーション、歪み特性等）を向上させるこ
とができる。
御電圧を中心としてゲート・ソース間電圧に重畳される
電圧波の振幅が小さくなり、大電力の信号を入力した場
合においても、各スイッチング用素子Ｑ1〜Ｑ4のスイッ
チング状態を安定に保つことが可能となり、最大伝送可
能電力や、低電圧動作におけるスイッチング性能（挿入
損失、アイソレーション、歪み特性等）を向上させるこ
とができる。
【００４５】また、図２に示すように、スイッチング用
素子Ｑ1〜Ｑ4のＯＦＦ時にゲート・ソース間電圧がスイ
ッチング用素子Ｑ1〜Ｑ4のゲート逆方向耐圧ＶBに達す
るとスイッチング用素子Ｑ1〜Ｑ4の破壊が生じるが、本
発明によれば、この耐圧制限も緩和することが可能とな
る。
素子Ｑ1〜Ｑ4のＯＦＦ時にゲート・ソース間電圧がスイ
ッチング用素子Ｑ1〜Ｑ4のゲート逆方向耐圧ＶBに達す
るとスイッチング用素子Ｑ1〜Ｑ4の破壊が生じるが、本
発明によれば、この耐圧制限も緩和することが可能とな
る。
【００４６】さらに、スイッチング用素子Ｑ1〜Ｑ4のＯ
Ｎ時にゲート・ソース間電圧がゲート順方向電流の立ち
上がり電圧ＶTHに達するとゲート大電流が流れ、スイッ
チング性能が劣化するが、本発明では、この影響も緩和
することが可能である。
Ｎ時にゲート・ソース間電圧がゲート順方向電流の立ち
上がり電圧ＶTHに達するとゲート大電流が流れ、スイッ
チング性能が劣化するが、本発明では、この影響も緩和
することが可能である。
【００４７】なお、これらの諸効果は、インピーダンス
変換回路Ｍ１〜Ｍ３によりスイッチ回路１２内部のイン
ピーダンスを低下させ、電圧振幅を減少させたことによ
り、スイッチング用素子の電圧的な制限から生じるスイ
ッチング性能の劣化を緩和したものであって、本実施形
態では例としてスイッチング用素子にＧａＡｓＭＥＳＦ
ＥＴを用いたが、他のスイッチング用半導体素子、例え
ばＰＩＮダイオード等においても、耐圧等の電圧的な制
限を緩和することが可能である。
変換回路Ｍ１〜Ｍ３によりスイッチ回路１２内部のイン
ピーダンスを低下させ、電圧振幅を減少させたことによ
り、スイッチング用素子の電圧的な制限から生じるスイ
ッチング性能の劣化を緩和したものであって、本実施形
態では例としてスイッチング用素子にＧａＡｓＭＥＳＦ
ＥＴを用いたが、他のスイッチング用半導体素子、例え
ばＰＩＮダイオード等においても、耐圧等の電圧的な制
限を緩和することが可能である。
【００４８】（第３の実施形態）図８は、本発明の別な
実施形態による信号切換えスイッチ１４を示す平面図で
ある。この信号切換えスイッチ１４においては、スイッ
チ回路１２はＩＣ（半導体集積回路）チップ１５上に形
成されている。１６、１７、１８はそれぞれ、ＩＣチッ
プ１５上に形成されているスイッチ回路１２のＡＮＴ側
端子電極、ＲＸ側端子電極、ＴＸ側端子電極である。ス
イッチ回路１２を形成されたＩＣチップ１５は、ダイパ
ッド１９上にダイボンドされている。ダイパッド１９か
らは３本のグランド端子２０が延出されている。また、
ＩＣチップ１５を封止しているモールドパッケージ２１
には、ＡＮＴ端子となるＡＮＴリード２２と、ＲＸ端子
となるＲＸリード２３と、ＴＸ端子となるＴＸリード２
４の各端部が埋めこまれている。ＡＮＴリード２２とス
イッチ回路１２のＡＮＴ側端子電極１６はボンディング
ワイヤ２５により接続されており、ＲＸリード２３とス
イッチ回路１２のＲＸ側端子電極１７はボンディングワ
イヤ２６により接続されており、ＴＸリード２４とスイ
ッチ回路１２のＴＸ側端子電極１８はボンディングワイ
ヤ２７により接続されている。また、２８、２９、３０
はそれぞれＡＮＴ側端子電極１６、ＲＸ側端子電極１
７、ＴＸ側端子電極１８の近傍に設けられたグランド電
極であって、バイアホール３１を介してダイパッド１９
に導通している。そして、スイッチ回路１２のＡＮＴ端
子電極１６ａとグランド電極２８はＩＣチップ１５上に
形成されたＭＩＭキャパシタ３２によって接続されてお
り、同様にＲＸ端子電極１７ａとグランド電極２９はＭ
ＩＭキャパシタ３３により接続されており、ＴＸ端子電
極１８ａとグランド電極３０はＭＩＭキャパシタ３４に
より接続されている。
実施形態による信号切換えスイッチ１４を示す平面図で
ある。この信号切換えスイッチ１４においては、スイッ
チ回路１２はＩＣ（半導体集積回路）チップ１５上に形
成されている。１６、１７、１８はそれぞれ、ＩＣチッ
プ１５上に形成されているスイッチ回路１２のＡＮＴ側
端子電極、ＲＸ側端子電極、ＴＸ側端子電極である。ス
イッチ回路１２を形成されたＩＣチップ１５は、ダイパ
ッド１９上にダイボンドされている。ダイパッド１９か
らは３本のグランド端子２０が延出されている。また、
ＩＣチップ１５を封止しているモールドパッケージ２１
には、ＡＮＴ端子となるＡＮＴリード２２と、ＲＸ端子
となるＲＸリード２３と、ＴＸ端子となるＴＸリード２
４の各端部が埋めこまれている。ＡＮＴリード２２とス
イッチ回路１２のＡＮＴ側端子電極１６はボンディング
ワイヤ２５により接続されており、ＲＸリード２３とス
イッチ回路１２のＲＸ側端子電極１７はボンディングワ
イヤ２６により接続されており、ＴＸリード２４とスイ
ッチ回路１２のＴＸ側端子電極１８はボンディングワイ
ヤ２７により接続されている。また、２８、２９、３０
はそれぞれＡＮＴ側端子電極１６、ＲＸ側端子電極１
７、ＴＸ側端子電極１８の近傍に設けられたグランド電
極であって、バイアホール３１を介してダイパッド１９
に導通している。そして、スイッチ回路１２のＡＮＴ端
子電極１６ａとグランド電極２８はＩＣチップ１５上に
形成されたＭＩＭキャパシタ３２によって接続されてお
り、同様にＲＸ端子電極１７ａとグランド電極２９はＭ
ＩＭキャパシタ３３により接続されており、ＴＸ端子電
極１８ａとグランド電極３０はＭＩＭキャパシタ３４に
より接続されている。
【００４９】図９は上記信号切換えスイッチ１４の等価
回路図である。この信号切換えスイッチ１４にあって
は、ＡＮＴ端子、ＲＸ端子、ＴＸ端子とスイッチ回路１
２の間に挿入されているインピーダンス変換回路Ｍ１〜
Ｍ３は、いずれもインダクタンスＬL1，ＬL2，ＬL3とキ
ャパシタンスＣS1，ＣS2，ＣS3からなるＬ型回路とイン
ダクタンスＬW1，ＬW2とキャパシタンスＣM1，ＣM2，Ｃ
M3からなるＬ型回路の２段構成となっている。
回路図である。この信号切換えスイッチ１４にあって
は、ＡＮＴ端子、ＲＸ端子、ＴＸ端子とスイッチ回路１
２の間に挿入されているインピーダンス変換回路Ｍ１〜
Ｍ３は、いずれもインダクタンスＬL1，ＬL2，ＬL3とキ
ャパシタンスＣS1，ＣS2，ＣS3からなるＬ型回路とイン
ダクタンスＬW1，ＬW2とキャパシタンスＣM1，ＣM2，Ｃ
M3からなるＬ型回路の２段構成となっている。
【００５０】インピーダンス変換回路Ｍ１においては、
ＡＮＴリード２２の先端がＡＮＴ端子となっており、イ
ンダクタンスＬL1はＡＮＴリード２２のインダクタンス
により構成され、キャパシタンスＣS1はＡＮＴリード２
２とグランド端子２０の間のストレーキャパシタンスに
より構成され、インダクタンスＬW1，ＬW2はボンディン
グワイヤ２５のインダクタンスにより構成され、大容量
のキャパシタンスＣM1はＭＩＭキャパシタンス３２によ
り構成されている。
ＡＮＴリード２２の先端がＡＮＴ端子となっており、イ
ンダクタンスＬL1はＡＮＴリード２２のインダクタンス
により構成され、キャパシタンスＣS1はＡＮＴリード２
２とグランド端子２０の間のストレーキャパシタンスに
より構成され、インダクタンスＬW1，ＬW2はボンディン
グワイヤ２５のインダクタンスにより構成され、大容量
のキャパシタンスＣM1はＭＩＭキャパシタンス３２によ
り構成されている。
【００５１】同様に、インピーダンス変換回路Ｍ２にお
いては、ＲＸリード２３の先端がＲＸ端子となってお
り、インダクタンスＬL2はＲＸリード２３のインダクタ
ンスにより構成され、キャパシタンスＣS2はＲＸリード
２３とグランド端子２０の間のストレーキャパシタンス
により構成され、インダクタンスＬW1，ＬW2はボンディ
ングワイヤ２６のインダクタンスにより構成され、大容
量のキャパシタンスＣM2はＭＩＭキャパシタンス３３に
より構成されている。
いては、ＲＸリード２３の先端がＲＸ端子となってお
り、インダクタンスＬL2はＲＸリード２３のインダクタ
ンスにより構成され、キャパシタンスＣS2はＲＸリード
２３とグランド端子２０の間のストレーキャパシタンス
により構成され、インダクタンスＬW1，ＬW2はボンディ
ングワイヤ２６のインダクタンスにより構成され、大容
量のキャパシタンスＣM2はＭＩＭキャパシタンス３３に
より構成されている。
【００５２】同じく、インピーダンス変換回路Ｍ３にお
いては、ＴＸリード２４の先端がＴＸ端子となってお
り、インダクタンスＬL3はＴＸリード２４のインダクタ
ンスにより構成され、キャパシタンスＣS3はＴＸリード
２４とグランド端子２０の間のストレーキャパシタンス
により構成され、インダクタンスＬW1，ＬW2はボンディ
ングワイヤ２７のインダクタンスにより構成され、大容
量のキャパシタンスＣM3はＭＩＭキャパシタンス３４に
より構成されている。
いては、ＴＸリード２４の先端がＴＸ端子となってお
り、インダクタンスＬL3はＴＸリード２４のインダクタ
ンスにより構成され、キャパシタンスＣS3はＴＸリード
２４とグランド端子２０の間のストレーキャパシタンス
により構成され、インダクタンスＬW1，ＬW2はボンディ
ングワイヤ２７のインダクタンスにより構成され、大容
量のキャパシタンスＣM3はＭＩＭキャパシタンス３４に
より構成されている。
【００５３】本実施形態によれば、信号切換えスイッチ
１４をモールドパッケージ２１に納める際に問題とな
る、ＡＮＴリード２２、ＲＸリード２３、ＴＸリード２
４やボンディングワイヤ２５，２６，２７の各インダク
タンスＬL1，ＬL2，ＬL3やＬW1，ＬW2、ＡＮＴリード２
２、ＲＸリード２３、ＴＸリード２４とグランド端子２
０の間のストレーキャパシタンスＣS1，ＣS2，ＣS3をイ
ンピーダンス変換回路Ｍ１〜Ｍ３の一部として積極的に
利用することができ、ＩＣチップ１５のチップ面積を小
さくすることが可能となり、信号切換えスイッチ１４の
性能を向上した状態で、ＩＣチップ１５の面積を小さく
でき、製造コストを低廉にできる。
１４をモールドパッケージ２１に納める際に問題とな
る、ＡＮＴリード２２、ＲＸリード２３、ＴＸリード２
４やボンディングワイヤ２５，２６，２７の各インダク
タンスＬL1，ＬL2，ＬL3やＬW1，ＬW2、ＡＮＴリード２
２、ＲＸリード２３、ＴＸリード２４とグランド端子２
０の間のストレーキャパシタンスＣS1，ＣS2，ＣS3をイ
ンピーダンス変換回路Ｍ１〜Ｍ３の一部として積極的に
利用することができ、ＩＣチップ１５のチップ面積を小
さくすることが可能となり、信号切換えスイッチ１４の
性能を向上した状態で、ＩＣチップ１５の面積を小さく
でき、製造コストを低廉にできる。
【００５４】（第４の実施形態）図１０は、本発明のさ
らに別な実施形態による信号切換えスイッチ３５を示す
斜視図、図１１はその等価回路図である。この信号切換
えスイッチ３５にあっては、インピーダンス変換回路Ｍ
１〜Ｍ３が構成された誘電体多層基板３６の上面に、ス
イッチ回路１２を形成されたＩＣチップ１５が実装さ
れ、ＩＣチップ１５と誘電体多層基板３６とがボンディ
ングワイヤ３７により接続されている。
らに別な実施形態による信号切換えスイッチ３５を示す
斜視図、図１１はその等価回路図である。この信号切換
えスイッチ３５にあっては、インピーダンス変換回路Ｍ
１〜Ｍ３が構成された誘電体多層基板３６の上面に、ス
イッチ回路１２を形成されたＩＣチップ１５が実装さ
れ、ＩＣチップ１５と誘電体多層基板３６とがボンディ
ングワイヤ３７により接続されている。
【００５５】インピーダンス変換回路Ｍ１〜Ｍ３は、図
１１に示すように、誘電体多層基板３６の内部に多段に
形成されたインダクタンスＬA1，ＬA2，ＬA3；ＬB1，Ｌ
B2，ＬB3；ＬC1，ＬC2，ＬC3とキャパシタンスＣA1，Ｃ
A2，ＣA3；ＣB1，ＣB2，ＣB3；ＣC1，ＣC2，ＣC3と伝送
線路ＭＳ1；ＭＳ2；ＭＳ3により構成されている。
１１に示すように、誘電体多層基板３６の内部に多段に
形成されたインダクタンスＬA1，ＬA2，ＬA3；ＬB1，Ｌ
B2，ＬB3；ＬC1，ＬC2，ＬC3とキャパシタンスＣA1，Ｃ
A2，ＣA3；ＣB1，ＣB2，ＣB3；ＣC1，ＣC2，ＣC3と伝送
線路ＭＳ1；ＭＳ2；ＭＳ3により構成されている。
【００５６】インピーダンス変換回路Ｍ１においては、
ＡＮＴ端子とスイッチ回路１２間に直列にインダクタン
スＬA1、キャパシタンスＣA1、伝送線路ＭＳ1、インダ
クタンスＬA3が接続され、インダクタンスＬA1とキャパ
シタンスＣA1の接続点がインダクタンスＬA2を介してＧ
ＮＤに接続され、キャパシタンスＣA1と伝送線路ＭＳ1
の接続点がキャパシタンスＣA2を介してＧＮＤに接続さ
れ、伝送線路ＭＳ1とインダクタンスＬA3の接続点がキ
ャパシタンスＣA3を介してＧＮＤに接続されている。
ＡＮＴ端子とスイッチ回路１２間に直列にインダクタン
スＬA1、キャパシタンスＣA1、伝送線路ＭＳ1、インダ
クタンスＬA3が接続され、インダクタンスＬA1とキャパ
シタンスＣA1の接続点がインダクタンスＬA2を介してＧ
ＮＤに接続され、キャパシタンスＣA1と伝送線路ＭＳ1
の接続点がキャパシタンスＣA2を介してＧＮＤに接続さ
れ、伝送線路ＭＳ1とインダクタンスＬA3の接続点がキ
ャパシタンスＣA3を介してＧＮＤに接続されている。
【００５７】同様に、インピーダンス変換回路Ｍ２（Ｍ
３）においては、ＲＸ端子（ＴＸ端子）とスイッチ回路
１２間に直列にインダクタンスＬB1（ＬC1）、キャパシ
タンスＣB1（ＣC1）、伝送線路ＭＳ2（ＭＳ3）、インダ
クタンスＬB3（ＬC3）が接続され、インダクタンスＬB1
（ＬC1）とキャパシタンスＣB1（ＣC1）の接続点がイン
ダクタンスＬB2（ＬC2）を介してＧＮＤに接続され、キ
ャパシタンスＣB1（ＣC1）と伝送線路ＭＳ2（ＭＳ3）の
接続点がキャパシタンスＣB2（ＣC2）を介してＧＮＤに
接続され、伝送線路ＭＳ2（ＭＳ3）とインダクタンスＬ
B3（ＬC3）の接続点がキャパシタンスＣB3（ＣC3）を介
してＧＮＤに接続されている。なお、ボンディングワイ
ヤ３７のインダクタンスがインピーダンス変換回路Ｍ１
〜Ｍ３に利用されており、ボンデイングワイヤ３７がイ
ンピーダンス変換回路Ｍ１〜Ｍ３の一部となっている。
３）においては、ＲＸ端子（ＴＸ端子）とスイッチ回路
１２間に直列にインダクタンスＬB1（ＬC1）、キャパシ
タンスＣB1（ＣC1）、伝送線路ＭＳ2（ＭＳ3）、インダ
クタンスＬB3（ＬC3）が接続され、インダクタンスＬB1
（ＬC1）とキャパシタンスＣB1（ＣC1）の接続点がイン
ダクタンスＬB2（ＬC2）を介してＧＮＤに接続され、キ
ャパシタンスＣB1（ＣC1）と伝送線路ＭＳ2（ＭＳ3）の
接続点がキャパシタンスＣB2（ＣC2）を介してＧＮＤに
接続され、伝送線路ＭＳ2（ＭＳ3）とインダクタンスＬ
B3（ＬC3）の接続点がキャパシタンスＣB3（ＣC3）を介
してＧＮＤに接続されている。なお、ボンディングワイ
ヤ３７のインダクタンスがインピーダンス変換回路Ｍ１
〜Ｍ３に利用されており、ボンデイングワイヤ３７がイ
ンピーダンス変換回路Ｍ１〜Ｍ３の一部となっている。
【００５８】このように、インピーダンス変換回路Ｍ１
〜Ｍ３を誘電体多層基板３６に形成することにより、小
さな実装面積において、インピーダンス変換回路Ｍ１〜
Ｍ３をインダクタンスＬA1〜ＬC3、キャパシタンスＣA1
〜ＣC3、伝送線路ＭＳ1〜ＭＳ3及びボンディングワイヤ
３７により多段に形成することができる。
〜Ｍ３を誘電体多層基板３６に形成することにより、小
さな実装面積において、インピーダンス変換回路Ｍ１〜
Ｍ３をインダクタンスＬA1〜ＬC3、キャパシタンスＣA1
〜ＣC3、伝送線路ＭＳ1〜ＭＳ3及びボンディングワイヤ
３７により多段に形成することができる。
【００５９】従って、インピーダンス変換回路Ｍ１〜Ｍ
３のＱ値を下げることができ、広帯域なインピーダンス
変換が実現できる。よって、広帯域にわたってスイッチ
回路１２の性能を向上することができる。また、このイ
ンピーダンス変換回路Ｍ１〜Ｍ３は誘電体多層基板３６
に形成しているため、実装面積が小さくて済み、信号切
換えスイッチ３５を小型化することができる。
３のＱ値を下げることができ、広帯域なインピーダンス
変換が実現できる。よって、広帯域にわたってスイッチ
回路１２の性能を向上することができる。また、このイ
ンピーダンス変換回路Ｍ１〜Ｍ３は誘電体多層基板３６
に形成しているため、実装面積が小さくて済み、信号切
換えスイッチ３５を小型化することができる。
【００６０】（第５の実施形態）図１２は、本発明のさ
らに別な実施形態による信号切換えスイッチ３８を示す
回路図である。この信号切換えスイッチ３８は、単一正
電源動作を実現するために直流カット用キャパシタンス
ＣDCと高周波チョーク用インダクタンスＬRFを付加して
おり、この直流カット用キャパシタンスＣDCと高周波チ
ョーク用インダクタンスＬRFをインピーダンス変換回路
Ｍ１〜Ｍ３の一部としている。
らに別な実施形態による信号切換えスイッチ３８を示す
回路図である。この信号切換えスイッチ３８は、単一正
電源動作を実現するために直流カット用キャパシタンス
ＣDCと高周波チョーク用インダクタンスＬRFを付加して
おり、この直流カット用キャパシタンスＣDCと高周波チ
ョーク用インダクタンスＬRFをインピーダンス変換回路
Ｍ１〜Ｍ３の一部としている。
【００６１】すなわち、インピーダンス変換回路Ｍ１
は、ＡＮＴ端子とスイッチ回路１２の間に挿入された直
流カット用キャパシタンスＣDCと、この直流カット用キ
ャパシタンスＣDCとＡＮＴ端子間の接続点とＧＮＤの間
に直列に挿入されたインダクタンスＬGと、この直流カ
ット用キャパシタンスＣDCとスイッチ回路１２間の接続
点に接続されて定電圧ＶDDを印加された高周波チョーク
用インダクタンスＬRFとから構成されている。
は、ＡＮＴ端子とスイッチ回路１２の間に挿入された直
流カット用キャパシタンスＣDCと、この直流カット用キ
ャパシタンスＣDCとＡＮＴ端子間の接続点とＧＮＤの間
に直列に挿入されたインダクタンスＬGと、この直流カ
ット用キャパシタンスＣDCとスイッチ回路１２間の接続
点に接続されて定電圧ＶDDを印加された高周波チョーク
用インダクタンスＬRFとから構成されている。
【００６２】また、インピーダンス変換回路Ｍ２は、Ｒ
Ｘ端子とスイッチ回路１２の間に挿入された直流カット
用キャパシタンスＣDCと、この直流カット用キャパシタ
ンスＣDCとＲＸ端子間の接続点とＧＮＤの間に直列に挿
入されたインダクタンスＬGと、スイッチング用素子Ｑ2
とＧＮＤの間に挿入された直流カット用キャパシタンス
ＣDCと、この直流カット用キャパシタンスＣDCとスイッ
チング用素子Ｑ2の接続点に接続されて定電圧ＶDDを印
加された高周波チョーク用インダクタンスＬRFとから構
成されている。
Ｘ端子とスイッチ回路１２の間に挿入された直流カット
用キャパシタンスＣDCと、この直流カット用キャパシタ
ンスＣDCとＲＸ端子間の接続点とＧＮＤの間に直列に挿
入されたインダクタンスＬGと、スイッチング用素子Ｑ2
とＧＮＤの間に挿入された直流カット用キャパシタンス
ＣDCと、この直流カット用キャパシタンスＣDCとスイッ
チング用素子Ｑ2の接続点に接続されて定電圧ＶDDを印
加された高周波チョーク用インダクタンスＬRFとから構
成されている。
【００６３】同様に、インピーダンス変換回路Ｍ３は、
ＴＸ端子とスイッチ回路１２の間に挿入された直流カッ
ト用キャパシタンスＣDCと、この直流カット用キャパシ
タンスＣDCとＴＸ端子間の接続点とＧＮＤの間に挿入さ
れたインダクタンスＬGと、スイッチング用素子Ｑ4とＧ
ＮＤの間に挿入された直流カット用キャパシタンスＣDC
と、この直流カット用キャパシタンスＣDCとスイッチン
グ用素子Ｑ4の接続点に接続され定電圧ＶDDを印加され
た高周波チョーク用インダクタンスＬRF（インピーダン
ス変換回路Ｍ２と共用）とから構成されている。
ＴＸ端子とスイッチ回路１２の間に挿入された直流カッ
ト用キャパシタンスＣDCと、この直流カット用キャパシ
タンスＣDCとＴＸ端子間の接続点とＧＮＤの間に挿入さ
れたインダクタンスＬGと、スイッチング用素子Ｑ4とＧ
ＮＤの間に挿入された直流カット用キャパシタンスＣDC
と、この直流カット用キャパシタンスＣDCとスイッチン
グ用素子Ｑ4の接続点に接続され定電圧ＶDDを印加され
た高周波チョーク用インダクタンスＬRF（インピーダン
ス変換回路Ｍ２と共用）とから構成されている。
【００６４】この信号切換えスイッチ３８は、上記のよ
うに単一正電源動作用の高周波チョーク用インダクタン
スＬRF及び直流カット用キャパシタンスＣDCをインピー
ダンス変換回路Ｍ１〜Ｍ３の一部として利用しているの
で、信号切換えスイッチ３８の素子数を削減でき、半導
体集積回路として構成する場合にはチップ面積を減少さ
せることができる。
うに単一正電源動作用の高周波チョーク用インダクタン
スＬRF及び直流カット用キャパシタンスＣDCをインピー
ダンス変換回路Ｍ１〜Ｍ３の一部として利用しているの
で、信号切換えスイッチ３８の素子数を削減でき、半導
体集積回路として構成する場合にはチップ面積を減少さ
せることができる。
【００６５】（第６の実施形態）図１３は、本発明のさ
らに別な実施形態による信号切換えスイッチ３９を外部
回路と共に示す図である。ＡＮＴ端子には送受信アンテ
ナ４０が接続され、ＲＸ端子には受信用低雑音増幅器
（ＬＮＡ）４１が接続され、ＴＸ端子には送信用電力増
幅器（ＰＡ）４２が接続されている。
らに別な実施形態による信号切換えスイッチ３９を外部
回路と共に示す図である。ＡＮＴ端子には送受信アンテ
ナ４０が接続され、ＲＸ端子には受信用低雑音増幅器
（ＬＮＡ）４１が接続され、ＴＸ端子には送信用電力増
幅器（ＰＡ）４２が接続されている。
【００６６】この信号切換えスイッチ３９においては、
スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ
３をみたインピーダンスＺSWを、ＡＮＴ端子、ＲＸ端子
及びＴＸ端子から送受信アンテナ４０、受信用低雑音増
幅器４１、送信用電力増幅器４２等の外部回路をみたイ
ンピーダンスＺ0より小さくし、さらに、ＡＮＴ端子、
ＲＸ端子及びＴＸ端子から各インピーダンス変換回路Ｍ
１〜Ｍ３をみたインピーダンスを送受信アンテナ４０、
受信用低雑音増幅器４１、送信用電力増幅器４２等の外
部回路が要求する最適インピーダンス（定格インピーダ
ンス）ＺANT，ＺLNA，ＺPAとなるよう、各インピーダン
ス変換回路Ｍ１〜Ｍ３が設計されている。これによって
インピーダンス変換回路にＡＮＴ端子、ＲＸ端子、ＴＸ
端子に接続する外部回路との最適インピーダンスによる
整合機能を持たせている。
スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ
３をみたインピーダンスＺSWを、ＡＮＴ端子、ＲＸ端子
及びＴＸ端子から送受信アンテナ４０、受信用低雑音増
幅器４１、送信用電力増幅器４２等の外部回路をみたイ
ンピーダンスＺ0より小さくし、さらに、ＡＮＴ端子、
ＲＸ端子及びＴＸ端子から各インピーダンス変換回路Ｍ
１〜Ｍ３をみたインピーダンスを送受信アンテナ４０、
受信用低雑音増幅器４１、送信用電力増幅器４２等の外
部回路が要求する最適インピーダンス（定格インピーダ
ンス）ＺANT，ＺLNA，ＺPAとなるよう、各インピーダン
ス変換回路Ｍ１〜Ｍ３が設計されている。これによって
インピーダンス変換回路にＡＮＴ端子、ＲＸ端子、ＴＸ
端子に接続する外部回路との最適インピーダンスによる
整合機能を持たせている。
【００６７】ここで、最適インピーダンスとは、送受信
アンテナ４０では、送信回路から送受信アンテナ４０に
入力された送信電力が全て空中へ放射され、逆に空中か
ら入射した受信電力が全て受信回路へ出力されるような
インピーダンスＺANTである。また、送信用電力増幅器
４２では、最大出力電力が得られるインピーダンスＺPA
である。また、受信用低雑音増幅器４１では、最小雑音
指数が得られるインピーダンスＺLNAである。
アンテナ４０では、送信回路から送受信アンテナ４０に
入力された送信電力が全て空中へ放射され、逆に空中か
ら入射した受信電力が全て受信回路へ出力されるような
インピーダンスＺANTである。また、送信用電力増幅器
４２では、最大出力電力が得られるインピーダンスＺPA
である。また、受信用低雑音増幅器４１では、最小雑音
指数が得られるインピーダンスＺLNAである。
【００６８】信号切換えスイッチ３９が最適インピーダ
ンスによる整合機能を有しない場合には、送受信アンテ
ナ４０、送信用電力増幅器４２、受信用低雑音増幅器４
１等の外部回路をＡＮＴ端子、ＴＸ端子、ＲＸ端子に接
続する場合には、別途整合回路を用いることにより、Ａ
ＮＴ端子、ＴＸ端子及びＲＸ端子における外部回路との
特性インピーダンス（例えば５０Ω）を外部回路が要求
する最適インピーダンスに変換した後、整合回路を介し
てＡＮＴ端子、ＴＸ端子及びＲＸ端子に送受信アンテナ
４０、送信用電力増幅器４２、受信用低雑音増幅器４１
等の外部回路を接続する必要がある。
ンスによる整合機能を有しない場合には、送受信アンテ
ナ４０、送信用電力増幅器４２、受信用低雑音増幅器４
１等の外部回路をＡＮＴ端子、ＴＸ端子、ＲＸ端子に接
続する場合には、別途整合回路を用いることにより、Ａ
ＮＴ端子、ＴＸ端子及びＲＸ端子における外部回路との
特性インピーダンス（例えば５０Ω）を外部回路が要求
する最適インピーダンスに変換した後、整合回路を介し
てＡＮＴ端子、ＴＸ端子及びＲＸ端子に送受信アンテナ
４０、送信用電力増幅器４２、受信用低雑音増幅器４１
等の外部回路を接続する必要がある。
【００６９】これに対し、本実施形態による信号切換え
スイッチ３９では、インピーダンス変換回路Ｍ１〜Ｍ３
に、ＡＮＴ端子、ＴＸ端子、ＲＸ端子に接続する外部回
路との最適インピーダンスによる整合機能を持たせてい
るから、ＡＮＴ端子、ＲＸ端子、ＴＸ端子と外部回路と
の間に整合回路が不要になり、外部回路と接続する際の
構成を簡単にすることができる。
スイッチ３９では、インピーダンス変換回路Ｍ１〜Ｍ３
に、ＡＮＴ端子、ＴＸ端子、ＲＸ端子に接続する外部回
路との最適インピーダンスによる整合機能を持たせてい
るから、ＡＮＴ端子、ＲＸ端子、ＴＸ端子と外部回路と
の間に整合回路が不要になり、外部回路と接続する際の
構成を簡単にすることができる。
【００７０】さらに、ＡＮＴ端子、ＲＸ端子、ＴＸ端子
と外部回路との間に接続される整合回路が不要になるの
で、信号切換えスイッチ３９の性能を向上させた状態に
おいて、信号切換えスイッチ３９や通信システムにおけ
る変換損失を低減でき、さらに素子数を減少させ、半導
体集積回路を用いる場合にはチップ面積を減少させるこ
とができ、信号切換えスイッチ３９の製造コストを安価
にできる。
と外部回路との間に接続される整合回路が不要になるの
で、信号切換えスイッチ３９の性能を向上させた状態に
おいて、信号切換えスイッチ３９や通信システムにおけ
る変換損失を低減でき、さらに素子数を減少させ、半導
体集積回路を用いる場合にはチップ面積を減少させるこ
とができ、信号切換えスイッチ３９の製造コストを安価
にできる。
【図１】従来の信号切換えスイッチを示す回路図であ
る。
る。
【図２】スイッチング用素子の特性とスイッチング用素
子のゲートに印加される制御電圧に重畳された信号電圧
を示す図である。
子のゲートに印加される制御電圧に重畳された信号電圧
を示す図である。
【図３】別の従来例であって、スイッチング用素子が多
段接続された信号切換えスイッチを示す回路図である。
段接続された信号切換えスイッチを示す回路図である。
【図４】本発明の一実施形態による信号切換えスイッチ
を示す回路図である。
を示す回路図である。
【図５】本発明の別な実施形態による信号切換えスイッ
チを示す回路図である。
チを示す回路図である。
【図６】同上の信号切換えスイッチに信号電力を入力し
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電圧波形を示す図である。
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電圧波形を示す図である。
【図７】同上の信号切換えスイッチに信号電力を入力し
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電流波形を示す図である。
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電流波形を示す図である。
【図８】本発明のさらに別な実施形態による信号切換え
スイッチを示す平面図である。
スイッチを示す平面図である。
【図９】同上の信号切換えスイッチの等価回路を示す回
路図である。
路図である。
【図１０】本発明のさらに別な実施形態による信号切換
えスイッチを示す外観斜視図である。
えスイッチを示す外観斜視図である。
【図１１】同上の信号切換えスイッチの等価回路を示す
回路図である。
回路図である。
【図１２】本発明のさらに別な実施形態による信号切換
えスイッチを示す回路図である。
えスイッチを示す回路図である。
【図１３】本発明のさらに別な実施形態による信号切換
えスイッチを示す回路ブロック図である。
えスイッチを示す回路ブロック図である。
Ｑ1〜Ｑ4 スイッチング用素子 Ｍ１〜Ｍ３ インピーダンス変換回路 ＬANT，ＬL1〜ＬL3，ＬW1，ＬW2，ＬA1〜ＬA3，ＬB1〜
ＬB3，ＬC1〜ＬC3インダクタンス ＣANT，ＣS1〜ＣS3，ＣM1〜ＣM3，ＣA1〜ＣA3，ＣB1〜
ＣB3，ＣC1〜ＣC3キャパシタンス ＭＳ1〜ＭＳ3 伝送線路 ＬRF 高周波チョーク用インダクタンス ＣDC 直流カット用キャパシタンス ＡＮＴ ＡＮＴ端子 ＲＸ ＲＸ端子 ＴＸ ＴＸ端子 ＧＮＤ グランド １２ スイッチ回路 １５ ＩＣチップ ３６ 誘電体多層基板
ＬB3，ＬC1〜ＬC3インダクタンス ＣANT，ＣS1〜ＣS3，ＣM1〜ＣM3，ＣA1〜ＣA3，ＣB1〜
ＣB3，ＣC1〜ＣC3キャパシタンス ＭＳ1〜ＭＳ3 伝送線路 ＬRF 高周波チョーク用インダクタンス ＣDC 直流カット用キャパシタンス ＡＮＴ ＡＮＴ端子 ＲＸ ＲＸ端子 ＴＸ ＴＸ端子 ＧＮＤ グランド １２ スイッチ回路 １５ ＩＣチップ ３６ 誘電体多層基板
Claims (5)
- 【請求項１】 半導体素子がスイッチング素子として用
いられたスイッチ回路と、複数の入出力端子を備え、ス
イッチ回路によって各入出力端子を互いに接続したり、
切り離したりするための信号切換えスイッチにおいて、 前記入出力端子と前記スイッチ回路との間にインピーダ
ンス変換回路を設け、スイッチ回路からインピーダンス
変換回路をみたインピーダンスを、入出力端子から外部
回路をみたインピーダンスより小さくしたことを特徴と
する信号切換えスイッチ。 - 【請求項２】 前記インピーダンス変換回路は、前記ス
イッチ回路が形成された半導体集積回路のボンディング
ワイヤもしくはリードのインダクタンスと、前記半導体
集積回路のストレーキャパシタンスとを用いたものであ
ることを特徴とする、請求項１に記載の信号切換えスイ
ッチ。 - 【請求項３】 前記インピーダンス変換回路は、誘電体
多層基板内に形成されたインダクタンス、キャパシタン
ス及び伝送線路から構成されていることを特徴とする、
請求項１又は２に記載の信号切換えスイッチ。 - 【請求項４】 前記インピーダンス変換回路は、単一正
電源動作用の直流カット用キャパシタンスと高周波チョ
ーク用インダクタンスとを含んでいることを特徴とす
る、請求項１〜３に記載の信号切換えスイッチ。 - 【請求項５】 前記入出力端子から各インピーダンス変
換回路をみたインピーダンスが前記各外部回路の要求す
る最適インピーダンスにほぼ等しくなっていることを特
徴とする、請求項１〜４に記載の信号切換えスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8263536A JPH1093471A (ja) | 1996-09-11 | 1996-09-11 | 信号切換えスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8263536A JPH1093471A (ja) | 1996-09-11 | 1996-09-11 | 信号切換えスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093471A true JPH1093471A (ja) | 1998-04-10 |
Family
ID=17390913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8263536A Pending JPH1093471A (ja) | 1996-09-11 | 1996-09-11 | 信号切換えスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093471A (ja) |
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003026058A1 (en) * | 2001-09-14 | 2003-03-27 | Japan Radio Co., Ltd. | Switch and its usage |
| EP1156582A3 (en) * | 2000-05-16 | 2004-04-28 | Nokia Corporation | Transmitter/receiver chain impedance optimization |
| WO2004059841A1 (ja) * | 2002-12-25 | 2004-07-15 | Nec Corporation | 接地スイッチ回路 |
| JP2005020140A (ja) * | 2003-06-24 | 2005-01-20 | Ngk Spark Plug Co Ltd | アンテナスイッチモジュール及びそれを用いた無線電話通信装置 |
| JP2005086248A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | Ｒｆフロントエンド回路 |
| CN1316739C (zh) * | 2002-08-30 | 2007-05-16 | 富士通量子器件有限公司 | 开关电路、开关模块和控制开关电路的方法 |
| JP2008048450A (ja) * | 2003-11-11 | 2008-02-28 | Murata Mfg Co Ltd | 高周波モジュール |
| JP2009005381A (ja) * | 2003-11-11 | 2009-01-08 | Murata Mfg Co Ltd | 高周波モジュール |
| WO2010053131A1 (ja) * | 2008-11-05 | 2010-05-14 | 日立金属株式会社 | 高周波回路、高周波部品、及びマルチバンド通信装置 |
| JP2010219955A (ja) * | 2009-03-17 | 2010-09-30 | Nec Corp | アンテナスイッチ回路及び通信端末 |
| US7812687B2 (en) | 2006-12-21 | 2010-10-12 | Murata Manufacturing Co., Ltd. | High-frequency switching circuit module |
| US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8994452B2 (en) | 2008-07-18 | 2015-03-31 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US9030248B2 (en) | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
| US20150130557A1 (en) * | 2013-10-04 | 2015-05-14 | Peregrine Semiconductor Corporation | Optimized RF Switching Device Architecture for Impedance Control Applications |
| US9087899B2 (en) | 2005-07-11 | 2015-07-21 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US9130564B2 (en) | 2005-07-11 | 2015-09-08 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US9177737B2 (en) | 2007-04-26 | 2015-11-03 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9190902B2 (en) | 2003-09-08 | 2015-11-17 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| US9225378B2 (en) | 2001-10-10 | 2015-12-29 | Peregrine Semiconductor Corpopration | Switch circuit and method of switching radio frequency signals |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| JP2016042669A (ja) * | 2014-08-18 | 2016-03-31 | パナソニックＩｐマネジメント株式会社 | 信号入出力装置、表示装置 |
| US9369087B2 (en) | 2004-06-23 | 2016-06-14 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| WO2017199616A1 (ja) * | 2016-05-17 | 2017-11-23 | 株式会社村田製作所 | スイッチ部品、高周波モジュール及び通信装置 |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
-
1996
- 1996-09-11 JP JP8263536A patent/JPH1093471A/ja active Pending
Cited By (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1156582A3 (en) * | 2000-05-16 | 2004-04-28 | Nokia Corporation | Transmitter/receiver chain impedance optimization |
| WO2003026058A1 (en) * | 2001-09-14 | 2003-03-27 | Japan Radio Co., Ltd. | Switch and its usage |
| US9225378B2 (en) | 2001-10-10 | 2015-12-29 | Peregrine Semiconductor Corpopration | Switch circuit and method of switching radio frequency signals |
| US10790820B2 (en) | 2001-10-10 | 2020-09-29 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10812068B2 (en) | 2001-10-10 | 2020-10-20 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10797694B2 (en) | 2001-10-10 | 2020-10-06 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| CN1316739C (zh) * | 2002-08-30 | 2007-05-16 | 富士通量子器件有限公司 | 开关电路、开关模块和控制开关电路的方法 |
| WO2004059841A1 (ja) * | 2002-12-25 | 2004-07-15 | Nec Corporation | 接地スイッチ回路 |
| JP2005020140A (ja) * | 2003-06-24 | 2005-01-20 | Ngk Spark Plug Co Ltd | アンテナスイッチモジュール及びそれを用いた無線電話通信装置 |
| JP2005086248A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | Ｒｆフロントエンド回路 |
| US10965276B2 (en) | 2003-09-08 | 2021-03-30 | Psemi Corporation | Low noise charge pump method and apparatus |
| US9190902B2 (en) | 2003-09-08 | 2015-11-17 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| US7904031B2 (en) | 2003-11-11 | 2011-03-08 | Murata Manufacturing Co., Ltd. | High-frequency module for transmitting and receiving transmission-reception signals of at least three communication systems using a single antenna |
| JP2009005381A (ja) * | 2003-11-11 | 2009-01-08 | Murata Mfg Co Ltd | 高周波モジュール |
| JP2008048450A (ja) * | 2003-11-11 | 2008-02-28 | Murata Mfg Co Ltd | 高周波モジュール |
| US9369087B2 (en) | 2004-06-23 | 2016-06-14 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US9680416B2 (en) | 2004-06-23 | 2017-06-13 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US12520525B2 (en) | 2005-07-11 | 2026-01-06 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9087899B2 (en) | 2005-07-11 | 2015-07-21 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US9130564B2 (en) | 2005-07-11 | 2015-09-08 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10680600B2 (en) | 2005-07-11 | 2020-06-09 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| USRE48944E1 (en) | 2005-07-11 | 2022-02-22 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9608619B2 (en) | 2005-07-11 | 2017-03-28 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10797172B2 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10797691B1 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US7812687B2 (en) | 2006-12-21 | 2010-10-12 | Murata Manufacturing Co., Ltd. | High-frequency switching circuit module |
| US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9177737B2 (en) | 2007-04-26 | 2015-11-03 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9293262B2 (en) | 2008-02-28 | 2016-03-22 | Peregrine Semiconductor Corporation | Digitally tuned capacitors with tapered and reconfigurable quality factors |
| US9197194B2 (en) | 2008-02-28 | 2015-11-24 | Peregrine Semiconductor Corporation | Methods and apparatuses for use in tuning reactance in a circuit device |
| US9106227B2 (en) | 2008-02-28 | 2015-08-11 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
| US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US11082040B2 (en) | 2008-02-28 | 2021-08-03 | Psemi Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
| US11671091B2 (en) | 2008-02-28 | 2023-06-06 | Psemi Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
| US9030248B2 (en) | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US8994452B2 (en) | 2008-07-18 | 2015-03-31 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| JP5316544B2 (ja) * | 2008-11-05 | 2013-10-16 | 日立金属株式会社 | 高周波回路、高周波部品、及びマルチバンド通信装置 |
| WO2010053131A1 (ja) * | 2008-11-05 | 2010-05-14 | 日立金属株式会社 | 高周波回路、高周波部品、及びマルチバンド通信装置 |
| US8803632B2 (en) | 2008-11-05 | 2014-08-12 | Hitachi Metals, Ltd. | High-frequency circuit, high-frequency device, and multiband communications apparatus |
| JP2010219955A (ja) * | 2009-03-17 | 2010-09-30 | Nec Corp | アンテナスイッチ回路及び通信端末 |
| US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
| US10141927B2 (en) | 2013-10-04 | 2018-11-27 | Psemi Corporation | Optimized RF switching device architecture for impedance control applications |
| US9667246B2 (en) * | 2013-10-04 | 2017-05-30 | Peregrine Semiconductor Corporation | Optimized RF switching device architecture for impedance control applications |
| US20150130557A1 (en) * | 2013-10-04 | 2015-05-14 | Peregrine Semiconductor Corporation | Optimized RF Switching Device Architecture for Impedance Control Applications |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| JP2016042669A (ja) * | 2014-08-18 | 2016-03-31 | パナソニックＩｐマネジメント株式会社 | 信号入出力装置、表示装置 |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| WO2017199616A1 (ja) * | 2016-05-17 | 2017-11-23 | 株式会社村田製作所 | スイッチ部品、高周波モジュール及び通信装置 |
| US10855245B2 (en) | 2016-05-17 | 2020-12-01 | Murata Manufacturing Co., Ltd. | Switch component, high-frequency module, and communication apparatus |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US11018662B2 (en) | 2018-03-28 | 2021-05-25 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US11418183B2 (en) | 2018-03-28 | 2022-08-16 | Psemi Corporation | AC coupling modules for bias ladders |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US11870431B2 (en) | 2018-03-28 | 2024-01-09 | Psemi Corporation | AC coupling modules for bias ladders |
| US10862473B2 (en) | 2018-03-28 | 2020-12-08 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
| US12081211B2 (en) | 2020-01-06 | 2024-09-03 | Psemi Corporation | High power positive logic switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8451044B2 (en) | Switching circuit | |
| US6822321B2 (en) | Packaged RF power transistor having RF bypassing/output matching network | |
| US9143184B2 (en) | Radio frequency multi-port switches | |
| US5748053A (en) | Switching circuit | |
| US6882829B2 (en) | Integrated circuit incorporating RF antenna switch and power amplifier | |
| US6636119B2 (en) | Compact cascode radio frequency CMOS power amplifier | |
| US6118985A (en) | High frequency switch device, front end unit and transceiver | |
| US7561853B2 (en) | Radio frequency switch | |
| US20050239415A1 (en) | High-frequency switch circuit and high-frequency transmitting/receiving apparatus | |
| US10778211B2 (en) | Switching circuit and semiconductor module | |
| JP2007129571A (ja) | 高周波スイッチ回路及び半導体装置 | |
| KR20010042499A (ko) | 안테나 스위치 | |
| US20050107043A1 (en) | Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip | |
| US11323080B2 (en) | Amplification circuit, radio-frequency front end circuit, and communication device | |
| JP4939125B2 (ja) | 半導体集積回路装置および高周波モジュール | |
| JP3798855B2 (ja) | 信号切換えスイッチ | |
| CN118337194A (zh) | 射频开关电路及射频开关芯片 | |
| US7612633B2 (en) | High-frequency switch | |
| US11309847B2 (en) | Amplifier circuit | |
| US8135357B1 (en) | Integrated transmitter/receiver switch with impedance matching network | |
| JP4005846B2 (ja) | 高周波スイッチ装置 | |
| JP4534405B2 (ja) | 高周波スイッチ回路およびそれを用いた電子装置 | |
| US12113523B2 (en) | High frequency switch and semiconductor device | |
| JP4147827B2 (ja) | 高周波スイッチ回路、およびこれを用いた通信機器 | |
| CN119906455B (zh) | 射频开关芯片结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041228 |