JPH1093536A - 伝送装置のユニット間インタフェース方式 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、伝送装置を構成するユニット間を接
続する配線数を減少させて、伝送装置が収容する回線数
の増加に対応することができるユニット間インタフェー
スを提供することを課題とする。 【解決手段】 送信オーバヘッド処理ユニットが生成し
たオーバヘッド情報に冗長符号を付加する手段と、オー
バヘッド挿入ユニットに入力されたオーバヘッド情報に
付加されている冗長符号を参照して、前記オーバヘッド
情報の正誤性を判別する手段と、前記データが誤りであ
ることが判定されると前記オーバヘッド情報及びエラー
情報をフレームのオーバヘッド部にマッピングする手段
とを備える伝送装置のユニット間インタフェース方式。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同期ネットワーク
に適用される伝送装置のユニット間インタフェース方式
に関する。

【０００２】

【従来の技術】最近では、ＳＯＮＥＴ（Synchronous Op
tical NETwork）やＳＤＨ（Synchronous Digital Hiera
rchy）の標準化に従い、ＳＯＮＥＴやＳＤＨを適用する
光通信網が開発されている。

【０００３】ＳＯＮＥＴやＳＤＨを適用した光通信網に
使用される光伝送装置は、例えば、ＳＤＨのＳＴＳ−１
（Synchronous Transport Signal level １）フレーム
のオーバヘッド部にマッピングされるオーバヘッド情報
を生成するユニット、このユニットによって生成された
オーバヘッド情報をＳＴＳ−１フレームのオーバヘッド
部にマッピングするユニット、ＳＴＳ−１フレームのペ
イロード部にＡＴＭ網からのＡＴＭセル等をマッピング
するユニット、ＳＴＳ−１フレームを多重化するユニッ
ト、多重化されたＳＴＳ−１フレーム群（ＳＴＳ−Ｎ信
号）を光信号ＯＣ−ｎ（Optical Carrier level n）に
変換するユニット等から構成される。

【０００４】ここで、ＳＴＳ−１フレームのペイロード
部にＡＴＭセル等をマッピングするユニット（メイン信
号処理ユニット）と、オーバヘッド情報を生成するユニ
ット（送信オーバヘッド処理ユニット）と、オーバヘッ
ド情報をＳＴＳ−１フレームにマッピングするユニット
（オーバヘッド挿入ユニット）との具体例を図６に示
す。

【０００５】メイン信号処理ユニットは、ＳＴＳ−１フ
レームフォーマットのペイロード部に、ＡＴＭ網からの
ＡＴＭセルをマッピングするユニットである。このメイ
ン信号処理ユニットによってＡＴＭセルをマッピングさ
れたことによって生成されたＳＴＳ−１フレーム（この
とき、オーバヘッド部のデータは無効である）は、ユニ
ット間接続ケーブルＣを介してオーバヘッド挿入ユニッ
トに入力される。

【０００６】送信オーバヘッド処理ユニットは、信号生
成部（Signal Gen）及び送信オーバヘッド処理部を備え
ている。信号生成部（Signal Gen）は、送信オーバヘッ
ド処理ユニットの状態を示すステータス信号を出力す
る。このステータス信号は、送信オーバヘッド処理ユニ
ットが正常に動作しているときはＬｏｗレベルの信号に
なり、送信オーバヘッド処理ユニットに異常が発生した
ときにはＨｉｇｈレベルの信号になる。

【０００７】上記の信号生成部（Signal Gen）から出力
されたステータス信号は、ユニット間接続ケーブルＡを
介してオーバヘッド挿入ユニットに入力される。送信オ
ーバヘッド処理部は、ＳＴＳ−１フレームのオーバヘッ
ド部にマッピングするオーバヘッド情報を生成する。こ
の送信オーバヘッド処理部によって生成されたオーバヘ
ッド情報は、ユニット間接続ケーブルＢを介してオーバ
ヘッド挿入ユニットに入力される。

【０００８】オーバヘッド挿入ユニットは、Ｋ１Ｋ２検
出部−１、Ｋ１Ｋ２検出部−２、オーバヘッド検出部、
セレクタ、パターンジェネレータＰＧ、オーバヘッド挿
入処理部を備えている。

【０００９】パターンジェネレータＰＧは、タイミング
パルスを発生する。このタイミングパルスは、メイン信
号処理ユニットがＳＴＳ−１フレームを出力するタイミ
ングと同期した信号である。

【００１０】上記のパターンジェネレータＰＧによって
発生されたタイミングパルスは、オーバヘッド挿入ユニ
ットのオーバヘッド挿入処理部と、送信オーバヘッド処
理ユニットの送信オーバヘッド処理部とに入力される。

【００１１】この場合、オーバヘッド挿入ユニットのオ
ーバヘッド挿入処理部は、パターンジェネレータＰＧか
らのタイミングパルスに従って、ＳＴＳ−１フレームの
オーバヘッド部にオーバヘッド情報を書き込む。

【００１２】また、送信オーバヘッド処理ユニットの送
信オーバヘッド処理部は、タイミングパルスを受信する
と、ＳＴＳ−１フレームにマッピングするオーバヘッド
情報を出力する。

【００１３】Ｋ１Ｋ２検出部−１は、イネーブル制御付
のラッチ回路であり、送信オーバヘッド処理ユニットの
信号生成部（Signal Gen）からのステータス信号に従っ
て動作する。信号生成部（Signal Gen）からのステータ
ス信号がＬｏｗレベルの信号（イネーブル信号）である
とき、Ｋ１Ｋ２検出部−１は、送信オーバヘッド処理部
からのオーバヘッド情報に含まれるＫ１情報とＫ２情報
とをラッチする。一方、信号生成部（Signal Gen）から
のステータス信号がＨｉｇｈレベルの信号（ディセーブ
ル信号）であるとき、Ｋ１Ｋ２検出部−１は、Ｋ１情報
とＫ２情報とのラッチを行わず、元々記憶していたＫ１
情報及びＫ２情報（前回のフレームにマッピングされた
Ｋ１情報及びＫ２情報）を記憶し続ける。

【００１４】上記のＫ１情報とＫ２情報とは、ＳＴＳ−
１フレームのオーバヘッド部に含まれる情報であり、Ａ
ＰＳ（Auto Protection Switch）と呼ばれるプロテクシ
ョンスイッチ情報である。このプロテクションスイッチ
情報は、障害発生による現用系から予備系への切り換
え、コマンドによる現用系から予備系への強制切り換
え、コマンドによる予備系から現用系への復帰、障害復
旧による予備系から現用系への復帰等を制御するために
使用される情報である。

【００１５】Ｋ１Ｋ２検出部−１によってラッチされた
Ｋ１情報、Ｋ２情報は、セレクタに入力される。また、
Ｋ１Ｋ２検出部−２は、送信オーバヘッド処理部からの
オーバヘッド情報に含まれるＫ１情報とＫ２情報とをラ
ッチする。このＫ１Ｋ２検出部−２によってラッチされ
たＫ１情報とＫ２情報とは、セレクタに入力される。

【００１６】オーバヘッド検出部は、送信オーバヘッド
処理ユニットの送信オーバヘッド処理部からのオーバヘ
ッド情報をラッチする。このオーバヘッド検出部によっ
てラッチされたオーバヘッド情報は、オーバヘッド挿入
処理部に入力される。

【００１７】セレクタは、イネーブル制御付のセレクタ
であり、送信オーバヘッド処理ユニットの信号生成部
（Signal Gen）からのステータス信号に従って動作す
る。たとえば、信号生成部（Signal Gen）からのステー
タス信号がＬｏｗレベルの信号（イネーブル信号）であ
るとき、Ｋ１Ｋ２検出部−２からのＫ１情報及びＫ２情
報を入力する。

【００１８】また、セレクタは、信号生成部（Signal G
en）からのステータス信号がＨｉｇｈレベルの信号（デ
ィセーブル信号）であるとき、Ｋ１Ｋ２検出部−１から
のＫ１情報及びＫ２情報（前回のフレームにマッピング
されたＫ１情報及びＫ２情報）を入力する。

【００１９】すなわち、信号生成部（Signal Gen）から
のステータス信号がＨｉｇｈレベルの信号（ディセーブ
ル信号）であるときは、送信オーバヘッド処理ユニット
が異常状態にあり、その異常状態にある送信オーバヘッ
ド処理ユニットから送信されたＫ１情報及びＫ２情報は
信頼性のない情報になる。このため、前回までのフレー
ムにマッピングされたＫ１情報及びＫ２情報を保持して
おき、送信オーバヘッド処理ユニットが異常状態にある
ときには保持していたＫ１情報及びＫ２情報を使用する
ことにより、誤ったＫ１情報及びＫ２情報が送られない
ようにする。

【００２０】このようにしてセレクタに入力されたＫ１
情報及びＫ２情報は、セレクタからオーバヘッド挿入処
理部へ送られる。オーバヘッド挿入処理部は、メイン信
号処理ユニットからのＳＴＳ−１フレームのオーバヘッ
ド部に、オーバヘッド検出部からのオーバヘッド情報、
及び、セレクタからのＫ１情報及びＫ２情報をマッピン
グして、ＳＴＳ−１フレームを完成させる。

【００２１】このように、送信オーバヘッド処理ユニッ
トからオーバヘッド挿入ユニットへステータス信号を送
信することによって、光伝送装置を構成するユニット間
のインタフェースが実現される。

【００２２】

【発明が解決しようとする課題】ところで、光伝送装置
の回線収容数が増大すると、送信オーバヘッド処理ユニ
ットが増加するため、これらの送信オーバヘッド処理ユ
ニットとオーバヘッド挿入ユニットとを接続する配線の
数が膨大なものになり、オーバヘッド挿入ユニットの入
出力ポートの増加や、ユニット間を接続する配線を実装
したバックボードの多層化等を招く。この結果、所定の
規模の光伝送装置が収容できる回線数が制限されるとい
う問題がある。

【００２３】そこで、本発明は、前記問題点に鑑みてな
されたものであり、伝送装置を構成するユニット間のイ
ンタフェースをサポートする配線数を減少させて、多数
の回線を収容することができる伝送装置を提供すること
を課題とする。

【００２４】

【課題を解決するための手段】本発明は、前記課題を解
決するために以下のような手段を採用した。本発明にか
かる伝送装置のユニット間インタフェース方式は、ヘッ
ダ部とペイロード部とからなるブロックデータの前記ヘ
ッダ部にマッピングされるヘッダデータを生成するとと
もに、このヘッダデータの中に、このヘッダデータ自体
の正誤性を判定するための冗長符号を付加するヘッダデ
ータ生成手段と、このヘッダデータ生成手段によって生
成されたヘッダデータを受信し、受信した前記ヘッダデ
ータに付加されている前記冗長符号を参照して、前記ヘ
ッダデータの正誤性を判別する冗長検査手段と、前記ヘ
ッダデータ生成手段によって生成されたヘッダデータを
前記ブロックデータのヘッダ部にマッピングするととも
に、前記冗長検査手段によって前記ヘッダデータが誤り
であることが判定されたときにエラー発生を示す信号を
前記ブロックデータのヘッダ部にマッピングするヘッダ
データマッピング手段とを備える（請求項１に対応）。

【００２５】ヘッダデータは、例えば、伝送装置が使用
するクロック信号を識別するクロック識別情報を含むよ
うにしてもよい。この場合、ヘッダマッピング手段は、
エラー発生を示すエラー情報を出力するエラー情報発生
部と、冗長検査手段によって前記ヘッダデータが誤りで
あることが判定されたときに、前記エラー情報発生部か
ら出力されるエラー情報を、前記ヘッダデータに含まれ
るクロック識別情報の代わりにマッピングする情報マッ
ピング部を有するようにしてもよい（請求項２に対
応）。

【００２６】また、ヘッダデータは、例えば、ブロック
データを保守するためのプロテクションスイッチ情報を
含むようにしてもよい。この場合、ヘッダマッピング手
段は、上記のエラー情報発生部及び情報マッピング部に
加え、冗長検査手段によって前記ヘッダデータが正常で
あることが判定されたときに前記正常なヘッダデータか
ら前記プロテクションスイッチ情報を抽出して保持する
プロテクションスイッチ情報保持部を有するようにして
もよい。この場合、情報マッピング部は、冗長検査手段
によって前記ヘッダデータが誤りであることが判定され
たときに、前記プロテクションスイッチ情報保持部によ
って保持されているプロテクションスイッチ情報を、前
記ヘッダデータに含まれるプロテクションスイッチ情報
の代わりにマッピングするようにしてもよい（請求項３
に対応）。

【００２７】冗長符号は、パリティチェック符号を含む
ようにしてもよい（請求項４に対応）。また、ヘッダデ
ータ生成手段によって生成されるヘッダデータが二値信
号である場合は、冗長符号は、前記二値信号がとりうる
二つの値のうちの一方の値を示す第１のストップビット
と、前記二値信号がとりうる二つの値のうちの他方の値
を示す第２のストップビットとを含むようにしてもよい
（請求項５に対応）。

【００２８】以下、本発明の作用について述べる。ヘッ
ダデータ生成手段は、ブロックデータのヘッダ部にマッ
ピングされるヘッダデータを生成する。さらに、ヘッダ
データ生成手段は、生成したヘッダデータの中に、前記
ヘッダデータ自体の正誤性を判定するための冗長符号を
付加する。

【００２９】冗長符号が付加されたヘッダデータは、冗
長検査手段とヘッダデータマッピング手段とに入力され
る。冗長検査手段は、入力されたヘッダデータから冗長
符号を抽出し、前記ヘッダデータの正誤性を判定する。

【００３０】冗長検査手段によって前記ヘッダデータが
正常であることが判定された場合は、ヘッダデータマッ
ピング手段は、入力されたヘッダデータを、ブロックデ
ータのヘッダ部にマッピングする。

【００３１】一方、冗長手段によって前記ヘッダデータ
が誤りであることが判定された場合は、ヘッダデータマ
ッピング手段は、誤りのヘッダデータと、エラー発生を
示す信号とをブロックデータのヘッダ部にマッピングす
る。

【００３２】

【発明の実施の形態】以下、本発明にかかる伝送装置の
ユニット間インタフェース方式の実施の形態について図
面に基づいて説明する。

【００３３】図１は、本発明にかかる伝送装置のユニッ
ト間インタフェース方式を適用する光伝送装置の概略構
成を示す図である。光伝送装置は、オーバヘッド挿入ユ
ニット１、メイン信号処理ユニット２、及び、送信オー
バヘッド処理ユニット３を備えている。

【００３４】上記のオーバヘッド挿入ユニット１とメイ
ン信号処理ユニット２とは、ユニット間接続ケーブルＣ
によって接続される。また、上記のオーバヘッド挿入ユ
ニット１と送信オーバヘッド処理ユニット３とは、ユニ
ット間接続ケーブルＡ及びクロック送信線Ｄによって接
続される。

【００３５】以下、上記の各ユニットの構成について説
明する。 （メイン信号処理ユニット２）メイン信号処理ユニット
２は、ＡＴＭ網からのＡＴＭセルを受信して、受信した
ＡＴＭセルをＳＴＳ−１フレームフォーマットのペイロ
ード部にマッピングする。

【００３６】ＡＴＭセルがマッピングされたことによっ
て生成されたＳＴＳ−１フレーム（オーバヘッド部に無
効データがマッピングされたＳＴＳ−１フレーム）は、
ユニット間接続ケーブルＣを介してオーバヘッド挿入ユ
ニットに入力される。

【００３７】（送信オーバヘッド処理ユニット３）送信
オーバヘッド処理ユニット３は、本発明にかかるヘッダ
データ生成手段の一例である。この送信オーバヘッド処
理ユニット３は、ＳＴＳ−１フレームのオーバヘッド部
にマッピングされるオーバヘッド情報（ヘッダ情報）を
生成するとともに、このオーバヘッド情報のなかにオー
バヘッド情報自体の正誤性を判定するための冗長符号を
付加する送信オーバヘッド処理部３ａを備えている。

【００３８】この送信オーバヘッド処理部３ａによって
作成されるオーバヘッド情報は、オーバヘッド挿入ユニ
ット１と送信オーバヘッド処理ユニット３との間で取り
決められたプロトコルに従った形式の情報であり、その
一例を図２に示す。

【００３９】図２（ａ）に示す例では、送信オーバヘッ
ド処理部３ａによって作成されるオーバヘッド情報は、
２４３０ビットのデータからなる。このうち、先頭の２
５６バイト（２０４８ビット）は、３２バイト毎に８個
の領域（領域A,B,C,D,E,F,G,H）に分割されている。

【００４０】上記の８個の領域（領域A,B,C,D,E,F,G,
H）のうちの先頭の領域Ａは、１６バイト毎に２つのブ
ロック（BLOCK 、BLOCK ）に分割される。図２
（ｂ）に示すように、２つのブロックのうちの先頭ブロ
ック（BLOCK ）の９バイト目と１０バイト目には、光
伝送路の現用系と予備系とを選択するためのプロテクシ
ョンスイッチ情報「Ｋ１＃１」と「Ｋ２＃１」とが格納
される。これらの情報「Ｋ１＃１」、「Ｋ２＃１」は、
本発明にかかるプロテクション情報の一例であり、図３
に示すＳＴＳ−１フレームのオーバヘッド部に含まれる
ＡＰＳ（Auto Protection Switch）情報として使用され
る。

【００４１】上記の情報「Ｋ１＃１」，「Ｋ２＃１」の
うち情報「Ｋ１＃１」はＳＴＳ−１フレームの領域Ｋ１
にマッピングされ、情報「Ｋ２＃１」はＳＴＳ−１フレ
ームの領域Ｋ２にマッピングされる。

【００４２】また、２つのブロックのうちの後側のブロ
ック（BLOCK ）の５バイト目には、光伝送装置が使用
するクロックを識別する情報「Ｓ１＃１」（Sync Statu
s）が格納される。この情報「Ｓ１＃１」は、本発明に
かかるクロック識別情報の一例であり、図３に示すＳＴ
Ｓ−１フレームのオーバヘッド部に含まれるＳｙｎｃＳ
ｔａｔｕｓ情報として使用される。

【００４３】上記の情報「Ｓ１＃１」は、ＳＴＳ−１フ
レームの領域Ｓ１にマッピングされる。さらに、後側の
ブロック（BLOCK ）の９バイト目には、情報「Ｂ」が
格納される。この情報「Ｂ」は、パリティビットとスト
ップビットとを含み、本発明にかかる冗長符号に対応す
る。

【００４４】上記の情報「Ｂ」は、例えば、図４に示す
ように、１ビット目（オーバヘッド情報の先頭から１９
３ビット目）にパリティビット（PARITY BIT）を含み、
２ビット目（オーバヘッド情報の先頭から１９４ビット
目）と３ビット目（オーバヘッド情報の先頭から１９５
ビット目）とにストップビット（0-STOR BIT, 1-STOPBI
T）を含んでいる。

【００４５】上記の２つのストップビット（0-STOR BI
T, 1-STOP BIT）のうち、２ビット目のストップビット
（図中の「０−ＳＴＯＰ ＢＩＴ」）には、信号値
「０」が格納される。

【００４６】また、上記の２つのストップビット（0-ST
OR BIT, 1-STOP BIT）のうち、３ビット目のストップビ
ット（図中の「１−ＳＴＯＰ ＢＩＴ」）には、信号値
「１」が格納される。

【００４７】（オーバヘッド挿入ユニット１）オーバヘ
ッド挿入ユニット１は、本発明にかかるヘッダ挿入ユニ
ットの一例であり、パリティビット／ストップビットチ
ェック回路１ａ、Ｓ１ラッチ回路１ｂ、Ｋ１Ｋ２ラッチ
回路１ｃ、Dus Code発生部１ｄ、セレクタ１ｅ、オーバ
ヘッド挿入処理部１ｆ、パターンジェネレータＰＧ，及
び、パターンジェネレータＰＧ−２を備えている。

【００４８】（パリティビット／ストップビットチェッ
ク回路１ａ）パリティビット／ストップビットチェック
回路１ａは、本発明にかかる冗長検査手段の一例であ
る。

【００４９】パリティビット／ストップビットチェック
回路１ａは、送信オーバヘッド処理ユニット３からのオ
ーバヘッド情報に含まれるパリティビットとストップビ
ットとを参照してオーバヘッド情報の正誤性を判定す
る。そして、パリティビット／ストップビットチェック
回路１ａは、オーバヘッド情報が正常であることを判定
するとイネーブル信号（信号値「１」）を出力し、オー
バヘッド情報が誤りであることを判定するとディセーブ
ル信号（信号値「０」）を出力する。

【００５０】例えば、パリティビット／ストップビット
チェック回路１ａは、前述の図２に示したオーバヘッド
情報の「BLOCK 」の先頭ビットから「BLOCK 」の９
バイト目の情報「Ｂ」の先頭ビット（パリティビット）
までの１９３ビットに含まれる信号値「１」の個数をカ
ウントし、カウントした「１」の個数が偶数であるか、
もしくは、奇数であるかを判別する。

【００５１】ここで、パリティチェックビット（PARITY
CHECK BIT）が偶数パリティチェック符号として使用さ
れている場合は、パリティビット／ストップビットチェ
ック回路１ａは、オーバヘッド情報の先頭ビットから１
９３ビット目までに含まれる信号値「１」の個数が偶数
であれば、オーバヘッド情報が正常であることを判定
し、オーバヘッド情報の先頭ビットから１９３ビット目
までに含まれる信号値「１」の個数が奇数であれば、オ
ーバヘッド情報が誤りであることを判定する。

【００５２】また、パリティチェックビット（PARITY C
HECK BIT）が奇数パリティチェック符号として使用され
ている場合は、パリティビット／ストップビットチェッ
ク回路１ａは、オーバヘッド情報の先頭ビットから１９
３ビット目までに含まれる信号値「１」の個数が奇数で
あれば、オーバヘッド情報が正常であることを判定し、
オーバヘッド情報の先頭ビットから１９３ビット目まで
に含まれる信号値「１」の個数が偶数であれば、オーバ
ヘッド情報が誤りであることを判定する。

【００５３】さらに、パリティビット／ストップビット
チェック回路１ａは、「BLOCK 」の情報「Ｂ」の「0-
STOP BIT」と「1-STOP BIT」とを参照して、オーバヘッ
ド情報の正誤性を判定する。

【００５４】例えば、送信オーバヘッド処理ユニット３
が光伝送装置に実装されていない場合等には、オーバヘ
ッド挿入ユニット１に入力されるデータの信号値は、全
て「１」（プルアップ）もしくは全て「０」（プルダウ
ン）になる。この場合、パリティビット／ストップビッ
トチェック回路１ａは、「0-STOP BIT≠０」もしくは
「1-STOP BIT≠１」であることを判別して、オーバヘッ
ド情報が誤りであることを判定する。

【００５５】このようにパリティビット／ストップビッ
トチェック回路１ａは、パリティビットとストップビッ
トとを用いてオーバヘッド情報の正誤性を判定し、オー
バヘッド情報が正常であることを判定すると（パリティ
チェックが正常、且つ、ストップビットが正常値である
ことを判定すると）、イネーブル信号（信号値「１」）
を出力する。一方、パリティビット／ストップビットチ
ェック回路１ａは、オーバヘッド情報が誤りであること
を判定すると（パリティチェックがエラー、もしくは、
ストップビットが誤りであることを判定すると）、ディ
セーブル信号（信号値「０」）を出力する。

【００５６】パリティビット／ストップビットチェック
回路１ａから出力されたイネーブル信号またはディセー
ブル信号は、オーバヘッド挿入ユニット１のＫ１Ｋ２ラ
ッチ回路、及び、セレクタ１ｅに入力される。

【００５７】（Ｓ１ラッチ回路１ｂ）Ｓ１ラッチ回路１
ｂは、送信オーバヘッド処理ユニット３からのオーバヘ
ッド情報を一時的に記憶するバッファを有し、このバッ
ファに記憶されたオーバヘッド情報のなかから情報「Ｓ
１＃１」をラッチし、ラッチした情報「Ｓ１＃１」を出
力する。

【００５８】このＳ１ラッチ回路１ｂから出力された情
報「Ｓ１＃１」は、セレクタ１ｅに入力される。 （Ｋ１Ｋ２ラッチ回路１ｃ）Ｋ１Ｋ２ラッチ回路１ｃ
は、本発明にかかるプロテクションスイッチ情報保持部
の一例である。

【００５９】Ｋ１Ｋ２ラッチ回路１ｃは、送信オーバヘ
ッド処理ユニット３からのオーバヘッド情報を一時的に
記憶するバッファを有し、パリティビット／ストップビ
ットチェック回路１ａからのイネーブル信号（信号値
「１」）を入力したときに限り前記バッファに記憶され
ているオーバヘッド情報のなかから情報「Ｋ１＃１」，
「Ｋ２＃１」をラッチし、ラッチした情報「Ｋ１＃
１」，「Ｋ２＃１」を出力する。

【００６０】このＫ１Ｋ２ラッチ回路１ｃから出力され
た情報「Ｋ１＃１」，「Ｋ２＃１」は、オーバヘッド挿
入処理部１ｆに入力される。また、Ｋ１Ｋ２ラッチ回路
１ｃは、パリティビット／ストップビットチェック回路
１ａからのディセーブル信号（信号値「０」）を入力し
た場合は、送信オーバヘッド処理ユニットからのオーバ
ヘッド情報のなかから情報「Ｋ１＃１」，「Ｋ２＃１」
をラッチせず、前回ラッチした情報「Ｋ１＃１」，「Ｋ
２＃１」を継続して出力する。

【００６１】（Dus Code発生部１ｄ）Dus Code発生部１
ｄは、本発明にかかるエラー発生を示す情報として、情
報「Ｓ１＃１」が無効であることを示す情報「Dus Code
（Don't Use Sync Code）」を出力する。このDus Code
発生部１ｄから出力された「Dus Code」は、セレクタ１
ｅに入力される。

【００６２】（セレクタ１ｅ）セレクタ１ｅは、上記の
Ｓ１ラッチ回路１ｂ及びDus Code発生部１ｄと併せて、
本発明にかかるエラー情報発生部の機能を実現する。

【００６３】セレクタ１ｅは、パリティビット／ストッ
プビットチェック回路１ａからのイネーブル信号（信号
値「１」）を入力した場合は、Ｓ１ラッチ回路１ｂから
出力される情報「Ｓ１＃１」を選択する。また、セレク
タ１ｅは、パリティビット／ストップビットチェック回
路１ａからのディセーブル信号（信号値「０」）を入力
した場合は、Dus Code発生部１ｄから出力される情報
「Dus Code」を選択する。

【００６４】セレクタ１ｅによって選択された情報
（「Ｓ１＃１」もしくは「Dus Code」）は、オーバヘッ
ド挿入処理部１ｆに入力される。 （オーバヘッド挿入処理部１ｆ）オーバヘッド挿入処理
部１ｆは、本発明にかかる情報マッピング部の一例であ
る。

【００６５】このオーバヘッド挿入処理部１ｆには、メ
イン信号処理ユニット２からのＳＴＳ−１フレームと、
送信オーバヘッド処理ユニット３からのオーバヘッド情
報と、セレクタ１ｅからの情報（「Ｓ１＃１」もしくは
「Dus Code」）と、Ｋ１Ｋ２ラッチ回路１ｃからの情報
「Ｋ１＃１」，「Ｋ２＃１」とが入力される。

【００６６】オーバヘッド挿入処理部１ｆは、送信オー
バヘッド処理部３ａからのオーバヘッド情報をＳＴＳ−
１プロトコルに対応する形式に変換する。そして、オー
バヘッド挿入処理部１ｆは、変換したオーバヘッド情報
と、セレクタ１ｅからの情報（「Ｓ１＃１」もしくは
「Dus Code」）と、Ｋ１Ｋ２ラッチ回路１ｃからの情報
「Ｋ１＃１」，「Ｋ２＃１」とを、メイン信号処理ユニ
ット２からのＳＴＳ−１フレームのオーバヘッド部にマ
ッピングして、ＳＴＳ−１フレームを完成させる。

【００６７】このとき、Ｋ１Ｋ２ラッチ回路２からの情
報「Ｋ１＃１」，「Ｋ２＃１」と、セレクタ１ｅからの
情報とは、送信オーバヘッド処理ユニット３からのオー
バヘッド情報に含まれる情報「Ｋ１＃１」，「Ｋ２＃
１」、「Ｓ１＃１」に優先してマッピングされるものと
する。

【００６８】（パターンジェネレータＰＧ）パターンジ
ェネレータＰＧは、メイン信号処理ユニット２がＳＴＳ
−１フレームを生成するタイミングに同期してタイミン
グパルスを発生する。

【００６９】ところで、本実施の形態にかかるオーバヘ
ッド挿入ユニット１では、Ｓ１ラッチ回路１ｂが情報
「Ｓ１＃１」をラッチし、Ｋ１Ｋ２ラッチ回路１ｃが情
報「Ｋ１＃１」，「Ｋ２＃１」をラッチするタイミング
は、パリティビット／ストップビットチェック回路１ａ
からのイネーブル信号が入力された後になる。

【００７０】一方、オーバヘッド挿入処理部１ｆは、メ
イン信号処理ユニット２からのＳＴＳ−１フレームと、
送信オーバヘッド処理ユニット３からのオーバヘッド情
報とを入力した時点で情報「Ｓ１＃１」、情報「Ｋ１＃
１」，「Ｋ２＃１」のマッピングを行うことになる。

【００７１】このため、パターンジェネレータＰＧが発
生するタイミングパルスに同期して（すなわち、メイン
信号処理ユニット２がＳＴＳ−１フレームを生成するタ
イミングに同期して）送信オーバヘッド処理ユニット３
が動作を開始するようにすると、オーバヘッド挿入処理
部１ｆがマッピング処理を行う時点で、Ｓ１ラッチ回路
１ｂとＫ１Ｋ２ラッチ回路１ｃとが、今回のオーバヘッ
ド情報が正常であるにもかかわらず前回のＳＴＳ−１フ
レーム用の情報「Ｓ１＃１」及び情報「Ｋ１＃１」，
「Ｋ２＃１」を出力している虞がある。

【００７２】そこで、本実施の形態では、パターンジェ
ネレータＰＧに先だって、送信オーバヘッド処理ユニッ
ト３に対するタイミングパルスを発生するパターンジェ
ネレータＰＧ−２を設けるようにしている。

【００７３】パターンジェネレータＰＧのタイミングパ
ルス発生時期とパターンジェネレータＰＧ−２のタイミ
ングパルス発生時期は、例えば、図５に示すように、メ
イン信号処理ユニット２がＳＴＳ−１フレームの作成を
開始した時点からオーバヘッド挿入処理部１ｆにＳＴＳ
−１フレームが入力される時点までに要する時間Ｔ１
と、送信オーバヘッド処理ユニット３がオーバヘッド情
報を出力してからパリティビット／ストップビットチェ
ック回路１ａがイネーブル信号を出力するまでに要する
時間Ｔ２との差分Ｔ３によって決定することができる。

【００７４】すなわち、パターンジェネレータＰＧ−２
がタイミングパルスを発生した時点から時間Ｔ３経過後
にパターンジェネレータＰＧがタイミングパルスを発生
するようにすれば、オーバヘッド挿入処理部１ｆには、
メイン信号処理ユニット２からのＳＴＳ−１フレームが
入力されるのと略同時に、Ｋ１Ｋ２ラッチ回路１ｃから
の情報「Ｋ１＃１」，「Ｋ２＃１」と、セレクタ１ｅか
らの「Ｓ１＃１」とが入力されることになる。

【００７５】（本実施の形態の作用・効果）以下、本実
施の形態にかかるオーバヘッド挿入ユニット１、メイン
信号処理ユニット２、送信オーバヘッド処理ユニット３
の動作について述べる。

【００７６】（１）メイン信号処理ユニット２ メイン信号処理ユニット２は、オーバヘッド挿入ユニッ
ト１のパターンジェネレータＰＧのタイミングパルスに
同期して動作する。そして、メイン信号処理ユニット２
は、ＡＴＭ網からのＡＴＭセルをＳＴＳ−１フレームフ
ォーマットのペイロード部にマッピングする。

【００７７】メイン信号処理ユニット２によってＡＴＭ
セルをマッピングされたことによって生成されたＳＴＳ
−１フレームは、ユニット間接続ケーブルＣを介してオ
ーバヘッド挿入ユニット１に入力される。

【００７８】（２）送信オーバヘッド処理ユニット３ 送信オーバヘッド処理ユニット３は、オーバヘッド挿入
ユニット１のパターンジェネレータＰＧ−２からのタイ
ミングパルスを受信すると、送信オーバヘッド処理部３
ａによって作成されたオーバヘッド情報を出力する。

【００７９】この場合、パターンジェネレータＰＧ−２
は、パターンジェネレータＰＧよりも先にタイミングパ
ルスを出力するので、送信オーバヘッド処理ユニット３
がオーバヘッド情報を出力するタイミングは、メイン信
号処理ユニット２がＡＴＭセルをＳＴＳ−１フレームフ
ォーマットにマッピングするタイミングよりも早い時期
になる。

【００８０】オーバヘッド処理ユニット３から出力され
たオーバヘッド情報は、ユニット間接続ケーブルＡを介
してオーバヘッド挿入ユニット１に入力される。 （３）オーバヘッド挿入ユニット１ オーバヘッド挿入ユニット１では、パターンジェネレー
タＰＧ−２がパターンジェネレータＰＧに先だってタイ
ミングパルスを出力する。

【００８１】パターンジェネレータＰＧ−２から出力さ
れたタイミングパルスは、オーバヘッド挿入ユニット１
のパリティビット／ストップビットチェック回路１ａ、
Ｓ１ラッチ回路１ｂ、Ｋ１Ｋ２ラッチ回路１ｃ、及び、
送信オーバヘッド処理ユニット３に入力される。

【００８２】このとき、送信オーバヘッド処理ユニット
３は、上記（２）で述べたように、パターンジェネレー
タＰＧ−２からのタイミングパルスに同期してオーバヘ
ッド情報を出力する。

【００８３】送信オーバヘッド処理ユニット３からのオ
ーバヘッド情報は、オーバヘッド挿入ユニット１のパリ
ティビット／ストップビットチェック回路１ａ、Ｓ１ラ
ッチ回路１ｂ、Ｋ１Ｋ２ラッチ回路１ｃ、及び、オーバ
ヘッド挿入処理部１ｆに入力される。

【００８４】送信オーバヘッド処理ユニット３からのオ
ーバヘッド情報を受信したオーバヘッド挿入処理部１ｆ
は、入力したオーバヘッド情報をＳＴＳ−１プロトコル
に対応する形式に変換し、メイン信号処理ユニット２か
らのＳＴＳ−１フレーム、セレクタ１ｅからの情報「Ｓ
１＃１」、及び、Ｋ１Ｋ２ラッチ回路１ｃからの情報
「Ｋ１＃１」，「Ｋ２＃１」を待機する。

【００８５】オーバヘッド情報を入力したパリティビッ
ト／ストップビットチェック回路１ａは、入力したオー
バヘッド情報の先頭ビットから１９３ビット目のパリテ
ィビットまでに含まれる信号値「１」の個数をカウント
し、カウントした「１」の個数が偶数であるか、もしく
は、奇数であるかを判別することによりパリティチェッ
クを行う。

【００８６】さらに、パリティビット／ストップビット
チェック回路１ａは、オーバヘッド情報の１９４ビット
目の「０−STOP BIT」の信号値が「０」であるか否か、
及び、オーバヘッド情報の１９５ビット目の「１−STOP
BIT」の信号値が「１」であるか否かを判別する。

【００８７】このようにして、パリティチェックとスト
ップビットの正誤性を判定した結果、パリティチェック
が正常であり、且つ、ストップビットが正常である場合
は、パリティビット／ストップビットチェック回路１ａ
は、オーバヘッド情報が正常であることを判定し、イネ
ーブル信号（信号「１」）を出力する。

【００８８】また、パリティチェックがエラーであり、
もしくは、ストップビットが誤りである場合は、パリテ
ィビット／ストップビットチェック回路１ａは、オーバ
ヘッド情報が誤りであることを判定し、ディセーブル信
号（信号「０」）を出力する。

【００８９】以下、オーバヘッド挿入ユニット１の動作
について、パリティビット／ストップビットチェック回
路１ａがイネーブル信号を出力した場合と、ディセーブ
ル信号を出力した場合とに分けて説明する。

【００９０】パリティビット／ストップビットチェック
回路１ａがイネーブル信号を出力した場合 パリティビット／ストップビットチェック回路１ａから
出力されたイネーブル信号（信号値「１」）は、Ｋ１Ｋ
２ラッチ回路１ｃとセレクタ１ｅとに入力される。

【００９１】イネーブル信号（信号値「１」）が入力さ
れたＫ１Ｋ２ラッチ回路１ｃは、バッファに記憶してい
たオーバヘッド情報の９バイト目に格納されている情報
「Ｋ１＃１」と、１０バイト目に格納されている情報
「Ｋ２＃１」とラッチする。このとき、Ｋ１Ｋ２ラッチ
回路１ｃは、前回ラッチした情報「Ｋ１＃１」，「Ｋ２
＃１」を消去して、今回ラッチした情報「Ｋ１＃１」，
「Ｋ２＃１」をラッチすることになる。そして、Ｋ１Ｋ
２ラッチ回路１ｃは、ラッチした情報「Ｋ１＃１」，
「Ｋ２＃１」を出力する。

【００９２】また、パリティビット／ストップビットチ
ェック回路１ａからのイネーブル信号（信号値「１」）
が入力されたセレクタ１ｅは、Ｓ１ラッチ回路１ｂから
出力される情報「Ｓ１＃１」を選択することになる。こ
の情報「Ｓ１＃１」は、Ｓ１ラッチ回路１ｂが送信オー
バヘッド処理ユニット３からのオーバヘッド情報を入力
したときにラッチした情報「Ｓ１＃１」である。

【００９３】上記のＫ１Ｋ２ラッチ回路１ｃから出力さ
れた情報「Ｋ１＃１」，「Ｋ２＃１」と、セレクタ１ｅ
から出力された情報「Ｓ１＃１」とは、オーバヘッド挿
入処理部１ｆに入力される。

【００９４】このとき、オーバヘッド挿入処理部１ｆに
は、上記の情報「Ｋ１＃１」，「Ｋ２＃１」、「Ｓ１＃
１」と略同時に、メイン信号処理ユニット２からのＳＴ
Ｓ−１フレームトが入力される。そして、オーバヘッド
挿入処理部１ｆは、上記の情報「Ｋ１＃１」，「Ｋ２＃
１」、「Ｓ１＃１」と、ＳＴＳ−１プロトコルに対応す
る形式に変換されたオーバヘッド情報とを、メイン信号
処理ユニット２からのＳＴＳ−１フレームのオーバヘッ
ド部にマッピングする。

【００９５】（パリティビット／ストップビットチェッ
ク回路１ａがディセーブル信号を出力した場合）パリテ
ィビット／ストップビットチェック回路１ａからのディ
セーブル信号（信号「０」）が入力されたＫ１Ｋ２ラッ
チ回路１ｃは、バッファに記憶しているオーバヘッド情
報のなかから情報「Ｋ１＃１」，「Ｋ２＃１」をラッチ
せず、前回ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」
を継続して出力する。

【００９６】また、パリティビット／ストップビットチ
ェック回路１ａからのディセーブル信号（信号「０」）
を入力したセレクタ１ｅは、Dus Code発生部１ｄから発
生された「Dus Code」を選択する。

【００９７】この結果、オーバヘッド挿入処理部１ｆ
は、セレクタ１ｅによって選択された「Dus Code」と、
Ｋ１Ｋ２ラッチ回路１ｃから出力される前回の情報「Ｋ
１＃１」，「Ｋ２＃１」とを、メイン信号処理ユニット
２からのＳＴＳ−１フレームにマッピングすることにな
る。

【００９８】以上説明した本実施の形態によれば、オー
バヘッド挿入ユニット１と送信オーバヘッド処理ユニッ
ト３とのインタフェースをサポートする配線は、ユニッ
ト間接続ケーブルＡとクロック送信線Ｄとの二本で足り
るので、光伝送装置の回線収容数が増大しても、オーバ
ヘッド挿入ユニット１の入出力ポートの増加や、ユニッ
トを装填するバックボードの多層化等を防止することが
できる。

【００９９】さらに、本実施の形態では、２つのパター
ンジェネレータＰＧ、ＰＧ−２を設け、これら２つのパ
ターンジェネレータＰＧ、ＰＧ−２がタイミングパルス
を発生する時期に時間差を設けることにより、遅延なく
情報「Ｋ１＃１」，「Ｋ２＃１」を取り出すことができ
る。また、本実施の形態によれば、オーバヘッド情報に
誤ったパリティビットを付加することによって、オーバ
ヘッド挿入ユニット１の試験を行うこともできる。

【０１００】

【発明の効果】本発明にかかる伝送装置のユニット間イ
ンタフェース方式は、伝送装置を構成するユニット間で
受け渡しされるヘッダデータに冗長符号を付加すること
によって、ヘッダデータの誤り、ヘッダデータの送信元
のユニットの障害発生、もしくは、ユニット間を接続す
る配線の異常等を判定することができ、ユニット間のイ
ンタフェースをサポートする配線数を少なくすることが
できる。

【０１０１】従って、本発明によれば、伝送装置の回線
収容数が増大しても、伝送装置を構成するユニット間を
接続する配線の数を最小限に抑えることができ、これら
の配線を実装するバックボードの多層化や、ユニットに
設けられる入出力ポートの増加を防止することができ
る。

【図面の簡単な説明】

【図１】本実施の形態にかかる光伝送装置の構成を示す
図

【図２】送信オーバヘッド処理部３ａから出力されるオ
ーバヘッド情報の具体例を示す図

【図３】ＳＴＳ−１フレームのヘッダ部の構成を示す図

【図４】オーバヘッド情報に含まれる領域Ｂの具体例を
示す図

【図５】パターンジェネレータＰＧとパターンジェネレ
ータＰＧ２との出力タイミングを示す図

【図６】従来の光伝送装置の構成を示す図

【符号の説明】

１・・・オーバヘッド挿入ユニット １ａ・・・パリティビット／ストップビットチェック回
路 １ｂ・・・Ｓ１ラッチ回路 １ｃ・・・Ｋ１Ｋ２ラッチ回路 １ｄ・・・Dus Code 発生部 １ｅ・・・セレクタ １ｆ・・・オーバヘッド挿入処理部 ＰＧ・・・パターンジェネレータ ＰＧ−２・・パターンジェネレータ ２・・・メイン信号処理ユニット ３・・・送信オーバヘッド処理ユニット ３ａ・・・送信オーバヘッド処理部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ヘッダ部とペイロード部とからなるブロ
   ックデータの前記ヘッダ部にマッピングされるヘッダデ
   ータを生成するとともに、このヘッダデータの中に、こ
   のヘッダデータ自体の正誤性を判定するための冗長符号
   を付加するヘッダデータ生成手段と、 前記ヘッダデータ生成手段によって生成されたヘッダデ
   ータを受信し、受信した前記ヘッダデータに付加されて
   いる前記冗長符号を参照して、前記ヘッダデータの正誤
   性を判別する冗長検査手段と、 前記ヘッダデータ生成手段によって生成されたヘッダデ
   ータを前記ブロックデータのヘッダ部にマッピングする
   とともに、前記冗長検査手段によって前記ヘッダデータ
   が誤りであることが判定されたときにエラー発生を示す
   信号を前記ブロックデータのヘッダ部にマッピングする
   ヘッダデータマッピング手段と、を備える伝送装置のユ
   ニット間インタフェース方式。
2. 【請求項２】 前記ヘッダデータは、前記伝送装置が使
   用するクロック信号を識別するクロック識別情報を含
   み、 前記ヘッダマッピング手段は、エラー発生を示すエラー
   情報を出力するエラー情報発生部と、 前記冗長検査手段によって前記ヘッダデータが誤りであ
   ることが判定されたときに、前記エラー情報発生部から
   出力されたエラー情報を、前記ヘッダデータに含まれる
   クロック識別情報の代わりにマッピングする情報マッピ
   ング部とを有する請求項１記載の伝送装置のユニット間
   インタフェース方式。
3. 【請求項３】 前記ヘッダデータは、前記ブロックデー
   タを保守するためのプロテクションスイッチ情報を含
   み、 前記ヘッダマッピング手段は、前記冗長検査手段によっ
   て前記ヘッダデータが正常であることが判定されたとき
   に、前記正常なヘッダデータから前記プロテクションス
   イッチ情報を抽出して保持するプロテクションスイッチ
   情報保持部をさらに有し、 前記情報マッピング部は、前記冗長検査手段によって前
   記ヘッダデータが誤りであることが判定されたときに、
   前記プロテクションスイッチ情報保持部によって保持さ
   れているプロテクションスイッチ情報を、前記ヘッダデ
   ータに含まれるプロテクションスイッチ情報の代わりに
   マッピングする請求項２記載の伝送装置のユニット間イ
   ンタフェース。
4. 【請求項４】 前記冗長符号は、パリティチェック符号
   を含む請求項１記載の伝送装置のユニット間インタフェ
   ース方式。
5. 【請求項５】 前記送信ヘッダ処理ユニットによって作
   成されるデータは二値信号であり、 前記冗長符号は、前記二値信号がとりうる二つの値のう
   ちの一方の値を示す第１のストップビットと、前記二値
   信号がとりうる二つの値のうちの他方の値を示す第２の
   ストップビットとを含む請求項１記載の伝送装置のユニ
   ット間インタフェース方式。